JP6107941B2 - 複合基板 - Google Patents

複合基板 Download PDF

Info

Publication number
JP6107941B2
JP6107941B2 JP2015514741A JP2015514741A JP6107941B2 JP 6107941 B2 JP6107941 B2 JP 6107941B2 JP 2015514741 A JP2015514741 A JP 2015514741A JP 2015514741 A JP2015514741 A JP 2015514741A JP 6107941 B2 JP6107941 B2 JP 6107941B2
Authority
JP
Japan
Prior art keywords
substrate
sealing resin
resin layer
flexible substrate
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015514741A
Other languages
English (en)
Other versions
JPWO2014178153A1 (ja
Inventor
喜人 大坪
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2014178153A1 publication Critical patent/JPWO2014178153A1/ja
Application granted granted Critical
Publication of JP6107941B2 publication Critical patent/JP6107941B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、部品が実装された複数の基板が積層されて成る複合基板に関する。
携帯電話等の携帯端末装置の小型化に伴って、これに搭載される電子装置の小型化が進められている。この種の電子装置の一例として、従来では、それぞれ主面に半導体素子などの部品を実装した複数の基板を積層して一体化した複合基板が提案されている（特許文献１参照）。
この複合基板１００は、図９に示すように、それぞれ、半導体素子１０２を実装した複数の基板１０１ａ〜１０１ｄを積層して一体化したものであり、隣接する基板１０１ａ〜１０１ｄ間が層間接続導体である柱状導体１０３を介して接続される。また、基板間には熱硬化性樹脂１０４が充填されて、各半導体素子１０２および各柱状導体１０３が樹脂封止される。なお、各基板１０１ａ〜１０１ｄは、セラミックやガラスエポキシ樹脂などで形成されている。このように、複合基板１００に形成される配線や各半導体素子１０２の配置を立体的な構造にすることで、半導体素子１０２等の部品の高密度実装化を可能にし、さらに、基板１０１ａ〜１０１ｄの主面の面積を小さくして複合基板１００の小型化が図られている。
特開２００６−１２０９３５号公報（段落０１１２〜０１１４、０１１７、図１６等参照）
このような複合基板１００の小型化の一貫として、近年、複合基板１００の低背化も要求されており、その手段として、基板１０１ａ〜１０１ｄの薄型化が進められている。しかしながら、上記した複合基板１００において、セラミックやガラスエポキシ樹脂などの硬い材料で形成された基板１０１ａ〜１０１ｄの厚みを薄くすると、基板１０１ａ〜１０１ｄの剛性が低くなり、例えば、熱硬化性樹脂１０４の硬化時の収縮により、基板１０１ａ〜１０１ｄが割れるおそれがある。また、熱硬化性樹脂１０４の硬化収縮時に発生する基板１０１ａ〜１０１ｄの反りに基づく反発応力が、基板１０１ａ〜１０１ｄと柱状導体１０３との接続部に集中するため、この接続部で剥がれが生じるおそれもある。
これらの問題の対策として、熱硬化性樹脂１０４の硬化収縮の影響を低減するために、例えば、最下層の基板１０１ａ上に基板１０１ｂを積層する際、基板１０１ａ上の熱硬化性樹脂１０４を先に硬化（または、半硬化）させてからその上に基板１０１ｂを配置し、該基板１０１ｂを柱状導体１０３に半田などにより接続させることが考えられる。しかし、このような場合には、基板１０１ｂと柱状導体１０３との接続に、露出した柱状導体１０３の端面を含む熱硬化性樹脂１０４の表面や基板１０１ｂの厳格な平坦性が要求されるため、柱状導体１０３の高さのばらつきや、基板１０１ｂ自体の反りなどを考慮すると、依然、基板１０１ｂと柱状導体１０３との接続不良のおそれがある。この点、両者を接続する半田の量を増やして基板１０１ｂの反りや柱状導体１０３の高さのばらつきを吸収することも考えられるが、柱状導体１０３が狭ピッチで配置される近年の複合基板では、隣接する柱状導体１０３同士が短絡するおそれがある。
本発明は、上記した課題に鑑みてなされたものであり、複数の基板が積層されて成る複合基板において、基板の薄型化により低背化を図るとともに、これに伴う基板の割れや柱状導体と基板との接続不良を防止することを目的とする。
上記した目的を達成するために、本発明の複合基板は、リジッド基板と、前記リジッド基板に積層された第１の封止樹脂層と、前記第１の封止樹脂層に積層されたフレキシブル基板と、前記フレキシブル基板に積層された第２の封止樹脂層と、前記第１の封止樹脂層内に設けられ、前記リジッド基板と前記フレキシブル基板とを接続する柱状導体とを備え、前記フレキシブル基板は段差を有し、前記段差により形成された前記フレキシブル基板の積層方向の高所側領域と低所側領域のうち、前記低所側領域上の前記第２の封止樹脂層に配置された第１部品を備え、前記第１部品の積層方向の厚みが、前記フレキシブル基板の前記高所側領域上の前記第２の封止樹脂層の厚みよりも厚いことを特徴としている。
このように、第１の封止樹脂層に積層される基板をフレキシブル基板にすることで、例えば、複合基板の低背化を図るために、フレキシブル基板の厚みを薄くした場合であっても、両封止樹脂層の硬化時の収縮に対して当該フレキシブル基板が柔軟に追従することができ、従来のセラミックやガラスエポキシ樹脂で形成された硬い基板（リジッド基板）を薄くした場合のように、割れることがない。また、このとき（硬化収縮時）に発生する応力もフレキシブル基板全体に分散するため、柱状導体とフレキシブル基板との接続部にかかる応力を低減することができ、両者の接続不良を防止することもできる。したがって、複合基板の低背化を図ることができるとともに、これに伴う基板（フレキシブル基板）の割れや柱状導体と基板との接続不良を防止することができる。さらに、段差により形成されたフレキシブル基板の低所側領域に、その積層方向の厚みがフレキシブル基板の高所領域上の第２の封止樹脂層の厚みよりも厚い第１部品を配置することで、フレキシブル基板をその全面が平坦な平板状に形成し、該フレキシブル基板の上層の第２の封止樹脂層に第１部品を配置する場合と比較して、複合基板の低背化を図ることができる。
また、前記フレキシブル基板が、段差を有しており、フレキシブル基板は、セラミックやガラスエポキシ樹脂で形成されたリジッド基板と比較して、段差を形成するのが容易である。したがって、フレキシブル基板に段差を設けることで複合基板内の空きスペースを有効活用することができ、複合基板の設計自由度が向上する。例えば、第１の封止樹脂層および第２の封止樹脂層それぞれに、積層方向の厚みが異なる複数の部品を配置する場合には、フレキシブル基板に各部品の高さに応じて段差を設けつつ、所定位置に各部品を配置することで部品の実装密度の向上を図ることができる。また、例えば、段差を設けることにより、複合基板の厚み（積層方向の厚み）を変えずに、リジッド基板およびフレキシブル基板に形成された所定の配線電極間の距離や、第１の封止樹脂層に配置された部品と第２の封止樹脂層に配置された部品との距離を離すことができるため、複合基板内に設けられた所定の部材間に発生する不要な浮遊容量を抑えることもできる。
また、前記フレキシブル基板が、シールド層を備えていてもよい。このようにすることで、第１の封止樹脂層に配置される部品および第２の封止樹脂層に配置される部品から発生する不要な電磁波の相互干渉を防止することができる。また、複合基板から発生する熱の放熱特性も向上する。
また、前記第１の封止樹脂層に配置され、前記リジッド基板に実装された第２部品を備え、前記第２部品の天面が前記フレキシブル基板又は前記シールド層に接していてもよい。例えば、第２部品がシールド層に接している場合は、第２部品のシールド性が向上するとともに、第２部品から発生する熱の放熱特性が向上する。また、フレキシブル基板に接している場合は、リジッド基板とフレキシブル基板との間隔を狭くすることができるため、複合基板の低背化を図ることができる。
前記フレキシブル基板に貫通孔が形成されており、前記第１の封止樹脂層に配置され、前記貫通孔から前記第２の封止樹脂層側に突出して設けられた第３部品を備えていてもよい。フレキシブル基板は柔軟性を有するため、リジッド基板と比較して加工し易く、例えばパンチ加工などにより容易に貫通孔を形成することができる。したがって、フレキシブル基板に貫通孔１２を形成し、該貫通孔１２により連通した第１の封止樹脂層および第２の封止樹脂層の領域を利用して第３部品を配置することで、複合基板内の空きスペースを有効活用することができる。また、当該貫通孔により、リジッド基板とフレキシブル基板との間隔を広げることなく第３部品を配置することができるため、複合基板の低背化、並びに、部品の高密度実装化を図ることができる。
また、前記フレキシブル基板が、熱可塑性樹脂で形成されていてもよい。このように、熱可塑性樹脂を用いることで、容易にフレキシブル基板を形成することができる。
本発明によれば、複合基板を構成する基板をフレキシブル基板とすることで、複合基板の低背化を図るために基板を薄くしても、封止樹脂層の硬化時の収縮に対してフレキシブル基板が柔軟に追従することができるため、従来の複合基板の硬い基板（リジッド基板）を薄くした場合のように、割れることがない。また、このとき（硬化収縮時）に発生する応力もフレキシブル基板全体に分散するため、柱状導体とフレキシブル基板との接続部にかかる応力を低減することができ、両者の接続不良を防止することもできる。したがって、複合基板の低背化を図ることができるとともに、これに伴う基板（フレキシブル基板）の割れや柱状導体と基板との接続不良を防止することができる。さらに、段差により形成されたフレキシブル基板の低所側領域に、その積層方向の厚みがフレキシブル基板の高所領域上の第２の封止樹脂層の厚みよりも厚い第１部品を配置することで、フレキシブル基板をその全面が平坦な平板状に形成し、該フレキシブル基板の上層の第２の封止樹脂層に第１部品を配置する場合と比較して、複合基板の低背化を図ることができる。
本発明の第１実施形態にかかる複合基板の説明図である。 図１の複合基板の製造方法の説明図である。 図１の複合基板の製造方法の説明図である。 本発明の第２実施形態にかかる複合基板の断面図である。 本発明の第３実施形態にかかる複合基板の断面図である。 本発明の第４実施形態にかかる複合基板の断面図である。 本発明の第５実施形態にかかる複合基板の断面図である。 本発明の第６実施形態にかかる複合基板の断面図である。 従来の複合基板の断面図である。
＜第１実施形態＞
本発明の第１実施形態にかかる複合基板について、図１を参照して説明する。なお、図１は第１実施形態にかかる複合基板１の説明図であり、（ａ）は複合基板１の断面図（（ｂ）および（ｃ）におけるＡ−Ａ断面図）、（ｂ）は複合基板１のリジッド基板２の平面図、（ｃ）は複合基板１のフレキシブル基板３の平面図である。
この実施形態にかかる複合基板１は、図１（ａ）に示すように、リジッド基板２と、該リジッド基板２に積層された第１の封止樹脂層４と、該第１の封止樹脂層４に積層されたフレキシブル基板３と、該フレキシブル基板３に積層された第２の封止樹脂層５と、第１の封止樹脂層４内に設けられ、リジッド基板２とフレキシブル基板３とを接続する層間接続導体である柱状導体６とを備え、例えば、Ｗｉ−Ｆｉ用モジュール、Ｂｌｕｅｔｏｏｔｈ（登録商標）用モジュール、スイッチモジュールなどの高周波系のモジュールに使用される。
リジッド基板２は、後述するフレキシブル基板３よりも硬い材料で形成された基板であり、例えば、低温同時焼成セラミック（ＬＴＣＣ）やガラスエポキシ樹脂などで形成される。そして、図１（ｂ）に示すように、その一方主面には、複数の部品７ａ１，７ａ２が周知の表面実装技術を用いて実装されるとともに、各部品７ａ１，７ａ２を囲むように、周縁に複数の柱状導体６が実装される。また、他方主面には、外部接続用の複数の外部電極８が形成される。なお、各柱状導体６は、Ｃｕなどの金属からなる線材を切断加工して形成されたピン状の導体であってもよいし、ビア導体であってもよい。また、各部品７ａ１，７ａ２としては、ＳｉやＧａＡｓなどで形成された半導体素子であるＩＣ（部品７ａ１）や、チップコンデンサ、チップインダクタなどのチップ部品（部品７ａ２）が挙げられる。また、この実施形態では、図１（ａ）に示すように、部品７ａ１の実装用電極を含めた積層方向の厚みは、部品７ａ２の厚みより薄く形成されている。
また、各部品７ａ１，７ａ２および各柱状導体６は、リジッド基板２に積層された第１の封止樹脂層４により被覆されている。なお、第１の封止樹脂層４を形成する樹脂として、エポキシ樹脂などの熱硬化性樹脂を用いることができる。
フレキシブル基板３は、例えば、液晶ポリマ、ポリイミド、ポリエーテルエーテルケトンなどの熱可塑性樹脂からなり、その内部や表面に配線電極（図示せず）が形成される。また、フレキシブル基板３には、各柱状導体６との接続用の複数の接続電極９が形成され、これらの接続電極９と各柱状導体６とが半田などを介して接続される。
また、フレキシブル基板３の一方主面には、それぞれＩＣや、チップインダクタ、チップコンデンサなどのチップ部品等から成る複数の部品７ｂ１（チップ部品），７ｂ２（ＩＣ）が実装され、これらの部品７ｂ１，７ｂ２が、フレキシブル基板３に積層されたエポキシ樹脂などの熱硬化性樹脂からなる第２の封止樹脂層５により被覆される。このとき、フレキシブル基板３には、複合基板１内の空きスペースを有効活用するために、その柔軟性を利用した段差が設けられている。なお、この実施形態では、各部品７ｂ１，７ｂ２が本発明の第１部品に相当する。
具体的には、図１（ａ）に示すように、フレキシブル基板３には、屈曲形成された積層方向の段差が設けられており、この段差により形成されたフレキシブル基板３の低所側領域に各部品７ｂ１，７ｂ２が実装される。このとき、この段差は、第１の封止樹脂層４に配置された各部品７ａ１，７ａ２のうち、その積層方向の厚みが薄い方の部品である部品７ａ１上の領域（空きスペース）に窪んで設けられる。そして、この段差により形成されたフレキシブル基板３の高所側領域上の第２の封止樹脂層５の厚みよりも、その積層方向の厚みが厚い部品７ｂ１，７ｂ２が低所側領域に実装される（Ｈ＞ｈ）。このように、複合基板１内の空きスペースを利用して、フレキシブル基板３に段差を設け、この段差により形成されたフレキシブル基板３の低所側領域上の第２の封止樹脂層５に、積層方向の厚みが厚い部品７ｂ１，７ｂ２を配置することで、複合基板１の低背化が可能になる。
（複合基板の製造方法）
次に、複合基板１の製造方法について、図２および図３を参照して説明する。なお、図２および図３は、複合基板１の製造方法の説明図であり、図２（ａ）〜（ｄ）はその各工程、図３（ａ）〜（ｃ）は図２（ｄ）の工程に続く各工程を示す。
まず、図２（ａ）に示すように、各種の配線電極（図示せず）や外部電極８が形成されたリジッド基板２を用意し、その一方主面に周知の表面実装技術を用いて各部品７ａ１，７ａ２を実装する。
次に、図２（ｂ）に示すように、それぞれＣｕなどの金属からなる線材を切断加工して形成されたピン状の各柱状導体６を、リジッド基板２の一方主面に実装する。このとき、各柱状導体６の一端とリジッド基板２とを半田などを用いて接続する。
次に、図２（ｃ）に示すように、各部品７ａ１，７ａ２および各柱状導体６を被覆するように、エポキシ樹脂などの熱硬化性樹脂をリジッド基板２の一方主面に充填して第１の封止樹脂層４を形成する。このとき、第１の封止樹脂層４を半硬化状態にする。なお、第１の封止樹脂層４は、塗布方式、印刷方式、コンプレッションモールド方式、トランスファモールド方式などを用いて形成することができる。なお、各柱状導体６の他端が第１の封止樹脂層４の表面から露出していない場合は、各柱状導体６の他端を第１の封止樹脂層４の表面から露出させるように、第１の封止樹脂層４の表面を研磨または研削する。
次に、図２（ｄ）に示すように、半硬化状態の第１の封止樹脂層４の表面をプレスすることにより、第１の封止樹脂層４の表面を、後述するフレキシブル基板３に合った形状に形成する。
次に、図３（ａ）に示すように、各部品７ｂ１，７ｂ２がその一方主面に実装されたフレキシブル基板３を準備する。このとき、まず、平板状のフレキシブル基板３を用意し、このフレキシブル基板３をプレスするなどして、段差を屈曲形成する。そして、この段差により形成されたフレキシブル基板３の低所側領域（窪んだ部分）に、各部品７ｂ１，７ｂ２を周知の表面実装技術を用いて実装する。なお、当該フレキシブル基板３は、第１の封止樹脂層４上に配置する前までに準備しておけばよい。
次に、図３（ｂ）に示すように、フレキシブル基板３を第１の封止樹脂層４上の所定の位置に配置して、フレキシブル基板３の接続電極９と、第１の封止樹脂層４の表面から露出した柱状導体６の他端とを半田を用いて接続する。なお、従来の複合基板のように、フレキシブル基板３に代えてリジッド基板を用いた場合、接続電極９と柱状導体６との接続に、柱状導体６の他端を含む第１の封止樹脂層４の表面およびリジッド基板の厳格な平坦性が要求されるが、この実施形態では、フレキシブル基板３の柔軟性を利用して、接続電極９を所定位置（対応する柱状導体６の接続位置）に容易に配置することができるため、上記した厳格な平坦性を確保する必要がない。
次に、図３（ｃ）に示すように、フレキシブル基板３に実装された各部品７ｂ１，７ｂ２を被覆するように、エポキシ樹脂などの熱硬化性樹脂を塗布するなどして、フレキシブル基板３の一方主面上に第２の封止樹脂層５を形成し、複合基板１を製造する。このとき、第２の封止樹脂層５の樹脂を硬化させるのと同時に、半硬化状態であった、第１の封止樹脂層の樹脂を完全に硬化させる。この第２の封止樹脂層５も、第１の封止樹脂層４と同様に、塗布方式、印刷方式、コンプレッションモールド方式、トランスファモールド方式などを用いて形成することができる。
なお、上記した複合基板１の製造方法は、第１の封止樹脂層４と第２の封止樹脂層５とを別々に形成しているが、これらの樹脂層４，５を一括で形成するようにしてもよい。この場合、各柱状導体６とフレキシブル基板３の接続電極９とを接続させた後に、一括で第１の封止樹脂層４および第２の封止樹脂層５を形成する。
また、各柱状導体６をビア導体で形成してもよい。この場合、第１の封止樹脂層４を形成した後に、第１の封止樹脂層４に、レーザ加工などでビアホールを形成し、このビアホールに、例えば、ＡｇやＣｕなどを含む導体ペーストを充填して柱状導体６としてのビア導体を形成するとよい。
したがって、上記した実施形態によれば、第１の封止樹脂層４に積層される基板をフレキシブル基板３にすることで、例えば、複合基板１の低背化を図るために、フレキシブル基板３の厚みを薄くした場合であっても、両封止樹脂層４，５の硬化時の収縮に対して、当該フレキシブル基板３が柔軟に追従することができ、従来の複合基板を構成する基板である、セラミックやガラスエポキシ樹脂で形成された硬い基板（リジッド基板）を薄くした場合のように、割れることがない。また、このとき（硬化収縮時）に発生する応力もフレキシブル基板３全体に分散するため、各柱状導体６とフレキシブル基板３との接続部にかかる応力を低減することができ、両者の接続不良を防止することもできる。したがって、複合基板１の低背化を図ることができるとともに、これに伴う基板（フレキシブル基板３）の割れや各柱状導体６とフレキシブル基板３との接続不良を防止することができる。また、フレキシブル基板３を形成する材料として熱可塑性樹脂を用いることで、容易にフレキシブル基板３を形成することができる。
また、フレキシブル基板３には、その柔軟性を利用して屈曲形成された積層方向の段差が設けられ、この段差により形成されたフレキシブル基板３の低所側領域上の第２の封止樹脂層５に、その積層方向における厚みが、フレキシブル基板３の高所側領域上の第２の封止樹脂層５の厚みよりも厚い複数の部品７ｂ１，７ｂ２が配置される。このように、フレキシブル基板３の低所側領域に、高所側領域上の第２の封止樹脂層５の厚みよりも、その積層方向の厚みが厚い部品７ｂ１，７ｂ２を配置することで、例えば、フレキシブル基板３をその全面が平坦な平板状に形成した上で、その上層の第２の封止樹脂層５に各部品７ｂ１，７ｂ２を配置する場合と比較して、複合基板１の低背化を図ることができる。
また、フレキシブル基板３の段差は、第１の封止樹脂層４に配置された各部品７ａ１，７ａ２のうち、その積層方向の厚みが薄い方の部品であるＩＣ（部品７ａ１）上の領域（空きスペース）に窪んで設けられるため、この段差により、複合基板１の厚み（積層方向の高さ）が厚くなることはない。換言すれば、複合基板１内の空きスペースに、フレキシブル基板３の段差を設けつつ、この段差により形成されたフレキシブル基板３の低所側領域に各部品７ｂ１，７ｂ２を配置することで、当該空きスペースを有効活用することができるため、複合基板１における各部品７ａ１，７ａ２，７ｂ１，７ｂ２の実装密度の向上を図ることができる。
また、フレキシブル基板３の段差を利用すると、複合基板１の厚み（積層方向の高さ）を変えずに、例えば、リジッド基板２およびフレキシブル基板３それぞれに形成された所定の配線電極間の距離や、第１の封止樹脂層４に配置された部品７ａ１，７ａ２と第２の封止樹脂層５に配置された部品７ｂ１，７ｂ２との距離を離すこともできるため、複合基板１内に設けられた所定の部材間に発生する不要な浮遊容量を抑えることができる。このように、複合基板１が備える基板をフレキシブル基板３とすることで、複合基板１内の空きスペースを有効活用するための段差を容易に形成することができ、これにより、複合基板１の設計自由度が向上する。
また、各柱状導体６とフレキシブル基板３との接続に当たり、従来の複合基板のように、各柱状導体６の露出した端面を含む第１の封止樹脂層４の表面、および、各柱状導体６に接続される基板の厳格な平坦性を確保する必要がなく、フレキシブル基板３の柔軟性を利用して確実に各柱状導体６と各接続端子９とを接続させることができるため、容易に複合基板１を製造することができる。
また、フレキシブル基板３を形成する材料を液晶ポリマとし、第１および第２の封止樹脂層４，５を形成する材料を熱硬化性のエポキシ樹脂で形成する場合、工業製品に用いられる一般的な材料でフレキシブル基板３および両封止樹脂層４，５を形成することができるため実用的である。
＜第２実施形態＞
本発明の第２実施形態にかかる複合基板１ａについて、図４を参照して説明する。なお、図４は複合基板１ａの断面図である。
この実施形態にかかる複合基板１ａが、図１を参照して説明した第１実施形態の複合基板１と異なるところは、図４に示すように、フレキシブル基板３がシールド層１１を備える点である。その他の構成は、第１実施形態の複合基板１と同じであるため、同一符号を付すことにより説明を省略する。
この場合、フレキシブル基板３に、Ｃｕなどの金属箔で形成されたシールド層１１が設けられる。この実施形態におけるフレキシブル基板３を形成する熱可塑性樹脂は、従来の複合基板の基板を形成するセラミックよりも、Ｃｕ箔との密着強度が高いため、平面視での面積が大きいシールド層１１を形成するのが容易である。したがって、第１の封止樹脂層４と第２の封止樹脂層５との間のフレキシブル基板３に面積（平面視での面積）が大きいシールド層１１を形成することで、第１の封止樹脂層４に配置された各部品７ａ１，７ａ２および第２の封止樹脂層５に配置された各部品７ｂ１，７ｂ２から発生する不要な電磁波の相互干渉を防止することができる。また、このシールド層１１により、複合基板１から発生する熱の放熱特性も向上する。なお、シールド層１１の形状や配置については、両封止樹脂層４，５の各部品７ａ１，７ａ２，７ｂ１，７ｂ２の大きさや配置に応じて適宜変更するとよい。また、シールド層１１は、フレキシブル基板３の表面および内部のいずれに設けてもよい。また、上述のフレキシブル基板３とシールド層１１は、市販の銅箔付の樹脂シートを用いることもできる。
＜第３実施形態＞
本発明の第３実施形態にかかる複合基板１ｂについて、図５を参照して説明する。なお、図５は複合基板１ｂの断面図である。
この実施形態にかかる複合基板１ｂが、図４を参照して説明した第２実施形態の複合基板１ａと異なるところは、図５に示すように、フレキシブル基板３に段差が設けられていない点、フレキシブル基板３に貫通孔１２が形成され、第１の封止樹脂層４に配置された部品７ａ３（本発明の第３部品に相当）が当該貫通孔１２から第２の封止樹脂層５側に突出して設けられている点である。その他の構成は、第２実施形態の複合基板１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、平板状のフレキシブル基板３の所定位置に貫通孔１２がパンチ加工などにより形成され、第１の封止樹脂層４に配置された、その積層方向の厚みがリジッド基板２とフレキシブル基板３との間隔よりも厚い部品７ａ３が、当該貫通孔１２から第２の封止樹脂層５側に突出して設けられる。
フレキシブル基板３は柔軟性を有するため、リジッド基板２と比較して加工し易く、上記したパンチ加工などにより容易に貫通孔１２を形成することができる。したがって、フレキシブル基板３に段差を設ける代わりに貫通孔１２を形成し、該貫通孔１２により連通した第１の封止樹脂層４および第２の封止樹脂層５の領域に部品７ａ３を配置することで、複合基板１ｂ内の空きスペースを有効活用することができる。また、当該貫通孔１２により、リジッド基板２とフレキシブル基板３との間隔を広げることなく部品７ａ３を配置することができるため、複合基板１ｂの低背化、並びに、各部品７ａ１，７ａ３，７ｂ１，７ｂ２の高密度実装化を図ることができる。なお、第１の封止樹脂層４と第２の封止樹脂層５とを連通させる場所は適宜変更可能であり、例えば、フレキシブル基板３の周縁部に切欠きを設けるなどして、この切欠きにより、第１の封止樹脂層４と第２の封止樹脂層５とを連通させるようにしてもよい。このようすると、部品７ａ３の配置の自由度が向上する。
＜第４実施形態＞
本発明の第４実施形態にかかる複合基板１ｃについて、図６を参照して説明する。なお、図６は、複合基板１ｃの断面図である。
この実施形態にかかる複合基板１ｃが、図４を参照して説明した第２実施形態の複合基板１ａと異なるところは、図６に示すように、第２の封止樹脂層５上に他のリジッド基板２ａが積層されている点と、第２の封止樹脂層５に当該リジッド基板２ａとフレキシブル基板３とを接続する複数の柱状導体６ａが配置されている点と、第２の封止樹脂層５に配置された各部品７ｂ１，７ｂ２のうちの１つの部品７ｂ２がリジッド基板２ａに実装されている点と、フレキシブル基板３において、ＩＣである部品７ａ１，７ｂ２に対応する部分にのみシールド層１１が設けられている点である。その他の構成は、第２実施形態の複合基板１ａと同じであるため、同一符号を付すことにより説明を省略する。
このように、各柱状導体６ａでフレキシブル基板３に接続されたリジッド基板２ａを、第２の封止樹脂層５に積層することで、複合基板１ｃの内部に形成する配線電極の設計自由度が向上する。また、図６に示すように、このリジッド基板２ａの第２の封止樹脂層５側の主面に、その積層方向の厚みが、段差により形成されたフレキシブル基板３の高所側領域上の第２の封止樹脂層５の厚みよりも厚い部品７ｂ２を実装する場合には、フレキシブル基板３の低所側領域に配置することで、複合基板１ｃの低背化を図ることができる。
また、シールド層１１が、不要な電磁波によって特性が変わり易いＩＣ（部品７ａ１，部品７ｂ２）に対応する箇所のみに設けられているため、両封止樹脂層４，５間の各部品７ａ１，７ａ２，７ｂ１，７ｂ２の不要な電磁波の相互干渉を効果的に防止することができるとともに、シールド層１１の形成領域を小さくしてフレキシブル基板３の製造コストの低減を図ることができる。さらに、部品７ａ１，７ｂ２が電力増幅器などの放熱部品の場合、部品７ａ１，７ｂ２で発生した熱をシールド層１１からフレキシブル基板３へ伝え、さらにフレキシブル基板３の複合基板１ｃの側面における端面露出部から外部へ逃がすことができ、複合基板１ｃの放熱性を向上させることができる。
＜第５実施形態＞
本発明の第５実施形態にかかる複合基板１ｄについて、図７を参照して説明する。なお、図７は複合基板１ｄの断面図である。
この実施形態にかかる複合基板１ｄが、図６を参照して説明した第４実施形態の複合基板１ｃと異なるところは、図７に示すように、フレキシブル基板３に段差が設けられていない点と、第２の封止樹脂層５に配置された全ての部品７ｂ１，７ｂ２，７ｂ３が上層側のリジッド基板２ａの第２の封止樹脂層５側の主面に実装されている点と、これらの部品７ｂ１，７ｂ２，７ｂ３がフレキシブル基板３に当接した状態で配置されるとともに、第１の封止樹脂層４に配置された部品７ａ２がフレキシブル基板３に当接した状態で配置されている点である。その他の構成は、第４実施形態の複合基板１ｃと同じであるため、同一符号を付すことにより説明を省略する。
このように、フレキシブル基板３および各部品７ａ１，７ａ２，７ｂ１，７ｂ２，７ｂ３を配置することで、フレキシブル基板３が第１の封止樹脂層４に配置された各部品７ａ１，７ａ２と、第２の封止樹脂層５に配置された各部品７ｂ１，７ｂ２，７ｂ３との間の導通を防止する絶縁層として機能する。また、第１の封止樹脂層４に配置された各部品７ａ１，７ａ２と第２の封止樹脂層５に配置された各部品７ｂ１，７ｂ２，７ｂ３との間の隙間を小さくすることができるため、複合基板１ｄの低背化を図ることができる。
＜第６実施形態＞
本発明の第６実施形態にかかる複合基板１ｅについて、図８を参照して説明する。なお、図８は複合基板１ｅの断面図である。
この実施形態にかかる複合基板１ｅが、図７を参照して説明した第５実施形態の複合基板１ｄと異なるところは、図８に示すように、第１の封止樹脂層４に配置された部品７ａ１の天面が、フレキシブル基板３に設けられたシールド層１１に接している点である。その他の構成は第５実施形態の複合基板１ｄと同じであるため、同一符号を付すことにより説明を省略する。
このように、その天面がシールド層１１に接するように部品７ａ１を第１の封止樹脂層４に配置することで、部品７ａ１のシールド性がさらに向上するとともに、部品７ａ１から発生する熱の放熱性も向上する。また、上記した第５実施形態の複合基板１ｄと同様に、複合基板１ｅの低背化を図ることができる。なお、この実施形態では、部品７ａ１，７ａ２が本発明の第２部品に相当する。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。
例えば、上記した各実施形態では、フレキシブル基板３の第２の封止樹脂層５側の主面に各部品７ｂを実装した場合について説明したが、フレキシブル基板３の第１の封止樹脂層４側の主面に部品を実装する構成であってもかわない。
また、本発明は、部品が実装された複数の基板が積層されてなる種々の複合基板に適用することができる。
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ 複合基板
２，２ａ リジッド基板
３ フレキシブル基板
４ 第１の封止樹脂層
５ 第２の封止樹脂層
６，６ａ 柱状導体
７ａ１，７ａ２ 部品（第２部品）
７ａ３ 部品（第３部品）
７ｂ１，７ｂ２ 部品（第１部品）
７ｂ３ 部品
１１ シールド層

Claims (5)

  1. リジッド基板と、
    前記リジッド基板に積層された第１の封止樹脂層と、
    前記第１の封止樹脂層に積層されたフレキシブル基板と、
    前記フレキシブル基板に積層された第２の封止樹脂層と、
    前記第１の封止樹脂層内に設けられ、前記リジッド基板と前記フレキシブル基板とを接続する柱状導体とを備え、
    前記フレキシブル基板は段差を有し、
    前記段差により形成された前記フレキシブル基板の積層方向の高所側領域と低所側領域のうち、前記低所側領域上の前記第２の封止樹脂層に配置された第１部品を備え、
    前記第１部品の積層方向の厚みが、前記フレキシブル基板の前記高所側領域上の前記第２の封止樹脂層の厚みよりも厚いことを特徴とする複合基板。
  2. 前記フレキシブル基板が、シールド層を備えることを特徴とする請求項１に記載の複合基板。
  3. 前記第１の封止樹脂層に配置され、前記リジッド基板に実装された第２部品を備え、
    前記第２部品の天面が前記フレキシブル基板又は前記シールド層に接していることを特徴とする請求項２に記載の複合基板。
  4. 前記フレキシブル基板に貫通孔が形成されており、
    前記第１の封止樹脂層に配置され、前記貫通孔から前記第２の封止樹脂層側に突出して設けられた第３部品を備えることを特徴とする請求項１ないし３のいずれかに記載の複合基板。
  5. 前記フレキシブル基板が、熱可塑性樹脂で形成されていることを特徴とする請求項１ないし４のいずれかに記載の複合基板。
JP2015514741A 2013-04-30 2013-12-05 複合基板 Active JP6107941B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013095263 2013-04-30
JP2013095263 2013-04-30
PCT/JP2013/082670 WO2014178153A1 (ja) 2013-04-30 2013-12-05 複合基板

Publications (2)

Publication Number Publication Date
JPWO2014178153A1 JPWO2014178153A1 (ja) 2017-02-23
JP6107941B2 true JP6107941B2 (ja) 2017-04-05

Family

ID=51843302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015514741A Active JP6107941B2 (ja) 2013-04-30 2013-12-05 複合基板

Country Status (2)

Country Link
JP (1) JP6107941B2 (ja)
WO (1) WO2014178153A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157807A (ja) * 2016-03-04 2017-09-07 富士通株式会社 電子装置、及び、電子装置の製造方法
CN109892023B (zh) * 2016-10-25 2022-03-22 株式会社村田制作所 电路模块
CN210579551U (zh) 2016-12-02 2020-05-19 株式会社村田制作所 多层布线基板
CN111034376B (zh) * 2017-08-21 2023-02-21 株式会社村田制作所 电子部件的制造方法以及电子部件
WO2020049989A1 (ja) * 2018-09-07 2020-03-12 株式会社村田製作所 モジュールおよびモジュールの製造方法
WO2020196131A1 (ja) * 2019-03-22 2020-10-01 株式会社村田製作所 電子部品モジュール
WO2022124022A1 (ja) * 2020-12-08 2022-06-16 株式会社村田製作所 回路モジュール
WO2022209736A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2023190683A1 (ja) * 2022-03-31 2023-10-05 株式会社村田製作所 半導体モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2599424B2 (ja) * 1987-11-30 1997-04-09 古河電気工業株式会社 電子回路ユニット
JP3894091B2 (ja) * 2002-10-11 2007-03-14 ソニー株式会社 Ｉｃチップ内蔵多層基板及びその製造方法
JP2004146495A (ja) * 2002-10-23 2004-05-20 Toppan Printing Co Ltd プリント配線板内蔵用チップコンデンサ及びそれを内蔵した素子内蔵基板
JP4182144B2 (ja) * 2005-12-14 2008-11-19 新光電気工業株式会社 チップ内蔵基板の製造方法

Also Published As

Publication number Publication date
JPWO2014178153A1 (ja) 2017-02-23
WO2014178153A1 (ja) 2014-11-06

Similar Documents

Publication Publication Date Title
JP6107941B2 (ja) 複合基板
WO2016080333A1 (ja) モジュール
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
JP6281016B2 (ja) 回路基板及びその製造方法
JP4367414B2 (ja) 部品内蔵モジュールおよびその製造方法
EP1965615A1 (en) Module having built-in component and method for fabricating such module
JP5964858B2 (ja) 撮像素子収納用パッケージおよび撮像装置
US20060043562A1 (en) Circuit device and manufacture method for circuit device
WO2006011320A1 (ja) 複合型電子部品及びその製造方法
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP5708814B2 (ja) モジュールの製造方法
JP2019040901A (ja) 回路基板
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
US11322472B2 (en) Module
JP2010123839A (ja) 半導体モジュール
WO2006011508A1 (ja) 複合型電子部品及びその製造方法
US7755909B2 (en) Slim design main board
KR102518174B1 (ko) 전자 소자 모듈
WO2019111874A1 (ja) モジュール
JP2013110299A (ja) 複合モジュール
WO2013121977A1 (ja) 部品内蔵基板
JP5574067B2 (ja) 部品内蔵基板
JP2013080764A (ja) 回路モジュール
JP2012248611A (ja) モジュール
KR20130033160A (ko) 패키지 기판 및 그 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170220

R150 Certificate of patent or registration of utility model

Ref document number: 6107941

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150