CN104078560A - 压电体薄膜层叠基板 - Google Patents

压电体薄膜层叠基板 Download PDF

Info

Publication number
CN104078560A
CN104078560A CN201410048610.9A CN201410048610A CN104078560A CN 104078560 A CN104078560 A CN 104078560A CN 201410048610 A CN201410048610 A CN 201410048610A CN 104078560 A CN104078560 A CN 104078560A
Authority
CN
China
Prior art keywords
substrate
piezoelectric film
piezoelectric
multilayer board
close binder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410048610.9A
Other languages
English (en)
Other versions
CN104078560B (zh
Inventor
末永和史
柴田宪治
渡边和俊
堀切文正
野口将希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Publication of CN104078560A publication Critical patent/CN104078560A/zh
Application granted granted Critical
Publication of CN104078560B publication Critical patent/CN104078560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

本发明提供一种压电体薄膜层叠基板，其使用非铅系压电体，可获得具有高的压电特性并且每个元件的压电特性的偏差小的压电体薄膜元件。本发明的压电体薄膜层叠基板的特征在于，是在基板上至少依次层叠有密合层、下部电极层和非铅系压电体薄膜层的压电体薄膜层叠基板，前述非铅系压电体薄膜层由铌酸锂钾钠(组成式(NaxKyLiz)NbO3，0＜x＜1、0＜y＜1、0≤z≤1、x＋y＋z=1)形成，前述基板的与前述密合层对置的面的表面粗糙度按最大高度Rz计为2nm以下，前述密合层由第4族元素的非晶质氧化物或者第5族元素的非晶质氧化物形成，其厚度为1nm以上2nm以下且为前述基板表面的最大高度Rz以上。

Description

压电体薄膜层叠基板
技术领域
本发明涉及压电体薄膜元件，特别涉及使用了非铅系压电体的压电体薄膜层叠基板。
背景技术
压电元件是利用压电体的压电效果的元件，被广泛用作根据电压施加于压电体而产生位移、振动的致动器、根据对压电体的应力变形而产生电压的应力传感器等功能性电子部件。作为一直以来在致动器、应力传感器中使用的压电体，广泛使用着具有大的压电特性的锆钛酸铅系的钙钛矿型强电介质(组成式：Pb(Zr1-xTix)O3，被称作PZT)。
PZT是含有铅的特定有害物质，但目前作为压动材料不存在可代替的合适市售品，因此成为RoHS指令(涉及电气·电子设备中所含的特定有害物质的使用限制的欧洲议会以及理事会指令)的适用免除对象。但是，在世界范围保持地球环境的要求益发强烈，人们强烈期望开发出使用不含铅的压电体(非铅系压电材料)的压电元件。
另一方面，伴随着近年中的各种电子设备的小型化·高性能化的进展，人们强烈要求压电元件也兼顾小型化与高性能化。此处，在利用粉末烧结法制作的以往的压电元件中，当压电体的厚度变为10μm以下时，则与构成压电体的晶粒的尺寸变为同等，因而不能忽视晶界对压电特性造成的影响。具体而言，由于电极与晶界的位置关系、晶界密度对于每个烧结压电体而言是大大不同的，因而发生每个压电元件的压电特性的偏差变显著这样的问题。对于涉及压电元件小型化(薄型化)这样的问题，近年来报告了利用薄膜形成技术来替代粉末烧结法而得到的压电体薄膜元件。
作为使用了非铅系压电体的压电体薄膜元件，例如，在专利文献1(日本特开2007-019302号公报)中公开了一种压电薄膜元件，是在基板上具有下部电极、压电薄膜、以及上部电极的压电薄膜元件，其特征在于，使上述压电薄膜为由通式(NaxKyLiz)NbO3(0＜x＜1、0＜y＜1、0≤z＜1、x＋y＋z=1)所示的碱金属铌氧化物系的钙钛矿化合物构成的电介质薄膜，在该压电薄膜与上述下部电极之间，作为缓冲层，设置了具有钙钛矿型晶体结构、且容易以高的取向度取向于(001)、(100)、(010)、以及(111)中的任一个面方位的材料的薄膜。根据专利文献1，通过使用了无铅的铌酸锂钾钠薄膜的压电薄膜元件，发挥可获得充分的压电特性这样的优异效果。
另一方面，在压电体薄膜元件方面，由于使用薄膜形成技术，因而通常晶粒非常小，因此压电体薄膜中的晶界密度的偏差变小，由晶界的有无而引起的压电特性的偏差变小。另一方面，由于晶粒小并且结晶数多，因而各晶粒的取向性(作为压电体薄膜的结晶取向程度)对元件的压电特性、可靠性(偏差、寿命)造成大的影响。另外，一般而言，形成在基板上的薄膜的取向性容易受到基底的影响。
作为提高压电体薄膜元件的压电特性的技术，例如，在专利文献2(日本特开2010-161330号公报)中公开了一种压电薄膜元件，是在基板上具有下部电极、压电体层、上部电极的压电薄膜元件，其特征在于，前述压电体层是以非铅的铌氧化物系钙钛矿型结晶为主相的压电体层，前述下部电极的表面的表面粗糙度按二乘平均粗糙度Rms计为1.1nm以下。根据专利文献2，通过控制下部电极的表面粗糙度而将表面粗糙度规定为规定范围，可实现压电特性良好的压电薄膜元件。
另外，在专利文献3(日本特开2000-285626号公报)中公开了一种压电薄膜，其包含表面粗糙度(Ra)为0.05μm以下的基板、以及形成于前述基板上的压电体薄膜。根据专利文献3，通过整理基板表面的平滑性，从而可提高压电体薄膜的压电特性，可实现高性能的压电薄膜元件。
现有技术文献
专利文献
专利文献1：日本特开2007-019302号公报
专利文献2：日本特开2010-161330号公报
专利文献3：日本特开2000-285626号公报
发明内容
发明想要解决的课题
为了普及使用了非铅系压电体的压电体薄膜元件作为以往的PZT压电元件的真正的替代品，因而强烈要求压电特性、可靠性的更进一步提高、成本降低。但是，压电体薄膜元件是比较新的技术，现状是从层叠结构控制、制造工艺控制的观点看仍然残留有较多的未弄清的地方。因此，存在有无法充分获得非铅系压电体原本具有的压电特性，或者压电特性发生偏差，或制造成本变高的问题。
例如，在专利文献2中记载的技术中，为了将下部电极的表面粗糙度控制为规定范围而进行表面研磨工序的情况下，存在有产生工艺成本并且产生下部电极的材料损失这样的弱点。另外，本发明人等参考专利文献3中记载的技术进行研究，结果发现压电特性的提高效果不能说是充分的。
因此本发明的目的在于解决上述课题，提供一种压电体薄膜层叠基板，其使用非铅系压电体，可获得具有高的压电特性并且每个元件的压电特性的偏差小的压电体薄膜元件。
用于解决问题的方案
(1)为了实现上述目的，本发明的一个实施方式提供一种压电体薄膜层叠基板，其特征在于，是在基板上至少依次层叠有密合层、下部电极层和非铅系压电体薄膜层的压电体薄膜层叠基板，前述非铅系压电体薄膜层由铌酸锂钾钠(组成式(NaxKyLiz)NbO3，0＜x＜1、0＜y＜1、0≤z≤1、x＋y＋z=1)形成，前述基板的与前述密合层对置的面的表面粗糙度按最大高度Rz计为2nm以下，前述密合层由第4族元素的非晶质氧化物或者第5族元素的非晶质氧化物形成，其厚度为1nm以上2nm以下且为前述基板表面的最大高度Rz以上。另外，在本发明中，表面粗糙度定义为基于JIS B0601：2001的表面粗糙度。所谓基板的表面粗糙度，在形成有密合层的状态下表示基板与密合层的界面的粗糙度。另外，所谓密合层的厚度，定义为利用X射线反射率法测定的平均膜厚。
(II)为了实现上述目的，本发明的其它一个实施方式提供一种压电体薄膜层叠基板，其特征在于，是在基板上至少层叠有密合层、下部电极层和非铅系压电体薄膜层的压电体薄膜层叠基板，前述非铅系压电体薄膜层由具有钙钛矿结构的强电介质形成，前述基板的与前述密合层对置的面的表面粗糙度按最大高度Rz计为2nm以下，前述密合层由第4族元素的非晶质氧化物或者第5族元素的非晶质氧化物形成，其厚度为1nm以上2nm以下且为前述基板表面的最大高度Rz以上。
另外，本发明中，可在上述的本发明的压电体薄膜层叠基板(I)、(II)中，加入以下那样的改良、变更。
(i)前述基板的表面粗糙度按算术平均粗糙度Ra计为0.18nm以下。
(ii)前述下部电极层优先取向于(111)面。
(iii)前述密合层的第4族元素是钛(Ti)。
(iv)前述下部电极层由铂(Pt)或Pt合金形成。
(v)前述基板是硅(Si)基板、SOI(绝缘体上硅(Silicon On Insulator))基板、锗(Ge)基板、氧化镁(MgO)基板、氧化锌(ZnO)基板、钛酸锶(SrTiO3)基板、钌酸锶(SrRuO3)基板、蓝宝石(Al2O3)基板、砷化镓(GaAs)基板、氮化镓(GaN)基板、玻璃基板、以及石英玻璃基板之中的任一个。
(III)本发明另外一个实施方式提供一种压电体薄膜元件，其特征在于，利用了上述的本发明的压电体薄膜层叠基板。
发明的效果
根据本发明可提供一种压电体薄膜层叠基板，其使用非铅系压电体，可获得具有高的压电特性且每个元件的压电特性的偏差小的压电体薄膜元件。另外，通过利用该压电体薄膜层叠基板，可提供具有高的压电特性并且每个元件的压电特性的偏差小的非铅系压电体薄膜元件。
附图说明
图1是本发明的压电体薄膜层叠基板的截面模式图。
图2是表示在本发明的压电体薄膜层叠基板中的压电体薄膜层形成后并且上部电极层形成前的基板的XRD图案的图的一个例子。
图3是表示所制作的压电体薄膜层叠基板中的密合层的厚度与压电体薄膜层的(001)面取向度的关系的图。
图4是表示所制作的压电体薄膜层叠基板中的基板的最大高度Rz与压电体薄膜层的(001)面取向度的关系的图。
图5是表示所制作的压电体薄膜层叠基板中的氧化膜形成后的基板的算术平均粗糙度Ra与压电体薄膜层的(001)面取向度的关系的图。
图6是表示所制作的压电体薄膜元件中的密合层的厚度与压电体薄膜的压电常数d33(施加电压2V)的关系的图。
图7是表示所制作的压电体薄膜元件中的密合层的厚度与压电体薄膜的压电常数d33(施加电压30V)的关系的图。
图8是表示所制作的压电体薄膜元件中的密合层的厚度与压电体薄膜的压电常数/电压的变化量的关系的图。
附图标记说明
1基板、2密合层、3下部电极层、4压电体薄膜层、5上部电极层、10压电体薄膜层叠基板。
具体实施方式
本发明人等，作为可期待与PZT(Pb(Zr1-xTix)O3)同等的压电特性的非铅系压电材料，着眼于LKNN((NaxKyLiz)NbO3)，为了实现提高压电薄膜元件的压电特性以及降低偏差，对于压电体薄膜层叠基板的结构中的应当控制的项目进行了深入的调查和研究。其中，发现了存在有密合层的厚度越薄则压电体薄膜层的结晶取向度越高的倾向，但是同时发现了，密合层的厚度越薄则结晶取向度的偏差越大。因此，对其主要原因进行考察，进一步调查了基板表面的粗糙度的影响。其结果发现了，通过将密合层的厚度控制为规定的范围内，且将基板的表面粗糙度(特别是最大高度Rz)抑制为密合层的厚度以下，从而压电体薄膜层的结晶取向度进一步提高并且偏差变小。本发明基于该见解而完成。
以下，一边参照附图一边详细说明本发明的实施方式。但本发明不受限于此处所采用的实施方式，可在不脱离发明的技术思想的范围适当进行组合、改良。
图1为本发明的压电体薄膜层叠基板的截面模式图。如图1所示，本发明的压电体薄膜层叠基板10具有如下结构，即，在基板1之上依次层叠有密合层2、下部电极层3、压电体薄膜层4以及上部电极层5。本发明的压电体薄膜元件通过从压电体薄膜层叠基板10切出为所希望形状的片来获得。另外，上部电极层5可在压电体薄膜层叠基板10的阶段形成，也可在切出为所希望形状的片之后形成。
以下，按照压电体薄膜层叠基板10的制造步骤，进行具体说明。
首先，准备基板1。基板1的材料没有特别限定，可根据压电元件的用途来适当选择。例如，可使用硅(Si)基板、SOI(绝缘体上硅(Silicon On Insulator))基板、锗(Ge)基板、氧化镁(MgO)基板、氧化锌(ZnO)基板、钛酸锶(SrTiO3)基板、钌酸锶(SrRuO3)基板、蓝宝石(Al2O3)基板、砷化镓(GaAs)基板、氮化镓(GaN)基板、玻璃基板、以及石英玻璃基板。这些基板中，在成本方面优选硅基板。另外，在基板1由导电性材料形成的情况下，优选在其表面具有电绝缘膜(例如氧化膜)。对氧化膜的形成方法没有特别限定，但例如可优选使用热氧化处理、化学气相沉积(Chemical Vapor Deposition、CVD)法。
本发明所具有的一个特征在于，对于基板1而言，与密合层2对置的面的表面粗糙度按最大高度Rz计为2nm以下。更优选基板1的表面粗糙度按最大高度Rz计小于2nm。另外，优选按算术平均粗糙度Ra计为0.2nm以下。以往，主要利用了算术平均粗糙度Ra作为表面粗糙度的指标，但根据本发明中的研究结果判断出，最大高度Rz更重要。
通过将基板1的表面粗糙度控制为该范围，从而即使使基板1上形成的密合层2的厚度薄也可充分确保密合层2的表面平坦性，其结果，下部电极层3的性状(例如，(111)面取向度)稳定，可提高压电体薄膜层4的结晶取向度和压电特性。追加详述具体的作用效果。另外，在本发明中，表面粗糙度定义为基于JISB0601：2001的表面粗糙度，例如可使用原子力显微镜(Atomic ForceMicroscope、AFM)而测定。
只要可获得具有所希望的表面粗糙度(表面平坦性)的基板，就对基板1的表面控制方法没有特别限定，可利用从前的方法。在本发明中，虽然会产生出由基板的表面平坦化工序所导致的工艺成本，但是通过使用本发明所规定的基板，从而可在保持所控制的气氛的状态下(例如，无需打破真空状态)连续地进行层叠在基板1上的各层(密合层2、下部电极层3、压电体薄膜层4)的形成工序。这大大有助于制造成本整体的降低。
接着，在上述基板1上形成密合层2。作为密合层2的材料，从密合性、耐环境性的观点考虑优选为第4族元素(钛族元素：钛(Ti)、锆(Zr)、铪(Hf))或者第5族元素(钒属元素：钒(V)、铌(Nb)、钽(Ta))的氧化物。另外，密合层2优选为非晶质状态(玻璃状态)的氧化物层。通过使密合层2为非晶质状态(玻璃状态)，从而不会在表面显示特定的面方位，可确保高的表面平坦性。
密合层2的厚度优选为1nm以上2nm以下，更优选为1nm以上且小于2nm。密合层2的厚度小于1nm时，则不易将密合层2形成为连续层(换言之，容易形成为岛状)，表面平坦性劣化。另一方面，密合层2的厚度超过2nm时，则在其上形成的压电体薄膜层4的结晶取向度与压电特性的偏差变大。
偏差变大的机理没有弄清，但是其主要原因之一可认为是，当密合层2变厚时，则不易维持非晶质状态(玻璃状态)(换言之，一部分开始结晶化)，混合存在具有高的结晶取向度的部分和结晶取向度劣化了的部分，偏差变大。另一方面可认为，在密合层2进一步变厚而密合层2整体发生了结晶化的情况下，以结晶取向度劣化了的状态稳定(偏差变小)。
作为密合层2的形成方法，只要可获得所希望的密合层就没有特别的限定，但优选为物理气相沉积法(例如，溅射法、热蒸镀法、电子束蒸镀法)。从制造成本的观点考虑优选溅射法，优选使用金属靶并且在制膜中导入氧成分而形成非晶质氧化物膜的方法。
另外，关于密合层的厚度，可根据由X射线反射率法而得到的X射线反射率谱图(反射X射线强度谱图)的振动周期而测定。另外，根据反射X射线强度谱图的全反射临界角而求出密合层的密度，与金属Ti的密度、结晶质Ti氧化物的密度相比较，从而可判断密合层2为非晶质氧化物层。
接着，在上述密合层2上形成下部电极层3。作为下部电极层3的材料，没有特别限定，但例如优选使用铂(Pt)或Pt合金(以Pt为主要成分的合金)。另外，可使用钌(Ru)、铱(Ir)、锡(Sn)、铟(In)或它们的氧化物。下部电极层3可以是由上述材料形成的单层结构，也可以是包含上述材料的层的层叠结构。
由于下部电极层3成为压电体薄膜层4的基底层，因而为了提高压电体薄膜层4的结晶取向度，因此优选优先取向于(111)面。另外，优选具有由柱状晶粒构成的聚集组织。作为下部电极层3的形成方法，只要可获得所希望的下部电极层就没有特别的限定，但可优选使用物理气相沉积法(例如，溅射法、热蒸镀法、电子束蒸镀法)。
接着，在上述下部电极层3上形成压电体薄膜层4。在本发明中，作为压电体薄膜层4的材料，优选使用作为非铅系压电体的铌酸锂钾钠(组成式(NaxKyLiz)NbO3，0＜x＜1、0＜y＜1、0≤z≤1、x＋y＋z=1)(以下有时会称为LKNN)，优选优先取向于(001)面。关于LKNN，(001)面取向了的状态显现最高的压电特性。
作为压电体薄膜层4的形成方法，只要可获得所希望的压电体薄膜层就没有特别的限定，但是优选为使用了具有所希望的组成的烧结体靶的溅射法、电子束蒸镀法、脉冲激光堆积法。这些制膜法存在有组成控制性、结晶取向控制性优异的优点。
另外，本发明的技术思想不受限于使用LKNN作为压电体薄膜层4，也可适用于是非铅系压电材料并且具有钙钛矿结构的其它的强电介质(例如，钛酸钡(BaTiO3)、Bi层状结构化合物)。
接着，在上述压电体薄膜层4上形成上部电极层5。上部电极层5的材料没有特别限定，在与下部电极层3相同的材料之外，还可优选使用铝(Al)、金(Au)、镍(Ni)。上部电极层5的形成方法也没有特别的限定，与下部电极层3的情况同样地优选物理气相沉积法(例如，溅射法、热蒸镀法、电子束蒸镀法)。
实施例
以下，基于实施例更具体说明本发明。另外，本发明不受限于这些实施例。
[研究1]
在本研究中，调查了压电体薄膜层叠基板中的密合层的结构带给压电体薄膜层的结晶取向度的影响。
(压电体薄膜层叠基板的制作)
制作出包含基板1、密合层2、下部电极层3、以及压电体薄膜层4的压电体薄膜层叠基板(在图1所示的压电体薄膜层叠基板10中没有上部电极层5的状态的压电体薄膜层叠基板)。作为基板，使用了带有热氧化膜的Si基板((100)面方位的4英寸晶片、晶片厚度0.525mm、热氧化膜厚度200nm)。
首先，对带有热氧化膜的Si基板实施表面研磨，从而准备了基板1。关于基板的表面粗糙度的测定，使用AFM(Digital Instruments公司(现在的Veeco公司)制，型号：NanoScope IIIa)，对于1μm×1μm的范围以4nm间距进行扫描。测定的结果，该基板的表面粗糙度按算术平均粗糙度Ra计为0.58nm，按最大高度Rz计为7.5nm。
在以下的制膜工序中，关于各层(密合层2、下部电极层3、压电体薄膜层4)的厚度的控制，通过以预先验证了的制膜速度为基础，控制制膜时间而进行。另外，关于各层的厚度的测定，通过使用X射线衍射装置(Spectris Co.,Ltd.(PANalytical事业部)制，型号：X’Pert PRO MRD)，利用X射线反射率法来进行。
利用RF磁控溅射法在基板1上形成了密合层2(厚度1～4.9nm)。密合层2的制膜条件为：使用Ti靶(纯度2N～4N、直径200mm)、投入功率600W、基板温度200℃、氩气(Ar)与氧气(O2)的混合气氛、压力7.0Pa。
接着，利用RF磁控溅射法在密合层2上形成了下部电极层3(厚度200nm)。下部电极层3的制膜条件为：使用Pt靶(纯度4N、直径200mm)、投入功率200W、基板温度250℃、Ar气氛、压力2.5Pa。
接着，利用RF磁控溅射法在下部电极层3上形成了压电体薄膜层4(厚度2μm)。压电体薄膜层4的制膜条件为：使用KNN烧结体靶((Na0.5K0.5)NbO3，直径200mm)、投入功率700W、基板温度520℃、Ar与O2的混合气氛、压力1.3Pa。
(下部电极层以及压电体薄膜层的优先取向性)
对于形成由上述制作的压电体薄膜层4后的压电体薄膜层叠基板，进行了X射线衍射(X-ray Diffraction、XRD)测定。在XRD测定中，使用多功能高分辨率X射线衍射装置(Bruker AXS株式会社制，型号：D8DISCOVER with HiSTAR)，测定条件为：X射线源Cu-Kα线(线焦点)、输出功率1.8kW(45kV×40mA)、扫描法2θ/θ扫描、狭缝宽度10mm×0.1mm。
图2是表示在本发明的压电体薄膜层叠基板中的压电体薄膜层形成后并且在上部电极层形成前的基板的XRD图案的图的一个例子。如图2所示确认了，下部电极层3的Pt膜优先取向于(111)面。另外确认了，由于压电体薄膜层4的KNN膜仅观察到(001)面、(002)面以及(003)面的衍射峰，因而优先取向于(001)面。另外，通过使用高分辨率扫描型电子显微镜，进行了图2所示的压电体薄膜层叠基板的截面观察，结果确认了：下部电极层3以及压电体薄膜层4分别具有由柱状晶粒构成的聚集组织。
接着，调查了密合层2的厚度与压电体薄膜层4的(001)面取向度的关系。使用与先前相同的多功能高分辨率X射线衍射装置，针对于在形成压电体薄膜层4后并且在形成上部电极层5前的基板而进行了X射线衍射测定。将起因于(001)面取向的(101)面衍射强度(将压电体薄膜层4的表面视为(001)面时的(101)面的衍射强度)定义为KNN膜的(001)面取向度。另外，通过X射线衍射测定，判断出压电体薄膜层4的KNN膜是假立方晶(pseudo-cubical crystal)的多晶薄膜。
图3是表示所制作的压电体薄膜层叠基板中的密合层的厚度与压电体薄膜层的(001)面取向度的关系的图。如图3所示，判断出，随着密合层2的Ti氧化物膜的厚度减少，压电体薄膜层4的KNN膜的(001)面取向度增大。KNN膜存在有伴随着(001)面取向度变高而作为压电特性的指标之一的压电常数d33、-d31变大的倾向。即，通过使密合层的厚度薄，可期待提高压电体薄膜元件中的压电特性。
但是判断出，随着密合层2的Ti氧化物膜的厚度减少，压电体薄膜层4的KNN膜的(001)面取向度的偏差增大。这是最初无法预料的现象。原因是，本研究中使用了的基板1的表面粗糙度按算术平均粗糙度Ra计为0.58nm，在以往的技术思想的范围中可认为具有充分的表面平坦性。另外这是由于，本研究的密合层2的厚度为1.0～4.9nm，可认为也充分厚于基板1的算术平均粗糙度Ra。
另一方面，从另一观点来看，本研究的密合层2的厚度小于基板1的最大高度Rz(7.5nm)。由此，作为基板1的表面粗糙度的指标，可认为相比于算术平均粗糙度Ra而言，最大高度Rz有可能更为重要。
[研究2]
接受研究1的结果，在本研究中调查了压电体薄膜层叠基板中的基板的结构带给压电体薄膜层的结晶取向度的影响。
(压电体薄膜层叠基板的制作)
使用与研究1同样的基板(带有热氧化膜的Si基板)，施加表面研磨，准备了表面粗糙度不同的基板1。与研究1同样地操作而进行了基板表面粗糙度的测定，结果，所准备的基板是算术平均粗糙度Ra=0.58nm且最大高度Rz=7.6nm的基板、Ra=0.26nm且Rz=5.2nm的基板、Ra=0.18nm且Rz=2.0nm的基板、以及Ra=0.16nm且Rz=1.9nm的基板。
接着，与研究1同样地操作，利用RF磁控溅射法，在基板1上依次形成了密合层2(厚度2.5nm)、下部电极层3(厚度200nm)、压电体薄膜层4(厚度2μm)。
(压电体薄膜层的优先取向性)
与研究1同样地操作，调查了压电体薄膜层4的(001)面取向度。图4是表示所制作的压电体薄膜层叠基板中的基板的最大高度Rz与压电体薄膜层的(001)面取向度的关系的图。另外，图5是表示所制作的压电体薄膜层叠基板中的基板的算术平均粗糙度Ra与压电体薄膜层的(001)面取向度的关系的图。
如图4所示，随着基板1的最大高度Rz减少，压电体薄膜层4的KNN膜的(001)面取向度增大了。特别是判断出，基板1的最大高度Rz低于密合层2的厚度时，则KNN膜的(001)面取向度急剧地增大。即，可认为，通过使基板1的表面粗糙度的最大高度Rz为密合层2的厚度以下(换言之，在最大高度Rz以上形成密合层2)，从而可增大压电体薄膜层4的(001)面取向度，可进一步提高压电体薄膜元件中的压电特性。
另外，图5也与图4同样地，判断出，随着基板1的算术平均粗糙度Ra减少，压电体薄膜层4的KNN膜的(001)面取向度增大，优选为0.18nm以下。可认为优选将基板1的算术平均粗糙度Ra控制为密合层2的厚度的1/10以下。
[研究3]
在本研究中，进行了用于确认组合了上述研究1以及研究2的效果的实验。
(压电体薄膜层叠基板的制作)
作为基板1，使用了在研究2中准备出的表面粗糙度为最大高度Rz=1.9nm的基板。接着，与研究1同样地操作，利用RF磁控溅射法，在基板1上依次形成了密合层2(厚度2.0nm)、下部电极层3(厚度200nm)、压电体薄膜层4(厚度2μm)。
(压电体薄膜层的优先取向性)
与研究1同样地操作，调查了压电体薄膜层4的(001)面取向度。其结果确认了，作为KNN的(001)面取向度，获得了0.959±0.006，与图3所示的结果相比，(001)面取向度高且偏差小。
[研究4]
在本研究中，使用上述中获得的压电体薄膜层叠基板而制作压电体薄膜元件，调查了压电特性。
(密合层的厚度与压电体薄膜层的压电常数(d33)的关系)
首先，在上述中准备出的压电体薄膜层叠基板的压电体薄膜层4上，利用RF磁控溅射法形成了上部电极层5(厚度200nm)。上部电极层5的制膜条件，与下部电极层3的情况同样，是：使用Pt靶(纯度4N、直径200mm)，投入功率200W、基板温度250℃、Ar气氛、压力2.5Pa。接着，对所获得的压电体薄膜层叠基板10进行切割(dicing)，制作出片状的压电体薄膜元件。
接着，对于所获得的压电体薄膜元件，使用强电介质特性评价***而测定了压电常数(d33)。此处，简单说明本实施例的压电常数。一般而言，为了求出压电常数，需要作为压电体的弹性常数的杨氏模量、泊松比等物性值。然而，求出形成于基板上的压电体薄膜层的杨氏模量、泊松比的真值在事实上是困难的。因此，在本实施例中，使用目前已知的KNN块状压电体的杨氏模量、泊松比的值而算出压电常数，以相对性的比较为目的而由任意单位表示。
图6是表示所制作的压电体薄膜元件中的密合层的厚度与压电体薄膜的压电常数d33(施加电压2V)的关系的图。如图6所示那样判断出，伴随着密合层2的Ti氧化物膜的厚度减少，压电体薄膜层4的KNN膜的压电常数d33提高。可认为这与图3的倾向一致，KNN膜的(001)面取向度的提高有助于压电常数d33的提高。另外，如研究3所表示的那样确认了，控制了基板1的表面粗糙度与密合层2的厚度的试样可实现更高的压电特性和更小的偏差。
图7是表示所制作的压电体薄膜元件中的密合层的厚度与压电体薄膜的压电常数d33(施加电压30V)的关系的图。如图7所示那样判断出，伴随着密合层2的Ti氧化物膜的厚度减少，压电体薄膜层4的KNN膜的压电常数d33减少。这是与图6的施加电压2V的情况相反的倾向。这样的结果可认为起因于：随着密合层2的Ti氧化物膜的厚度减少，KNN膜的(001)面取向度提高，相对地电致伸缩效果(高电压下的变形增大效果)减少。
(压电体薄膜层的压电常数/电压的变化量的评价)
考虑电子部件所要求的小型化·高性能化时，则从动作精度·控制性的观点考虑，期望的是压电元件在低电压时的压电常数大，并且伴随着电压变化的压电常数的变动小。对于这样的压电元件，可将针对于电压变动的修正用周围电路进行小型化或者简略化，可有助于作为压电部件整体而言的小型化。因此，根据前面的实验结果(图6～图7)，算出了本发明中的压电体薄膜层的压电常数/电压的变化量。关于压电常数/电压的变化量，作为施加电压2V时的压电常数与施加电压30V时的压电常数的变化量，由下述的式(1)定义。
[数学式1]
压电常数/电压的变化量(V-1)=(30V施加时的压电常数-2V施加时的压电常数)/28    式(1)
图8是表示所制作的压电体薄膜元件中的密合层的厚度与压电体薄膜的压电常数/电压的变化量的关系的图。如图8所示判断出，随着密合层2的厚度(Ti氧化物膜厚)减少，压电常数/电压的变化量减少了。根据此结果可以说，从电子部件的小型化·动作精度·控制性的观点出发，减小了密合层2的厚度的压电体薄膜元件是更优选的。另外，与前面的实验结果同样地确认出，控制了基板1的表面粗糙度和密合层2的厚度的试样的压电常数/电压的变化量的偏差变小。
另外，另行确认了，在上述的实施例中，作为密合层2，即使在形成Zr氧化物膜来替代Ti氧化物膜的情况下，以及在形成Hf氧化物膜来替代Ti氧化物膜的情况下，都可获得与Ti氧化物膜的情况同样的效果。另外另行确认了，在上述的实施例中，即使在使用LKNN来替代KNN作为压电体薄膜层4的材料的情况下，也可获得与KNN压电体薄膜层同样的效果。
如以上说明的那样，本发明可提供：使用非铅系压电体，具有高的压电特性且每个元件的压电特性的偏差小的压电体薄膜层叠基板以及压电体薄膜元件。通过利用本发明的压电体薄膜元件，可实现降低环境负荷且高性能的小型***装置(例如，MEMS设备)。
另外，上述的实施方式和实施例是为了帮助理解本发明而具体说明的例子，本发明不受限于具备已经说明过的全部的结构。例如，可将某一实施例的构成的一部分置换为其它实施例的构成，另外，也可向某一实施例的构成中加入其它实施例的构成。进一步，对于各实施例的构成的一部分，可进行删除，置换为其它的构成，追加其它的构成。

Claims (9)

1.一种压电体薄膜层叠基板，其特征在于，是在基板上至少依次层叠有密合层、下部电极层和非铅系压电体薄膜层的压电体薄膜层叠基板，
所述非铅系压电体薄膜层由铌酸锂钾钠(组成式(NaxKyLiz)NbO3，0＜x＜1、0＜y＜1、0≤z≤1、x＋y＋z=1)形成，
所述基板的与所述密合层对置的面的表面粗糙度按最大高度Rz计为2nm以下，
所述密合层由第4族元素的非晶质氧化物或者第5族元素的非晶质氧化物形成，其厚度为1nm以上2nm以下且为所述基板表面的最大高度Rz以上。
2.根据权利要求1所述的压电体薄膜层叠基板，其特征在于，所述基板的表面粗糙度按算术平均粗糙度Ra计为0.18nm以下。
3.根据权利要求1或2所述的压电体薄膜层叠基板，其特征在于，所述下部电极层优先取向于(111)面。
4.根据权利要求1～3中任一项所述的压电体薄膜层叠基板，其特征在于，所述密合层的第4族元素是钛(Ti)。
5.根据权利要求1～4中任一项所述的压电体薄膜层叠基板，其特征在于，所述下部电极层由铂(Pt)或Pt合金形成。
6.根据权利要求1～5中任一项所述的压电体薄膜层叠基板，其特征在于，所述基板是硅(Si)基板、SOI(绝缘体上硅)基板、锗(Ge)基板、氧化镁(MgO)基板、氧化锌(ZnO)基板、钛酸锶(SrTiO3)基板、钌酸锶(SrRuO3)基板、蓝宝石(Al2O3)基板、砷化镓(GaAs)基板、氮化镓(GaN)基板、玻璃基板、以及石英玻璃基板之中的任一个。
7.一种压电体薄膜层叠基板，其特征在于，是在基板上至少层叠有密合层、下部电极层和非铅系压电体薄膜层的压电体薄膜层叠基板，
所述非铅系压电体薄膜层由具有钙钛矿结构的强电介质形成，
所述基板的与所述密合层对置的面的表面粗糙度按最大高度Rz计为2nm以下，
所述密合层由第4族元素的非晶质氧化物或者第5族元素的非晶质氧化物形成，其厚度为1nm以上2nm以下且为所述基板表面的最大高度Rz以上。
8.根据权利要求7所述的压电体薄膜层叠基板，其特征在于，所述基板的表面粗糙度按算术平均粗糙度Ra计为0.18nm以下。
9.一种压电体薄膜元件，其特征在于，利用了权利要求1～8中任一项所述的压电体薄膜层叠基板。
CN201410048610.9A 2013-03-25 2014-02-11 压电体薄膜层叠基板 Active CN104078560B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-061208 2013-03-25
JP2013061208A JP6091281B2 (ja) 2013-03-25 2013-03-25 圧電体薄膜積層基板

Publications (2)

Publication Number Publication Date
CN104078560A true CN104078560A (zh) 2014-10-01
CN104078560B CN104078560B (zh) 2017-12-01

Family

ID=51568671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410048610.9A Active CN104078560B (zh) 2013-03-25 2014-02-11 压电体薄膜层叠基板

Country Status (3)

Country Link
US (1) US9299911B2 (zh)
JP (1) JP6091281B2 (zh)
CN (1) CN104078560B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110832654A (zh) * 2017-09-22 2020-02-21 Tdk株式会社 压电薄膜元件
CN111510093A (zh) * 2020-04-27 2020-08-07 济南晶正电子科技有限公司 一种用于制作体声波器件的压电薄膜体及其制备方法
CN112262483A (zh) * 2018-06-14 2021-01-22 太阳诱电株式会社 压电元件、振动波形传感器和振动波形传感器组件
CN112823431A (zh) * 2018-09-28 2021-05-18 日东电工株式会社 压电器件及压电器件的制造方法
CN113573897A (zh) * 2019-03-20 2021-10-29 日东电工株式会社 层叠体、使用了该层叠体的压电器件及压电器件的制造方法
CN113574692A (zh) * 2019-03-20 2021-10-29 日东电工株式会社 压电器件、以及压电器件的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594772A (zh) * 2013-11-25 2014-02-19 天津大学 一种图形化氧化物介质薄膜的方法
JP6314019B2 (ja) * 2014-03-31 2018-04-18 ニッタ・ハース株式会社 半導体基板の研磨方法
JP6179669B2 (ja) * 2014-05-19 2017-08-16 株式会社村田製作所 圧電薄膜及び圧電薄膜素子
JP7298159B2 (ja) * 2019-01-11 2023-06-27 Tdk株式会社 圧電薄膜、圧電薄膜素子、圧電アクチュエータ、圧電センサ、ヘッドアセンブリ、ヘッドスタックアセンブリ、ハードディスクドライブ、プリンタヘッド、及びインクジェットプリンタ装置
CN112062553B (zh) * 2020-09-17 2022-09-06 广西大学 一种超宽温区负电卡效应Pb(ZrxTi1-x)O3基薄膜的制备方法
CN114702305B (zh) * 2022-03-25 2023-07-21 佛山(华南)新材料研究院 一种可杀菌自清洁的射频美容仪用透明陶瓷及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000285626A (ja) * 1999-03-29 2000-10-13 Matsushita Electric Ind Co Ltd 圧電薄膜、圧電素子及びそれらを用いたアクチュエータ機構と情報記録再生装置
JP2007019302A (ja) * 2005-07-08 2007-01-25 Hitachi Cable Ltd 圧電薄膜素子及びそれを用いたアクチュエータ並びにセンサ
US20100141099A1 (en) * 2008-12-08 2010-06-10 Hitachi Cable, Ltd. Piezoelectric thin film element
CN102077376A (zh) * 2008-06-27 2011-05-25 松下电器产业株式会社 压电体元件和其制造方法
US20120212108A1 (en) * 2011-02-23 2012-08-23 Stanley Electric Co., Ltd. PIEZOELECTRIC ACTUATOR INCLUDING X-GRADED TiOX ADHESIVE LAYER AND ITS MANUFACTURING METHOD

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005168172A (ja) * 2003-12-02 2005-06-23 Seiko Epson Corp 圧電アクチュエータ及びこれを用いた液体噴射ヘッド並びに液体噴射装置
JP2005244092A (ja) * 2004-02-27 2005-09-08 Kyocera Corp 積層圧電体および積層圧電体の製造方法
JP5044902B2 (ja) * 2005-08-01 2012-10-10 日立電線株式会社 圧電薄膜素子
JP2007076009A (ja) * 2005-09-09 2007-03-29 Sharp Corp インクジェットヘッド本体およびそれを備えるインクジェットヘッド、ならびにヘッド部とノズルプレートとの接合方法および該方法を用いるインクジェットヘッドの製造方法
US20070236404A1 (en) * 2006-04-05 2007-10-11 Snider Chris R Integrated GPS antenna ground plane and telematics module
US7874648B2 (en) * 2006-07-14 2011-01-25 Canon Kabushiki Kaisha Manufacturing method for piezoelectric body, piezoelectric element, and liquid discharge head
JP2010135669A (ja) * 2008-12-08 2010-06-17 Hitachi Cable Ltd 薄膜圧電体付き基板、薄膜圧電体素子、薄膜圧電体デバイスおよび薄膜圧電体付き基板の製造方法
JP5531653B2 (ja) * 2010-02-02 2014-06-25 日立金属株式会社 圧電薄膜素子、その製造方法及び圧電薄膜デバイス
EP2717344B1 (en) * 2011-05-23 2015-09-16 Konica Minolta, Inc. Lower electrode for piezoelectric element, and piezoelectric element provided with lower electrode
JP2013004707A (ja) * 2011-06-16 2013-01-07 Hitachi Cable Ltd 圧電膜素子及び圧電膜デバイス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000285626A (ja) * 1999-03-29 2000-10-13 Matsushita Electric Ind Co Ltd 圧電薄膜、圧電素子及びそれらを用いたアクチュエータ機構と情報記録再生装置
JP2007019302A (ja) * 2005-07-08 2007-01-25 Hitachi Cable Ltd 圧電薄膜素子及びそれを用いたアクチュエータ並びにセンサ
CN102077376A (zh) * 2008-06-27 2011-05-25 松下电器产业株式会社 压电体元件和其制造方法
US20100141099A1 (en) * 2008-12-08 2010-06-10 Hitachi Cable, Ltd. Piezoelectric thin film element
US20120212108A1 (en) * 2011-02-23 2012-08-23 Stanley Electric Co., Ltd. PIEZOELECTRIC ACTUATOR INCLUDING X-GRADED TiOX ADHESIVE LAYER AND ITS MANUFACTURING METHOD

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110832654A (zh) * 2017-09-22 2020-02-21 Tdk株式会社 压电薄膜元件
CN110832654B (zh) * 2017-09-22 2023-07-28 Tdk株式会社 压电薄膜元件
CN112262483A (zh) * 2018-06-14 2021-01-22 太阳诱电株式会社 压电元件、振动波形传感器和振动波形传感器组件
CN112823431A (zh) * 2018-09-28 2021-05-18 日东电工株式会社 压电器件及压电器件的制造方法
CN113573897A (zh) * 2019-03-20 2021-10-29 日东电工株式会社 层叠体、使用了该层叠体的压电器件及压电器件的制造方法
CN113574692A (zh) * 2019-03-20 2021-10-29 日东电工株式会社 压电器件、以及压电器件的制造方法
CN113573897B (zh) * 2019-03-20 2024-03-29 日东电工株式会社 层叠体、使用了该层叠体的压电器件及压电器件的制造方法
CN113574692B (zh) * 2019-03-20 2024-04-26 日东电工株式会社 压电器件、以及压电器件的制造方法
CN111510093A (zh) * 2020-04-27 2020-08-07 济南晶正电子科技有限公司 一种用于制作体声波器件的压电薄膜体及其制备方法
CN111510093B (zh) * 2020-04-27 2023-10-03 济南晶正电子科技有限公司 一种用于制作体声波器件的压电薄膜体及其制备方法

Also Published As

Publication number Publication date
US20140285069A1 (en) 2014-09-25
US9299911B2 (en) 2016-03-29
CN104078560B (zh) 2017-12-01
JP2014187219A (ja) 2014-10-02
JP6091281B2 (ja) 2017-03-08

Similar Documents

Publication Publication Date Title
CN104078560A (zh) 压电体薄膜层叠基板
JP5836754B2 (ja) 圧電体素子及びその製造方法
CN102959752B (zh) 压电薄膜元件的制造方法、压电薄膜元件以及压电薄膜元件用部件
JP5801364B2 (ja) 圧電薄膜付き基板及び圧電素子
US8446074B2 (en) Piezoelectric thin-film element and piezoelectric thin-film device
JP5024399B2 (ja) 圧電薄膜素子、圧電薄膜デバイス及び圧電薄膜素子の製造方法
CN112750941B (zh) 压电薄膜元件
US20130106242A1 (en) Piezoelectric film element and piezoelectric film device
JP5572998B2 (ja) 圧電磁器組成物及び圧電素子
US10497855B2 (en) Ferroelectric thin-film laminated substrate, ferroelectric thin-film device, and manufacturing method of ferroelectric thin-film laminated substrate
JP2012519378A (ja) スパッタされた圧電材料
JP6196797B2 (ja) 圧電体薄膜積層基板及び圧電体薄膜素子
JP5103790B2 (ja) 圧電薄膜、圧電薄膜を用いた素子及び圧電薄膜素子の製造方法
JP5115161B2 (ja) 圧電薄膜素子
WO2017002341A1 (ja) 積層薄膜構造体の製造方法、積層薄膜構造体及びそれを備えた圧電素子
JP2021086982A (ja) 圧電薄膜素子
JPWO2019059050A1 (ja) 圧電薄膜素子
JP6499810B2 (ja) 圧電体膜及びそれを備えた圧電素子
WO2023195413A1 (ja) 窒化物、圧電体、圧電素子、強誘電体、及び強誘電素子
WO2022202381A1 (ja) 圧電膜、圧電素子及び圧電膜の製造方法
JP2022124810A (ja) 圧電薄膜素子
WO2011099231A1 (ja) 圧電薄膜素子、圧電薄膜デバイス及び圧電薄膜素子の製造方法
JP2022137784A (ja) 圧電薄膜、圧電薄膜素子及び圧電トランスデューサ
JP2015056517A (ja) 圧電体薄膜積層基板およびその製造方法
JP2021153074A (ja) 圧電薄膜素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SCIOCS COMPANY LIMITED

Free format text: FORMER OWNER: HITACHI METALS, LTD.

Effective date: 20150826

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150826

Address after: Ibaraki

Applicant after: Hitachi Cable

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Metals Co., Ltd.

C10 Entry into substantive examination
C41 Transfer of patent application or patent right or utility model
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20160308

Address after: Tokyo, Japan, Japan

Applicant after: Sumitomo Chemical Co., Ltd.

Address before: Ibaraki

Applicant before: Hitachi Cable

GR01 Patent grant
GR01 Patent grant