CN102959752B - 压电薄膜元件的制造方法、压电薄膜元件以及压电薄膜元件用部件 - Google Patents

压电薄膜元件的制造方法、压电薄膜元件以及压电薄膜元件用部件 Download PDF

Info

Publication number
CN102959752B
CN102959752B CN201180030839.4A CN201180030839A CN102959752B CN 102959752 B CN102959752 B CN 102959752B CN 201180030839 A CN201180030839 A CN 201180030839A CN 102959752 B CN102959752 B CN 102959752B
Authority
CN
China
Prior art keywords
piezoelectric
resilient coating
thin film
mentioned
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180030839.4A
Other languages
English (en)
Other versions
CN102959752A (zh
Inventor
池内伸介
山本观照
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN102959752A publication Critical patent/CN102959752A/zh
Application granted granted Critical
Publication of CN102959752B publication Critical patent/CN102959752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/083Oxides of refractory metals or yttrium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/088Oxides of the type ABO3 with A representing alkali, alkaline earth metal or Pb and B representing a refractory or rare earth metal
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8542Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021Reactive sputtering or evaporation
    • C23C14/0036Reactive sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

提供一种具有表面形态良好、结晶性优异的压电薄膜层的压电薄膜元件的制造方法。压电薄膜元件的制造方法包括:在基板(1)上形成下部电极层(2)的工序;在下部电极层(2)上,以相对较低的成膜温度来形成压电薄膜缓冲层(3)的工序;在压电薄膜缓冲层(3)上,以比压电薄膜缓冲层(3)的成膜温度高的成膜温度来形成压电薄膜层(4)的工序;以及在压电薄膜层(4)上形成上部电极层的工序。

Description

压电薄膜元件的制造方法、压电薄膜元件以及压电薄膜元件用部件
技术领域
本发明涉及具有在下部电极层和上部电极层之间配置有压电薄膜层的构造的压电薄膜元件的制造方法、压电薄膜元件以及压电薄膜元件用部件。
背景技术
为了推进制动器(actuator)和压电传感器的小型化,提出有各种使用压电薄膜的压电薄膜元件。
例如,在下面专利文件1中,公开了图11所示的压电薄膜元件1001。
压电薄膜元件1001具有基板1002。在基板1002上,按照以下顺序层叠有下部电极1003、基底电介质薄膜1004、压电薄膜1005、以及上部电极1006。压电薄膜元件1001的制造方法如以下所述。在由Si构成的基板1002上,通过溅射法形成下部电极1003。接着,在下部电极1003上,设基板温度为650℃,通过溅射法来形成由以(Nax2Ky2Liz2)NbO3(0≤x2≤1,0≤y2≤1,0≤z2≤1,x2+y2+z2=1)表示的碱铌氧化物构成的基底电介质薄膜1004。接着,在基底电介质薄膜1004上,设基板温度为650℃,通过溅射法来形成由以(Nax1Ky1Liz1)NbO3(0≤x1≤1,0≤y1≤1,0≤z1≤1,x1+y1+z1=1)表示的碱铌氧化物构成的压电薄膜1005。接着,通过溅射法在上述压电薄膜1005上形成上部电极1006。
另外,基底电介质薄膜1004以及压电薄膜1005中的钠组成比是0<x2<x1。
在由上述碱铌氧化物构成的压电薄膜1005的成膜和由作为基底的碱铌氧化物构成的基底电介质薄膜1004的成膜时,使用 由于上述钠组成比不同从而组成不同的靶子(target)。
在先技术文献 
专利文献
专利文献1:JP特开2008-160092
发明概要
发明要解决的课题
在专利文献1记载的压电薄膜元件的制造方法中,必需准备用于形成基底电介质薄膜1004的靶子和用于形成压电薄膜1005的靶子。由此,存在成本变高这样的问题。
进一步地,上述基底电介质薄膜1004以与压电薄膜1005相同的650℃这样的高温来成膜。由此,下部电极1003或者由于热而氧化,或者颗粒彼此合为一体而重新结晶化。因此,存在下部电极1003的表面粗糙这样的问题。如果下部电极1003的表面粗糙,则在下部电极1003上成膜的基底电介质薄膜1004的表面形态恶化。因此,存在在基底电介质薄膜1004上成膜的压电薄膜1005的表面形态也同样恶化这样的问题。
本发明的目的在于,提供一种能够低价获得具有表面形态良好即表面平滑性优异的压电薄膜层的压电薄膜元件的压电薄膜元件的制造方法。此外,本发明的其他目的在于,提供一种压电薄膜的表面形态良好的压电薄膜元件以及压电薄膜元件用部件。
发明内容 
用于解决课题的手段
本发明涉及的压电薄膜元件的制造方法是具备在基板上按照以下顺序层叠有下部电极层、压电薄膜缓冲层、压电薄膜层、以及上部电极层的构造的压电薄膜元件的制造方法。本发明的制造方法包括:在基板上形成下部电极层的工序;在下部电极层上,以比压电薄膜层的成膜温度低的成膜温度来形成压电薄膜缓冲层的工序;在压电薄膜缓冲层上,以比压电薄膜缓冲层的成膜温度高的成膜温度来形成压电薄膜层的工序;以及在压电薄膜层上 形成上部电极层的工序。
根据本发明涉及的压电薄膜元件的制造方法的某特定方面,压电薄膜缓冲层的成膜温度是不至于导致压电薄膜缓冲层结晶化的温度,压电薄膜层的成膜温度是使压电薄膜缓冲层以及压电薄膜层结晶化的温度。在该情况下,在形成压电薄膜层时,压电薄膜缓冲层以及压电薄膜层被结晶化,能够形成表面形态更加优异的压电薄膜以及压电薄膜缓冲层。
根据本发明涉及的压电薄膜元件的制造方法的其他特定方面,压电薄膜缓冲层的成膜温度是下部电极层的成膜温度以下。在该情况下,由于压电薄膜缓冲层的成膜温度较低,所以即使以较高的温度来形成下部电极,表面形态恶化,也能够良好地维持压电薄膜缓冲层的表面形态。因此,形成在压电薄膜缓冲层上的压电薄膜层的表面形态能够为良好。
根据本发明涉及的压电薄膜元件的制造方法的又一特定方面,作为压电薄膜缓冲层,形成多层的压电薄膜缓冲层。优选,按照使多个压电薄膜缓冲层的成膜温度在从下部电极层侧的压电薄膜缓冲层开始至压电薄膜层侧的压电薄膜缓冲层的方向上阶梯状或者连续地升高的方式,来形成多个压电薄膜缓冲层。在该情况下,能够使压电薄膜层侧的压电薄膜缓冲层的表面形态更加良好,并且能够进一步改善在压电薄膜缓冲层的上面形成的压电薄膜层的表面形态。
根据本发明涉及的压电薄膜元件的制造方法的又一特定方面,通过溅射法来进行压电薄膜缓冲层以及压电薄膜层的形成。在压电薄膜缓冲层以及压电薄膜层的形成都采用溅射法来进行的情况下,能够简化制造方法。优选地,在形成压电薄膜缓冲层以及压电薄膜层时,使用相同的靶子。在该情况下,由于能够使用一种类的靶子来形成压电薄膜缓冲层以及压电薄膜层,所以能够降低成本。
根据本发明涉及的压电薄膜元件的制造方法的进一步限定的方面,压电薄膜缓冲层以及压电薄膜层具有包含K、Na、以 及Nb在内的钙钛矿(perovskite)构造。在该情况下,能够形成无Pb(Pb-free)的压电薄膜缓冲层以及压电薄膜层。作为这样的压电薄膜缓冲层以及压电薄膜层的组成,优选地,压电薄膜缓冲层以及压电薄膜层的组成具有由下述一般式(1)表示的组成。
(K1-a-b/2Naa-b/2Ab)(Nb1-cBc)O3          式(1)
在一般式(1)中,A是由Li、Ag、Ca、Sr、Bi以及Gd构成的至少1种元素,B是从由Ta、Zr、Ti、Al、Sc、Hf构成的组中选择出的至少1种元素,a、b、c处于0<a≤0.9、0≤b≤0.3、0≤a+b≤0.9、0≤c≤0.3的范围。
此外,在本发明的制造方法中,压电薄膜缓冲层以及压电薄膜层,相对于由一般式(1)表示的组成100摩尔%,可以按照10摩尔%以下的比例包含从由Mn、Mg、Zn、Fe、Cu、以及Yb构成的组中选择出的至少1种金属或者该金属氧化物。
本发明涉及的压电薄膜元件通过本发明的压电薄膜元件的制造方法来制造。
本发明的压电薄膜元件用部件是在压电薄膜元件的制造方法中使用的压电薄膜元件部件,其中,该压电薄膜元件在基板上按照以下顺序层叠有下部电极层、压电薄膜缓冲层、压电薄膜层、以及上部电极层,该压电薄膜元件用部件具备:基板;设置在基板上的下部电极层;以及形成在下部电极层上、并且以不至于发生结晶化的成膜温度而形成的压电薄膜缓冲层。本发明涉及的压电薄膜元件进一步具备:形成在上述压电薄膜元件用部件的压电薄膜缓冲层上的压电薄膜层;以及形成在该压电薄膜层上的上部电极层;并且该压电薄膜层以使压电薄膜层结晶化的温度以上的温度来形成。由此,压电薄膜缓冲层以及压电薄膜层被结晶化。
根据本发明的另外的较宽的方面,提供一种压电薄膜元件,该压电薄膜元件具备:基板;形成在基板上的下部电极层;形成在下部电极层上、并且具有粒状的结晶的压电薄膜缓冲层;形成在压电薄膜缓冲层上、并且具有柱状的结晶的压电薄膜层;以及形成在压电薄膜层上的上部电极层。
在本发明涉及的压电薄膜元件中,上述压电薄膜缓冲层以及压电薄膜层优选具有包含K、Na、Nb在内的钙钛矿构造。因此,能够形成无Pb的压电薄膜缓冲层以及压电薄膜层。
在本发明涉及的压电薄膜元件中,优选地,K/Na之比在压电薄膜缓冲层和压电薄膜层中不同。
更优选地,压电薄膜缓冲层以及压电薄膜层具有由上述一般式(1)表示的组成。
在该情况下,压电薄膜缓冲层以及压电薄膜层相对于由上述一般式(1)表示的组成100摩尔%,可以按照合计10摩尔%以下的比例包含从由Mn、Mg、Zn、Fe、Cu、以及Yb构成的组中选择出的至少1种金属或者该金属的氧化物。
发明效果
根据本发明涉及的压电薄膜元件的制造方法,在下部电极层上以比压电薄膜层的成膜温度低的成膜温度来形成压电薄膜缓冲层之后,在压电薄膜缓冲层上,以比压电薄膜缓冲层的成膜温度高的成膜温度来形成压电薄膜层,所以在形成压电薄膜缓冲层时,其表面形态难以劣化。并且,在以比形成压电薄膜层时高的温度来形成时,在压电薄膜缓冲层被结晶化的同时,能够形成表面形态良好的压电薄膜层。由此,能够提供具有表面平滑性优异、并且结晶性优异的压电薄膜的压电薄膜元件。
在通过本发明的另外的较宽的方面提供的压电薄膜元件中,压电薄膜缓冲层具有由于从下部电极层生长的铌酸钾钠的结晶中断而生成的粒状的结晶。因此,从下部电极层接受的信息被阻断。由此,能够防止作为与下部电极层晶格匹配性较高的异相的烧绿石相生长到比压电薄膜缓冲层更上的层。此外,粒状的结晶与柱状的结晶相比,晶界(grain boundary)也大多存在于面内方向。因此,能够缓和从下部电极层接受的应力。由此,压电薄膜层的表面形态难以劣化。
附图说明
图1是表示通过本发明的一实施方式涉及的制造方法得到的压电薄膜元件的正面剖面图。
图2(a)~(c)是用于说明本发明的一实施方式涉及的压电薄膜元件的制造方法的各正面剖面图。
图3是表示通过本发明的一实施方式涉及的制造方法得到的压电薄膜层的表面形态的原子间力显微镜观察像。
图4是表示为了进行比较而准备的不具有压电薄膜缓冲层的压电薄膜元件的压电薄膜层的表面形态的原子间力显微镜观察像。
图5是表示通过本发明的一实施方式涉及的制造方法得到的压电薄膜层的基于XRD的2θ/ω频谱的图。
图6是表示为了进行比较而准备的不具有压电薄膜缓冲层的压电薄膜元件的压电薄膜层的基于XRD的2θ/ω频谱的图。
图7是与在本发明的一实施方式中得到的压电薄膜元件的压电薄膜层的表面正交的方向的剖面构造的倍率为20倍的透射型电子显微镜照片。
图8是与在本发明的一实施方式中得到的压电薄膜元件的压电薄膜层的表面正交的方向的剖面构造的倍率为200倍的透射型电子显微镜照片。
图9是表示对在本发明的一实施方式中得到的压电薄膜元件的压电薄膜缓冲层以及压电薄膜层中的K/Na之比进行测定的点1~6的透射型电子显微镜照片。
图10是用于说明本发明的压电薄膜元件的变形例的正面剖面图。
图11是表示现有的压电薄膜元件的一例的正面图。
具体实施方式
以下,通过参照附图来说明本发明的具体的实施方式,使本发明明确。
参照图1以及图2(a)~(c),说明本发明的第一实施方式 涉及的压电薄膜元件的制造方法。图1是表示通过本发明的第一实施方式涉及的压电薄膜元件的制造方法得到的压电薄膜元件的正面剖面图。图2(a)~(c)是用于说明本发明的第一实施方式涉及的压电薄膜元件的制造方法的各正面剖面图。
首先,如图2(a)所示,在基板1上,对下部电极层2进行成膜。作为基板1,使用结晶面方位为(100)面的硅基板。具体来说,在本实施方式中,作为基板1使用的硅基板的厚度为0.35μm,并形成通过热处理在其表面形成的750nm厚度的热氧化膜(SiO2膜)。
在本实施方式中,虽然使用上述硅基板作为基板1,但是在本发明中,基板1能够由各种材料形成。作为这样的材料,除了硅,也能够使用低温煅烧陶瓷(LTCC)或者Al2O3这样的绝缘性陶瓷、LiTaO3、LiNbO3或者水晶这样的压电单结晶、SiC、GaAs或者GaN等半导体或者玻璃。
在上述基板1上,通过溅射法对下部电极层2进行成膜。下部电极层2,在本实施方式中,由在TiO2膜上层叠Pt膜而成的层叠膜构成。Pt膜的厚度为100nm,TiO2膜的厚度为20nm。因此,在本实施方式中,首先,在基板1上通过溅射法对TiO2膜进行成膜,接着通过溅射法对Pt膜进行成膜。TiO2膜的成膜,设基板温度为200℃,设O2/(Ar+O2)=0.5以及溅射压力=0.3Pa。作为靶子,使用Ti金属靶子,通过反应性溅射法来形成。
在Pt膜的成膜时,设靶子为Pt靶子,基板温度=420℃,在Ar气氛中,在溅射压力为0.4Pa的条件下进行成膜。
构成下部电极层2的材料不特别限定,能够使用Au、Ag、Pt、Ru、Ir、Cu等适当的金属或者由这些金属构成的合金以及LaNiO3、SrRuO3、RuO2等导电性氧化物以及它们的层叠电极。此外,下部电极层2可以不是层叠膜,而由单一的金属膜形成。作为下部电极层,可以使用将基板和下部电极层的功能一体化后的、掺杂了As等的低电阻硅基板。
此外,也可以是如下构造:在基板上形成牺牲层(sacrifice layer),在牺牲层上形成下部电极层、压电薄膜缓冲层、压电薄膜层、上部电极层之后,去除牺牲层。另外,牺牲层由多晶硅或SiO2、ZnO、LaNiO3形成。
在形成下部电极层2之后,如图2(b)所示,通过溅射法来形成压电薄膜缓冲层3。压电薄膜缓冲层3,在本实施方式中,由包含K、Na、Nb在内的钙钛矿型压电材料即铌酸钾钠构成,厚度为100nm。
压电薄膜缓冲层3的成膜条件在本实施方式中如以下所示。
基板温度=300℃,气体流量比=O2/(Ar+O2)=0.1(摩尔比)、溅射压力=0.3Pa。使用(K0.5Na0.5)NbO3的组成的靶子。
接着,如图2(c)所示,通过溅射法在压电薄膜缓冲层3上对压电薄膜层4进行成膜。作为靶子,使用与在压电薄膜缓冲层3的成膜中使用的靶子相同的靶子。因此,靶子的组成是(K0.5Na0.5)NbO3。溅射条件为基板温度=700℃,气体流量比=O2/(Ar+O2)=0.1(摩尔比)、以及溅射压力=0.3Pa。这样,压电薄膜缓冲层3以及压电薄膜层4使用相同的靶子,设气体流量比以及溅射压力相同,只变更基板温度,这样进行成膜。
另外,在基板温度为300℃的情况下,(K0.5Na0.5)NbO3不会结晶化。即,压电薄膜缓冲层3的成膜温度以压电薄膜缓冲层3不至于发生结晶化的较低的温度来进行。由此,在下部电极层2上形成压电薄膜缓冲层3的阶段,压电薄膜缓冲层3成为非结晶状态。
另一方面,在基板温度为700℃的情况下,(K0.5Na0.5)NbO3会结晶化。因此,伴随压电薄膜层4的成膜,基底的压电薄膜缓冲层3从非结晶状态变化为结晶状态。
接着,在压电薄膜层4上,如图1所示,通过蒸镀法形成上部电极层5。在本实施方式中,上部电极层5由Pt构成。另外,上部电极层5可以通过溅射法等其他的薄膜形成方法来形成,或者也可以通过导电膏的涂敷等厚膜形成法来形成。
最后,通过在750℃的温度中暴露10分钟,来进行热退火处 理,得到图1所示的压电薄膜元件6。
在上述制造工序中,在对上部电极层5进行成膜之前,通过原子间力显微镜(AFM)来观察压电薄膜层4的表面形态。结果如图3所示。
为了比较,除了不对上述压电薄膜缓冲层3进行成膜以外,与上述实施方式相同地来制造比较例的压电薄膜元件。在该比较例的压电薄膜元件的制造时,通过AFM来观察形成上部电极层之前的压电薄膜层的表面形态。结果如图4所示。
图3中的上述实施方式的压电薄膜元件6中的压电薄膜层4的RMS(均方根粗糙度)为4.7nm。
相对于此,在图4所示的比较例的压电薄膜元件中的压电薄膜层中,RMS是16.6nm,非常地粗糙。
因此,与比较例相比,根据上述实施方式可知,得到压电薄膜层的表面形态非常良好的压电薄膜层。图5表示上述实施方式的压电薄膜元件6中的压电薄膜层4的基于XRD的2θ/ω频谱。图6表示上述比较例的压电薄膜元件中的压电薄膜层的基于XRD的2θ/ω频谱。另外,所谓图5以及图6中的KNN表示(K0.5Na0.5)NbO3
如根据图5和图6的对比可以明确的那样,可知,通过上述实施方式得到的压电薄膜元件6的压电薄膜层4,与比较例相比,(K0.5Na0.5)NbO3有更强的(001)取向。即,可知,根据上述实施方式,与比较例相比,能够形成结晶性较高的压电薄膜层4。
根据本实施方式的制造方法,能够改善压电薄膜层4的表面形态并提高结晶性的原因被认为是以下的理由。即,由于预先以不至于发生结晶化的较低的温度来对压电薄膜缓冲层3进行成膜,所以在压电薄膜层4的成膜前,压电薄膜缓冲层3的表面形态难以受到下部电极层2的表面形态的影响。即,压电薄膜缓冲层3的表面形态良好。在该状态下,通过溅射法对压电薄膜层4进行成膜,由此来对压电薄膜缓冲层3以及压电薄膜层4进行结晶化。由于在基底的压电薄膜缓冲层3的表面形态良好的状态下 进行压电薄膜层4的成膜,所以成膜后的压电薄膜层4的表面形态也良好。
相对于此,在比较例中,虽然在形成下部电极层后,形成压电薄膜层,但是认为受到下部电极层的表面形态的影响,得到的压电薄膜层的表面形态会恶化。
因此,根据本实施方式,能够提供一种具有表面形态良好、结晶性优异的压电薄膜层的压电薄膜元件。并且,在上述实施方式中,由于使用相同靶子来对压电薄膜缓冲层3以及压电薄膜层4进行成膜,所以制造工序不会烦杂化。此外,制造成本也不会较大上升。由此,不会特别提高成本,就能够提供一种具备具有良好的表面形态的压电薄膜层4的压电薄膜元件6。
但是,也可以使用与用于对压电薄膜缓冲层3进行成膜的靶子不同的靶子来形成压电薄膜层4。
使用透射型电子显微镜来观察与在上述实施方式中得到的压电薄膜元件的压电薄膜层4的表面正交的方向的剖面构造。图7以及图8中示出其结果。图7是倍率为20倍的透射型电子显微镜照片,图8是倍率为200倍的透射型电子显微镜照片。
如图7以及图8所明确的那样,可知,在构成下部电极层2的Pt膜的上方形成压电薄膜缓冲层3,在压电薄膜缓冲层3上存在粒状的结晶。相对于此,可知,在压电薄膜层4上存在柱状的结晶。由于具有这样的结晶构造,所以在压电薄膜缓冲层3中,能够缓和从Pt膜即下部电极层2接受的应力。这被认为是基于以下的理由。
压电薄膜缓冲层3具有由于从构成下部电极层2的Pt膜生长的铌酸钾钠的结晶中断而生成的粒状的结晶。由此,从下部电极层2接受的信息能够被阻断。其结果,能够防止作为与下部电极层2晶格匹配性较高的异相的烧绿石相生长到比压电薄膜缓冲层3更上的层。此外,粒状的结晶与柱状的结晶相比,晶界也大多存在于面内方向。因此,被认为能够缓和从下部电极层2接受的应力。由此,压电薄膜层4的表面形态难以劣化。
此外,通过能量分散型X射线分析(EDX)来测定在上述实施方式中得到的压电薄膜元件6的压电薄膜缓冲层3以及压电薄膜层4中的K/Na之比。即,通过能量分散型X射线分析来测定在图9中由透射型电子显微镜照片所示的点1~6中的K/Na之比。测定结果在下述表1中示出。
[表1]
备考 K/Na
1 K/Na均一部分 0.99
2 K/Na均一部分 0.96
3 K/Na均一部分 0.89
4 K/Na不均一部分 0.29
5 K/Na不均一部分 1.90
6 K/Na不均一部分 0.66
如表1所明确的那样,在位于压电薄膜缓冲层3中的点4~6中,K/Na之比在原子比的情况下从1∶1偏离较大。具体来说,压电薄膜缓冲层3具有:Na比K大幅增多的部分、和K比Na大幅增多的部分。相对于此,在位于压电薄膜层4中的点1~3中,K/Na之比在原子比的情况下为0.89~0.99,实质上为1∶1。
如上所述,由于K/Na之比在压电薄膜缓冲层3和压电薄膜层4中不同,所以能够改善压电薄膜层4的膜质。这被认为是基于以下的理由。另外,以下,使用K以及Na来作为分别表示K以及Na的量的指标。
一般,在形成K/Na之比实质为1∶1的组成的铌酸钾钠膜的情况下,为了得到稳定的组成的铌酸钾钠膜,首先,作为基底层,形成K>Na或者Na>K的组成的铌酸钾钠膜。在将K>Na的组成的铌酸钾钠膜作为基底层来形成的情况下,其晶格常数比K/Na之比实质为1∶1的组成的铌酸钾钠膜的晶格常数大。相反,在将Na>K的组成的铌酸钾钠膜作为基底层来形成的情况下,其晶格常数比K/Na之比实质为1∶1的组成的铌酸钾钠膜的晶格常数小。
但是,在基板上形成具有上述这样单一组成的基底层的情况下,基底层受到来自基板的约束。该约束导致的应力可能会对形成在基底层的上面的铌酸钾钠膜带来影响。相对于此,在K/Na之比偏离1∶1的压电薄膜缓冲层3中,K>Na的组成的铌酸钾钠和Na>K的组成的铌酸钾钠这2种铌酸钾钠混合存在。由于相当于基底层的压电薄膜缓冲层3不是上述这样单一的组成,所以在压电薄膜缓冲层3中,大量存在晶格常数不同的结晶。由此,来自基于晶格匹配的基板的约束力按照相互抵消的方式来起作用。由此,在压电薄膜缓冲层3上,能够按照稳定的组成来形成由K/Na之比实质为1∶1的组成的铌酸钾钠膜构成的压电薄膜层4。
此外,虽然在上述实施方式中形成由1层构成的压电薄膜缓冲层3,但是也可以如图10所示的变形例那样,依次对多个压电薄膜缓冲层3a~3c进行成膜。即,压电薄膜缓冲层3也可以具有层叠了多个压电薄膜缓冲层3a~3c的构造。在该情况下,优选,从下部电极层2侧的压电薄膜缓冲层3a朝向上部电极层5侧的压电薄膜缓冲层3c,优选使成膜温度按照阶梯状或连续地升高。由此,能够使压电薄膜缓冲层3c的表面形态更加良好,并且能够进一步改善在上面形成的压电薄膜层4的表面形态。
在该情况下,优选使用全部相同的靶子,通过溅射法来对多个压电薄膜缓冲层3a~3c进行成膜。由此,能够避免制造工序的烦杂化。但是,也能够使用不同的靶子,通过溅射法对压电薄膜缓冲层3a~3c进行成膜。
在上述实施方式中,设压电薄膜缓冲层3的成膜温度为300℃,但是只要是不结晶化的温度即可,因此,在上述组成的压电薄膜缓冲层3的情况下,成膜温度只要是350℃以下的温度即可。但是,如果压电薄膜缓冲层3的成膜温度过低,则在膜中可能包含水分。因此,优选压电薄膜缓冲层3的成膜温度为100℃以上。此外,在通过MOCVD法对压电薄膜缓冲层3进行成膜的情况下,由于可能在薄膜中残留由原料气体产生的碳,所以成 膜温度优选为300℃以上。
另外,(K0.5Na0.5)NbO3结晶化的温度根据我们的实验结果是450℃以上的温度。
另外,在上述实施方式中,虽然设压电薄膜层4的成膜温度为700℃,但是为了得到(001)取向良好的压电薄膜层4,成膜温度为450℃以上即可,优选是500℃~800℃的温度范围。如果成膜温度过高,则K和Na欠缺较多,烧绿石相等异相可能会易于产生。
此外,针对压电薄膜缓冲层3的厚度,为了形成具有良好的表面形态的压电薄膜缓冲层3,优选30~500nm的范围。
针对压电薄膜层4的厚度,根据用途的不同而不同,但是为了得到良好的压电特性,最好为0.2~3μm的范围。
上部电极层5与下部电极层2相同地,能够由各种金属材料形成。上部电极层5可以由层叠膜形成,也可以由单一的金属膜形成。此外,上部电极层5优选由与下部电极层2相同的材料形成,由此,能够降低成本。但是,上部电极层5也可以由与下部电极层2不同的材料形成。
在上述实施方式中,压电薄膜层4的表面形态良好,这是由于以不至于发生结晶化的较低的温度来对压电薄膜缓冲层3进行成膜,在良好的表面形态的压电薄膜缓冲层3上对压电薄膜层4进行成膜。因此,在本发明中,针对压电薄膜缓冲层3以及压电薄膜层4的成膜方法,不限定为溅射法,能够使用MOCVD法、PLD法等伴随适当的加热的成膜方法。
在本实施方式中,作为具有包含K、Na、Nb在内的钙钛矿构造的铌酸钾钠系材料,使用了(K0.5Na0.5)NbO3,但是不限定为上述组成。即,作为所使用的铌酸钾钠系材料,能够同样地使用具有由下述一般式(1)所示的组成的材料。
(K1-a-b/2Naa-b/2Ab)(Nb1-cBc)O3         式(1)
在一般式(1)中,A是由Li、Ag、Ca、Sr、Bi以及Gd构成的至少1种元素,B是从由Ta、Zr、Ti、Al、Sc、Hf构成的 组中选择出的至少1种元素,a、b、c处于0<a≤0.9、0≤b≤0.3、0≤a+b≤0.9、0≤c≤0.3的范围。
组中选择出的至少1种元素,a、b、c处于0<a≤0.9、0≤b≤0.3、0≤a+b≤0.9、0≤c≤0.3的范围。
此外,作为上述铌酸钾钠系材料,在由一般式(1)表示的组成中,也可以进一步添加其他的金属或者金属氧化物。作为这样添加得到的金属或者金属氧化物,能够列举从由Mn、Mg、Zn、Fe、Cu、以及Yb构成的组中选择出的至少1种金属以及/或者该金属氧化物。作为这样的金属以及/或者金属氧化物的添加比例,相对于上述组成100摩尔%,优选为合计10摩尔%以下。在该情况下,与上述实施方式相同地,能够形成表面形态良好的压电薄膜层4以及压电薄膜缓冲层3。
由于上述铌酸钾钠系材料不包含铅,所以能够减轻环境负担。
优选地,上述压电薄膜缓冲层3的成膜温度期望为下部电极层2的成膜温度以下。在该情况下,即使以较高的温度来对下部电极层2进行成膜,表面形态恶化,压电薄膜缓冲层3的表面形态也能够维持良好。因此,能够使形成在压电薄膜缓冲层3上的压电薄膜层4的表面形态为良好。
本发明的压电薄膜元件,能够在各种压电制动器和压电传感器中使用。
符号说明:
1基板
2下部电极层
3压电薄膜缓冲层
3a~3c压电薄膜缓冲层
4压电薄膜层
5上部电极层
6压电薄膜元件

Claims (17)

1.一种压电薄膜元件的制造方法,是具备在基板上按照下部电极层、压电薄膜缓冲层、压电薄膜层、以及上部电极层的顺序进行层叠的构造的压电薄膜元件的制造方法,
该压电薄膜元件的制造方法包括:
在基板上形成下部电极层的工序;
在上述下部电极层上,以比上述压电薄膜层的成膜温度低的成膜温度来形成压电薄膜缓冲层的工序;
在上述压电薄膜缓冲层上,以比上述压电薄膜缓冲层的成膜温度高的成膜温度来形成压电薄膜层的工序;以及
在上述压电薄膜层上形成上述上部电极层的工序,
通过溅射法来进行上述压电薄膜缓冲层以及上述压电薄膜层的形成,
在形成上述压电薄膜缓冲层以及上述压电薄膜层时,使用相同的靶子,
上述压电薄膜缓冲层的成膜温度是不至于导致压电薄膜缓冲层结晶化的温度,上述压电薄膜层的成膜温度是使上述压电薄膜缓冲层以及上述压电薄膜层结晶化的温度。
2.根据权利要求1所述的压电薄膜元件的制造方法,其中,
上述压电薄膜缓冲层的成膜温度是上述下部电极层的成膜温度以下。
3.根据权利要求1或2所述的压电薄膜元件的制造方法,其中,
作为上述压电薄膜缓冲层,形成多层的压电薄膜缓冲层。
4.根据权利要求3所述的压电薄膜元件的制造方法,其中,
按照使上述多层的压电薄膜缓冲层的成膜温度在从下部电极层侧的压电薄膜缓冲层开始至上述压电薄膜层侧的压电薄膜缓冲层的方向上阶梯状或者连续地升高的方式,来形成多层的压电薄膜缓冲层。
5.根据权利要求1、2、4中任一项所述的压电薄膜元件的制造方法,其中,
上述压电薄膜缓冲层以及上述压电薄膜层具有包含K、Na、以及Nb在内的钙钛矿构造。
6.根据权利要求3所述的压电薄膜元件的制造方法,其中,
上述压电薄膜缓冲层以及上述压电薄膜层具有包含K、Na、以及Nb在内的钙钛矿构造。
7.根据权利要求1、2、4、6中任一项所述的压电薄膜元件的制造方法,其中,
上述压电薄膜缓冲层以及上述压电薄膜层的组成具有由下述一般式(1)表示的组成,
(K1-a-b/2Naa-b/2Ab)(Nb1-cBc)O3      式(1)
在一般式(1)中,A是由Li、Ag、Ca、Sr、Bi、以及Gd构成的至少1种元素,B是从由Ta、Zr、Ti、Al、Sc、Hf构成的组中选择出的至少1种元素,a、b、c处于0<a≤0.9、0≤b≤0.3、0≤a+b≤0.9、0≤c≤0.3的范围。
8.根据权利要求3所述的压电薄膜元件的制造方法,其中,
上述压电薄膜缓冲层以及上述压电薄膜层的组成具有由下述一般式(1)表示的组成,
(K1-a-b/2Naa-b/2Ab)(Nb1-cBc)O3      式(1)
在一般式(1)中,A是由Li、Ag、Ca、Sr、Bi、以及Gd构成的至少1种元素,B是从由Ta、Zr、Ti、Al、Sc、Hf构成的组中选择出的至少1种元素,a、b、c处于0<a≤0.9、0≤b≤0.3、0≤a+b≤0.9、0≤c≤0.3的范围。
9.根据权利要求5所述的压电薄膜元件的制造方法,其中,
上述压电薄膜缓冲层以及上述压电薄膜层的组成具有由下述一般式(1)表示的组成,
(K1-a-b/2Naa-b/2Ab)(Nb1-cBc)O3      式(1)
在一般式(1)中,A是由Li、Ag、Ca、Sr、Bi、以及Gd构成的至少1种元素,B是从由Ta、Zr、Ti、Al、Sc、Hf构成的组中选择出的至少1种元素,a、b、c处于0<a≤0.9、0≤b≤0.3、0≤a+b≤0.9、0≤c≤0.3的范围。
10.根据权利要求7所述的压电薄膜元件的制造方法,其中,
上述压电薄膜缓冲层以及上述压电薄膜层,相对于由上述一般式(1)表示的组成100摩尔%,按照合计10摩尔%以下的比例包含从由Mn、Mg、Zn、Fe、Cu、以及Yb构成的组中选择出的至少1种金属或者该金属氧化物。
11.根据权利要求8或9所述的压电薄膜元件的制造方法,其中,
上述压电薄膜缓冲层以及上述压电薄膜层,相对于由上述一般式(1)表示的组成100摩尔%,按照合计10摩尔%以下的比例包含从由Mn、Mg、Zn、Fe、Cu、以及Yb构成的组中选择出的至少1种金属或者该金属氧化物。
12.一种压电薄膜元件,其是通过权利要求1~11中任一项所述的压电薄膜元件的制造方法得到的压电薄膜元件。
13.一种压电薄膜元件,是在基板上按照下部电极层、压电薄膜缓冲层、压电薄膜层、以及上部电极层的顺序进行层叠得到的,
该压电薄膜元件具备:
基板;
设置在基板上的下部电极层;以及
形成在上述下部电极层上、并且以不至于发生结晶化的成膜温度而形成的压电薄膜缓冲层,
该压电薄膜元件进一步具备:
形成在上述压电薄膜缓冲层上的压电薄膜层;以及
形成在该压电薄膜层上的上部电极层,
该压电薄膜层以使上述压电薄膜层结晶化的温度以上的温度来形成,由此,上述压电薄膜缓冲层以及上述压电薄膜层被结晶化,
通过溅射法来进行上述压电薄膜缓冲层以及上述压电薄膜层的形成,
在形成上述压电薄膜缓冲层以及上述压电薄膜层时,使用相同的靶子。
14.一种压电薄膜元件,具备:
基板;
形成在上述基板上的下部电极层;
形成在上述下部电极层上、并且具有粒状的结晶的压电薄膜缓冲层;
形成在上述压电薄膜缓冲层上、并且具有柱状的结晶的压电薄膜层;以及
形成在上述压电薄膜层上的上部电极层,
上述压电薄膜缓冲层以及上述压电薄膜层具有包含K、Na、Nb在内的钙钛矿构造,
在形成上述压电薄膜缓冲层以及上述压电薄膜层时,使用相同的靶子。
15.根据权利要求14所述的压电薄膜元件,其中,
K/Na之比在压电薄膜缓冲层和压电薄膜层中不同。
16.根据权利要求13~15中任一项所述的压电薄膜元件,其中,
上述压电薄膜缓冲层以及上述压电薄膜层具有由一般式(1)表示的组成,
(K1-a-b/2Naa-b/2Ab)(Nb1-cBc)O3      式(1)
在一般式(1)中,A是由Li、Ag、Ca、Sr、Bi、以及Gd构成的至少1种元素物,B是从由Ta、Zr、Ti、Al、Sc、Hf构成的组中选择出的至少1种元素物,a、b、c处于0<a≤0.9、0≤b≤0.3、0≤a+b≤0.9、0≤c≤0.3的范围。
17.根据权利要求16所述的压电薄膜元件,其中,
上述压电薄膜缓冲层以及上述压电薄膜层相对于由上述一般式(1)表示的组成100摩尔%,按照合计10摩尔%以下的比例包含从由Mn、Mg、Zn、Fe、Cu、以及Yb构成的组中选择出的至少1种金属或者该金属的氧化物。
CN201180030839.4A 2010-08-12 2011-07-26 压电薄膜元件的制造方法、压电薄膜元件以及压电薄膜元件用部件 Active CN102959752B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-180932 2010-08-12
JP2010180932 2010-08-12
PCT/JP2011/066896 WO2012020638A1 (ja) 2010-08-12 2011-07-26 圧電薄膜素子の製造方法、圧電薄膜素子及び圧電薄膜素子用部材

Publications (2)

Publication Number Publication Date
CN102959752A CN102959752A (zh) 2013-03-06
CN102959752B true CN102959752B (zh) 2015-09-02

Family

ID=45567607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180030839.4A Active CN102959752B (zh) 2010-08-12 2011-07-26 压电薄膜元件的制造方法、压电薄膜元件以及压电薄膜元件用部件

Country Status (4)

Country Link
US (1) US8847470B2 (zh)
JP (2) JP5429385B2 (zh)
CN (1) CN102959752B (zh)
WO (1) WO2012020638A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6210188B2 (ja) * 2012-03-26 2017-10-11 セイコーエプソン株式会社 圧電素子、液体噴射ヘッド、液体噴射装置、超音波デバイス、フィルター及びセンサー並びに圧電素子の製造方法
JP6206631B2 (ja) * 2012-03-27 2017-10-04 セイコーエプソン株式会社 液体噴射ヘッド、液体噴射装置及び圧電素子
WO2014007015A1 (ja) * 2012-07-02 2014-01-09 株式会社村田製作所 圧電薄膜素子及びその製造方法
JP5472549B1 (ja) * 2012-08-10 2014-04-16 コニカミノルタ株式会社 圧電素子、圧電デバイス、インクジェットヘッドおよびインクジェットプリンタ
US20140084754A1 (en) * 2012-09-21 2014-03-27 Tdk Corporation Thin film piezoelectric device
JP6237152B2 (ja) * 2012-11-28 2017-11-29 Tdk株式会社 薄膜圧電素子、薄膜圧電アクチュエータ、及び薄膜圧電センサ、並びにハードディスクドライブ、及びインクジェットプリンタ装置
JP6168283B2 (ja) * 2013-03-26 2017-07-26 セイコーエプソン株式会社 圧電素子、液体噴射ヘッド、液体噴射装置、超音波デバイス、フィルター及びセンサー
WO2015033791A1 (ja) * 2013-09-09 2015-03-12 株式会社村田製作所 圧電薄膜素子及びその製造方法
WO2015178197A1 (ja) * 2014-05-19 2015-11-26 株式会社村田製作所 圧電薄膜、圧電薄膜素子及びターゲット並びに圧電薄膜及び圧電薄膜素子の製造方法
JP6179669B2 (ja) * 2014-05-19 2017-08-16 株式会社村田製作所 圧電薄膜及び圧電薄膜素子
WO2016121204A1 (ja) * 2015-01-26 2016-08-04 株式会社ユーテック 加圧式ランプアニール装置、強誘電体膜及びその製造方法
CN104688307A (zh) * 2015-03-13 2015-06-10 王国栋 一种骨关节强制定型装置
JP6558526B2 (ja) * 2015-03-27 2019-08-14 セイコーエプソン株式会社 圧電素子及び圧電素子応用デバイス並びに圧電素子の製造方法
CN106365621A (zh) * 2016-09-19 2017-02-01 四川行之智汇知识产权运营有限公司 一种压电纳米材料
JP6790749B2 (ja) 2016-11-16 2020-11-25 セイコーエプソン株式会社 圧電素子及び圧電素子応用デバイス
JP6790776B2 (ja) * 2016-12-07 2020-11-25 Tdk株式会社 圧電薄膜積層体、圧電薄膜基板、圧電薄膜素子、圧電アクチュエータ、圧電センサ、ヘッドアセンブリ、ヘッドスタックアセンブリ、ハードディスクドライブ、プリンタヘッド、及びインクジェットプリンタ装置
JP6874351B2 (ja) * 2016-12-07 2021-05-19 Tdk株式会社 圧電薄膜積層体、圧電薄膜基板、圧電薄膜素子、圧電アクチュエータ、圧電センサ、ヘッドアセンブリ、ヘッドスタックアセンブリ、ハードディスクドライブ、プリンタヘッド、及びインクジェットプリンタ装置
JP7196503B2 (ja) * 2018-09-27 2022-12-27 セイコーエプソン株式会社 圧電素子およびその製造方法、液体吐出ヘッド、ならびにプリンター
CN109818590B (zh) * 2019-03-13 2021-12-03 电子科技大学 具有应力缓冲层的单晶薄膜制备方法、单晶薄膜及谐振器
CN110601673B (zh) * 2019-08-12 2021-08-13 清华大学 基于铪系铁电薄膜的声表面波器件及薄膜体声波器件
WO2021053884A1 (ja) * 2019-09-17 2021-03-25 株式会社村田製作所 圧電素子およびその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1380187A (zh) * 2001-02-09 2002-11-20 佳能株式会社 压电结构、液体喷射头及其制造方法
US6639340B1 (en) * 1999-04-13 2003-10-28 Seik Epson Corporation Method for manufacturing piezoelectric element, and piezoelectric element, ink-jet recording head and printer
CN1647923A (zh) * 2004-01-26 2005-08-03 精工爱普生株式会社 压电元件、压电致动器、喷墨式记录头及喷墨打印机
CN1660579A (zh) * 2004-02-27 2005-08-31 佳能株式会社 电介质元件、压电元件、喷墨头和记录装置以及制造方法
CN1666870A (zh) * 2004-03-11 2005-09-14 精工爱普生株式会社 致动器装置的制造方法及液体喷射装置
JP2008160092A (ja) * 2006-11-29 2008-07-10 Hitachi Cable Ltd 圧電薄膜素子
CN101393960A (zh) * 2007-09-18 2009-03-25 日立电线株式会社 压电元件
CN101414656A (zh) * 2007-10-15 2009-04-22 日立电线株式会社 带有压电薄膜的基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4122564B2 (ja) * 1998-04-24 2008-07-23 セイコーエプソン株式会社 圧電体素子、インクジェット式記録ヘッドおよびそれらの製造方法
JP3379479B2 (ja) * 1998-07-01 2003-02-24 セイコーエプソン株式会社 機能性薄膜、圧電体素子、インクジェット式記録ヘッド、プリンタ、圧電体素子の製造方法およびインクジェット式記録ヘッドの製造方法、
US6328883B1 (en) * 2000-05-31 2001-12-11 Parker-Hannifin Corporation Fuel filter assembly with priming pump
JP2005227408A (ja) * 2004-02-10 2005-08-25 National Univ Corp Shizuoka Univ 多原色表示装置に対する色変換方式
JP2005333108A (ja) * 2004-04-02 2005-12-02 Matsushita Electric Ind Co Ltd 圧電素子、インクジェットヘッド、角速度センサ及びインクジェット式記録装置
JP2007019302A (ja) 2005-07-08 2007-01-25 Hitachi Cable Ltd 圧電薄膜素子及びそれを用いたアクチュエータ並びにセンサ
JP5103790B2 (ja) * 2006-05-25 2012-12-19 日立電線株式会社 圧電薄膜、圧電薄膜を用いた素子及び圧電薄膜素子の製造方法
JP4978114B2 (ja) 2006-08-21 2012-07-18 セイコーエプソン株式会社 圧電振動片の製造方法
JP2008050206A (ja) * 2006-08-24 2008-03-06 Seiko Epson Corp 圧電材料およびその製造方法、並びに、圧電素子
JP5495512B2 (ja) * 2007-05-30 2014-05-21 キヤノン株式会社 圧電素子の製造方法
JP5272687B2 (ja) * 2008-01-24 2013-08-28 日立電線株式会社 圧電薄膜素子、それを用いたセンサ及びアクチュエータ
JP5446146B2 (ja) * 2008-07-01 2014-03-19 日立金属株式会社 圧電薄膜素子、センサ及びアクチュエータ
JP2010161330A (ja) * 2008-12-08 2010-07-22 Hitachi Cable Ltd 圧電薄膜素子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639340B1 (en) * 1999-04-13 2003-10-28 Seik Epson Corporation Method for manufacturing piezoelectric element, and piezoelectric element, ink-jet recording head and printer
CN1380187A (zh) * 2001-02-09 2002-11-20 佳能株式会社 压电结构、液体喷射头及其制造方法
CN1647923A (zh) * 2004-01-26 2005-08-03 精工爱普生株式会社 压电元件、压电致动器、喷墨式记录头及喷墨打印机
CN1660579A (zh) * 2004-02-27 2005-08-31 佳能株式会社 电介质元件、压电元件、喷墨头和记录装置以及制造方法
CN1666870A (zh) * 2004-03-11 2005-09-14 精工爱普生株式会社 致动器装置的制造方法及液体喷射装置
JP2008160092A (ja) * 2006-11-29 2008-07-10 Hitachi Cable Ltd 圧電薄膜素子
CN101393960A (zh) * 2007-09-18 2009-03-25 日立电线株式会社 压电元件
CN101414656A (zh) * 2007-10-15 2009-04-22 日立电线株式会社 带有压电薄膜的基板

Also Published As

Publication number Publication date
US20130127293A1 (en) 2013-05-23
JP2014042047A (ja) 2014-03-06
JP5429385B2 (ja) 2014-02-26
JP5692329B2 (ja) 2015-04-01
CN102959752A (zh) 2013-03-06
US8847470B2 (en) 2014-09-30
JPWO2012020638A1 (ja) 2013-10-28
WO2012020638A1 (ja) 2012-02-16

Similar Documents

Publication Publication Date Title
CN102959752B (zh) 压电薄膜元件的制造方法、压电薄膜元件以及压电薄膜元件用部件
US8529785B2 (en) Metal oxide
JP5515675B2 (ja) 圧電薄膜素子及び圧電薄膜デバイス
JP5801364B2 (ja) 圧電薄膜付き基板及び圧電素子
JP5562673B2 (ja) 強誘電体材料、強誘電体薄膜、強誘電体材料の製造方法および強誘電体素子
JP5024399B2 (ja) 圧電薄膜素子、圧電薄膜デバイス及び圧電薄膜素子の製造方法
JP6091281B2 (ja) 圧電体薄膜積層基板
US20130106242A1 (en) Piezoelectric film element and piezoelectric film device
JP5790759B2 (ja) 強誘電体薄膜およびその製造方法
JP2009221037A (ja) 圧電体、圧電素子、および圧電アクチュエータ
WO2020250632A1 (ja) 圧電素子
JP6196797B2 (ja) 圧電体薄膜積層基板及び圧電体薄膜素子
WO2020250591A1 (ja) 圧電素子
JP6349738B2 (ja) 圧電組成物および圧電素子
JP6094168B2 (ja) 圧電組成物および圧電素子
JP5103790B2 (ja) 圧電薄膜、圧電薄膜を用いた素子及び圧電薄膜素子の製造方法
WO2014007015A1 (ja) 圧電薄膜素子及びその製造方法
JP2015165552A (ja) 圧電組成物および圧電素子
JP2009054934A (ja) 圧電体素子
JP6311179B2 (ja) 強誘電体セラミックス
WO2011099231A1 (ja) 圧電薄膜素子、圧電薄膜デバイス及び圧電薄膜素子の製造方法
JP2010241683A (ja) 圧電体膜および圧電アクチュエータ
JP2015056517A (ja) 圧電体薄膜積層基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant