CN104054312B - 基于多相调制生成输出信号的发射机前端装置 - Google Patents
基于多相调制生成输出信号的发射机前端装置 Download PDFInfo
- Publication number
- CN104054312B CN104054312B CN201280058848.9A CN201280058848A CN104054312B CN 104054312 B CN104054312 B CN 104054312B CN 201280058848 A CN201280058848 A CN 201280058848A CN 104054312 B CN104054312 B CN 104054312B
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- front ends
- transmitter front
- phase signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
- H04B1/0028—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage
- H04B1/0039—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage using DSP [Digital Signal Processor] quadrature modulation and demodulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/40—Arrangements for handling quadrature signals, e.g. complex modulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2092—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner with digital generation of the modulated carrier (does not include the modulation of a digitally generated carrier)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M7/3028—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmitters (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明设计用于生成输出信号的发射机前端装置,所述的输出信号由数字流组成,其中所述装置包括:至少一个用于第一输入信号的第一输入端和至少一个用于第二输入信号的第二输入端,所述的第一输入信号和第二输入信号共同表示一个所述数字流复数信号,并意在影响所述发射机前端装置的输出信号;另外,所述发射机前端装置还包括至少一个相位生成装置,用于基于所述第一输入信号和第二输入信号生成至少一个额外的相位信号,至少有三个相位信号从所述相位生成装置输出,所述的三个相位信号的相位互不相同;至少一个调制器,其被设置用于根据接收的相位信号生成互补相位信号对。另外,所述发射机前端装置还包括至少一个频率转换器,其被设置用于对互补相位信号对的相位信号的进行变频,以便形成输出信号。
Description
技术领域
本发明涉及一种基于多相调制生成输出信号的发射机前端装置。
背景技术
当前,所谓的软件无线电(SDR,Software Defined Radio)应用具有强劲的发展趋势。除其他事项外,造成这一趋势的一个主要因素是:所述的软件无线电使得动态利用可用频谱成为可能。然而,这一趋势也需要特别灵活的高频传输装置。更重要的是,需求正在上升,因为一些光谱和/或一些无线电标准越来越多地需要由高频传输装置支持。例如,现代电话、笔记本电脑和平板电脑都包含各种不同的无线电***,所述***对应不同的调制方案,和/或不同的带宽,和/或不同的频率。一些值得注意的所谓近场通信的例子是LTE(LongTerm Evolution),3G网络(3rd-generation mobile telecommunication network),全球微波接入互操作性WiMAX((Worldwide Interoperability for Microwave Access)、无线局域网LAN或蓝牙。
然而,与此同时,移动装置和独立基站的对于能效的要求也在上升。移动装置的能效对于最大化标准操作时间非常重要,而基站的能效则对于所谓的运营成本(OPEX,Operation Expenditure)有直接影响,以及对于冷却热损失也有间接的影响。
然而,这些要求很难协调,既然提供最广动态范围发射***以及由此导致的重配置特性会带来复杂性的增加,通常导致功率损耗增加,而能效必然不会减少,事实上是增加。
此外,应该指出,越来越多的数字装置网络和大量的无线电***也导致了高频传输装置本身的数字化趋势的增加。CMOS工艺的结构收缩带来的更快速度和更低功耗进一步促进了上述发展趋势。因此,期望的位于所谓的“数字中心发射机”的解决方案的重配置性可以通过对于滤波器和核心器件的数字设置进行适配成为可能。然而,这种方法会导致数字信号更加靠近天线,这会引发一个问题,即数字输入信号在传输链就要转换成模拟信号。
所谓的“切换/开关模式功率放大器”(SMPAs),也称为开关放大器的使用使得对于提高能效的同时获得更高的重配置性的需求得到满足。这是有可能的,因为这些放大器可以达到非常高水平的效率,从理论上讲是100%。此外,这些放大器只需要一个驱动信号,因此可以提供数字信号给放大器。很多方法可以用来生成数字信号,所述的数字信号能够代表一个模拟信号,通过滤波可以恢复所述的模拟信号。一个可行的方法是ΔΣ调制/DS调制。在ΔΣ调制中,模拟信号,甚至一个多电平数字信号可以被转换为一个比特流,同时通过噪声整形减少了带内量化噪声。
ΔΣ调制的主要概念/原理是将量化噪声转移到所使用频带以外的频率范围。为此,计算量化输入信号y[n]和量化计算输出信号v[n]之间的差,并将其作为误差信号e[n]。该误差信号通过传递函数H(z)过滤后返回到量化器的输入端。基于定义的特征,滤波器的传递函数H(z)确保了量化噪声可以被转移到有用频率范围之外。这里ΔΣ调制器的阶数由滤波器H(z)的阶数所决定。为了满足频谱需求,输出信号通常必须被过滤以便去除噪声。对于滤波器的严格要求是一直必须被满足的。
ΔΣ调制器基本上可以分为三类,即所谓的带通(BP)、高通(HP)和低通(LP)ΔΣ调制器,这与噪声滤波器的分类相类似。
我们必须根据使用的ΔΣ调制器的不同类型来考虑不同的事情。
带通ΔΣMs(BPΔΣMs/BPDSMs)运行于比载波更高的频率。此外,在载波周期之内进行大量的切换/开关操作是必要的。然而,由于众多的从饱和至截止的来回过渡,大量的开关操作对于能效有负面影响,因为与切换相关的损失会更严重。更重要的是,没有进一步的措施的话,对于处理速度的需求将得不到满足,这对于千兆赫兹及以上范围的BPDSMs的使用是不利的。
高通ΔΣMs(HPΔΣMs/HPDSMs)需要运行在至少两倍于所需载波的频率,这也限制了这里BPDSMs的基本应用。
相比之下,低通ΔΣMs(LPΔΣMs/LPDSMs)不需要使用高于所需载波的频率。因此,LPDSMs可以以常见方法使用,包括,例如,通过现场可编程门阵列(FPGA)的方法。但应该指出,由于低通ΔΣMs运行在低的运行频率(因此过采样频率低),而高通ΔΣMs或带通ΔΣMs运行在更高的频率,所以所述低通ΔΣMs在有用频带之外的噪音电平会高于高通ΔΣMs或带通ΔΣMs。这会导致经常出现以下情况:噪声信号靠近所期望的信号。尤其对于大带宽信号更是如此。
发明内容
针对上述情况,本发明的目的是提供一种基于多相调制生成输出信号的发射机前端装置,是一个新的发射机前端装置,意在展示实现改进噪声特性的可行性,而且即便对于低运行频率DSM也是如此。
本发明生成输出信号的发射机前端装置技术方案实现了以上目的,并展示了多项优选实施例。
接下来,结合附图以进一步细节来解释本发明。
附图说明
图1是DSM的示意图;
图2是现有技术DSM示意图;
图3是现有技术DSM更详细的示意图;
图4是现有技术DSM另一种更详细的示意图;
图5是数字信号空间示意图;
图6是本发明实施例DSM的原理示意图;
图7是本发明实施例的另一DSM的原理示意图;
图8是本发明实施例的又一DSM的原理示意图;
图9是根据现有技术DSM原理的测量结果示意图;
图10是根据本发明实施例DSM原理的测量结果示意图;
图11是根据现有技术DSM原理的更详细的测量结果示意图;
图12是根据本发明实施例DSM原理的更详细的测量结果示意图。
具体实施方式
图2是现有技术中DSM示意图。图2中,同相信号I和正交信号Q从对应于信号点的DSM得到。这种类型的信号点如图5所示。图5中,信号点S1标记为同步信号I1和正交信号Q1。位于DSM输出端的由单比特组成的比特流将是可用的,并且可以用于开关放大器。现在放大信号经过天线ANT即可被发射出去。
图3是现有技术中DSM更详细的示意图。那里,同相信号I和正交信号Q由数字信号处理器DSP生成,然后提供给独立的低通DSM LPΔΣ。然后,所述的这些信号经过高频射频信号被转换/变频,所述的高频射频信号与所述的两个信号之一相移90°。经过这种转换,接收到的相应的信号汇集于在一个以+指定/标记的合适/适配装置,然后复用成一个可用于开关放大器SMPA的信号。现在所述放大信号通过带通滤波器BP转换成模拟或连续时域信号,提供给天线ANT,以便发射。
这个原理的进一步细节示于图4。图4中,一对互补相位信号通过低通LPΔΣ调制器生成。然后用高频射频信号RF进行转换/变频。这种转换得到的相应的信号汇集于一个以MUX指定/标记的合适/适配装置,然后使开关放大器SMPA可用。现在,所述放大信号通过带通滤波器BP转换到模拟域,提供给天线ANT,以便发射。
下面参考图6-8对于本发明实施例以进一步/更详细的细节进行描述。
本发明实施例中,为了生成代表一个数字流的输出信号,所述发射机前端装置至少有一个用于第一输入信号的第一输入端E1和至少有一个用于第二输入信号的第二输入端E2,经由所述的第一输入信号和第二输入信号的数字流复复合信号用于影响所述的发射机前端装置的输出信号。
这里,所述的输入信号可以由诸如同相信号I和正交相位信号Q组成,或者由幅度信号A与相位信号phi组成,或者由其他合适的形式组成,比如,由同相信号I、正交相位信号Q和相位信号phi一起组成。
此外,发射机前端装置至少有一个相位生成装置PEE,所述PEE基于所述第一个输入端E1和第二输入端E2的输入信号生成另外的相位信号P1,P2,P3,…Pn,由所述相位生成装置输出的所述的至少三个相位信号P1,P2,P3,…Pn的相位相互之间都不同。对应每个相位信号都设置有一个相位生成装置。
因此,以下情况是可能的,例如,从一个I和Q信号生成两个其他相位信号P1和P2,所述的I和Q信号对应于I信号相移了+120°或者-120°,而信号P3则对应于信号I。接下来,我们将根据进一步细节描述其他可变形式。
进一步地,所述发射机前端装置至少有一个适配调制器LPDS,所述适配调制器根据接收到的相位信号P1,P2,P3,…Pn来生成互补相位信号对PP1,PP2,PP3,…PPn。一种可行的适配调制器是ΔΣ或近代调制器。
根据可用的运行速度,同等数量的或者单独分配的ΔΣ调制器可以并行处理所有收到的信号P1,P2,P3,…Pn,或者,所有接收的相位信号P1,P2,P3,…Pn也可以通过一个调制器来并行或顺序处理,在顺序处理情况下,所述调制器是一个分时调制器,因为对于每个相位信号而言,它是一种串行处理模式。此外,所谓的多相调制器是一组耦合的调制器,其中所有相位的反馈和滤波被组合在一起,这也是可能的。容易理解的是,这些例子的混合形式也可以被提供。
因此,通过相关的调制器将对所述至少三个相位信号P1,P2,P3,…Pn中的每个信号进行处理,从而生成对应的互补相位信号对PP1,PP2,PP3,…PPn。
进一步地,所述发射机前端装置具有至少一个频率转换器FUS,所述频率转换器通过高频信号RF对形成互补相位信号对PP1,PP2,PP3,…PPn的相位信号进行频率转换形成输出信号。
输出信号汇集于标以符号+的适配装置从而生成可用于所述开关放大器或者饱和放大器SMPA的信号。所述转换与合并也可以在同一个步骤中完成,例如,借助于一个合适的复用器或者一个移位寄存器。现在,所述放大信号经过带通滤波器BP转换至模拟域或者连续时域,再提供给天线ANT,以便发射。
所述的频率转换器FUS与合并装置+组合起来相当于一个串行序列发生器,也就是说,一个由若干单比特流组成的串行序列将由来自所述ΔΣ转换器接收到的若干并行输出信号再次生成。
换句话说,与前述的LP-DSM原理形成鲜明对比,在图2-4所示的示例中,三个或更多相位组件/元件被提供给本发明的调制器***。
在图7所示的一个具体实施例中,一个同相信号I提供给第一输入端E1,一个正交信号Q被提供给第二输入端E2。所述的同相信号I和正交信号Q生成了另外两个相位信号P2和P4。相位信号P1对应于同相信号I,而相位信号P3对应于正交相位信号Q。
所述相位生成装置根据同相信号和正交相位信号生成至少另外两个相位信号,其中一个相位信号基于所述同相信号和正交相位信号之和,另一个相位信号基于所述同相信号和正交相位信号之差。同相信号I与正交相位信号Q的叠加获得相位信号P2。同相信号I与正交相位信号Q相减获得相位信号P4。相位信号P2,以下也称为对角信号,对应于图5中的D轴;而相位信号P4,以下也称为反对角信号,对应于图5中的A轴。为了使P2和P4相位信号的幅度呈线性叠加,对他们进行了加权。在目前的情况下,相位信号P2和P4均分别被赋予加权系数相位信号P1,P2,P3,P4这四者两两之间的相位都不同。
此外,发射机前端装置至少有一个Δ-Σ调制器LPΔΣ,其被设置用于从接收的相位信号P1,P2,P3,P4生成互补相位信号对PP1,PP2,PP3,PP4。从图7可见,为每个相位信号均配置了一个典型/示例的Δ-Σ调制器LPΔΣ。当然,正如前面所解释的那样,也可以使用其他配置。
因此,四个相位信号P1,P2,P3,P4中的每一个均由一个联合Δ-Σ调制器处理成对应的互补相位信号对PP1,PP2,PP3,PP4。
此外,发射机前端装置至少有一个频率转换器FUS,其被设置用于通过高频信号RF将互补相位信号对PP1,PP2,PP3,PP4转换形成一个输出信号。在这个过程中,相位信号P2(A)经过高频信号RF转换/变频,所述RF与P1(I)转换使用的射频之间相移45°。相对于P1(I)转换使用的射频,相位信号P3(Q)转换使用的射频相移为90°。相对于P1(I)转换使用的射频,相位信号P4(D)使用的射频相移为135°。
然后,可以在一个适配装置中合并所述输出信号,所述的适配装置以符号+指定,合并之后将生成一个可用信号,其可用于所述开关放大器,或者可用于所述的饱和放大器SMPA。现在所述放大信号经带通滤波器BP转换至模拟域或者连续时域,然后提供给天线ANT,以便发射。
所述的频率转换器FUS与合并装置+组合起来相当于一个串行序列发生器,也就是说,一个由若干单比特流组成的串行序列将由来自所述ΔΣ转换器接收到的若干并行输出信号再次生成。
图8展示了另一个具体实施例,在图8中,提供一个同相信号I给第一输入端E1,提供一个正交相位信号Q给第二输入端E2。所述的同相信号I和正交信号Q生成了另外两个相位信号P2和P4。相位信号P1对应于同相信号I,而相位信号P3对应于正交相位信号Q。
通过同相信号I与正交相位信号Q的叠加获得相位信号P2。通过同相信号I与正交相位信号Q相减获得相位信号P4。相位信号P2,以下也称为对角信号,对应于图5中的D轴;而相位信号P4,以下也称为反对角信号,对应于图5中的A轴。为了使P2和P4相位信号的幅度呈线性叠加,对他们进行了加权。在目前的例子中,相位信号P2和P4均分别被赋予加权系数相位信号P1,P2,P3,P4这四者两两之间的相位都不同。
此外,发射机前端装置至少有一个典型的Δ-Σ调制器LPΔΣ,其被设置用于从接收的相位信号P1,P2,P3,P4生成互补相位信号对PP1,PP2,PP3,PP4。从图8可见,为每个相位信号均配置了一个Δ-Σ调制器LPΔΣ。当然,正如前面所解释的那样,也可以使用其他配置。
因此,四个相位信号P1,P2,P3,P4中的每一个均由一个联合Δ-Σ调制器处理成对应的互补相位信号对PP1,PP2,PP3,PP4。
此外,发射机前端装置至少有一个频率转换器FUS,其被设置用于通过高频信号RF将互补相位信号对PP1,PP2,PP3,PP4转换形成一个输出信号。在这个过程中,相位信号P2(A)经过高频信号RF转换/变频,所述RF与P1(I)转换使用的射频之间相移45°。相对于P1(I)转换使用的射频,相位信号P3(Q)转换使用的射频相移为90°。相对于P1(I)转换使用的射频,相位信号P4(D)使用的射频相移为135°。
然后,可以在一个适配装置中合并输出信号,所述的适配装置以符号+指定,合并之后将生成可用信号,其可用于所述开关放大器,或者可用于所述的饱和放大器SMPA。现在所述放大信号经带通滤波器BP转换至模拟信号域或者连续时域,然后提供给天线ANT,以便发射;换句话说就是生成的输出信号在合路器中合并为一个待发射的输出信号。
标记MUX的元件具有串行序列发生器的功能,也就是说,它将由来自所述频率转换器FUS接收到的若干并行输出信号再次生成由一个若干单比特流组成的串行序列。
通过生成另外两个相位信号,使得提高时间精度成为可能。这样做的结果是,相对于前面已知的图2-4的具体实施例,信噪比得到了实质性改善。
在图7-8的具体实施例中,应用至频率转换器FUS输入端的在先序列被扩展了,例如扩展至序列。这样,本发明可以利用低通Δ-Σ调制器的对于信号处理速度的较低要求优势来改善信噪比,甚至使得FPGA实现也成为可能。
出于演示目的,通过FPGA实现了DSP信号生成器、ΔΣ调制器直至转换器。同时,为了比较,如图4所示的传统的设计以及根据图7所示的本发明设计均被实施了。为输入信号,一个具有可调频率fst的复数单边带信号被生成了,其中I=sin(2πfstt),Q=cos(2πfstt)。为了达到最大速度,采用了FPGA上的可用直接数字频率合成DDS核心技术,一个给定例子中,可以实现最大时钟频率400MHz。在这种情况下,附加的相位信号P2,P4、D和A可以通过“管线式组合加法器/乘数器模块”生成,所以也可以实现400MHz时钟频率。一个具有三电平输出的一阶低通ΔΣ调制器被选为ΔΣM拓扑结构。借助对对应于I and Q的输出信号v,以及他们的互补信号以及独立控制来实现三个输出电平。所述的和对应于通过这种方式,ΔΣ调制器的1.5比特有效分辨率得以实现。为了优化计算,误差信号e直接从“最低有效位”生成,在这里指从sig-2到0,结合ΔΣ的输入字y的符号位。
然后,误差信号e=ysig,ysig-2...0被加至下一时钟周期的输入端。现在输出信号将紧随所述符号和“最高有效位”,这里是指sig-1至以及这种简化计算使计算能够在最高时钟频率进行。下面的上变频由高速串行接口RocketIO收发器来准备,这使得这种情况下并行字节序列变得可用,该并行字节序列存在于一个采样频率为fser=3.2GHz的串行比特流。因此,输入字节流可以被捡起作为数字多相基带信号,所述输入字节表示一个载波频率周期,两个比特之间的相角是这决定了载波频率采用高频开关电路来实现时,所述串行序列化器可以有它自己的设计。例如,如图8所示,可以使用一个受控制的多路复用器MUX,例如,通过延迟环来实现所述控制,从而能够使得所述MUX可以被用作高速串行序列化器,因而使得载波频率很高,甚至可以处于千兆赫兹范围。
虽然前面引用的输入信号通常是数字信号,但是我们容易理解,根据本发明实施例的发射机前端装置原则上也可以处理模拟信号。同样,它还可以处理具有更高数字分辨率的信号,至少对于任何情况下的数字二进制信号是这样,因此所述的第一输入信号和第二输入信号至少是二进制数字。所述生成的相位信号至少是二进制数字。
虽然在前面非常普遍地引用相位信号和三元相位信号,但是容易理解的是,根据本发明的实施例的发射机前端装置还可以产生二进制形式或具有更高分辨率的相位信号。
虽然为了示例,上面采用ΔΣ调制器来描述,但是下面这种情况也是可能的:其他调制器从输入信号生成恒定幅度相位信号,额外的信号被添加到所述输入信号,这样他们将与以所需的频段相称的形式出现,因此在***输出端可以轻松地被过滤掉。另一个这种类型的调制器的例子是近代调制器。
一般来说,一个规则是相邻的不同相位之间的相位关系是相等的。因此,根据图7和图8具体实施方式的相位关系是:P2至P1,P3至P2,P4至P3的相移都是45°。然而,其他相位关系也并不排除在本发明之外。
最后,下面的典型/示例性测量将证明基于前述典型实施方式的本发明的可行性。在这里,ΔΣM的工作频率设置为400MHz。这个频率也是串行序列化器的载波频率。为了防止出现数字重采样构件,复数单边带信号的频率设定在1K赫兹的低频。图10显示了根据图8的四相位前端宽带频谱。相比较地,图9显示了在输入信号相同时根据图2–4的常规方法的宽带频谱数据。一个清楚的事实是,1.6GHz范围内的噪音被转移走了,因此该噪声会比图9更均匀地分布在载波频率中。
图11和12显示了更详细的测量。图11再一次显示了传统方法,而图12显示了创新的方法。这里揭示了改进的噪声抑制。转移约118MHz时,最大噪声降低6dB。信噪比测量中,从10MHz转移至图11和12的D3期望的信号,信噪比改善了3dB。此外,所呈现的排列相比传统的方法也可以将信号输出增加约1dB。因此,很明显,所呈现的排列展示了改进噪声属性的要求,即便在DSM低运行频率上也是如此。
Claims (10)
1.生成输出信号的发射机前端装置,所述的输出信号由数字流组成,其特征在于:所述装置包括:
至少有一个用于第一输入信号的第一输入端和至少有一个用于第二输入信号的第二输入端,所述的第一输入信号和第二输入信号的数字流复合信号用于影响所述发射机前端装置的输出信号;
至少有一个相位生成装置,所述相位生成装置基于所述第一输入信号和第二输入信号生成另外的相位信号,至少有三个相位信号从所述相位生成装置输出,所述的三个相位信号的相位互不相同;
至少有一个适配调制器,所述适配调制器根据接收的相位信号生成互补相位信号对;
通过相关的适配调制器将所述至少三个相位信号的每一个处理成对应的互补相位信号对;
至少有一个频率转换器,所述频率转换器对互补相位信号对的相位信号变频转换形成输出信号。
2.如权利要求1所述的发射机前端装置,其特征在于:所述的第一输入信号和第二输入信号至少是二进制数字。
3.如权利要求1或2所述的发射机前端装置,其特征在于:生成的所述相位信号至少是二进制数字。
4.如权利要求3所述的发射机前端装置,其特征在于:相邻的不同相位之间的关系是相等的。
5.如述权利要求1或2或4所述的发射机前端装置,其特征在于:对应每个相位信号都设置有一个相位生成装置。
6.如权利要求5所述的发射机前端装置,其特征在于:所述相位生成装置根据同相信号和正交相位信号生成至少另外两个相位信号,其中一个相位信号基于所述同相信号和正交相位信号之和,另一个相位信号基于所述同相信号和正交相位信号之差。
7.如权利要求1或2或4或6所述的发射机前端装置,其特征在于:对应每个互补相位信号对,至少设置一个频率转换器。
8.如权利要求7所述的发射机前端装置,其特征在于:生成的输出信号在合路器中合并为一个待发射的输出信号。
9.如权利要求1或2或4或6或8所述的发射机前端装置,其特征在于:每个互补相位信号对都是三元相位信号。
10.如权利要求9所述的发射机前端装置,其特征在于:所述适配调制器是ΔΣ调制器或者近代调制器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011119915A DE102011119915A1 (de) | 2011-12-04 | 2011-12-04 | Senderfrontendvorrichtung zur Erzeugung von Ausgangssignalen auf Basis mehrphasiger Modulation |
DE1020111199156 | 2011-12-04 | ||
PCT/EP2012/074326 WO2013083550A1 (de) | 2011-12-04 | 2012-12-04 | Senderfrontendvorrichtung zur erzeugung von ausgangssignalen auf basis mehrphasiger modulation |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104054312A CN104054312A (zh) | 2014-09-17 |
CN104054312B true CN104054312B (zh) | 2018-02-27 |
Family
ID=47469884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280058848.9A Expired - Fee Related CN104054312B (zh) | 2011-12-04 | 2012-12-04 | 基于多相调制生成输出信号的发射机前端装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9077391B2 (zh) |
EP (1) | EP2786542B1 (zh) |
CN (1) | CN104054312B (zh) |
DE (1) | DE102011119915A1 (zh) |
WO (1) | WO2013083550A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102233680B1 (ko) * | 2014-09-30 | 2021-03-30 | 한국전자통신연구원 | 중앙 제어국 장치, 원격 기지국 장치, 및 이들의 통신 방법 |
US10680863B2 (en) * | 2015-03-31 | 2020-06-09 | Sony Corporation | Modulation apparatus |
EP3211800B1 (en) * | 2016-02-25 | 2019-10-16 | Huawei Technologies Co., Ltd. | Signal processing arrangement for a transmitter |
US10110334B2 (en) | 2016-04-25 | 2018-10-23 | Macom Connectivity Solutions, Llc | High speed serializer using quadrature clocks |
US20180109272A1 (en) * | 2016-10-18 | 2018-04-19 | GM Global Technology Operations LLC | Dynamic frequency correction in delta-sigma based software defined receiver |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1795615A (zh) * | 2003-03-31 | 2006-06-28 | 北方电讯网络有限公司 | 数字发射机和方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7406261B2 (en) * | 1999-11-02 | 2008-07-29 | Lot 41 Acquisition Foundation, Llc | Unified multi-carrier framework for multiple-access technologies |
US8411788B2 (en) * | 2005-11-18 | 2013-04-02 | Qualcomm, Incorporated | Digital transmitters for wireless communication |
CN104347040B (zh) * | 2013-07-25 | 2017-02-08 | 晶门科技(深圳)有限公司 | 多相帧调制*** |
-
2011
- 2011-12-04 DE DE102011119915A patent/DE102011119915A1/de not_active Withdrawn
-
2012
- 2012-12-04 EP EP12808702.0A patent/EP2786542B1/de not_active Not-in-force
- 2012-12-04 CN CN201280058848.9A patent/CN104054312B/zh not_active Expired - Fee Related
- 2012-12-04 US US14/360,805 patent/US9077391B2/en not_active Expired - Fee Related
- 2012-12-04 WO PCT/EP2012/074326 patent/WO2013083550A1/de active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1795615A (zh) * | 2003-03-31 | 2006-06-28 | 北方电讯网络有限公司 | 数字发射机和方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140328434A1 (en) | 2014-11-06 |
US9077391B2 (en) | 2015-07-07 |
EP2786542A1 (de) | 2014-10-08 |
WO2013083550A1 (de) | 2013-06-13 |
DE102011119915A1 (de) | 2013-06-06 |
EP2786542B1 (de) | 2016-03-09 |
CN104054312A (zh) | 2014-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101188433B (zh) | 用于无线通信***内调幅的方法和*** | |
CN104054312B (zh) | 基于多相调制生成输出信号的发射机前端装置 | |
EP3678294A1 (en) | Method for notch filtering a digital signal, and corresponding electronic device | |
CN102752246B (zh) | 射频发射器、集成电路设备、无线通信单元及方法 | |
Li et al. | A 21-GS/s single-bit second-order delta–sigma modulator for FPGAs | |
EP3807998B1 (en) | High speed digital signal synthesizer | |
CN108702351A (zh) | 用于发射器的信号处理构架 | |
JP7034344B2 (ja) | 高速デジタルビット生成器 | |
EP3807999B1 (en) | Mixed-mode millimeter-wave transmitter | |
CN102752247A (zh) | 射频传输装置、无线通信装置及产生射频信号的方法 | |
KR20140131288A (ko) | 무선 주파수 응용을 위한 혼합 모드 시간 인터리빙 디지털-아날로그 변환기 | |
JP5841242B2 (ja) | ベースバンド−無線周波数アップコンバーター | |
CN105556910B (zh) | 使用脉宽调制的开关模式高线性度发射机 | |
CN115022141B (zh) | 一种gmsk信号数字调制发射装置及方法 | |
Dinis et al. | An FPGA-based multi-level all-digital transmitter with 1.25 GHz of bandwidth | |
CN103166578A (zh) | 放大器 | |
Klinkan et al. | A novel interpolation method for polar signals in radio frequency transmitters | |
Etrillard et al. | LOLA SDR: Low power low latency software defined radio for broadcast audio applications | |
CN102480445B (zh) | 一种载波聚合方法及*** | |
CN103888155B (zh) | 射频发射机、集成电路器件、无线通信单元及相关方法 | |
CN102355275B (zh) | 一种应用于非通用频段的终端及其应用方法 | |
US10044322B2 (en) | Radio frequency signal synthesizer circuit and method for generating a radio frequency signal | |
Hathway | Spectral Efficiency | |
Hu et al. | A Wideband Sliding Digital-IF Quadrature Digital Transmitter for Multimode NB-IoT/BLE Applications | |
CN116865771A (zh) | 基于fpga的drm兼模拟广播发射机适配板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180227 Termination date: 20181204 |