CN108702351A - 用于发射器的信号处理构架 - Google Patents
用于发射器的信号处理构架 Download PDFInfo
- Publication number
- CN108702351A CN108702351A CN201780013542.4A CN201780013542A CN108702351A CN 108702351 A CN108702351 A CN 108702351A CN 201780013542 A CN201780013542 A CN 201780013542A CN 108702351 A CN108702351 A CN 108702351A
- Authority
- CN
- China
- Prior art keywords
- phase
- signal
- block
- modulator
- quadrature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 82
- 230000011664 signaling Effects 0.000 claims abstract description 42
- 238000006243 chemical reaction Methods 0.000 claims description 28
- 241001269238 Data Species 0.000 claims description 17
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 238000003672 processing method Methods 0.000 claims description 3
- 241000208340 Araliaceae Species 0.000 claims 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims 1
- 235000003140 Panax quinquefolius Nutrition 0.000 claims 1
- 235000008434 ginseng Nutrition 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 238000001914 filtration Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 5
- 238000007493 shaping process Methods 0.000 description 5
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000011946 reduction process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 1
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 1
- 210000001367 artery Anatomy 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0483—Transmitters with multiple parallel paths
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3252—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using multiple parallel paths between input and output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21106—An input signal being distributed in parallel over the inputs of a plurality of power amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Abstract
描述了一种用于发射器(200)的信号处理构架(100)。所述信号处理构架(100)包括:同相调制器(102),用于接收同相信号(I)并且用于调制所述同相信号(I);正交调制器(104),用于接收正交信号(Q)并且用于调制所述正交信号(Q);同相解调器(140),用于解调所述调制同相信号(I)并输出解调同相信号(I);正交解调器(142),用于解调所述调制正交信号(Q)并输出解调正交信号(Q);同相谐波滤波器(106),用于对所述解调同相信号(I)中的谐波进行滤波并输出同相数字信号(I);正交谐波滤波器(108),用于对所述解调正交信号(Q)中的谐波进行滤波并输出正交数字信号(Q)。
Description
技术领域
本发明涉及一种用于发射器的信号处理构架。更具体地,本发明涉及一种用于对数字RF发射器中的调制谐波进行滤波的信号处理构架。
背景技术
在用于接收数字信号的传统模拟射频(radio frequency,RF)发射器中,数字信号在进行任何其它信号处理之前在数模转换器(digital-to-analog converter,DAC)中转换为模拟信号。然后,模拟信号进行滤波、上变频并在线性功率放大器中放大。在线性功率放大器中,对来自数模转换器(digital-to-analog converter,DAC)的小模拟/RF线性信号进行功率放大以达到所需的输出功率电平。然后对放大后的信号进行滤波以去除由功率放大中的非线性引起的带宽扩展。最后,将放大后的模拟/RF信号输出到天线。在这样的传统模拟/RF发射器中,信号的数字内容经过DAC转换后不复存在。
近年来,数字发射器(digital transmitter,DTX)和数字功率放大器(digitalpower amplifier,DPA)在互补型金属氧化物半导体(Complementary Metal OxideSemiconductor,CMOS)技术的支持下经历了广泛发展。由于CMOS工艺调整,现今数字分量能够在保持低工作功率的同时以甚至超过射频的高频率进行切换。
这一趋势推动以纯数字方式实现DTX/DPA。在根据传统技术的DTX/DPA架构中,尽可能地使用数字信号处理的需求免除了使用数模转换器(digital-to-analog converter,DAC)。采用数字上采样模块来替代DAC,以将数据流比特率与DTX/DPA后续使用的数字载波信号(DFlo)对齐。出于相同的原因,还去除了模拟信道带宽滤波器。为了补偿数字化信号量化噪声问题,主要使用噪声整形算法/模块来增强信噪性能,在该阶段中,出现不同的DPA调制算法和不同类型的DPA。例如,一些DTX/DPA可以使用ADC采样算法,其它的可使用sigma-delta调制(sigma-delta modulation,SDM)算法或脉宽调制(pulse width modulation,PWM)算法,因此这些算法将DTX/DPA归类为RF-DAC/RF-SDM/RF-PWM类DTX/DPA。
DTX/DPA是一种发射器架构,其主要实施数字交换块/模块用于信号处理/调制,以及将交换PA实施为输出阶段以放大输出RF功率。DTX/DPA与传统模拟/RF发射器不同,因为内部信号流主要是开/关切换数字特性,而不是连续的模拟/RF信号。
在噪声整形处理后,具有多级表示的数字信号需要进一步处理并映射到完全切换开/关(“0”或“1”)信号中,这里将使用数字解调模块。在该阶段中,数字信号最终将同步到数字载波信号的比特率并转变为完全1/0比特序列。解调方法可以匹配先前的调制算法,但是也可能使用调制技术的组合。例如,SDM调制可使用ADC或PWM式解调方法。
利用根据传统技术的数字化高速基带数据,还可以以数字方式实现数字上变频和混合。例如,当“1010…10”表示0度相位载波信号时,其补充信号“0101…01”表示180度负相信号。并且通过更多比特的组合,I信道和Q信道载频信号可以以数字比特表示。这极大地促进了RF数字上变频过程,因为一个简单的“与(AND)”逻辑运算就足够了。因为数字RF I/Q载波信号对于每个基带调制周期有一个固定的模式,所以批量过程可以帮助降低处理块频率,并且在该过程中产生并行数据比特。
在DTX/DPA架构中,根据传统技术,一个数字信号可以调制为一个同相信号和一个正交信号。根据传统技术,sigma-delta调制(sigma-delta modulation,SDM)用于噪声整形处理,脉宽调制(pulse-width modulation,PWM)转换用作同相信号和正交信号的数字解调。连接到数字解调模块的是中继器,这些中继器用于将信号数据速率从PWM匹配到RF载波信号。连接到中继器的是交织器模块,其实现数字上变频和混合。混合后的数字信号随后提供给功率放大器(power amplifier,PA)。功率放大器(power amplifier,PA)连接到负载,该负载用于将RF信号辐射到周围空气中。根据传统技术的DTX/DPA架构的一个问题是,如果SDM模块以高处理速度工作,那么SDM模块的功率/硬件成本较高。如果SDM以低处理速度工作,那么带外噪声变得较高。SDM的低处理速度会导致较低的噪声抑制性能,并且由于中继器的操作,SDM模块噪声会回折并提高带内噪声电平。因此,SDM实际上对谐波抑制没有帮助。
SDM的另一个缺点是,调制谐波太高并且它们不可能衰减到所要求的级别,即使是使用外部滤波器。在一些应用场景中,带内噪声电平和带外噪声带电都应尽量低。因此,这些位于调制频率间隔位置处的高调制谐波在根据常规技术所描述的构架中产生了问题。
调制谐波对于DTX/DPA来说非常普通,其中这些调制谐波使用的调制处理频率与载波频率不同。因此,一旦调制频率太小,调制谐波就会非常接近实际占用频段,那么***带通滤波器会很难衰减。
发明内容
本发明的一个目的是提供一种用于发射器的信号处理构架,其中所述信号处理构架至少减少调制谐波问题。
本发明的又一目的是提供一种用于发射器的信号处理构架,其中所述信号处理构架比根据传统技术的信号处理构架有效地滤波出调制谐波。
上述目的由附属权利要求的主题来实现。本发明的更多有利具体实施可在附属权利要求中发现。
在下文中,IQ数据信号理解为包括同相数据信号或I数据信号以及正交数据信号或Q数据信号的数据信号。
根据本发明的第一方面,提供了一种用于发射器的信号处理构架。所述信号处理构架包括:同相调制器,用于接收同相信号(I)并且用于调制所述同相信号(I);以及正交调制器,用于接收正交信号(Q)并且用于调制所述正交信号(Q)。所述信号处理构架还包括:同相解调器,用于解调所述调制同相信号并输出解调同相信号;以及正交解调器,用于解调所述调制正交信号并输出解调正交信号。所述信号处理构架还包括:同相谐波滤波器,用于对所述解调同相信号中的谐波进行滤波并输出同相数字信号;以及正交谐波滤波器,用于对所述解调正交信号中的谐波进行滤波并输出正交数字信号。
利用本发明所述的信号处理构架会减少关于调制谐波的问题,因为通过利用本发明所述的配置,过滤会更有效。
根据所述第一方面,在信号处理构架的第一可能实施形式中,所述同相调制器和所述正交调制器用于执行脉冲编码调制或脉宽调制。所述脉冲编码调制或脉宽调制的使用称为白噪声调制。
同相调制器和正交调制器使用脉冲编码调制或脉宽调制,相比于用于执行sigma-delta调制的调制器,简化了电路设计并且提高了可能的处理速度。
此外,相比于用于执行sigma-delta调制的调制器,同相调制器和正交调制器使用脉冲编码调制或脉宽调制提高了噪声整形性能。
这在根据所述第一方面或所述第一方面的所述第一实施形式的信号处理构架的第二可能实施形式中尤为正确,其中:所述同相调制器包括串联同相调制器块,所述正交调制器包括串联正交调制器块;所述同相调制器块中的每一个用于向所述同相解调器提供产生的调制同相信号,所述正交调制器块中的每一个用于向所述正交解调器提供产生的调制正交信号。这一改进的原因是,虽然sigma-delta调制在串联同相调制器块和正交调制器块的第一阶段可以实现更好的噪声抑制,但是由于较大的高频噪声电平,阶段间的增益比,即,块之间的增益比,与脉冲编码调制或脉宽调制相比较小。通过串联/共源共栅架构的两个或三个阶段,脉冲编码调制和脉宽调制的性能跟上,所以脉宽调制和脉冲编码调制提供了更好的噪声抑制。此外,通过利用本方面所述的串联调制器块,调制谐波的衰减很高。
至于串联调制器块,这意味着调制不是在一个阶段中完成。因为脉宽调制和脉冲编码调制基本上是量化算法,所以第一阶段调制器的残余将被视为不用的噪声。在级联脉宽算法或脉冲编码算法中,在第一阶段调制后,剩余的量化值将根据优化比率扩大并再次由调制算法进行处理。该第二阶段调制的输出可以通过乘以一个权重来添加回第一阶段的处理结果中,从而提高总输出值的有效分辨率。第二阶段输出残余信号还可通过第二阶段已进行的相同过程来进一步处理。
根据所述第二可能实施形式,在信号处理构架的第三可能实施形式中,所述同相解调器包括同相解调器块,其中每个同相解调器块连接到对应的同相调制器块,所述正交解调器包括正交解调器块,其中每个正交解调器块连接到对应的正交调制器块。这种同相解调器块中的同相解调器和正交解调器块中的正交解调器的配置提供了一种相对简单的信号处理构架。
根据所述第二或第三可能实施形式,在信号处理构架的第四可能实施形式中,所述同相调制器块中的至少一个配置为脉冲编码调制器或脉宽调制器,和/或所述正交调制器块中的至少一个配置为脉冲编码调制器或脉宽调制器。通过这样使用脉冲编码调制器或脉宽调制器,所述调制器的性能得到优化。
根据所述第四可能实施形式,在信号处理构架的第五可能实施形式中,所述串联同相调制器块中的最后一个和所述串联正交调制器块中的最后一个配置为sigma-delta调制器。通过使所述最后一个同相调制器块和/或所述最后一个正交调制器块具有不同的调制,在某些工作模式下,小信号的临近频段信噪比能够针对这种信号处理配置方式得到改善。此外,因为所述最后一个同相调制器块和/或所述最后一个正交调制器块的输入信号将具有短的输入比特长度,所以其内部功能可以简化。这节省了设计区域并提高了处理速度。
根据所述第二至第五可能实施形式中的任一者,在信号处理构架的第六可能实施形式中,各个同相调制器块,除了所述串联同相调制器块中的所述最后一个,用于将其输入信号与其产生的调制同相信号之间的误差信号提供给随后的同相调制器块;和/或
各个正交调制器块,除了所述串联正交调制器块中的所述最后一个,用于将其输入信号与其产生的调制正交信号之间的误差信号提供给随后的正交调制器块。通过所述同相调制器块和/或所述正交调制器块的这一设置,可以提供白噪声整形。
根据所述第六可能实施形式,在信号处理构架的第七可能实施形式中,各个同相调制器块,除了所述串联同相调制器块中的所述最后一个,用于在将其误差信号提供给所述随后的同相调制器块之前调整所述误差信号;和/或各个正交调制器块,除了所述串联正交调制器块中的所述最后一个,用于在将其误差信号提供给所述随后的正交调制器块之前调整所述误差信号。通过该特征,电路设计将被简化。
根据所述第二至第七可能实施形式中的任一者,在信号处理构架的第八可能实施形式中,
各个同相调制器块用于输出所述产生的调制同相信号ISMn,其可根据以下公式计算:
其中,ISMn是第n个同相调制器块的所述产生的调制同相信号,kn是预先确定的第n个调整值,ISSn是到所述第n个同相调制器块的所述输入信号,Round是指值舍入到最近的整数值;和/或
各个正交调制器块用于输出所述产生的调制正交信号QSMn,其可根据以下公式计算:
其中,QSMn是第n个正交调制器块的所述产生的调制正交信号,kn是预先确定的第n个调整值,QSSn是到所述第n个正交调制器块的所述输入信号,Round是指值舍入到最近的整数值。
同相调制器块和正交调制器块的硬件实现将仅须执行加减操作,无需乘法操作。通过这一设置,可以实现高调制速度和小型电路设计区域。阶段间乘数k1-k4优选地是2的幂。这一选择将乘法操作简化为位移操作。
根据所述第二至第八可能实施形式中的任一者,在信号处理构架的第九可能实施形式中,还针对每个同相调制器块包括一个对应的数字预失真器,其中各个数字预失真器用于对其对应的同相调制器块补偿所述输入信号中的非线性误差;和/或
每个正交调制器块的一个数字预失真器,其中各个数字预失真器用于对其对应的正交调制器块补偿所述输入信号中的非线性误差。
使用数字预失真器提供了信号处理构架的更多的可调谐性。
根据所述第一方面或根据所述第一至第九可能实施形式中的任一者,在信号处理构架的第十可能实施形式中,所述同相谐波滤波器包括同相谐波滤波器块,所述正交谐波滤波器包括正交谐波滤波器块,其中,每个同相谐波滤波器块经由对应的同相解调器块连接到对应的同相调制器块,每个正交谐波滤波器块经由对应的正交解调器块连接到对应的正交调制器块。
根据所述第一方面的所述第十可能实施形式,在信号处理构架的第十一可能实施形式中,
每个同相谐波滤波器块包括:同相滤波器输入,用于接收所述解调同相信号;以及两相数据移相器,用于处理所述解调同相信号,其中每个两相数据移相器包括第一相位数据移相器和第二相位数据移相器;和/或
每个正交谐波滤波器块包括:正交滤波器输入,用于接收所述解调正交信号;以及两相数据移相器,用于处理所述解调正交信号,其中每个两相数据移相器包括第一相位数据移相器和第二相位数据移相器。
通过同相谐波滤波器块和正交谐波滤波器块的以上设置,实现了解调同相信号中的谐波和解调正交信号中的谐波的有效滤波。
根据所述第一方面的所述第十一可能实施形式,在信号处理构架的第十二可能实施形式中,所述同相谐波滤波器块和所述正交谐波滤波器块配置为在至少第一模式下工作;
其中,在所述第一模式下,
在每个同相谐波滤波器块中,所述两相数据移相器串联配置,所述第一两相数据移相器用于从所述同相滤波器输入接收所述解调同相信号;以及
在每个正交谐波滤波器块中,所述两相数据移相器串联配置,所述第一两相数据移相器用于从所述正交滤波器输入接收所述解调正交信号。
通过两相数据移相器的以上配置,谐波滤波器块提供了同相信号和正交信号的有效滤波。
根据所述第一方面的所述第十二可能实施形式,在信号处理构架的第十三可能实施形式中,在所述第一模式下,所述同相谐波滤波器块和所述正交谐波滤波器块用于基于第一参考时钟信号将所述解调同相信号从第一相位数据移相器转移到随后的第一相位数据移相器,以及用于基于第二参考时钟信号将数据从第二相位数据移相器转移到随后的第二相位数据移相器,其中所述第一参考时钟信号和所述第二参考时钟信号都具有相同的频率。
相比于使用单相数据移相器,使用两相数据移相器进一步降低了噪声。
根据所述第一方面的所述第十二或第十三可能实施形式,在信号处理构架的第十四可能实施形式中,所述同相谐波滤波器块和所述正交谐波滤波器块还配置为在第二模式下工作;其中,在所述第二模式下,在每个同相谐波滤波器块中,所述两相数据移相器并行配置并用于从所述同相滤波器输入接收所述解调同相信号,在所述正交谐波滤波器块中,所述两相数据移相器并联连接到所述正交滤波器输入。
该第二模式适用于没有创建调制谐波时的情况。
根据所述第一方面的任一可能实施形式或根据如上所述第一方面,信号处理构架的第十五可能实施形式包括:
上变频和混合模块,连接到所述同相谐波滤波器和所述正交谐波滤波器,并用于将所述同相数字信号和所述正交数字信号上变频并混合为上变频和混合数字信号;
串行器,连接到所述数字上变频和混合模块,并用于将所述上变频和混合数字信号串行化为串行数字信号;
每一个所述串行数字信号的功率放大器,其中每个功率放大器用于对串行数字信号进行功率放大并输出所述功率放大的串行数字信号。
通过使每一个串行数字信号具有一个功率放大器,要馈入天线的信号的最终组合在功率放大器之后执行。此外,谐波滤波的最后一个阶段在功率放大器以及由开关电容组成的功率合并网络之后执行。这样,信号尽可能长地保持数字化。
根据所述第一方面的所述第十五可能实施形式,在信号处理构架的第十六可能实施形式中,所述同相调制器和所述正交调制器被配置为以调制频率工作,所述串行数字信号具有载波频率,其中,当所述调制频率与所述载波频率不同时,所述同相谐波滤波器和所述正交谐波滤波器配置为在所述第一模式下工作,当所述调制频率等于所述载波频率时,所述同相谐波滤波器和所述正交谐波滤波器配置为在所述第二模式下工作。因此,当所述调制频率等于所述载波频率并且没有创建调制谐波时,所述同相谐波滤波器和所述正交谐波滤波器配置为在不发生谐波过滤的所述第二模式下工作。当所述调制频率与所述载波频率不同时,所述同相谐波滤波器和所述正交谐波滤波器配置为在发生谐波过滤的所述第一模式下工作。
因此,有可能使信号处理构架配置为仅在第一模式下工作。如果调制频率和载波频率被控制为始终不同,则无需信号处理构架在第二模式下工作。
本发明的第二方面涉及一种信号处理方法,包括:
接收同相信号(I)并调制所述同相信号(I);
接收正交信号(Q)并调制所述正交信号(Q);
解调所述调制同相信号(I)并输出解调同相信号(I);
解调所述调制正交信号(Q)并输出解调正交信号(Q);
对所述解调同相信号(I)中的谐波进行滤波并输出同相数字信号(I);
对所述解调正交信号(Q)中的谐波进行滤波并输出正交数字信号(Q)。
信号处理方法可通过本文描述的装置的任何特征来补充。
附图说明
图1示意性地示出了根据本发明一实施例的用于发射器的信号处理构架。
图2示意性地示出了根据本发明第二实施例的包括信号处理构架的发射器。
图3示意性地更详细地示出了图2的发射器。
图4更详细地示出了图1、图2和图3中的信号处理构架的同相数字谐波滤波器和正交数字谐波滤波器。
图5更详细地示出了图3中的发射器中的第一同相谐波滤波器块和第一正交谐波滤波器块。
图6示意性地示出了无线通信***中的发射器设备,其中该发射器设备包括图2所述的信号处理构架。
具体实施方式
在本发明实施例的以下描述中,将对不同附图中的相同特征使用相同的参考标号。
图1示意性地示出了根据本发明一实施例的用于发射器(图1未示出)的信号处理构架100。信号处理构架100包括:同相调制器102,用于接收同相信号I并且用于调制同相信号I;以及正交调制器104,用于接收正交信号Q并且用于调制正交信号Q。信号处理构架100还包括:同相解调器140,用于解调该调制同相信号IM并输出解调同相信号IDM;以及正交解调器142,用于解调该调制正交信号QM并输出解调正交信号QDM。此外,信号处理构架100包括:同相谐波滤波器106,用于对解调同相信号IDM中的谐波进行滤波并输出同相数字信号ID;以及正交谐波滤波器108,用于对解调正交信号QDM中的谐波进行滤波并输出正交数字信号QD。优选地,同相调制器102和正交调制器104用于执行脉冲编码调制或脉宽调制。
在运作中,同相信号I(例如来自IQ信号)输入到同相调制器102中,正交信号Q(例如来自该IQ信号并同步到同相信号I)输入到正交调制器104中。同相信号I和正交信号Q是例如至少12比特的数字信号。同相调制器102调制同相信号I并输出调制同相信号IM到同相解调器140。正交调制器104调制正交信号Q并输出调制正交信号QM到正交解调器142。同相解调器140解调该调制同相信号并输出解调同相信号IDM到同相谐波滤波器106。同相谐波滤波器106对解调同相信号IDM中的谐波进行滤波并输出同相数字信号ID。正交解调器142解调该调制正交信号并输出解调正交信号QDM到正交谐波滤波器108。正交谐波滤波器108对解调正交信号QDM中的谐波进行滤波并输出正交数字信号QD。
图2示意性地示出了根据本发明一实施例的包括信号处理构架100的发射器200。将只描述图1的信号处理构架100与图2的信号处理构架100之间的不同。发射器200包括数字上采样设备150,数字上采样设备150包括输入152。数字上采样设备150不是信号处理构架100的组成部分。数字上采样设备150用于在输入152上接收数字输入信号SIN,并且用于对该数字输入信号进行上采样并将其转变为同相信号I和正交信号Q。同相信号I和正交信号Q输入到同相调制器102和正交调制器104,如上文已结合图1所述。此外,同相解调器140、正交解调器142、同相谐波滤波器106和正交谐波滤波器108已结合图1描述。
信号处理构架100还包括上变频和混合模块116,上变频和混合模块116连接到同相谐波滤波器106和正交谐波滤波器108。上变频和混合模块116用于将同相数字信号和正交数字信号上变频并混合为上变频和混合数字信号。信号处理构架100还包括串行器136,串行器136连接到数字上变频和混合模块116,并用于将上变频和混合数字信号串行化为串行数字信号。此外,信号处理构架100针对每一个串行数字信号包括一个功率放大器110。各个功率放大器110用于对串行数字信号进行功率放大并输出功率放大的串行数字信号。信号处理构架100可制造为集成电路。发射器200包括上述数字上采样设备150。发射器200还包括将功率放大的串行数字信号合并为合路输出信号的功率合并滤波器112,该合路输出信号以天线114的形式输出到负载。功率合并滤波器112可通过多种方式实现,其功能是合并来自功率放大器110的功率放大的串行数字信号。
数字上采样设备150通过第一时钟信号CLK1驱动。同相调制器102和正交调制器104也通过第一时钟信号CLK1驱动。第一时钟信号CLK1的频率称为调制频率fs。同相解调器140和正交解调器142通过第二时钟信号CLK2驱动。第一时钟信号CLK1等于第二时钟信号CLK2。即,它们具有相同的频率和相位。同相谐波滤波器106和正交谐波滤波器108通过第一相PH1和第二相PH2的第三时钟信号CLK3驱动。第三时钟信号CLK3的频率称为载波频率fc。根据工作模式,载波频率fc可以等于或不同于调制频率fs。串行器136通过第四时钟信号CLK4驱动,第四时钟信号的频率是载波频率fc的2倍。
最后的信号处理步骤在功率合并滤波器112中执行。同相谐波滤波器106用于实现滤波出解调同相信号I中的调制谐波所必需的一部分信号处理步骤。相应地,正交谐波滤波器108用于实现滤波出解调正交相位信号Q中的调制谐波所必需的一部分信号处理步骤。滤波出解调同相信号中和解调正交信号Q中的调制谐波所必需的剩余步骤,在上变频和混合模块116和串行器136之后在功率合并滤波器112中执行。天线114连接到功率合并滤波器112。
图3示意性地更详细地示出了图2中的发射器。如图3可见,同相调制器102包括串联同相调制器块118、118′、118″,正交调制器104包括串联正交调制器块122、122′、122″。此外,同相解调器140包括同相解调器块146、146′、146″,正交解调器142包括正交解调器块148、148′、148″。每个同相解调器块146、146′、146″连接到对应的同相调制器块118、118′、118″,每个正交解调器块148、148′、148″连接到对应的正交调制器块122、122′、122″。同相调制器块118、118′、118″中的每一个用于向对应的同相解调器块146、146′、146″提供产生的调制同相信号,正交调制器块122、122′、122″中的每一个用于向对应的正交解调器块148、148′、148″提供产生的调制正交信号。
第一个和第二个同相调制器块118、118′配置为脉冲编码调制器或脉宽调制器。相应地,第一个和第二个正交调制器块122、122′、122″配置为脉冲编码调制器或脉宽调制器。最后一个串联同相调制器块118″和最后一个串联正交调制器块122″配置为sigma-delta调制器。或者,最后的串联调制器块118″和122″都可以配置为脉宽调制器(pulse widthmodulator,PWM)或脉冲编码调制器(pulse code modulator,PCM)。各个同相调制器块118、118′,除了最后一个串联同相调制器块,用于将其输入信号与其产生的调制同相信号之间的误差信号提供给随后的同相调制器块118′、118″。各个正交调制器块122、122′,除了最后一个串联正交调制器块,用于将其输入信号与其产生的调制正交信号之间的误差信号提供给随后的正交调制器块122′、122″。此外,各个同相调制器块,除了最后一个串联同相调制器块,用于在将其误差信号提供给随后的同相调制器块之前调整该误差信号,各个正交调制器块,除了最后一个串联正交调制器块,用于在将其误差信号提供给随后的正交调制器块之前调整该误差信号。因此,同相调制器102中的调制如下文图4的描述。
此外,同相谐波滤波器106包括同相谐波滤波器块120、120′、120″,正交谐波滤波器108包括正交谐波滤波器块124、124′、124″,其中,每个同相谐波滤波器块120、120′、120″经由对应的同相解调器块146、146′、146″连接到对应的同相调制器块118、118′、118″,每个正交谐波滤波器块124、124′、124″经由对应的正交解调器块148、148′、148″连接到对应的正交调制器块122、122′、122″。同相谐波滤波器块120、120′、120″和正交谐波滤波器块124、124′、124″将在下文结合图5更详细地描述。
还如图3所示,上变频和混合模块116针对每个同相谐波滤波器块146、146′、146″包括一个同相上变频块180、180′、180″,并且针对每个正交谐波滤波器块148、148′、148″包括一个正交上变频块182、182′、182″。同相上变频块180、180′、180″和正交上变频块182、182′、182″对来自同相谐波滤波器块146、146′、146″和正交谐波滤波器块148、148′、148″的滤波后信号进行上变频。混合器184连接到同相上变频块180、180′、180″和正交上变频块182、182′、182″。混合器184对来自同相上变频块180、180′、180″和正交上变频块182、182′、182″的不同信号进行混合。该混合器连接到如已参考图2描述的串行器136、功率合并滤波器112和天线114。
图4更详细地示出了具有串联同相调制器块的同相调制器。同相信号I输入到同相调制器102。如图4可见,同相调制器102包括四个串联同相调制器块118、118′、118″、118″′。同相调制器还针对每个同相调制器块包括一个对应的数字预失真器172、172′、172″、172″′,其中每个172、172′、172″、172″′用于对其对应的同相调制器块118、118′、118″、118″′补偿输入信号中的非线性误差。这需要了解输入信号中的非线性误差。正交调制器块以相应的方式配置,此处不再详述。每个同相调制器块118、118′、118″、118″′用于根据以下公式输出产生的调制同相信号ISMn:
其中,ISMn是第n个同相调制器块118、118′、118″的所产生的调制同相信号,kn是预先确定的第n个调整值,ISSn是到第n个同相调制器块的输入信号,Round是指值舍入到最近的整数值。此外,第n个同相调制器块118、118′、118″,除了最后一个同相调制器块118″′,用于根据以下公式计算到以下同相调制器块118、118′、118″的输入信号ISSn+1:
ISSn+1=(ISSn-ISMn)·kn。
如上文所提及,正交调制器以相应的方式配置。
例如,假设输入信号I是0.3并且所有kn都等于8。这意味着来自第一同相调制器块118的第一调制同相信号ISM1等于:
即,ISM1=0.25。此外,到第二调制器块的第二输入信号ISS2是(0.3-0.25)·8=0.4。
图5更详细地示出了第一同相谐波滤波器块120。每个同相谐波滤波器块120、120′、120″包括一个用于接收解调同相信号的同相滤波器输入138、138′、138″(图3)。图5仅示出了第一同相谐波滤波器块120。其它同相谐波滤波器块具有相同的布局。图5所示的第一同相谐波滤波器块120包括两相数据移相器126、126′、126″,用于处理解调同相信号。每个两相数据移相器126、126′、126″包括第一相位数据移相器128、128′、128″和第二相位数据移相器130、130′、130″。相应地,每个正交谐波滤波器块124、124′、124″包括用于接收解调正交信号的正交滤波器输入164、164′、164″。图5仅示出了第一正交谐波滤波器块124。第一正交谐波滤波器块124包括用于处理解调同相信号的两相数据移相器。每个两相数据移相器166、166′、166″包括第一相位数据移相器168、168′、168″和第二相位数据移相器170、170′、170″。一个单独的复用器单元MUX设置在同相滤波器输入138与除第一个两相数据移相器126、126′、126″之外的每个两相数据移相器126′、126″之间。每个复用器单元MUX还设置在两相数据移相器与前一两相数据移相器126′、126″以及与前一两相数据移相器126、126′之间。一个单独的复用器单元MUX′设置在正交滤波器输入164与除第一个两相数据移相器166之外的每个两相数据移相器166′、166″之间。每个复用器单元MUX′还设置在两相数据移相器166′、166″与前一两相数据移相器166、166′之间。
同相谐波滤波器块120、120′、120″和正交谐波滤波器块124、124′、124″配置为在至少第一模式下工作。在第一模式下,第一同相谐波滤波器块120的两相数据移相器126、126′、126″串联配置,第一两相数据移相器126用于从同相滤波器输入138接收解调同相信号。复用器单元MUX用于连接数据移相器126、126′、126″以提供在该第一模式下串联的数据移相器。因此,同相滤波器输入138在该第一模式下仅连接到第一两相数据移相器126。其它同相谐波滤波器块120′、120″(图3)以相同的方式配置。在第一模式下,第一正交谐波滤波器块124、124′、124″的两相数据移相器166、166′、166″串联配置,第一两相数据移相器166用于从正交滤波器输入164接收解调正交信号。其它正交谐波滤波器块124′、124″(图3)以相同的方式配置。
在第一模式下,同相谐波滤波器块120、120′、120″和正交谐波滤波器块124、124′、124″用于基于第一参考时钟信号CLK3PH1将解调同相信号从第一相位数据移相器126、126′;168、168′转移到随后的第一相位数据移相器126′、126″;168′、168″,以及用于基于第二参考时钟信号CLK3PH2将数据从第二相位数据移相器130、130′;170、170′转移到随后的第二相位数据移相器130′、130″;170′、170″,其中第一参考时钟信号CLK3PH1和第二参考时钟信号CLK3PH2两者具有相同的频率。
在结合图5所述的实施例中,同相谐波滤波器块120、120′、120″和正交谐波滤波器块124、124′、124″还配置为在第二模式下工作。该第二模式是可选的。在第二模式下,在每个同相谐波滤波器块120、120′、120″中,两相数据移相器126、126′、126″并行配置并用于从同相滤波器输入138接收解调同相信号,在正交谐波滤波器块124、124′、124″中,两相数据移相器166、166′、166″并行连接到正交滤波器输入164。这通过用于将同相滤波器输入138与两相数据移相器126、126′、126″中的每一个相连的复用器单元MUX来实现。
图6示意性地示出了无线通信***400中的发射器设备300。发射器设备300包括根据图2或图3的发射器100。无线通信***400还包括基站500,基站500还可包括根据上述任一实施例的正交数字功率放大器***100。虚线箭头A1表示从发射器设备300到基站500的传输,通常称为上行链路传输。实线箭头A2表示从基站500到发射器设备300的传输,通常称为下行链路传输。
当前发射器设备300可以是以下项中的任一项:长期演进(Long Term Evolution,LTE)中的用户设备(User Equipment,UE)、移动台(mobile station,MS)、能够在无线通信***中进行无线通信的无线终端或移动终端,无线通信***有时也称为蜂窝无线***。UE还可称为具有无线能力的移动电话、蜂窝电话、平板电脑或膝上型电脑。当前上下文中的UE可以是便携式、小型可存储式、手持式、计算机包含式或车载式移动设备等,能够通过无线接入网与另一实体,例如另一接收器或服务器,传送语音或数据。UE可以是站点(Station,STA),其为包含符合IEEE 802.11的媒体接入控制(Media Access Control,MAC)和到无线介质(Wireless Medium,WM)的物理层(Physical Layer,PHY)接口的任意设备。
当前发射器设备300还可以是基站(无线)网络节点或接入节点或接入点或基站,例如无线基站(Radio Base Station,RBS),其在一些网络中可称为发射器、“eNB”、“eNodeB”、“NodeB”或“B node”,这取决于所用的技术和/或术语。无线网络节点基于传输功率,由此还基于小区大小,可具有不同级别,诸如宏eNodeB、家庭eNodeB或微微基站。无线网络节点可以是站点(Station,STA),其是包含符合IEEE 802.11的媒体接入控制(MediaAccess Control,MAC)和到无线介质(Wireless Medium,WM)的物理层(Physical Layer,PHY)接口的任意设备。
Claims (18)
1.一种用于发射器(200)的信号处理构架(100),其特征在于,所述信号处理构架(100)包括:
同相调制器(102),用于接收同相信号(I)并且用于调制所述同相信号(I);
正交调制器(104),用于接收正交信号(Q)并且用于调制所述正交信号(Q);
同相解调器(140),用于解调所述调制同相信号(I)并输出解调同相信号(I);
正交解调器(142),用于解调所述调制正交信号(Q)并输出解调正交信号(Q);
同相谐波滤波器(106),用于对所述解调同相信号(I)中的谐波进行滤波并输出同相数字信号(I);
正交谐波滤波器(108),用于对所述解调正交信号(Q)中的谐波进行滤波并输出正交数字信号(Q)。
2.根据权利要求1所述的信号处理构架(100),其特征在于,所述同相调制器(102)和所述正交调制器(104)用于执行脉冲编码调制或脉宽调制。
3.根据权利要求1或2所述的信号处理构架(100),其特征在于,所述同相调制器(102)包括串联同相调制器块(118、118′、118″),所述正交调制器(104)包括串联正交调制器块(122、122′、122″);所述同相调制器块(118、118′、118″)中的每一个用于向所述同相解调器(140)提供一个产生的调制同相信号,所述正交调制器块(122、122′、122″)中的每一个用于向所述正交解调器(142)提供一个产生的调制正交信号。
4.根据权利要求3所述的信号处理构架(100),其特征在于,所述同相解调器(140)包括同相解调器块(146、146′、146″),其中每个同相解调器块(146、146′、146″)连接到对应的同相调制器块(118、118′、118″),所述正交解调器(142)包括正交解调器块(148、148′、148″),其中每个正交解调器块(148、148′、148″)连接到对应的正交调制器块(122、122′、122″)。
5.根据权利要求3或4所述的信号处理构架(100),其特征在于,所述同相调制器块(118、118′、118″)中的至少一个配置为脉冲编码调制器或脉宽调制器,和/或所述正交调制器块(122、122′、122″)中的至少一个配置为脉冲编码调制器或脉宽调制器。
6.根据权利要求5所述的信号处理构架(100),其特征在于,所述串联同相调制器块(118、118′、118″)中的最后一个和所述串联正交调制器块(122、122′、122″)中的最后一个配置为sigma-delta调制器。
7.根据权利要求3至6中的任一项所述的信号处理构架(100),其特征在于:
各个同相调制器块,除了所述串联同相调制器块中的所述最后一个,用于将其输入信号与其产生的调制同相信号之间的误差信号提供给随后的同相调制器块;和/或
各个正交调制器块,除了所述串联正交调制器块中的所述最后一个,用于将其输入信号与其产生的调制正交信号之间的误差信号提供给随后的正交调制器块。
8.根据权利要求7所述的信号处理构架(100),其特征在于:
各个同相调制器块,除了所述串联同相调制器块中的所述最后一个,用于在将其误差信号提供给所述随后的同相调制器块之前调整所述误差信号;和/或
各个正交调制器块,除了所述串联正交调制器块中的所述最后一个,用于在将其误差信号提供给所述随后的正交调制器块之前调整所述误差信号。
9.根据权利要求3至8中的任一项所述的信号处理构架(100),其特征在于,各个同相调制器块(118、118′、118″)用于输出所述产生的调制同相信号ISMn,其可根据以下公式计算:
其中,ISMn是第n个同相调制器块(118、118′、118″)的所述产生的调制同相信号,kn是预先确定的第n个调整值,ISSn是到所述第n个同相调制器块的所述输入信号,Round是指值舍入到最近的整数值;和/或
各个正交调制器块(122、122′、122″)用于输出所述产生的调制正交信号QSMn,其可根据以下公式计算:
其中,QSMn是第n个正交调制器块(122、122′、122″)的所述产生的调制正交信号,kn是预先确定的第n个调整值,QSSn是到所述第n个正交调制器块的所述输入信号,Round是指值舍入到最近的整数值。
10.根据权利要求3至9中的任一项所述的信号处理构架(100),其特征在于,还针对每个同相调制器块包括一个对应的数字预失真器(172),其中各个数字预失真器(172)用于对其对应的同相调制器块(118、118′、118″)补偿所述输入信号中的非线性误差;和/或
针对每个正交调制器块(122、122′、122″)包括一个数字预失真器(172),其中各个数字预失真器(172)用于对其对应的正交调制器块(122、122′、122″)补偿所述输入信号中的非线性误差。
11.根据任一前述权利要求所述的信号处理构架(100),其特征在于,所述同相谐波滤波器(106)包括同相谐波滤波器块(120、120′、120″),所述正交谐波滤波器(108)包括正交谐波滤波器块(124、124′、124″),其中,每个同相谐波滤波器块(120、120′、120″)经由对应的同相解调器块(146、146′、146″)连接到对应的同相调制器块(118、118′、118″),每个正交谐波滤波器块(124、124′、124″)经由对应的正交解调器块(148、148′、148″)连接到对应的正交调制器块(122、122′、122″)。
12.根据权利要求11所述的信号处理构架(100),其特征在于:
每个同相谐波滤波器块(120、120′、120″)包括:同相滤波器输入(138、138′、138″),用于接收所述解调同相信号;以及两相数据移相器(126、126′、126″),用于处理所述解调同相信号,其中每个两相数据移相器(126、126′、126″)包括第一相位数据移相器(128、128′、128″)和第二相位数据移相器(130、130′、130″);和/或
每个正交谐波滤波器块(124、124′、124″)包括:正交滤波器输入(164、164′、164″),用于接收所述解调正交信号;以及两相数据移相器(166、166′、166″),用于处理所述解调正交信号,其中每个两相数据移相器(166、166′、166″)包括第一相位数据移相器(168、168′、168″)和第二相位数据移相器(170、170′、170″)。
13.根据权利要求12所述的信号处理构架(100),其特征在于,所述同相谐波滤波器块(120、120′、120″)和所述正交谐波滤波器块(124、124′、124″)配置为至少在第一模式下工作;
其中,在所述第一模式下,
在每个同相谐波滤波器块(120、120′、120″)中,所述两相数据移相器(126、126′、126″)串联配置,所述第一两相数据移相器(126)用于从所述同相滤波器输入(138、138′、138″)接收所述解调同相信号;以及
在每个正交谐波滤波器块(124、124′、124″)中,所述两相数据移相器(166、166′、166″)串联配置,所述第一两相数据移相器(166)用于从所述正交滤波器输入(164、164、164″)接收所述解调正交信号。
14.根据权利要求13所述的信号处理构架(100),其特征在于,在所述第一模式下,所述同相谐波滤波器块(120、120′、120″)和所述正交谐波滤波器块(124、124′、124″)用于基于第一参考时钟信号(CLK1)将所述解调同相信号从第一相位数据移相器(126、126′;168、168′)转移到随后的第一相位数据移相器(126′、126″;168′、168″),以及用于基于第二参考时钟信号(CLK2)将数据从第二相位数据移相器(130、130′;170、170′)转移到随后的第二相位数据移相器(130′、130″;170′、170″),其中所述第一参考时钟信号(CLK1)和所述第二参考时钟信号(CLK2)都具有相同的频率。
15.根据权利要求13或14所述的信号处理构架(100),其特征在于,所述同相谐波滤波器块(120、120′、120″)和所述正交谐波滤波器块(124、124′、124″)还配置为在第二模式下工作;
其中,在所述第二模式下,
在每个同相谐波滤波器块(120、120′、120″)中,所述两相数据移相器(126、126′、126″)并行配置并用于从所述同相滤波器输入(138)接收所述解调同相信号;以及
在所述正交谐波滤波器块(124、124′、124″)中,所述两相数据移相器(166、166′、166″)并联连接到所述正交滤波器输入(164)。
16.根据任一前述权利要求所述的信号处理构架(100),其特征在于,包括:
上变频和混合模块(116),连接到所述同相谐波滤波器(106)和所述正交谐波滤波器(108),并用于将所述同相数字信号和所述正交数字信号上变频并混合为上变频和混合数字信号;
串行器(136),连接到所述数字上变频和混合模块(116),并用于将所述上变频和混合数字信号串行化为串行数字信号;
每一个所述串行数字信号的一个功率放大器(110),其中每个功率放大器(110)用于对一个串行数字信号进行功率放大并输出所述功率放大的串行数字信号。
17.根据权利要求16所述的信号处理构架(100),其特征在于,所述同相调制器(102)和所述正交调制器(104)配置为以调制频率(fs)工作,所述串行数字信号具有载波频率(fc),其中,当所述调制频率(fs)等于所述载波频率(fc)时,所述同相谐波滤波器(106)和所述正交谐波滤波器(108)配置为在所述第一模式下工作,当所述调制频率(fs)与所述载波频率(fc)不同时,所述同相谐波滤波器(106)和所述正交谐波滤波器(108)配置为在所述第二模式下工作。
18.一种信号处理方法,其特征在于,包括:
接收同相信号(I)并调制所述同相信号(I);
接收正交信号(Q)并调制所述正交信号(Q);
解调所述调制同相信号(I)并输出解调同相信号(I);
解调所述调制正交信号(Q)并输出解调正交信号(Q);
对所述解调同相信号(I)中的谐波进行滤波并输出同相数字信号(I);
对所述解调正交信号(Q)中的谐波进行滤波并输出正交数字信号(Q)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EPEP16157408.2 | 2016-02-25 | ||
EP16157408.2A EP3211800B1 (en) | 2016-02-25 | 2016-02-25 | Signal processing arrangement for a transmitter |
PCT/CN2017/073503 WO2017143926A1 (en) | 2016-02-25 | 2017-02-14 | Signal processing arrangement for a transmitter |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108702351A true CN108702351A (zh) | 2018-10-23 |
CN108702351B CN108702351B (zh) | 2021-03-02 |
Family
ID=55442690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780013542.4A Active CN108702351B (zh) | 2016-02-25 | 2017-02-14 | 用于发射器的信号处理构架 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10516424B2 (zh) |
EP (1) | EP3211800B1 (zh) |
KR (1) | KR20170130510A (zh) |
CN (1) | CN108702351B (zh) |
WO (1) | WO2017143926A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019233562A1 (en) * | 2018-06-05 | 2019-12-12 | Huawei Technologies Co., Ltd. | A signal processing arrangement for a transmitter, and a method for such an arrangement |
US11211908B2 (en) * | 2019-06-14 | 2021-12-28 | Grant Taylor | Power amplifier and demodulator |
RU2726281C1 (ru) * | 2019-08-26 | 2020-07-10 | Российская Федерация, от имени которой выступает Министерство обороны Российской Федерации | Активная фазированная антенная решетка |
CN112290917B (zh) * | 2020-10-20 | 2022-10-28 | 中国科学技术大学 | 微波脉冲幅相的自适应控制方法、装置、设备及介质 |
US11889311B2 (en) * | 2020-12-18 | 2024-01-30 | Raytheon Bbn Technologies Corp. | RF repeater and method for semantic-less retransmissions |
KR102540949B1 (ko) | 2021-09-17 | 2023-06-07 | 주식회사 퀄리타스반도체 | 펄스 진폭 변조 신호의 선형성을 향상시키는 pam 신호 처리 회로 및 이를 포함하는 통신 장치 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2438752A (en) * | 2006-06-04 | 2007-12-05 | Samsung Electro Mech | A linear polar transmiitter |
CN101132382A (zh) * | 2006-08-22 | 2008-02-27 | 捷顶微电子(上海)有限公司 | 调频发射器 |
US7881402B2 (en) * | 2006-09-07 | 2011-02-01 | Via Technologies, Inc. | Compensation for gain imbalance, phase imbalance and DC offsets in a transmitter |
US8179957B2 (en) * | 2007-12-11 | 2012-05-15 | Telefonaktiebolaget L M Ericsson (Publ) | Quadrature pulse-width modulation methods and apparatus |
US8223885B2 (en) * | 2009-02-19 | 2012-07-17 | Research In Motion Limited | Mobile wireless communications device with separate In-phase (I) and Quadrature (Q) phase power amplification and power amplifier pre-distortion and IQ balance compensation |
CN103139122A (zh) * | 2011-12-01 | 2013-06-05 | 索尼公司 | 发送和接收装置以及发送和接收*** |
CN104054312A (zh) * | 2011-12-04 | 2014-09-17 | 亚琛工业大学 | 基于多相调制生成输出信号的发射机前端装置 |
CN104344821A (zh) * | 2013-07-26 | 2015-02-11 | 大西洋惯性***有限公司 | 信号处理 |
CN104717165A (zh) * | 2015-03-31 | 2015-06-17 | 苏州东奇信息科技股份有限公司 | 双正交的双极性二元偏移脉冲键控调制和解调方法 |
CN105099210A (zh) * | 2015-09-17 | 2015-11-25 | 绵阳市维博电子有限责任公司 | 一种电量隔离传感器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5838210A (en) * | 1997-12-01 | 1998-11-17 | Motorola, Inc. | Method and apparatus for generating a modulated signal |
DE69919500T2 (de) | 1999-02-11 | 2005-09-08 | Stmicroelectronics S.R.L., Agrate Brianza | PWM Leistungsverstärker mit digitalem Eingang |
US7167686B2 (en) * | 2002-01-25 | 2007-01-23 | Qualcomm Incorporated | Wireless communications transceiver: transmitter using a harmonic rejection mixer and an RF output offset phase-locked loop in a two-step up-conversion architecture and receiver using direct conversion architecture |
GB2456889A (en) | 2007-12-11 | 2009-08-05 | Ericsson Telefon Ab L M | A PWM modulator for a Cartesian transmitter |
US7903015B1 (en) | 2009-08-24 | 2011-03-08 | Texas Instruments Incorporated | Cascaded DAC architecture with pulse width modulation |
EP2509228B1 (en) * | 2010-04-15 | 2013-06-05 | Research In Motion Limited | Communications device with separate I and Q phase power amplification having selective phase and magnitude adjustment and related methods |
US8831085B2 (en) | 2011-12-15 | 2014-09-09 | Texas Instruments Incorporated | Digital time-interleaved RF-PWM transmitter |
US9014300B2 (en) * | 2013-09-12 | 2015-04-21 | Qualcomm Incorporated | Switched-mode high-linearity transmitter using pulse width modulation |
US9621387B1 (en) * | 2015-10-09 | 2017-04-11 | National Instruments Corporation | I/Q modulator and demodulator with wide instantaneous bandwidth and high local-oscillator-port-to-radio-frequency-port isolation |
-
2016
- 2016-02-25 EP EP16157408.2A patent/EP3211800B1/en active Active
-
2017
- 2017-02-14 WO PCT/CN2017/073503 patent/WO2017143926A1/en active Application Filing
- 2017-02-14 KR KR1020177030309A patent/KR20170130510A/ko not_active Application Discontinuation
- 2017-02-14 CN CN201780013542.4A patent/CN108702351B/zh active Active
-
2018
- 2018-03-01 US US15/909,520 patent/US10516424B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2438752A (en) * | 2006-06-04 | 2007-12-05 | Samsung Electro Mech | A linear polar transmiitter |
CN101132382A (zh) * | 2006-08-22 | 2008-02-27 | 捷顶微电子(上海)有限公司 | 调频发射器 |
US7881402B2 (en) * | 2006-09-07 | 2011-02-01 | Via Technologies, Inc. | Compensation for gain imbalance, phase imbalance and DC offsets in a transmitter |
US8179957B2 (en) * | 2007-12-11 | 2012-05-15 | Telefonaktiebolaget L M Ericsson (Publ) | Quadrature pulse-width modulation methods and apparatus |
US8223885B2 (en) * | 2009-02-19 | 2012-07-17 | Research In Motion Limited | Mobile wireless communications device with separate In-phase (I) and Quadrature (Q) phase power amplification and power amplifier pre-distortion and IQ balance compensation |
CN103139122A (zh) * | 2011-12-01 | 2013-06-05 | 索尼公司 | 发送和接收装置以及发送和接收*** |
CN104054312A (zh) * | 2011-12-04 | 2014-09-17 | 亚琛工业大学 | 基于多相调制生成输出信号的发射机前端装置 |
CN104344821A (zh) * | 2013-07-26 | 2015-02-11 | 大西洋惯性***有限公司 | 信号处理 |
CN104717165A (zh) * | 2015-03-31 | 2015-06-17 | 苏州东奇信息科技股份有限公司 | 双正交的双极性二元偏移脉冲键控调制和解调方法 |
CN105099210A (zh) * | 2015-09-17 | 2015-11-25 | 绵阳市维博电子有限责任公司 | 一种电量隔离传感器 |
Also Published As
Publication number | Publication date |
---|---|
KR20170130510A (ko) | 2017-11-28 |
US10516424B2 (en) | 2019-12-24 |
EP3211800B1 (en) | 2019-10-16 |
CN108702351B (zh) | 2021-03-02 |
WO2017143926A1 (en) | 2017-08-31 |
EP3211800A1 (en) | 2017-08-30 |
US20180191387A1 (en) | 2018-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108702351A (zh) | 用于发射器的信号处理构架 | |
Frappé et al. | An All-Digital RF Signal Generator Using High-Speed $\Delta\Sigma $ Modulators | |
Keyzer et al. | Digital generation of RF signals for wireless communications with band-pass delta-sigma modulation | |
CN102082752B (zh) | 一种数字预失真处理方法及设备 | |
US8165549B2 (en) | Method for notch filtering a digital signal, and corresponding electronic device | |
EP2097984B1 (en) | Digital linear transmitter architecture | |
US20050118977A1 (en) | Method, apparatus, and systems for digital radio communication systems | |
CN1957575A (zh) | 包括数字带通∑-△调制器的全数字式发射器 | |
CN107592083B (zh) | 毫米波宽带功率放大器的数字预失真***及其方法 | |
EP2515444B1 (en) | RF transmitter and method therefor | |
US10790849B2 (en) | RFDAC (RF (Radio Frequency) DAC (Digital-to-Analog Converter)) with improved efficiency and output power | |
CN102752246A (zh) | 射频发射器、集成电路设备、无线通信单元及方法 | |
JP2005513946A (ja) | 非一様な極の量子化器を備えるシグマ−デルタ変調器を有する送信機およびその方法 | |
KR20190126877A (ko) | 무선 주파수(rf) 송신기 및 노이즈 완화 디바이스 | |
RU2289882C2 (ru) | Устройство и способ повышения выходной мощности несущих частот широкополосной многочастотной базовой станции | |
CN202818280U (zh) | 移动终端及其具有射频数模转换式线性发射机的射频前端 | |
US8964860B2 (en) | Digital modulator | |
Dinis et al. | A real-time architecture for agile and FPGA-based concurrent triple-band all-digital RF transmission | |
CN104054312B (zh) | 基于多相调制生成输出信号的发射机前端装置 | |
JP2003032118A (ja) | オフライン・シグマ−デルタ変換及び記憶装置を有する高速、高分解能d/a変換器を備えたpcカード及びwlanシステム | |
JP2002368680A (ja) | オフラインのシグマ・デルタ変換および記憶による高速、高分解能の、da変換器を有する基地局 | |
CN112119618B (zh) | 用于发射器的信号处理装置和用于这种装置的方法 | |
CN115801025B (zh) | 上变频混频方法以及数字发射机 | |
WO2012166281A1 (en) | Method and apparatus of switched amplification having improved efficiency | |
Kumar et al. | Multi-band all-digital transmission for 5G NG-RAN communication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |