KR20140131288A - 무선 주파수 응용을 위한 혼합 모드 시간 인터리빙 디지털-아날로그 변환기 - Google Patents

무선 주파수 응용을 위한 혼합 모드 시간 인터리빙 디지털-아날로그 변환기 Download PDF

Info

Publication number
KR20140131288A
KR20140131288A KR1020140053663A KR20140053663A KR20140131288A KR 20140131288 A KR20140131288 A KR 20140131288A KR 1020140053663 A KR1020140053663 A KR 1020140053663A KR 20140053663 A KR20140053663 A KR 20140053663A KR 20140131288 A KR20140131288 A KR 20140131288A
Authority
KR
South Korea
Prior art keywords
circuit
signal
dac
digital
digital signal
Prior art date
Application number
KR1020140053663A
Other languages
English (en)
Inventor
스테판 리차드 마리 블로크지시악
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20140131288A publication Critical patent/KR20140131288A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission
    • H04B14/002—Transmission systems not characterised by the medium used for transmission characterised by the use of a carrier modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

혼합 모드 시간 인터리빙된 디지털-아날로그 변환기(DAC)에 관한 시스템, 디바이스 및 방법을 개시한다. 일부 실시예에 있어서, 그러한 DAC는 무선 주파수(RF) 용례에 이용될 수 있다. 일부 실시예에 있어서, RF 용례를 위한 DAC는 디지털 신호를 수신하고 제1 동작을 수행하여 DAC의 증가된 대역폭을 산출하도록 구성된 제1 회로를 포함할 수 있다. 상기 DAC는 디지털 신호에 대하여 제2 동작을 수행하여 디지털 신호를 나타내는 아날로그 신호를 산출하도록 구성된 제2 회로를 더 포함할 수 있다. 상기 제2 회로는 또한 증가된 대역폭 내에서 이미지를 축소 또는 제거하도록 구성될 수 있다.

Description

무선 주파수 응용을 위한 혼합 모드 시간 인터리빙 디지털-아날로그 변환기{MIXED MODE TIME INTERLEAVED DIGITAL-TO-ANALOG CONVERTER FOR RADIO-FREQUENCY APPLICATIONS}
<관련 출원들의 상호 참조>
본원은 2013년 5월 2일자로 "MIXED MODE TIME INTERLEAVED DIGITAL-TO-ANALOG CONVERTER FOR RADIO-FREQUENCY APPLICATIONS"라는 명칭으로 출원된 미국 가출원 제61/818,788호에 대해 우선권을 주장하며, 이에 따라 이 가출원의 개시 내용 전체가 본 명세서에 참고로 반영된다.
<기술분야>
본 발명은 일반적으로 무선 주파수(RF) 응용을 위한 디지털-아날로그 변환기(DAC)에 관한 것이다.
많은 디지털 무선 장치 및 시스템에서, 데이터는 일반적으로 디지털 포맷으로 처리되며, 송신을 위해 아날로그 포맷으로 변환된다. 그러한 변환은 통상적으로 디지털-아날로그 변환기(DAC)에 의해 수행된다.
DAC는 이산적인 단차들을 갖는 디지털 정보를 아날로그 표현의 정보로 변환한다. 그러한 변환 프로세스 동안, 다양한 결과가 나타날 수 있으며, 그러한 결과들 중 적어도 일부는 DAC를 사용하는 장치들 및 시스템들의 성능을 저하시킬 수 있다.
일부 구현들에서, 본 발명은 디지털-아날로그 변환기(DAC)와 관련되며, 이는 디지털 신호를 수신하고 제1 동작을 수행하여 DAC의 증가된 대역폭을 산출하도록 구성되는 제1 회로를 포함한다. DAC는 디지털 신호에 대해 제2 동작을 수행하여 디지털 신호를 나타내는 아날로그 신호를 산출하도록 구성되는 제2 회로를 더 포함한다. 제2 회로는 증가된 대역폭 내에서 이미지를 줄이거나 제거하도록 더 구성된다.
일부 실시예들에서, 제1 회로는 디지털 신호를 팩터 n만큼 업샘플링하도록 구성된 업샘플링 회로를 포함할 수 있으며, 그 수량 n은 2와 같은 실수이다. 제1 회로는 업샘플링된 디지털 신호를 수신하고, 필터링된 업샘플링 디지털 신호를 생성하도록 구성되는 유한 임펄스 응답(FIR) 필터를 더 포함할 수 있다.
일부 실시예들에서, 제1 회로는 제2 회로와 통신하는 혼합 회로를 더 포함할 수 있다. 혼합 회로는 혼합 모드 동작을 수행하도록 구성될 수 있다. 일부 실시예들에서, 제2 회로는 혼합 회로와 통신하는 시간 인터리빙된 DAC(TIDAC)를 포함할 수 있다. TIDAC는 복수의 샘플링 및 홀딩(S/H) 회로를 포함할 수 있다. 각각의 S/H 회로는 업샘플링 디지털 신호를 수신하고, 변환된 아날로그 신호를 생성하도록 구성될 수 있다. TIDAC 회로는 복수의 S/H 회로와 통신하는 클록을 포함할 수 있다. 클록은 인터리빙된 클록 신호들을 복수의 S/H 회로에 제공하도록 구성될 수 있다. TIDAC 회로는 인터리빙된 클록 신호들 중 적어도 하나에 대한 지연을 제공하도록 구성되는 지연 회로를 더 포함할 수 있다.
일부 실시예들에서, 혼합 모드 동작은 아날로그 도메인에서 수행될 수 있다. 혼합 회로는 복수의 S/H 회로 각각과 통신하는 승산 회로를 포함할 수 있다. 각각의 승산 회로는 그의 각각의 S/H 회로로부터의 변환된 아날로그 신호와 혼합 클록 신호를 수신하도록 구성될 수 있다. 각각의 승산 회로는 변환된 아날로그 신호와 혼합 클록 신호에 기초하여 곱 신호를 생성하도록 더 구성될 수 있다. 제1 회로는 복수의 승산 회로 각각과 통신하는 합산 회로를 더 포함할 수 있다. 합산 회로는 그들 각각의 승산 회로들로부터 곱 신호들을 수신하고, DAC에 대한 아날로그 출력 신호를 생성하도록 구성될 수 있다.
일부 실시예들에서, 혼합 모드 동작은 디지털 도메인에서 수행될 수 있다. 혼합 회로는 복수의 S/H 회로 각각의 입력과 통신하는 승산 회로를 포함할 수 있다. 승산 회로는 업샘플링된 디지털 신호와 혼합 클록 신호를 수신하도록 구성될 수 있다. 승산 회로는 업샘플링된 디지털 신호와 혼합 클록 신호에 기초하여 복수의 S/H 회로에 대한 곱 신호를 생성하도록 더 구성될 수 있다. 제1 회로는 복수의 S/H 회로 각각의 출력과 통신하는 스위칭 회로를 더 포함할 수 있다. 스위칭 회로는 복수의 S/H 회로 각각으로부터의 변환된 아날로그 신호와 클록 신호를 수신하도록 구성될 수 있다. 스위칭 회로는 DAC 회로에 대한 아날로그 출력 신호를 생성하도록 더 구성될 수 있다. 스위칭 회로에 제공되는 클록 신호는 복수의 S/H 회로에 인터리빙된 클록 신호들을 제공하는 TIDAC의 클록으로부터 제공될 수 있다.
일부 실시예들에서, 아날로그 신호는 무선 주파수(RF) 신호를 포함할 수 있다. 이미지는 의사 방출 피크(spurious emission peak)를 포함할 수 있다.
일부 실시예들에서, 증가된 대역폭은 sinc 응답 함수보다 넓은 유효 주파수 범위를 가질 수 있다. 증가된 대역폭은 혼합 모드 동작만으로 얻어지는 응답보다 넓은 유효 주파수 범위를 가질 수 있다.
다수의 구현에 따르면, 본 발명은 디지털 신호를 무선 주파수(RF) 신호로 변환하기 위한 방법과 관련된다. 이 방법은 디지털 신호를 수신하는 단계 및 제1 동작을 수행하여 RF 신호의 대역폭을 산출하는 단계를 포함할 수 있다. 이 방법은 디지털 신호에 대해 제2 동작을 수행하여 RF 신호를 산출하는 단계를 더 포함할 수 있다. 제2 동작은 또한 증가된 대역폭 내에서 이미지를 축소 또는 제거한다.
일부 실시예들에서, 제1 동작은 디지털 데이터의 업샘플링을 포함할 수 있다. 제1 동작은 업샘플링된 디지털 데이터의 필터링을 더 포함할 수 있다.
일부 실시예들에서, 동작은 혼합 동작을 더 포함할 수 있다. 혼합 동작은 디지털 도메인에서 또는 아날로그 도메인에서 수행될 수 있다. 제2 동작은 업샘플링 디지털 데이터에 대하여 복수의 시간-인터리빙된 디지털-아날로그 변환(TIDAC) 동작을 수행하는 것을 포함할 수 있다. 제2 동작은 TIDAC 동작들의 출력들을 결합하거나 그들 중 하나를 선택하는 것을 더 포함할 수 있다.
다양한 가르침에서, 본 발명은 디지털 신호를 생성하도록 구성되는 프로세서, 및 디지털 신호를 무선 주파수(RF) 신호로 변환하도록 구성되는 디지털-아날로그 변환기(DAC)를 포함하는 기저대역 서브-시스템과 관련된다. DAC는 디지털 신호를 수신하고 제1 동작을 수행하여 DAC의 증가된 대역폭을 산출하도록 구성되는 제1 회로를 포함한다. DAC는 디지털 신호에 대하여 제2 동작을 수행하여 디지털 신호를 나타내는 RF 신호를 산출하도록 구성되는 제2 회로를 더 포함한다. 제2 회로는 증가된 대역폭 내에서 이미지를 축소 또는 제거하도록 더 구성된다.
일부 구현들에 따르면, 본 발명은 디지털 신호를 처리하도록 구성되는 기저대역 서브-시스템을 포함하는 무선 시스템과 관련된다. 기저대역 서브-시스템은 디지털 신호를 수신하고 제1 동작을 수행하여 DAC의 증가된 대역폭을 산출하도록 구성되는 제1 회로를 포함하는 디지털-아날로그 변환기(DAC)를 구비한다. DAC는 디지털 신호에 대하여 제2 동작을 수행하여 디지털 신호를 나타내는 무선 주파수(RF) 신호를 산출하도록 구성되는 제2 회로를 더 포함한다. 제2 회로는 증가된 대역폭 내에서 이미지를 축소 또는 제거하도록 더 구성된다. 무선 시스템은 기저대역 서브-시스템과 통신하는 RF 서브-시스템을 더 포함한다. RF 서브-시스템은 RF 신호를 수신하고, 증폭된 RF 신호를 생성하도록 구성된다. 무선 시스템은 RF 서브-시스템과 통신하는 안테나를 더 포함한다. 안테나는 증폭된 RF 신호의 송신을 용이하게 하도록 구성된다.
일부 실시예들에서, 무선 시스템은 인프라스트럭쳐 기지국으로 구현될 수 있다. 무선 시스템은 셀룰러 전화와 같은 휴대용 무선 디바이스로 구현될 수 있다.
여기서는 본 발명을 요약하는 목적을 위해 본 발명의 소정 양태들, 장점들 및 새로운 특징들이 설명되었다. 모든 그러한 장점들이 본 발명의 임의의 특정 실시예에 따라 반드시 달성되지는 않을 수 있다는 것을 이해해야 한다. 따라서, 본 발명은 본 명세서에서 교시되거나 시사될 수 있는 바와 같은 다른 장점들을 반드시 달성할 필요는 없고 본 명세서에서 교시되는 바와 같은 하나의 장점 또는 장점들의 그룹을 달성하거나 최적화하는 방식으로 구현되거나 실시될 수 있다.
도 1은 본 명세서에서 설명되는 바와 같은 하나 이상의 특징을 갖는 디지털-아날로그 변환기(DAC)를 도시한다.
도 2는 일부 실시예들에서 도 1의 DAC가 무선 시스템들에서 구현될 수 있다는 것을 도시한다.
도 3a는 전통적인 DAC 구성을 도시한다.
도 3b는 업샘플링 구성의 일례를 도시한다.
도 3c는 시간 인터리빙된 DAC(TIDAC) 구성의 일례를 도시한다.
도 4a는 샘플링 주파수(Fs) 및 톤 주파수(Ftone)를 갖는 전통적인 DAC의 예시적인 응답을 도시한다.
도 4b는 비교적 큰 의사 방출 피크가 발생할 수 있는 예시적인 DAC 동작 상황을 도시한다.
도 5a는 리턴-투-제로(return-to-zero; RZ) 및 혼합(MIX) 샘플링 모드들과 통상 샘플링 모드를 비교한 예들을 도시한다.
도 5b는 도 5a의 샘플링 모드들에 대한 전력 스펙트럼 밀도 추정치들의 예들을 도시한다.
도 6a는 (7/8)Fs(Fs는 2.4GHz)의 톤 주파수(Ftone)가 약 0.3GHz에서 비교적 큰 진폭의 의사 방출(이미지)을 산출하는 예시적인 통상 모드 동작 조건을 도시한다.
도 6b는 톤 주파수(Ftone)에 대한 상승된 진폭을 산출하는 도 6a와 동일한 Ftone 및 Fs를 갖지만, 의사 방출(이미지) 진폭이 동작 대역폭에 영향을 줄 만큼 충분히 높게 유지될 수 있는 예시적인 혼합 모드 동작 조건을 도시한다.
도 7a는 도 6a와 동일한 Ftone 및 Fs에서 동작하는 TIDAC 시스템의 입력 스펙트럼을 도시한다.
도 7b는 0.3GHz로부터 이미지가 실질적으로 제거되는 도 7a의 TIDAC 시스템의 출력 스펙트럼을 도시한다.
도 8은 향상된 톤 전력 및 축소되거나 실질적으로 제거된 이미지를 갖는 출력 스펙트럼을 제공하도록 구현될 수 있는 예시적인 DAC 구성을 도시한다.
도 9a는 2.4GHz의 Fs 및 0.3GHz의 Ftone에서 동작하는 도 8의 DAC로부터 생성되는 출력 스펙트럼의 일례를 도시하며, 여기서 제1 이미지는 실질적으로 존재하지 않거나 축소된다.
도 9b는 2.4GHz의 Fs 및 2.1GHz의 Ftone에서 동작하는 도 8의 DAC로부터 생성되는 출력 스펙트럼의 다른 예를 도시하며, 여기서도 제1 이미지는 실질적으로 존재하지 않거나 축소된다.
도 10은 도 8 및 9와 유사한 바람직한 특징들을 제공하도록 구현될 수 있는 다른 예시적인 DAC 구성을 도시한다.
도 11은 본 명세서에서 설명되는 바와 같은 DAC 동작을 수행하도록 구현될 수 있는 프로세스를 도시한다.
도 12는 도 8의 DAC 시스템과 관련된 도 11의 프로세스의 더 구체적인 예일 수 있는 프로세스를 도시한다.
도 13은 도 10의 DAC 시스템과 관련된 도 11의 프로세스의 더 구체적인 예일 수 있는 프로세스를 도시한다.
도 14는 무선 디바이스 내에 구현되는 본 명세서에서 설명되는 바와 같은 하나 이상의 DAC를 갖는 무선 주파수(RF) 시스템의 일례를 도시한다.
도 15는 기지국과 같은 무선 시스템 내에 구현되는 본 명세서에서 설명되는 바와 같은 하나 이상의 DAC를 갖는 RF 시스템의 일례를 도시한다.
존재하는 경우에 본 명세서에서 제공되는 표제들은 편의를 위한 것일 뿐이며, 청구 발명의 범위 또는 의미에 반드시 영향을 주지는 않는다.
본 명세서에서는 무선 주파수(RF) 응용들을 위한 신호들의 디지털-아날로그 변환과 관련된 다양한 시스템들, 회로들, 장치들 및 방법들이 개시된다. RF 응용들과 관련하여 설명되지만, 본 발명의 하나 이상의 특징은 디지털-아날로그 변환을 수반하는 다른 응용들에서도 이용될 수 있다는 것을 이해할 것이다.
디지털 포맷으로부터 RF 포맷으로 신호를 합성할 때 발생할 수 있는 한 가지 문제는 디지털-아날로그 변환기(DAC)의 대역폭의 제한이다. 일부 상황들에서, 그러한 대역폭 제한은 나이퀴스트 대역폭(Fs/2)으로 인한 DAC의 대역 제한 주파수 응답을 포함할 수 있으며, 여기서 Fs는 샘플링 주파수를 나타낸다. 그러한 대역 제한은 RF 시스템의 동적 범위를 줄이는 결과를 가질 수 있다. 그러한 대역 제한은 또한 Fs/2에 가까운 주파수에서 동작할 때 송신 신호에 가까운 의사 방출을 생성하는 Fs에 대한 주파수 도메인에서의 신호의 복제와 관련된 복잡성을 유발할 수 있다.
도 1은 본 명세서에서 설명되는 바와 같은 하나 이상의 특징을 갖는 DAC(100)를 개략적으로 도시한다. 그러한 특징들은 RF 응용들에서 사용되는 DAC들과 관련된 전술한 문제들 중 일부 또는 전부를 유리하게 해결할 수 있다. 도 1에 도시된 바와 같이, DAC(100)는 디지털 신호를 수신하고, 디지털 신호를 표현하는 RF 신호를 생성하도록 구성될 수 있다. DAC(100)의 예들이 아래에 더 상세히 설명된다.
도 2는 본 발명의 하나 이상의 특징을 갖는 DAC(100)가 구현될 수 있는 무선 시스템을 도시한다. 일부 실시예들에서, DAC(100)는 디지털 신호를 대응하는 아날로그 신호로 변환하기 위해 기저대역 서브-시스템(102) 내에 구현될 수 있다. 그러한 아날로그 신호는 송신기(110)에 제공될 수 있고, 이 송신기는 송신을 위해 (예로서, 전력 증폭기(PA; 112)에 의해) 증폭될 RF 신호를 생성하도록 구성된다. 일부 실시예들에서, 송신기(110) 및 PA(112)는 RF 서브-시스템(104) 내에 구현될 수 있다.
도 2는 PA(112)로부터의 증폭된 RF 신호가 프론트엔드(front end) 시스템(106)을 통해 안테나(108)에 제공될 수 있다는 것을 더 도시한다. 일부 실시예들에서, 프론트엔드 시스템(106)은 수신(Rx)(도시되지 않음) 및 송신(Tx) 동작들을 용이하게 하도록 구성될 수 있다.
일부 실시예들에서, 도 2의 무선 시스템은 디지털 신호들의 아날로그 신호들로의 변환을 수반하는 기지국, 무선 디바이스 또는 임의의 RF 시스템들 내에 구현될 수 있다. 또한, 기저대역 서브-시스템(102)의 일부인 DAC(100)와 예시적으로 관련하여 설명되지만, 본 발명의 하나 이상의 특징은 다른 타입의 RF 아키텍처들에서도 구현될 수 있다는 것을 이해할 것이다.
도 3a는 "Data_in"(122)으로 도시된 디지털 신호가 샘플링 및 홀딩(S/H) 회로(124)에 제공되는 전통적인 DAC 구성(120)을 도시한다. S/H 회로(124)는 아날로그 출력을 산출하도록 공지된 방식들로 구성되고 동작할 수 있다.
일반적으로 이해되는 바와 같이, 전술한 전통적인 DAC 구성은 통상적으로 sinc 함수에 의해 특성화되거나 근사화될 수 있는 응답을 가지며, 여기서 sinc(x) = sin(x)/x이다. DAC가 톤 주파수(Ftone)를 생성하기 위해 Fs의 주파수로 샘플링할 때, FIM의 주파수에서의 의사 방출이 생성될 수 있다는 것도 일반적으로 이해된다. FIM은 FIM = Fs - Ftone로서 표현될 수 있으며, 그러한 의사 방출들은 일반적으로 바람직하지 않다. 그러한 의사 방출들은 본 명세서에서 이미지들로도 지칭된다.
도 4a는 2.4 GHz의 샘플링 주파수(Fs)에서 동작하고 0.1 GHz의 톤 주파수(Ftone)(피크(160))를 생성하는 전통적인 DAC(예로서, 도 3a의 예)의 예시적인 응답을 도시한다. 도시된 바와 같이, 의사 방출(이미지) 피크(162)는 약 2.3 GHz(2.4 - 0.1)의 주파수(FIM)에서 발생한다. 이러한 특정 예에서, Ftone 및 FIM은 상당히 분리되며, 의사 방출 진폭은 sinc 함수 응답으로 인해 실질적으로 감소된다. 따라서, 비교적 작은 의사 방출 피크(162)는 비교적 쉽게 제거될 수 있다.
그러나, 도 4b에 도시된 바와 같은 다른 예시적인 상황을 고려하며, 여기서 Fs = 2.4 GHz 및 Ftone = 1.5 GHz(피크(166))이다. 도시된 바와 같이, 비교적 큰 의사 방출(이미지) 피크(164)가 약 0.9 GHz(2.4 - 1.5)의 FIM에서 발생한다.
전술한 예들에 기초하여, Ftone이 증가할 때 톤 전력이 감소하여 동적 범위가 감소한다는 점에 유의한다. 또한, Ftone가 Fs/2에 가까워짐에 따라, FIM은 바람직하지 않게도 Ftone에 가까워진다. 주파수 Fs/2는 때때로 나이퀴스트 주파수로서 지칭된다. 그러한 주파수 및 관련 결과들, 예를 들어 앨리어싱은 일반적으로 이해된다.
도 4a 및 4b를 참조하여 설명된 전술한 결과들은 다양한 방식으로 해결될 수 있다. 예를 들어, DAC 시스템의 동적 범위는 DAC 응답의 롤오프(roll-off)를 보상하기 위한 신호 균등화(signal equalization)에 의해 유지 또는 개선될 수 있다. 착신 데이터를 리샘플링 또는 업샘플링하는 것과 같은 기법들도 이용될 수 있다. 업샘플링과 관련하여, 다양한 동작 모드가 이용될 수 있다. 리턴-투-제로 모드 및 혼합 모드는 그러한 동작 모드의 예들이다.
도 3b는 "Data_in"(132)으로 도시된 디지털 신호가 업샘플 컴포넌트(134)에 의해 업샘플링되는 업샘플링 구성(130)을 개략적으로 도시한다. 업샘플링이 팩터 n만큼 발생하는 경우, 업샘플 컴포넌트(134)로부터 나타나는 유효 샘플링 주파수는 nFs일 수 있다. 업샘플링된 데이터는 샘플링 및 홀딩(S/H) 회로(136)에 제공되는 것으로 도시된다. S/H 회로(136)는 아날로그 출력을 산출하도록 공지된 방식들로 구성되고 동작할 수 있다.
도 5a 및 5b는 (도 3b의 업샘플링 구성에서 이용되는) 전술한 리턴-투-제로(RZ) 및 혼합(MIX) 동작 모드들과 전통적인 (통상) DAC 동작을 비교한 예들을 도시한다. 도 5a에서는, 통상, RZ 및 혼합 모드들의 샘플링 사이클들이 도시된다. 도 5b는 동일 모드들에 대한 전력 스펙트럼 밀도 추정치들을 도시한다.
도 5b에서, 혼합 모드는 세개의 예시적인 구성들 중 가장 넓은 대역폭을 산출하는 것으로 도시되며, 혼합 모드 응답의 피크 위치가 화살표로 표시되었다. 이러한 피크에 대응하는 주파수에서, 제로-홀드 샘플링(zero-hold sampling)을 이용하는 통상 응답("O")은, 균등화가 이용되었다 하더라도, sinc 응답의 가파른 기울기에 이미 존재하는 전력을 갖는다. RZ 샘플링에 대해서는, 전력은 약 -8dBFS까지 떨어지는데, 이는 DAC의 잡음 스펙트럼 및 스펙트럼 마스크 성능을 심각하게 열화시켜, 인프라스트럭쳐 기지국들과 연관되는 것들과 같은 저잡음 스펙트럼 밀도(low NSD; low noise spectral density) 응용들에 대해 응답을 사용할 수 없게 한다.
세개의 예들 중 가장 넓은 대역폭 확장을 갖는 혼합 모드는 또한, 의사 방출(이미지)에 의해 그 대역폭이 제한될 수 있다. 이러한 효과는 도 6a 및 6b를 참조로 도시된다. 도 6a는 바람직한 톤 주파수 Ftone이 (7/8)Fs이고, Fs는 2.4GHz인 통상 모드 동작 조건을 도시한다. 따라서, Ftone은 약 2.1GHz이고, 약 0.3GHz의 FIM에서 (sinc 응답에 기초한) 비교적 높은 진폭의 의사 방출(이미지)이 생성되는 것으로 도시된다.
도 6b에서, 동일한 톤 및 샘플링 주파수들(Fs=2.4GHz, Ftone=(7/8)Fs=2.1GHz)을 갖는 혼합 모드의 동작은 톤 주파수 Ftone에 대해 (예컨대, 약 13dB만큼) 부스트된 진폭, 및 약 0.3GHz의 FIM에서 이미지에 대한 축소된 진폭을 산출하는 것으로 도시된다. 그럼에도 불구하고, 의사 방출 진폭(이미지)은 동작 대역폭에 영향을 끼칠 만큼 충분히 중요하게 유지될 수 있다.
일부 응용들에서, 의사 방출들(이미지들)과 같은 스펙트럼 복제는 시간-인터리빙된 DAC(TIDAC) 아키텍처들과 같은 기법들에 의해 축소될 수 있다. 일반적으로, TIDAC 구성은 복수의 DAC 채널들의 병렬 조합을 포함할 수 있으며, 이러한 채널들의 출력들이 합산되어 총 시스템 출력을 생성할 수 있다.
도 3c는 두 개의 DAC 채널을 갖는 TIDAC 구성(140)의 예를 도시한다. 제1 채널은 입력 데이터(Data_in)(142)를 수신하는 제1 샘플링 및 홀딩(S/H) 컴포넌트(148)를 포함하는 것으로 도시된다. 유사하게, 제2 채널은, 역시 입력 데이터(Data_in)(142)를 수신하는 제2 S/H 컴포넌트(150)를 포함하는 것으로 도시된다. 제1 S/H 컴포넌트(148)는 클록(144)으로부터의 클록 신호에 의해 동작하는 것으로 도시되고, 제2 S/H 컴포넌트(150)는 클록(144)으로부터의 클록 신호의 (예컨대, 반-주기(half-cycle)만큼) 지연된 버전에 의해 동작하는 것으로 도시된다. 예에서, 지연은 컴포넌트(146)에 의해 도입되는 것으로 도시된다.
도 3c는, 제1 및 제2 S/H 컴포넌트(148, 150)의 출력들이 합산 회로(152) 내에서 결합되어 아날로그 출력을 산출할 수 있다는 것을 더 도시한다. 이러한 TIDAC 구성은 의사 방출로부터 야기되는 이미지를 효과적으로 제거할 수 있다. 예를 들어, 도 7a는 2.1GHz의 Ftone(피크(170))에서 동작하는 TIDAC 시스템의 입력 스펙트럼을 도시한다(Fs=2.4GHz임). 도 7b는 2.1GHz에서 Ftone 피크(172)을 포함하고, 0.3GHz에서 또는 그 근방에서 제1 이미지가 실질적으로 제거된 출력 스펙트럼을 도시한다. 이미지는 출력 스펙트럼으로부터 효과적으로 제거되지만, 톤 피크(172)의 출력 전력은 sinc 롤-오프로 인하여 입력 전력으로부터 약 12dB만큼 축소된다는 것을 유념한다.
일부 구현들에서, DAC 시스템은 (예컨대, 사용가능한 대역폭을 확장하기 위해) 출력 톤 전력을 부스팅하기 위한 기법들과 연관되는 하나 이상의 특징들, 및 원치 않는 이미지(들)를 축소시키거나 실질적으로 제거하기 위한 기법들과 연관되는 하나 이상의 특징들을 포함하도록 구성될 수 있다. 예를 들어, 도 3b, 5 및 6을 참조하여 설명된 혼합 모드 구성과 연관되는 하나 이상의 특징들이, 도 3c 및 7을 참조하여 설명된 TIDAC 구성과 연관되는 하나 이상의 특징들과 결합될 수 있다. 이러한 예의 맥락에서 설명되었으나, 본 개시의 하나 이상의 특징들은 다른 결합들에서도 구현될 수 있음을 이해할 것이다.
도 8은 개선된 톤 전력 및 축소되거나 실질적으로 제거된 이미지를 갖는 출력 스펙트럼과 같은 바람직한 특징들을 제공하기 위해 구현될 수 있는 DAC 구성(100)의 예를 도시한다. DAC 구성(100)은 업샘플링된 데이터를 산출하기 위해 경로(202)를 통해 디지털 신호(200)의 입력을 수신하는 업샘플 회로(204)(예컨대, 팩터 2만큼 업샘플링)를 포함할 수 있다. 이러한 데이터는, 출력 경로(210) 내에서 업샘플링되고 필터링된 데이터를 산출하기 위해 경로(206)를 통해 필터(208)(예컨대, 유한 임펄스 응답(FIR) 필터)에 제공될 수 있다.
업샘플링되고 필터링된 데이터는 경로들(210 및 212)을 통해 제1 S/H 회로(214)에 제공되는 것으로 도시된다. 유사하게, 업샘플링되고 필터링된 데이터는 경로들(210 및 216)을 통해 제2 S/H 회로(218)에 제공되는 것으로 도시된다. 제1 및 제2 S/H 회로들(214, 218)은 TIDAC 모드에서 동작될 수 있다. 예를 들어, 제1 S/H 회로(214)는 경로들(222 및 224)을 통한 클록(220)으로부터의 클록 신호에 의해 동작하는 것으로 도시되고, 제2 S/H 회로(218)는 경로들(222, 226 및 230)을 통한 클록(220)으로부터의 클록 신호의 (예컨대, 반주기만큼) 지연된 버전에 의해 동작하는 것으로 도시된다. 예에서, 지연은 컴포넌트(228)에 의해 도입되는 것으로 도시된다.
도 8의 예시적 구성(100)에서, 혼합 동작은 아날로그 도메인 내에서 수행될 수 있다. 예를 들어, 제1 및 제2 S/H 회로들(214, 218)의 아날로그 출력들 각각은 클록(250)으로부터의 혼합 모드 클록 신호와 곱해질 수 있다. 더 구체적으로는, 제1 S/H 회로(214)로부터의 아날로그 출력은 경로(240)를 통해 제1 승산 회로(260)에 제공되는 것으로 도시되고, 클록(250)으로부터의 혼합 모드 클록 신호는 경로들(252 및 254)을 통해 제1 승산 회로(260)에 제공되는 것으로 도시된다. 제1 승산 회로(260)는 경로(262)에 곱 신호를 출력하는 것으로 도시된다. 유사하게, 제2 S/H 회로(218)로부터의 아날로그 출력은 경로(242)를 통해 제2 승산 회로(264)에 제공되는 것으로 도시되고, 클록(250)으로부터의 혼합 모드 클록 신호는 경로들(252 및 256)을 통해 제2 승산 회로(264)에 제공되는 것으로 도시된다. 제2 승산 회로(264)는 경로(266)에 곱 신호를 출력하는 것으로 도시된다.
도 8에 더 도시된 바와 같이, 제1 및 제2 승산 회로들(260, 264)의 출력 신호들은 합산 회로(270)에 의해 결합되는 것으로 도시된다. 합산 회로(270)는 DAC(100)의 출력으로서 이용될 수 있는 출력 신호를 경로(272)에 산출하는 것으로 도시된다.
전술한 방식으로 구성되고 동작하는 DAC는 증가된 대역폭, 및 적어도 증가된 대역폭 내에서 이미지의 축소 또는 실질적 제거를 포함하는 바람직한 기능들을 야기할 수 있다. 예를 들어, 도 9a 및 9b는, 2.4GHz의 Fs, 및 0.3GHz(도 9a의 피크(280)) 및 2.1Ghz(도 9b의 피크(282))의 Ftone에서 각각 동작하는 도 8의 DAC(100)로부터 야기되는 출력 스펙트럼을 도시한다. 각각의 스펙트럼에서, 제1 이미지는 실질적으로 존재하지 않거나 또는 축소되었다는 것을 알 수 있다. 더 구체적으로는, 2.1GHz의 FIM(2.4-0.3)에서의 제1 이미지는 도 9a의 스펙트럼에서 실질적으로 존재하지 않으며, 0.3GHz의 FIM(2.4-2.1)에서의 제1 이미지는 도 9b의 스펙트럼에서 실질적으로 존재하지 않는다. 더욱이, 개선된 대역폭은 0.3GHz 톤(피크(280)) 및 2.1GHz(피크(282)) 톤의 출력 전력이 대략 동일(예컨대, 약 -50dB보다 큼)하다는 것에 의해 분명해진다.
도 10은 도 8 및 9를 참조하여 설명된 것과 유사한 바람직한 특징들을 제공하기 위해 구현될 수 있는 DAC 구성(100)의 다른 예를 도시한다. 도 10의 예에서, 혼합 동작은 디지털 도메인에서 일어날 수 있다.
DAC 구성(100)은 업샘플링된 데이터를 산출하기 위해 경로(202)를 통해 디지털 신호의 입력(200)을 수신하는 업샘플 회로(204)(예컨대, 팩터 2만큼 업샘플링)를 포함할 수 있다. 이러한 데이터는 경로(206)를 통해 필터(208)(예컨대, 유한 임펄스 응답(FIR) 필터)에 제공되어, 출력 경로(210) 내에 업샘플링되고 필터링된 데이터를 산출할 수 있다.
도 10의 예시적 구성(100)에서, 혼합 동작은 디지털 도메인 내에서 수행될 수 있다. 예를 들어, 디지털 데이터(경로(210))는 클록(290)으로부터의 혼합 모드 클록 신호와 곱해질 수 있다. 더 구체적으로는, 경로(210) 내의 업샘플링되고 필터링된 데이터 및 경로(292) 내의 클록 신호는 승산 회로(294)에 제공되는 것으로 도시된다. 승산 회로(294)는 경로(296)에 곱 신호를 출력하는 것으로 도시된다.
승산 회로(294)로부터의 혼합된 디지털 데이터는 경로들(296 및 298)을 통해 제1 S/H 회로(214)에 제공되는 것으로 도시된다. 유사하게, 혼합된 디지털 데이터는 경로들(296 및 300)을 통해 제2 S/H 회로(218)에 제공되는 것으로 도시된다. 제1 및 제2 S/H 회로들(214, 218)은 TIDAC 모드에서 동작할 수 있다. 예를 들어, 제1 S/H 회로(214)는 경로들(222, 224 및 302)을 통해 클록(220)으로부터의 클록 신호에 의해 동작되는 것으로 도시되고, 제2 S/H 회로(218)는 경로들(222, 226 및 230)을 통해 클록(220)으로부터의 클록 신호의 (예컨대, 반주기만큼) 지연된 버전에 의해 동작되는 것으로 도시된다. 예에서, 지연은 컴포넌트(228)에 의해 도입되는 것으로 도시된다.
도 10에 도시된 예에서, 제1 및 제2 S/H 회로들(214, 218)의 아날로그 출력들은 각각 경로들(310, 312)을 통해 스위치 회로(314)에 제공되는 것으로 도시된다. 스위치 회로(314)는 또한, 경로들(222, 224 및 304)을 통해 클록(220)으로부터 인터리빙 클록 신호를 수신하도록 도시된다. 스위치 회로(314)는 제1 및 제2 S/H 회로들(214, 218)과 연관되는 두 개의 인터리빙된 채널들 간의 (경로(316) 내의) 출력을 토글하기 위해 동작될 수 있다.
일부 실시예들에서, 스위칭 회로(314)는 초고주파수(very high frequency) 스위치로서 구현될 수 있다. 일부 실시예들에서, 이러한 스위치는 높은 선형성 성능을 산출하기 위해 구현될 수 있다.
도 11은 본원에 설명된 하나 이상의 특징들을 갖는 DAC 동작을 수행하도록 구현될 수 있는 프로세스(330)를 도시한다. 블록(332)에서, 디지털 데이터가 수신될 수 있다. 블록(334)에서, 동작 대역폭을 증가시키고 대역폭 내의 이미지를 축소하거나 제거하기 위해, DAC 동작들의 결합이 수행될 수 있다.
도 8 및 10의 예시적인 DAC 시스템들의 맥락에서, 도 12 및 13은, 도 11의 프로세스(330)의 더 구체적인 예들로서 구현될 수 있는 프로세스들(340 및 360)을 각각 도시한다. 도 12의 예시적인 프로세스(340)의 블록(342)에서, 디지털 데이터가 수신될 수 있다. 블록(344)에서, 디지털 데이터가 업샘플링될 수 있다. 블록(346)에서, 업샘플링된 디지털 데이터가 필터링될 수 있다. 블록(348)에서, 복수의 시간-인터리빙된 샘플링 및 홀딩 동작들이 수행될 수 있다. 블록(350)에서, 시간-인터리빙된 S/H 동작들의 각각의 아날로그 출력에 대해 혼합 동작이 수행될 수 있다. 블록(352)에서, 혼합된 아날로그 출력들이 결합되어 아날로그 출력을 산출할 수 있다.
도 13의 예시적인 프로세스(360)의 블록(362)에서, 디지털 데이터가 수신될 수 있다. 블록(364)에서, 디지털 데이터가 업샘플링될 수 있다. 블록(366)에서, 업샘플링된 디지털 데이터가 필터링될 수 있다. 블록(368)에서, 업샘플링되고 필터링된 디지털 데이터에 혼합 동작이 수행될 수 있다. 블록(370)에서, 혼합된 디지털 데이터에 복수의 시간-인터리빙된 샘플링 및 홀딩 동작들이 수행될 수 있다. 블록(372)에서, 아날로그 출력을 산출하기 위해, 스위칭 동작이 수행되어 S/H 동작들의 출력을 선택할 수 있다.
본원에 설명된 바와 같이, 본원에 설명된 하나 이상의 특징들은 무선 시스템들 및/또는 디바이스들 내에 구현될 수 있다. 예를 들어, 인프라스트럭쳐 기지국은 본원에 설명된 하나 이상의 특징들을 갖는 무선 시스템을 포함할 수 있다.
일부 구현들에서, 본원에 설명된 하나 이상의 특징들을 갖는 DAC 시스템이 무선 디바이스와 같은 RF 디바이스에 포함될 수 있다. 이러한 디바이스 및/또는 회로는 하나 이상의 모듈 형태로 무선 디바이스 내에 직접 구현되거나, 또는 그들의 일부 조합으로 구현될 수 있다. 일부 실시예들에서, 이러한 무선 디바이스는, 예를 들어, 셀룰러 전화, 스마트폰, 전화 기능을 갖는 또는 갖지 않는 핸드헬드 무선 디바이스, 무선 태블릿 등을 포함할 수 있다.
도 14는 본원에 설명된 하나 이상의 유리한 특징들을 갖는 예시적인 무선 디바이스(400)를 도시한다. 본원에 설명된 하나 이상의 특징들을 갖는 DAC(100)의 맥락에서, 이러한 회로 또는 디바이스는, 예를 들어, 기저대역 서브-시스템(410)의 일부일 수 있다.
예시적인 무선 디바이스(400)에서, 트랜시버(414)는 기저대역 서브-시스템(410)과 상호 작용하는 것으로 도시되며, 기저대역 서브-시스템(410)은 다른 것들 중에서, 사용자에 대해 적절한 데이터 및/또는 신호들과 트랜시버(414)에 대해 적절한 RF 신호들 사이의 변환을 제공하도록 구성된다. 송신을 위해, 트랜시버(414)는 증폭되지 않은 RF 신호를 전력 증폭기(416)에 제공하여, 증폭된 RF 신호를 산출할 수 있다. 증폭된 RF 신호는, 예를 들면, (듀플렉서(420)를 경유하여) 스위치(422)를 통해 안테나(424)에 제공될 수 있다. 또한, 트랜시버(414)는 수신된 신호들을 처리하도록 구성될 수 있다. 그와 같이 수신된 신호들은 안테나(424)로부터, 듀플렉서(420)를 통해, 하나 이상의 LNA(도시되지 않음)로 라우팅될 수 있다. 또한, 트랜시버(414)는 전력 관리 컴포넌트(406)에 접속되는 것으로 도시되며, 전력 관리 컴포넌트(406)는 무선 디바이스(400)의 동작을 위한 전력을 관리하도록 구성된다.
기저대역 서브-시스템(410)은 사용자에게 제공 및 사용자로부터 수신된 음성 및/또는 데이터의 다양한 입력 및 출력이 용이하게 하도록 사용자 인터페이스(402)에 접속되는 것으로 도시된다. 또한, 기저대역 서브-시스템(410)은 메모리(404)에 접속될 수 있으며, 메모리(404)는 무선 디바이스의 동작을 용이하게 하고/하거나, 사용자에 대한 정보의 저장을 제공하기 위해, 데이터 및/또는 인스트럭션들을 저장하도록 구성된다.
다수의 다른 무선 디바이스 구성들이, 본 명세서에서 기술된 하나 이상의 특징들을 이용할 수 있다. 예를 들어, 무선 디바이스가 다중대역(multi-band) 디바이스일 필요는 없다. 다른 예에서, 무선 디바이스는 다이버시티 안테나와 같은 추가적인 안테나들, 및 Wi-Fi, 블루투스 및 GPS와 같은 추가적인 접속 특징부들을 포함할 수 있다.
몇몇 구현들에서, 본 명세서에서 기술된 하나 이상의 특징들을 갖는 DAC 시스템이, 인프라스트럭쳐 기지국들과 관련된 것들과 같은 무선 시스템들에 포함될 수 있다. 도 15는 본 명세서에서 기술된 하나 이상의 바람직한 특징들을 갖는 예시적인 무선 시스템(500)을 도식적으로 도시한다. 본 명세서에서 기술된 하나 이상의 특징들을 갖는 DAC(100)의 문맥에서, 그러한 회로 또는 디바이스는, 예를 들면, 디지털 서브-시스템(502)의 일부일 수 있다. 디지털 서브-시스템(502)은 기저대역 서브-시스템과 관련된 하나 이상의 기능들을 제공하도록 구성될 수 있다. 또한, 디지털 서브-시스템(502)은 디지털 서브-시스템(502)의 다양한 기능들을 제어 및/또는 용이하게 하도록 구성된 프로세서(504)를 포함할 수 있다.
예시적인 무선 시스템(500)에서, RF 서브-시스템(510)의 트랜시버(512)는 디지털 서브-시스템(502)과 상호 작용하는 것으로 도시된다. 디지털 서브-시스템(502)은, 다른 것들 중에서, 사용자에 대해 적절한 데이터 및/또는 음성 신호들과 트랜시버(512)에 대해 적절한 RF 신호들 사이의 변환을 제공하도록 구성될 수 있다. 송신을 위해, 트랜시버(512)는 증폭되지 않은 RF 신호를 전력 증폭기(514)에 제공하여, 증폭된 RF 신호를 산출할 수 있다. 증폭된 RF 신호는, 예를 들면, 프론트엔드(FE) 시스템(520)을 통해 안테나(522)에 제공될 수 있다. 또한, 트랜시버(512)는 수신된 신호들을 처리하도록 구성될 수 있다. 수신된 신호는 안테나(520)로부터, 프론트엔드 시스템(520)을 통해, 저잡음 증폭기(LNA)(516)로 라우팅될 수 있다. 다수의 다른 컴포넌트들이 무선 시스템(500)에 포함되어, 그 동작을 용이하게 할 수 있다.
본 명세서에서의 다양한 예들은, 디지털 신호들이 아날로그 RF 신호들로 변환되는 문맥으로 기술된다. 일반적으로 이해할 수 있듯이, RF 서브-시스템은 그러한 아날로그 신호들을, 먼저 송신을 위해 중간 주파수(IF) 신호들로서, 그리고 나서 RF 신호들로서 처리할 수 있다. 따라서, 본 명세서에서 기술된 바와 같이, DAC들에 의해 생성된 RF 신호들은, 전술한 IF 및 RF 신호들과 관련된 것들을 포함하는, 무선 디바이스들 및/또는 시스템들의 임의의 부분과 관련된 주파수들 또는 주파수들의 범위들을 갖는 아날로그 신호들을 포함할 수 있음을 이해할 것이다.
본 개시내용은 다양한 특징들을 기술하며, 그러한 특징들 중 어느 하나가 본 명세서에서 기술된 이점들에 대해 단독으로 책임이 있는 것은 아니다. 본 명세서에서 기술된 다양한 특징들은, 본 기술분야의 당업자에게 명백한 것으로서, 결합, 수정 또는 생략될 수 있음을 이해할 것이다. 본 명세서에서 구체적으로 기술된 것들과는 다른 조합들 또는 부수적인 조합들이 본 기술분야의 당업자에게 명백할 것이며, 그것은 본 개시내용의 일부를 형성하는 것으로 의도된다. 본 명세서에서 다양한 방법들은 다양한 흐름도 단계들 및/또는 국면(phase)들과 함께 기술된다. 많은 경우에 있어서, 특정한 단계들 및/또는 국면들은, 흐름도들에 도시된 다수의 단계들 및/또는 국면들이 단일의 단계 및/또는 국면으로서 수행될 수 있도록, 함께 결합될 수 있음을 이해할 것이다. 또한, 특정한 단계들 및/또는 국면들은 별도로 수행될 추가적인 부수적 컴포넌트들로 분할될 수 있다. 몇몇 경우들에 있어서, 단계들 및/또는 국면들의 순서는 재배열될 수 있으며, 특정한 단계들 및/또는 국면들은 전부 생략될 수 있다. 또한, 본 명세서에서 기술된 방법들은 조정 가능(open-ended)하므로, 본 명세서에서 도시 및 기술된 것들에 대해 추가적인 단계들 및/또는 국면들이 또한 수행될 수 있다.
본 명세서에서 기술된 시스템들 및 방법들의 몇몇 양상들은, 예를 들면, 컴퓨터 소프트웨어, 하드웨어, 펌웨어, 또는 컴퓨터 소프트웨어, 하드웨어 및 펌웨어의 임의의 조합을 이용하여 바람직하게 구현될 수 있다. 컴퓨터 소프트웨어는 컴퓨터 판독가능 매체(예를 들면, 비일시적 컴퓨터 판독가능 매체)에 저장된 컴퓨터 실행가능 코드를 포함할 수 있으며, 컴퓨터 실행가능 코드는 실행될 때, 본 명세서에서 기술된 기능들을 수행한다. 몇몇 실시예들에서, 컴퓨터 실행가능 코드는 하나 이상의 범용 컴퓨터 프로세스들에 의해 실행된다. 당업자라면, 이러한 개시내용의 관점에서, 범용 컴퓨터 상에서 실행되도록 소프트웨어를 이용하여 구현될 수 있는 임의의 특징 또는 기능은, 하드웨어, 소프트웨어 또는 펌웨어의 상이한 조합을 이용하여 구현될 수도 있음을 이해할 것이다. 예를 들어, 그러한 모듈은 집적된 회로들의 조합을 이용하여 전적으로 하드웨어로 구현될 수 있다. 대안적으로 또는 추가적으로, 그러한 특징 또는 기능은 범용 컴퓨터들에 의해서가 아닌, 본 명세서에서 기술된 특정한 기능들을 수행하도록 설계된 전문화된 컴퓨터들을 이용하여 전적으로 또는 부분적으로 구현될 수 있다.
다수의 분배된 컴퓨팅 디바이스들이, 본 명세서에서 기술된 임의의 하나의 컴퓨팅 디바이스를 대체할 수 있다. 그러한 분배된 실시예들에서, 하나의 컴퓨팅 디바이스의 기능들은, 일부 기능들이 분배된 컴퓨팅 디바이스들 각각에서 수행되도록, (예를 들면, 네트워크를 통해) 분배된다.
몇몇 실시예들은, 수학식들, 알고리즘들, 및/또는 흐름도 예시들을 참조하여 기술될 수 있다. 이러한 방법들은 하나 이상의 컴퓨터 상에서 실행가능한 컴퓨터 프로그램 인스트럭션들을 이용하여 구현될 수 있다. 또한, 이러한 방법들은, 별도로, 또는 장치 혹은 시스템의 컴포넌트로서, 컴퓨터 프로그램 제품들로 구현될 수 있다. 이와 관련하여, 각각의 수학식, 알고리즘, 블록, 또는 흐름도의 단계, 및 이들의 조합이, 하드웨어, 펌웨어, 및/또는 컴퓨터 판독가능 프로그램 코드 로직으로 구현된 하나 이상의 컴퓨터 프로그램 인스트럭션들을 포함하는 소프트웨어에 의해 구현될 수 있다. 이해할 수 있듯이, 임의의 그러한 컴퓨터 프로그램 인스트럭션들은, 제한적인 것은 아니지만, 범용 컴퓨터 또는 특수 목적 컴퓨터를 포함하는 하나 이상의 컴퓨터들, 또는 머신을 생성하기 위한 다른 프로그래밍가능 처리 장치 상으로 로딩되어, 컴퓨터(들) 또는 다른 프로그래밍가능 처리 디바이스(들) 상에서 실행되는 컴퓨터 프로그램 인스트럭션들이 수학식들, 알고리즘들 및/또는 흐름도들에서 지정된 기능들을 구현하도록 할 수 있다. 또한, 각각의 수학식, 알고리즘, 및/또는 흐름도 예시들에서의 블록, 및 이들의 조합은, 지정된 기능들 또는 단계들을 수행하는 특수 목적 하드웨어 기반 컴퓨터 시스템들, 또는 특수 목적 하드웨어와 컴퓨터 판독가능 프로그램 코드 로직 수단의 조합들에 의해 구현될 수 있음을 이해할 것이다.
더욱이, 컴퓨터 판독가능 프로그램 코드 로직에 내장된 것과 같은 컴퓨터 프로그램 인스트럭션들은 컴퓨터 판독가능 메모리(예를 들면, 비일시적 컴퓨터 판독가능 매체)에 저장될 수도 있으며, 하나 이상의 컴퓨터들 또는 다른 프로그래밍가능 처리 디바이스들로 하여금 특정한 방식으로 기능하여, 컴퓨터 판독가능 메모리에 저장된 인스트럭션들이 흐름도(들)의 블록(들)에서 지정된 기능(들)을 구현하도록 할 수 있다. 또한, 컴퓨터 프로그램 인스트럭션들은 하나 이상의 컴퓨터들 또는 다른 프로그래밍가능 컴퓨팅 디바이스들 상으로 로딩되어, 일련의 동작 단계들이 하나 이상의 컴퓨터들 또는 다른 프로그래밍가능 컴퓨팅 디바이스들 상에서 수행되어, 컴퓨터 구현된 프로세스를 생성하게 함으로써, 컴퓨터 또는 다른 프로그래밍가능 처리 장치 상에서 실행되는 인스트럭션들이 수학식(들), 알고리즘(들), 및/또는 흐름도(들)의 블록(들)에서 지정된 기능들을 구현하기 위한 단계들을 제공하도록 할 수 있다.
본 명세서에서 기술된 방법들 및 작업들 중 일부 또는 전부는 컴퓨터 시스템에 의해 수행되고, 컴퓨터 시스템에 의해 완전히 자동화될 수 있다. 컴퓨터 시스템은, 몇몇 경우들에 있어서, 기술된 기능들을 수행하기 위해 네트워크를 통해 통신 및 상호 작용하는 다수의 개별적인 컴퓨터들 또는 컴퓨팅 디바이스들(예를 들면, 물리적 서버들, 워크스테이션들, 저장 어레이들 등)을 포함할 수 있다. 전형적으로, 각각의 그러한 컴퓨팅 디바이스는 메모리 또는 다른 비일시적 컴퓨터 판독가능 저장 매체 또는 디바이스에 저장된 프로그램 인스트럭션들 또는 모듈들을 실행하는 프로세서(또는 다수의 프로세서들)를 포함한다. 본 명세서에서 개시된 다양한 기능들은, 비록 개시된 기능들 중 일부 또는 전부가 컴퓨터 시스템의 애플리케이션 특정 회로(예를 들면, ASIC 또는 FPGA)에서 대안적으로 구현될 수 있지만, 그러한 프로그램 인스트럭션들에서 구현될 수 있다. 컴퓨터 시스템이 다수의 컴퓨팅 디바이스들을 포함하는 경우, 이러한 디바이스들은, 필요한 것은 아니지만, 같은 장소에 위치될 수 있다. 개시된 방법들 및 작업들의 결과는, 고체 상태 메모리 칩들 및/또는 자기 디스크들과 같은 물리적 저장 디바이스들을 상이한 상태로 변환함으로써 지속적으로 저장될 수 있다.
상세한 설명 및 특허청구범위 전체를 통해서, 그 문맥이 명백하게 다른 것을 요구하지 않는 한, "포함한다", "포함하는" 등의 단어들은, 배타적이거나 또는 전적인 의미에 반대되는 것으로서, 포괄적인 의미로, 즉, "포함하지만, 그것으로 제한되지는 않는" 의미로 해석된다. 본 명세서에서 일반적으로 이용된 바와 같이, "연결된" 이라는 단어는 직접 접속되거나, 또는 하나 이상의 중간 요소들을 통해 접속될 수 있는 둘 이상의 요소들을 지칭한다. 또한, "여기서", "위에서", "아래에서" 라는 단어들 및 유사한 의미의 단어들은, 본 출원에서 이용될 때, 본 출원 전체를 지칭하며, 본 출원의 임의의 특정 부분들을 지칭하지 않을 것이다. 그 문맥이 허용하는 경우, 상기 상세한 설명에서 단수형 또는 복수형을 이용하는 단어들은 복수형 또는 단수형을 각각 포함할 수도 있다. 둘 이상의 항목들의 리스트를 참조한 단어 "또는"은, 단어에 대한 다음과 같은 해석들, 즉, 리스트에서의 항목들 중 임의의 것, 리스트에서의 항목들 전체, 및 리스트에서의 항목들의 임의의 조합을 커버한다. 본 명세서에서 배타적으로 이용되는 단어 "예시적인"은, "예, 경우, 또는 예시로서 기능함"을 의미한다. 본 명세서에서 "예시적인" 으로서 기술된 임의의 구현은, 다른 구현들에 비해 선호되거나 또는 바람직한 것으로서 해석될 필요는 없다.
개시내용은 본 명세서에서 도시된 구현들로 제한되는 것으로 의도되지 않는다. 당업자라면 본 개시내용에 기술된 구현들에 대한 다양한 수정들이 가능함을 명백히 알 것이며, 본 명세에서 기술된 일반적인 원리들은, 본 개시내용의 사상 또는 영역을 벗어나지 않고서도, 다른 구현들에 적용될 수 있다. 본 명세서에서 제공된 본 발명의 개시내용은 다른 방법들 및 시스템들에 적용될 수 있고, 위에서 기술된 방법들 및 시스템들로 제한되지 않으며, 위에서 기술된 다양한 실시예들의 요소들 및 동작들은 다른 실시예들을 제공하기 위해 결합될 수 있다. 따라서, 본 명세서에서 기술된 신규한 방법들 및 시스템들은 다양한 다른 형태로 구현될 수 있고, 더욱이, 본 명세서에서 기술된 방법들 및 시스템들의 형태의 생략들, 대체들 및 변경들이 본 개시내용의 사상을 벗어나지 않고서도 행해질 수 있다. 수반되는 특허청구범위 및 그 등가물들은 본 개시내용의 영역 및 사상 내에 속하는 것으로서의 그러한 형태들 또는 수정들을 커버하는 것으로 의도된다.

Claims (20)

  1. 디지털-아날로그 변환기(DAC)로서,
    디지털 신호를 수신하고 제1 동작을 수행하여 상기 DAC의 증가된 대역폭을 산출하도록 구성된 제1 회로와,
    상기 디지털 신호에 대하여 제2 동작을 수행하여 상기 디지털 신호를 나타내는 아날로그 신호를 산출하도록 구성되고, 또한 상기 증가된 대역폭 내에서 이미지를 축소 또는 제거하도록 구성된 제2 회로
    를 포함하는 DAC.
  2. 제1항에 있어서,
    상기 제1 회로는 상기 디지털 신호를 팩터 n 만큼 업샘플링하도록 구성된 업샘플링 회로를 포함하고, 그 수량 n은 실수인 DAC.
  3. 제2항에 있어서,
    상기 제1 회로는 상기 제2 회로와 통신하는 혼합 회로를 더 포함하고, 상기 혼합 회로는 혼합 모드 동작을 수행하도록 구성되는 DAC.
  4. 제3항에 있어서,
    상기 제2 회로는 상기 혼합 회로와 통신하는 시간-인터리빙된 DAC(TIDAC) 회로를 포함하고, 상기 TIDAC 회로는 복수의 샘플링 및 홀딩(S/H) 회로를 포함하고, 각각의 S/H 회로는 업샘플링된 디지털 신호를 수신하고 변환된 아날로그 신호를 생성하도록 구성되는 DAC.
  5. 제4항에 있어서,
    상기 TIDAC 회로는 상기 복수의 S/H 회로와 통신하는 클록을 포함하고, 상기 클록은 인터리빙된 클록 신호들을 상기 복수의 S/H 회로에 제공하도록 구성되는 DAC.
  6. 제5항에 있어서,
    상기 TIDAC 회로는 상기 인터리빙된 클록 신호들 중 적어도 하나에 대한 지연을 제공하도록 구성된 지연 회로를 더 포함하는 DAC.
  7. 제4항에 있어서,
    상기 혼합 모드 동작은 아날로그 도메인에서 수행되는 DAC.
  8. 제7항에 있어서,
    상기 혼합 회로는 상기 복수의 S/H 회로의 각각과 통신하는 승산 회로를 포함하고, 각각의 승산 회로는 해당 S/H 회로로부터의 변환된 아날로그 신호와 혼합 클록 신호를 수신하도록 구성되고, 각각의 승산 회로는 또한 상기 변환된 아날로그 신호와 상기 혼합 클록 신호에 기초하여 곱 신호를 생성하도록 구성되는 DAC.
  9. 제8항에 있어서,
    상기 제1 회로는 상기 복수의 승산 회로의 각각과 통신하는 합산 회로를 더 포함하고, 상기 합산 회로는 해당 승산 회로들로부터 곱 신호들을 수신하고 상기 DAC에 대한 아날로그 출력 신호를 생성하도록 구성되는 DAC.
  10. 제4항에 있어서,
    상기 혼합 모드 동작은 디지털 도메인에서 수행되는 DAC.
  11. 제10항에 있어서,
    상기 혼합 회로는 상기 복수의 S/H 회로의 각각의 입력과 통신하는 승산 회로를 포함하고, 상기 승산 회로는 상기 업샘플링된 디지털 신호와 혼합 클록 신호를 수신하도록 구성되고, 상기 승산 회로는 또한 상기 업샘플링된 디지털 신호와 상기 혼합 클록 신호에 기초하여 상기 복수의 S/H 회로에 대한 곱 신호를 생성하도록 구성되는 DAC.
  12. 제11항에 있어서,
    상기 제1 회로는 상기 복수의 S/H 회로의 각각의 출력과 통신하는 스위칭 회로를 포함하고, 상기 스위칭 회로는 상기 복수의 S/H 회로의 각각으로부터의 변환된 아날로그 신호와 클록 신호를 수신하도록 구성되고, 상기 스위칭 회로는 또한 상기 DAC 회로에 대한 아날로그 출력 신호를 생성하도록 구성되는 DAC.
  13. 제12항에 있어서,
    상기 스위칭 회로에 제공되는 클록 신호는 상기 복수의 S/H 회로에 인터리빙된 클록 신호들을 제공하는 상기 TIDAC의 클록으로부터 제공되는 DAC.
  14. 디지털 신호를 무선 주파수(RF) 신호로 변환하는 방법으로서,
    상기 디지털 신호를 수신하는 단계와,
    제1 동작을 수행하여 상기 RF 신호의 증가된 대역폭을 산출하는 단계와,
    상기 디지털 신호에 대하여 제2 동작을 수행하여 상기 RF 신호를 산출하는 단계 - 상기 제2 동작은 또한 상기 증가된 대역폭 내에서 이미지를 축소 또는 제거함 -
    를 포함하는 방법.
  15. 제14항에 있어서,
    상기 제1 동작은 상기 디지털 신호의 업샘플링을 포함하는 방법.
  16. 제15항에 있어서,
    상기 제1 동작은 혼합 동작을 더 포함하는 방법.
  17. 제16항에 있어서,
    상기 혼합 동작은 디지털 도메인에서 또는 아날로그 도메인에서 수행되는 방법.
  18. 제16항에 있어서,
    상기 제2 동작은 업샘플링된 디지털 신호에 대하여 복수의 시간-인터리빙된 디지털-아날로그 변환(TIDAC) 동작을 수행하는 것을 포함하는 방법.
  19. 제18항에 있어서,
    상기 제2 동작은 상기 TIDAC 동작들의 출력들을 결합하거나, 그 출력들 중 하나를 선택하는 것을 더 포함하는 방법.
  20. 기저대역 서브-시스템으로서,
    디지털 신호를 생성하도록 구성된 프로세서와,
    상기 디지털 신호를 무선 주파수(RF) 신호로 변환하도록 구성된 디지털-아날로그 변환기(DAC)
    를 포함하고,
    상기 DAC는 상기 디지털 신호를 수신하고 제1 동작을 수행하여 상기 DAC의 증가된 대역폭을 산출하도록 구성된 제1 회로를 포함하고, 상기 DAC는 상기 디지털 신호에 대하여 제2 동작을 수행하여 상기 디지털 신호를 나타내는 RF 신호를 산출하도록 구성된 제2 회로를 더 포함하고, 상기 제2 회로는 또한 상기 증가된 대역폭 내에서 이미지를 축소 또는 제거하도록 구성되는 기저대역 서브-시스템.
KR1020140053663A 2013-05-02 2014-05-02 무선 주파수 응용을 위한 혼합 모드 시간 인터리빙 디지털-아날로그 변환기 KR20140131288A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361818788P 2013-05-02 2013-05-02
US61/818,788 2013-05-02
US14/266,844 2014-05-01
US14/266,844 US9088298B2 (en) 2013-05-02 2014-05-01 Mixed mode time interleaved digital-to-analog converter for radio-frequency applications

Publications (1)

Publication Number Publication Date
KR20140131288A true KR20140131288A (ko) 2014-11-12

Family

ID=51841173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140053663A KR20140131288A (ko) 2013-05-02 2014-05-02 무선 주파수 응용을 위한 혼합 모드 시간 인터리빙 디지털-아날로그 변환기

Country Status (4)

Country Link
US (2) US9088298B2 (ko)
KR (1) KR20140131288A (ko)
HK (1) HK1199331A1 (ko)
SE (1) SE540273C2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9178528B1 (en) 2012-09-05 2015-11-03 IQ-Analog Corporation Current impulse (CI) digital-to-analog converter (DAC)
US10103772B2 (en) 2016-08-10 2018-10-16 Skyworks Solutions, Inc. Apparatus and methods for filter bypass for radio frequency front-ends
US9966969B1 (en) 2017-04-18 2018-05-08 Analog Devices, Inc. Randomized time-interleaved digital-to-analog converters
US10965021B2 (en) 2018-03-05 2021-03-30 Skyworks Solutions, Inc. Radio frequency systems with tunable filter
US11990911B2 (en) 2022-03-15 2024-05-21 Qualcomm Incorporated Clock driver for time-interleaved digital-to-analog converter
US20240007123A1 (en) * 2022-06-29 2024-01-04 Rohde & Schwarz Gmbh & Co. Kg Multipath d/a converter
US20240072815A1 (en) * 2022-08-30 2024-02-29 Apple Inc. Digital-to-analog converter with localized frequency multiplication circuits

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815046A (en) 1997-02-11 1998-09-29 Stanford Telecom Tunable digital modulator integrated circuit using multiplexed D/A converters
US6259253B1 (en) * 1999-06-10 2001-07-10 Ohio State University Research Foundation MRI transceiver
US6879640B1 (en) * 1999-10-20 2005-04-12 Broadcom Corporation Method, apparatus and system for high-speed transmission on fiber optic channel
US6356224B1 (en) * 1999-10-21 2002-03-12 Credence Systems Corporation Arbitrary waveform generator having programmably configurable architecture
US7106388B2 (en) * 1999-12-15 2006-09-12 Broadcom Corporation Digital IF demodulator for video applications
JP2001308804A (ja) * 2000-04-27 2001-11-02 Agilent Technologies Japan Ltd 冗長性をもったインターリーブ方法と、それを利用したａ／ｄ変換器と、ｄ／ａ変換器、トラック・ホールド回路
GB2376582A (en) * 2001-06-15 2002-12-18 Wireless Systems Int Ltd Digital interpolation and frequency conversion in predistortion and feedforward power amplifier linearisers
US7362719B2 (en) * 2002-03-22 2008-04-22 Agere Systems Inc. Method and apparatus for cross-talk cancellation in frequency division multiplexed transmission systems
US6806820B1 (en) * 2003-05-02 2004-10-19 Northrop Grumman Corporation Analog reconstruction of a digital signal
US7199741B2 (en) * 2003-10-24 2007-04-03 Infineon Technologies Ag Method for digital/analog conversion and corresponding digital/analog converter device
US7221300B2 (en) * 2004-05-21 2007-05-22 Texas Instruments Incorporated Digital-to-analog converter data rate reduction by interleaving and recombination through mixer switching
US8164501B2 (en) * 2004-10-28 2012-04-24 Broadcom Corporation Method and system for time interleaved digital to analog conversion for a cable modem
US7312737B2 (en) 2005-12-22 2007-12-25 Agilent Technologies, Inc. Bandwidth enhancement by time interleaving multiple digital to analog converters
US7504976B1 (en) 2007-01-31 2009-03-17 Lockheed Martin Corporation Direct radio frequency generation using power digital-to-analog conversion
US7796971B2 (en) 2007-03-15 2010-09-14 Analog Devices, Inc. Mixer/DAC chip and method
US20090052556A1 (en) 2007-08-23 2009-02-26 Fernandez Andrew D Frequency interleaving method for wideband signal generation
JP5333446B2 (ja) * 2008-04-25 2013-11-06 日本電気株式会社 無線通信装置
US8553807B2 (en) 2008-10-20 2013-10-08 Apple Inc. Methods and systems for programmable digital up-conversion
US8984035B2 (en) * 2009-01-28 2015-03-17 Ess Technology, Inc. Channel select filter apparatus and method
US8237595B2 (en) * 2009-09-30 2012-08-07 Entropic Communications, Inc. Method and apparatus for bandpass digital to analog converter
US8410843B2 (en) * 2011-01-10 2013-04-02 Massachusetts Institute Of Technology Polyphase nonlinear digital predistortion
US8659453B1 (en) * 2011-04-07 2014-02-25 Lockheed Martin Corporation Digital radio frequency memory utilizing time interleaved analog to digital converters and time interleaved digital to analog converters
US8659457B2 (en) * 2012-03-06 2014-02-25 Xw, Llc. Self-compensating digital-to-analog converter and methods of calibration and operation thereof
US8618969B2 (en) 2012-03-07 2013-12-31 Telefonaktiebolaget L M Ericsson (Publ) Low complexity high-speed multi-DAC system
US8502720B1 (en) 2012-04-03 2013-08-06 Telefonaktiebolaget L M Ericsson Parallel digital to analog conversion with image suppression

Also Published As

Publication number Publication date
SE540273C2 (sv) 2018-05-22
US20140327561A1 (en) 2014-11-06
HK1199331A1 (en) 2015-06-26
US20150326244A1 (en) 2015-11-12
US9088298B2 (en) 2015-07-21
SE1450524A1 (sv) 2014-11-03

Similar Documents

Publication Publication Date Title
KR20140131288A (ko) 무선 주파수 응용을 위한 혼합 모드 시간 인터리빙 디지털-아날로그 변환기
EP2571174B1 (en) Low power radio frequency to digital receiver
EP2037585B1 (en) Method for notch filtering a digital signal, and corresponding electronic device
CN101388878B (zh) 不具有模拟滤波器的极化调制器及其实现装置和实现方法
US8755447B2 (en) Wireless audio equipment using a quadrature modulation system
JP6890713B2 (ja) 多段帯域外ノイズキャンセラーを備える帯域間ｃａデジタル送信機
KR101031204B1 (ko) 아날로그-디지털 변환기에서 다중 아날로그 신호의 변환
US8446935B2 (en) Method and circuit for fractional rate pulse shaping
US8970406B2 (en) Interleaved multipath digital power amplification
US7953184B2 (en) Direct sampling type wireless receiver and method using the same
GB2516152A (en) Mixed mode time interleaved digital-to-analog converter for radio-frequency applications
CN110463034B (zh) 数字功率放大器
US8654821B2 (en) Method and circuit for fractional rate pulse shaping
CN108242937B (zh) 多速率的能量有效型Delta-sigma转换器
Shahana et al. Dual-mode RNS based programmable decimation filter for WCDMA and WLANa
Roverato et al. A programmable DSP front-end for all-digital 4G transmitters
Frappé Digital radio frequency signal generation towards ultimate transmitters
Tanaka et al. ΣΔ ADC with fractional sample rate conversion for software defined radio receiver
Marković et al. Multi-GHz Radio DSP
Poulose Jacob et al. Dual-mode RNS based programmable decimation filter for WCDMA and WLANa

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application