CN103972202A - 电路装置及pcb板 - Google Patents
电路装置及pcb板 Download PDFInfo
- Publication number
- CN103972202A CN103972202A CN201310038622.9A CN201310038622A CN103972202A CN 103972202 A CN103972202 A CN 103972202A CN 201310038622 A CN201310038622 A CN 201310038622A CN 103972202 A CN103972202 A CN 103972202A
- Authority
- CN
- China
- Prior art keywords
- group
- fixture
- electronic device
- pin
- pcb board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
本发明公开了一种电路装置及PCB板,包括:PCB板;设置在所述PCB板上的第一组引脚,其中,所述第一组引脚中包括有M个引脚,M为不小于2的整数;设置在所述PCB板上的与所述第一组引脚不同的第二组引脚,其中,所述第二组引脚中包括有N个引脚,N为不小于2的整数;第一电子器件,通过第一方式与所述第一组引脚导通;第二电子器件,通过第二方式与所述第二组引脚导通,其中,所述第一方式和所述第二方式不同;其中,所述第一电子器件的第一底面距离所述PCB板的上表面具有第一距离,所述第二电子器件的第二底面距离所述PCB板的所述上表面具有第二距离,所述第一距离和所述第二距离不相同。
Description
技术领域
本发明涉及电子领域,尤其涉及一种电路装置及PCB板。
背景技术
随着电子设备技术发展,现有的电子器件都是设置在PCB板的表面,可以将多个电子器件通过堆叠的方式组成一个具有3D布局的器件,使得PCB板的表面行能够设置更多的电子器件,导致设置在PCB板上的电子器件的数量较少的受到PCB板的表面的面积的限制,例如SiP/PoP是用芯片堆叠的方式形成3D布局,使得芯片的数量较少受到PCB板的表面的面积的限制,从而使得所述PCB板的表面上能够放置更多的芯片,进而方便用户使用。
本申请发明人在实现本申请实施例技术方案的过程中,至少发现现有技术中存在如下技术问题:
在现有的PCB板上设置电子器件时,存在电子器件的数量受PCB板的表面积限制的技术问题,这是因为现有的电子器件都是设置在PCB板的表面上,而PCB板的表面积都是一个定值,在第一电子器件占据PCB板的表面积中的第一面积时,其他的电子器件只能设置在PCB板的表面积中的除第一面积之外的第二面积上;另外,虽然可以将多个电子器件通过堆叠的方式组成一个3D封装器件,由于3D封装器件的工艺复杂,散热性也存在较大的问题,而且所述3D封装器件同样是设置在所述PCB板的表面上,使得安装在PCB板的表面积上的电子器件的数量仍然会有较大的限制,使得安装在PCB板上的电子器件的数量受到PCB板的表面积限制的问题,进而导致用户使用不方便,用户的体验也不好。
发明内容
本申请实施例通过提供一种电路装置及PCB板,用以解决在现有的PCB板上设置电子器件时,存在电子器件的数量受PCB板的表面积限制的技术问题。
本申请实施例提供了一种电路装置,所述电路装置包括:PCB板;设置在所述PCB板上的第一组引脚,其中,所述第一组引脚中包括有M个引脚,M为不小于2的整数;设置在所述PCB板上的与所述第一组引脚不同的第二组引脚,其中,所述第二组引脚中包括有N个引脚,N为不小于2的整数;第一电子器件,通过第一方式与所述第一组引脚导通;第二电子器件,通过第二方式与所述第二组引脚导通,其中,所述第一方式和所述第二方式不同;其中,所述第一电子器件的第一底面距离所述PCB板的上表面具有第一距离,所述第二电子器件的第二底面距离所述PCB板的所述上表面具有第二距离,所述第一距离和所述第二距离不相同。
可选的,所述第一电子器件,通过第一方式与所述第一组引脚导通;所述第二电子器件,通过第二方式与所述第二组引脚导通,具体为:在所述第一组引脚上方设置有第一组固定物,在所述第一组固定物上部设置所述第一电子器件,通过所述第一组固定物将所述第一电子器件与所述第一组引脚导通;在所述第二组引脚上方设置有第二组固定物,在所述第二组固定物上部设置所述第二电子器件,通过所述第二组固定物将所述第二电子器件与所述第二组引脚导通,其中,所述第一组固定物的第一厚度与所述第二组固定物的第二厚度不同,使得所述第一距离和所述第二距离不相同。
可选的,所述第一电子器件,通过第一方式与所述第一组引脚导通;所述第二电子器件,通过第二方式与所述第二组引脚导通,具体为:在所述第一组引脚上方设置有第一组固定物,在所述第一组固定物上部设置所述第一电子器件,通过所述第一组固定物将所述第一电子器件与所述第一组引脚导通;所述第二电子器件固定在所述PCB板的上表面,所述第二电子器件的第二组管脚与所述第二组引脚连接,用于将所述第二电子器件和所述第二组引脚导通,其中,所述第一组固定物的第一厚度与所述第二组管脚的第一长度不同。
可选的,在所述第一组固定物不导电时,所述通过所述第一组固定物将所述第一电子器件与所述第一组引脚导通,具体包括:在所述第一组固定物中的至少两个固定物上设置有至少两个第一通孔,所述第一电子器件的第一组管脚穿过所述至少两个第一通孔与所述第一组引脚连接,使得所述第一电子器件与所述第一组引脚导通,其中,所述至少两个第一通孔为设置在所述至少两个固定物中的每个固定物上的第一通孔的集合。
可选的,在所述第一组固定物导电时,所述第一组固定物中的每一个固定物的外表面上都覆盖有第一绝缘层。
可选的,在所述第二固定物导电时,所述第二组固定物中的每一个固定物的外表面上都覆盖有第二绝缘层。
可选的,在所述第二组固定物不导电时,所述通过所述第二组固定物将所述第二电子器件与所述第二组引脚导通,具体包括:在所述第二组固定物中的至少两个固定物上设置有至少两个第二通孔,所述第二电子器件的第二组管脚穿过所述至少两个第二通孔与所述第二组引脚连接,使得所述第二电子器件与所述第二组引脚导通,其中,所述至少两个第二通孔为设置在所述至少两个固定物中的每个固定物上的第二通孔的集合。
本申请一实施例提供了一种PCB板,包括:设置在所述PCB板上的第一组引脚,用于将第一电子器件通过第一方式与所述第一组引脚导通,其中,所述第一组引脚中包括有M个引脚,M为不小于2的整数;设置在所述PCB板上的与所述第一组引脚不同的第二组引脚,用于将第二电子器件通过第二方式与所述第二组引脚导通,其中,所述第二组引脚中包括有N个引脚,N为不小于2的整数,以使所述第一电子器件的底面距离所述PCB板的上表面的第一距离与所述第二电子器件的底面距离所述PCB板的上表面的第二距离不相同。
可选的,所述PCB板包括:第一组固定物,设置在所述第一组引脚上,用于将所述第一电子器件设置在所述第一组固定物的上部,用于通过所述第一组固定物将所述第一电子器件与所述第一组引脚导通;第二组固定物,设置在所述第二引脚上,用于将所述第二电子器件设置在所述第二组固定物的上部,通过所述第二组固定物将所述第二电子器件与所述第二组引脚导通,其中,所述第一组固定物的第一厚度与所述第二组固定物的第二厚度不同,使得所述第一距离和所述第二距离不相同。
可选的,所述PCB板包括:第一组固定物,设置在所述第一组引脚上,用于将所述第一电子器件设置在所述第一组固定物的上部,用于通过所述第一组固定物将所述第一电子器件与所述第一组引脚导通;在所述PCB板的表面设置所述第二电子器件,将所述第二电子器件的第二组管脚与所述第二组引脚连接,使得所述第二电子器件和所述第二组引脚导通。
本申请实施例中提供的一个或多个技术方案,至少具有如下技术效果或优点:
其一、由于本申请实施例中第一电子器件通过第一方式与所述第一组引脚导通,第二电子器件通过第二方式与第二组引脚导通,使得所述第一电子器件的第一底面距离所述PCB板的上表面具有的第一距离与所述第二电子器件的第二底面距离所述PCB板的所述上表面具有的第二距离不同,使得电子器件在PCB板上做3D堆叠,在与PCB板相关的空间中也可以设置电子器件,从而解决了在现有的PCB板上设置电子器件时,存在电子器件的数量受PCB板的表面积限制的技术问题,进而实现了在PCB板上设置的电子器件的数量不会受到PCB板的表面积限制,使得在PCB板上设置的电子器件的数量更多的技术效果,进而方便用户使用,使得用户的体验更好。
其二、由于本申请实施例是将第一电子器件设置在第一组固定物的上部,将第二电子器件设置在第二组固定物的上部,由于所述第一组固定物的第一厚度与所述第二组固定物的第二厚度不同,从而使得第一电子器件和第二电子设备都设置在PCB板的上部空间中,从而使得与PCB板对应的用于设置电子器件的面积增大,使得设置在PCB板上的电子器件增多,从而方便用户使用,使得用户的体验更好。
附图说明
图1为本申请第一实施例中电路装置的结构示意图;
图2为本申请第一实施例第一固定物的结构示意图;
图3为本申请第一实施例中第二固定物的结构示意图;
图4为本申请第一实例中第三固定物的结构示意图;
图5为本申请第一实施例中第四固定物的结构示意图;
图6为本申请第二实施例中电路装置的结构示意图;
图7为本申请第二实施例中第二电子器件的结构示意图。
具体实施方式
本申请实施例通过提供一种电路装置及PCB板,用以解决在现有的PCB板上设置电子器件时,存在电子器件的数量受PCB板的表面积限制的技术问题。
本申请实施例的技术方案为解决上述技术的问题,总体思路如下:
由于本申请实施例中第一电子器件通过第一方式与所述第一组引脚导通,第二电子器件通过第二方式与第二组引脚导通,使得所述第一电子器件的第一底面距离所述PCB板的上表面具有的第一距离与所述第二电子器件的第二底面距离所述PCB板的所述上表面具有的第二距离不同,使得电子器件在PCB板上做3D堆叠,在与PCB板相关的空间中也可以设置电子器件,从而解决了在现有的PCB板上设置电子器件时,存在电子器件的数量受PCB板的表面积限制的技术问题,进而实现了在PCB板上设置的电子器件的数量不会受到PCB板的表面积限制,使得在PCB板上设置的电子器件的数量更多的技术效果,进而方便用户使用,使得用户的体验更好。
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
实施例一:
本申请一实施例提供了一种电路装置,所述电路装置包括:PCB板;设置在所述PCB板上的第一组引脚,其中,所述第一组引脚中包括有M个引脚,M为不小于2的整数;设置在所述PCB板上的与所述第一组引脚不同的第二组引脚,其中,所述第二组引脚中包括有N个引脚,N为不小于2的整数;第一电子器件,通过第一方式与所述第一组引脚导通;第二电子器件,通过第二方式与所述第二组引脚导通,其中,所述第一方式和所述第二方式不同;其中,所述第一电子器件的第一底面距离所述PCB板的上表面具有第一距离,所述第二电子器件的第二底面距离所述PCB板的所述上表面具有第二距离,所述第一距离和所述第二距离不相同。
在具体实施过程中,所述第一电子器件,通过第一方式与所述第一组引脚导通,具体为:在所述第一组引脚上设置有第一组固定物,在所述第一组固定物上部设置所述第一电子器件,通过所述第一组固定物将所述第一电子器件与所述第一组引脚导通。
具体来讲,参见图1,所述电路装置包括:PCB板10;设置在PCB板10上的第一组引脚,所述第一组引脚包括第一引脚20和第二引脚21;在所述第一组引脚上方设置有第一组固定物,所述第一组固定物包括第一固定物30和第二固定物31,其中,第一固定物30通过焊接或粘接等方式固定在第一引脚20的上方,第二固定物31通过焊接或粘接等方式固定在第二引脚21的上方,在所述第一组固定物的上部设置第一电子器件40,第一电子器件40例如是BGA、SMA等电子芯片,通过所述第一组固定物将第一电子器件40与所述第一组引脚导通。
其中,由于所述第一组固定物是设置在所述第一组引脚上的,且所述第一组引脚至少包括两个引脚,从而使得所述第一组固定物也至少包括两个固定物,用于在所述至少两个引脚中的每个引脚上都设置有一个固定物。
在具体实施过程中,在所述第一组固定物不导电时,在所述第一组固定物中的至少两个固定物上设置有至少两个第一通孔,第一电子器件40的第一组管脚穿过所述至少两个第一通孔与所述第一组引脚连接,使得第一电子器件40与所述第一组引脚导通,其中,所述至少两个第一通孔为设置在所述至少两个固定物中的每个固定物上的第一通孔的集合。
在实际应用过程中,参见图1,为了使得第一电子器件40能够更稳定的固定在所述第一组固定物上方,所述第一组固定物中的每一个固定物的厚度相同,即,第一固定物30的厚度与第二固定物31的厚度相同,比如:第一固定物30的厚度为15微米,第二固定物31的厚度也为15微米,导致第一电子器件40能够水平的放置在第一固定物30和第二固定物31的上方,从而减少第一电子器件40处于倾斜状态的几率,使得第一固定物30和第二固定物31承受的压力更均匀,进而导致第一电子器件40能够更稳定的固定在所述第一组固定物上方。
参见图1,在所述第一组固定物不导电时,即,第一固定物30和第二固定物31都不导电,在第一固定物30的中间部位开设有第一通孔32,第一电子器件40的第一管脚41穿过第一通孔32与第一引脚20连接;在第二固定物31的中间部位开设有第一通孔33,第一电子器件40的第二管脚42穿过第一通孔33与第二引脚21连接,其中,所述第一组引脚包括第一引脚20和第二引脚21。由于第一管脚41和第一引脚20连接且第二管脚42和第二引脚21连接,从而使得第一电子器件40能够与所述第一组引脚导通,进而导致第一电子器件40能够通电,并进行正常运行。
其中,所述第一组固定物由橡皮、塑料、玻璃、陶瓷、云母等材料中的至少一种材料制成,例如第一固定物30可以是由橡皮材料制成,也可以是由玻璃和陶瓷的组合材料制成,第二固定物31与第一固定物可以由相同的材料制成,也可以由不同的材料制成,比如:第一固定物30由玻璃材料制成时,第二固定物31由橡皮材料制成。
在另一实施例中,所述第一组固定物导电时,所述第一组固定物由金、银、铜、导电橡胶和导电塑料等多种导电材料中的至少一种导电材料制成,例如第一固定物30可以由导电橡胶制成,也可以由银和铜组成的复合材料制成。当然,由于所述第一组固定物至少包括第一固定物和第二固定物,所述第一固定物可以通过导电材料制成,所述第二固定物也可以通过不导电材料制成。
在具体实施过程中,参见图2和图3,在所述第一组固定物导电时,第一固定物30为实心的球体,即,第一固定物30上未开设有通孔,第一电子器件40的第一管脚41与第一固定物30的第一端302焊接,第一引脚20与第一固定物30的第二端303焊接;第二固定物31也为实心的球体,即,第二固定物31上也未开设有通孔,第二固定物31的上端304与第一电子器件40的第二管脚42焊接,第二固定物31的下端305与第二引脚21焊接,从而使得第一电子器件40与所述第一组引脚导通。
其中,在所述第一组固定物导电时,在所述第一组固定物中的至少两个固定物上设置有至少两个第三通孔,第一电子器件40的第一组管脚穿过所述至少两个第三通孔与所述第一组引脚连接,使得第一电子器件40与所述第一组引脚导通,其中,所述至少两个第三通孔为设置在所述至少两个固定物中的每个固定物上的第三通孔的集合。在具体实施过程中,所述第一组固定物中的至少两个固定物中存在一个固定物上开设第三通孔,另一个固定物为实心的球体。当然,所述第一组固定物中的每一个固定物还可以设置成长方体,梯形体等结构。
在具体实施过程中,在所述第一组固定物导电时,所述第一组固定物中的每一个固定物的外表面上都覆盖有第一绝缘层。具体来讲,参见图2,第一固定物30的外表面上覆盖有第一绝缘层60,第二固定物31的外表面上覆盖有第一绝缘层61。由于在所述第一组固定物中的每一个固定物的外表面上都覆盖有第一绝缘层,从而能够减少PCB板10出现电路短路的情况,而在出现电路短路时会对PCB板10造成损害,从而能够有效提高PCB板10的工作效率。
在具体实施过程中,所述第二电子器件,通过第二方式与所述第二组引脚导通,具体为:在所述第二组引脚上设置有第二组固定物,在所述第二组固定物上部设置所述第二电子器件,通过所述第二组固定物将所述第二电子器件与所述第二组引脚导通,其中,所述第一组固定物的第一厚度与所述第二组固定物的第二厚度不同,使得所述第一距离和所述第二距离不相同。
其中,在所述第一组固定物中的每一个固定物具有相同的厚度时,所述第一组固定物的第一厚度只具有一个数值;在所述第一组固定物中的至少两个固定物的厚度有不相同时,所述第一厚度就会具有多个数值;同理,所述第二厚度具有一个或多个数值。
具体来讲,参见图1,所述电路装置还包括设置在PCB板10上的第二组引脚,所述第二组引脚包括第三引脚22和第四引脚23;在所述第二组引脚上方设置有第二组固定物,所述第二组固定物包括第三固定物34和第四固定物35,其中,第三固定物34通过焊接或粘接等方式固定在第三引脚22的上方,第四固定物35通过焊接或粘接等方式固定在第四引脚23的上方,在所述第二组固定物的上部设置第二电子器件50,第二电子器件50例如是BGA、SMA等电子芯片,通过所述第二组固定物将第二电子器件50与所述第二组引脚导通。
其中,由于所述第二组固定物是设置在所述第二组引脚上的,且所述第二组引脚至少包括两个引脚,从而使得所述第二组固定物也至少包括两个固定物,用于在所述至少两个引脚中的每个引脚上都设置有一个固定物。
参见图1,,第三固定物34由第一子固定物36和第二子固定物37组成,且第一子固定物36固定在第二子固定物37的上部;第四固定物35由第三子固定物38和第四子固定物39组成,且第三子固定物38固定在第四子固定物39的上部,在第一子固定物36和第三子固定物38的上方设置有第二电子器件50,为了使得第二电子器件50与第一电子器件40处于分离状态,第三固定物34的厚度要不小于第一固定物30和第一电子器件40的厚度之和,且第四固定物35的厚度也要不小于第二固定物31和第一电子器件40的厚度之和,从而使得第一电子器件40和第二电子器件50都能够正常工作,不会相互干扰。
在具体实施过程中,为了使得第一电子器件40和第二电子器件50都能够正常工作,在第一固定物30的第一厚度为20微米,第一电子器件40的厚度为15微米时,由于第三固定物34的第二厚度为第一子固定物36的厚度和第二子固定物37的厚度的第一厚度之和,使得所述第一厚度之和的厚度值不小于35微米;同理,在第二固定物31的第一厚度为20微米时,由于第一电子器件40的厚度为15微米,且第四固定物35的第二厚度为第三子固定物38的厚度和第四固定物39的厚度的第二厚度之和,使得所述第二厚度之和的厚度值也要不小于35微米。
在实际应用过程中,参见图1,为了使得第二电子器件50能够更稳定的固定在所述第二组固定物上方,所述第二组固定物中的每一个固定物的厚度相同,即,第三固定物34的厚度与第四固定物35的厚度相同,比如:第三固定物34的厚度为25微米,第四固定物35的厚度也为25微米,导致第二电子器件50能够水平的放置在第三固定物34和第四固定物35的上方,从而减少第二电子器件50处于倾斜状态的几率,使得第三固定物34和第四固定物35承受的压力更均匀,进而导致第二电子器件50能够更稳定的固定在所述第二组固定物上方。
在具体实施过程中,在所述第二组固定物不导电时,在所述第二组固定物中的至少两个固定物上设置有至少两个第二通孔,所述第二电子器件的第二组管脚穿过所述至少两个第二通孔与所述第二组引脚连接,使得所述第二电子器件与所述第二组引脚导通,其中,所述至少两个第二通孔为设置在所述至少两个固定物中的每个固定物上的第二通孔的集合。
在实际应用过程中,参见图1,在所述第二组固定物不导电时,即,第三固定物34和第四固定物35都不导电,由于第三固定物34包括第一子固定物36和第二子固定物37,在第一子固定物36的中间位置设置有第三通孔,在第二子固定物37的中间位置设置有第四通孔,所述第三通孔和所述第四通孔相互对应,组成第二通孔300,使得第二电子器件50的第三管脚51穿过第二通孔300与第三引脚22连接;由于第四固定物35包括第三子固定物38和第四子固定物39,在第三子固定物38的中间位置设置有第五通孔,在第四子固定物39的中间位置设置有第六通孔,所述第五通孔和所述第六通孔相互对应,组成第二通孔301,使得第二电子器件50的第四管脚52穿过第二通孔301与第三引脚23连接,其中,所述第二组管脚包括第三管脚51和第四管脚52。由于第三管脚51和第三引脚22连接且第四管脚52和第四引脚23连接,从而使得第二电子器件50能够与所述第二组引脚导通,进而导致第二电子器件50能够通电,并进行正常运行。
其中,所述第二组固定物由橡皮、塑料、玻璃、陶瓷、云母等材料中的至少一种材料制成,例如第一子固定物36可以是由橡皮材料制成,也可以是由玻璃和陶瓷的组合材料制成,第二子固定物37与第一子固定物36可以由相同的材料制成,也可以由不同的材料制成,比如:第一子固定物36由玻璃材料制成时,第二子固定物37由橡皮材料制成;同理,第三子固定物38和第四子固定物39也可以由不同或相同的材料制成。
在另一实施例中,在所述第二组固定物导电时,所述第二组固定物中每个固定物由金、银、铜、导电橡胶和导电塑料等多种导电材料中的至少一种导电材料制成,例如第三固定物34可以由导电橡胶制成,也可以由银和铜组成的复合材料制成。当然,由于所述第二组固定物至少包括第三固定物和第四固定物,所述第三固定物可以通过导电材料制成,所述第四固定物也可以通过不导电材料制成。
在具体实施过程中,参见图4和图5,在所述第二组固定物导电时,第三固定物34包括第一子固定物36和第二子固定物37,其中,第一子固定物36和第二子固定物37都为为实心的球体,即,第一子固定物36和第二子固定物37上都未开设有通孔,第二电子器件50的第三管脚51与第一子固定物36的上端306焊接,第三引脚22与第二子固定物37的下端307焊接;第四固定物35包括第三子固定物38和第四子固定物39,第三子固定物38和第四子固定物39也都为实心的球体,即,第三子固定物38和第四子固定物39上也都未开设有通孔,第三子固定物38的上端308与第二电子器件50的第四管脚52焊接,第四子固定物39的下端309与第四引脚23焊接,从而使得第二电子器件50与所述第二组引脚导通。
其中,在所述第二组固定物导电时,在所述第二组固定物中的至少两个固定物上设置有至少两个第四通孔,第二电子器件50的第二组管脚穿过所述至少两个第四通孔与所述第二组引脚连接,使得第二电子器件50与所述第二组引脚导通,其中,所述至少两个第四通孔为设置在所述至少两个固定物中的每个固定物上的第四通孔的集合。在具体实施过程中,所述第二组固定物中的至少两个固定物中可以存在一个固定物上开设第四通孔,另一个固定物为实心的球体。当然,所述第二组固定物中的每一个固定物还可以设置成长方体,梯形体等结构。
在具体实施过程中,在所述第二组固定物导电时,所述第二组固定物中的每一个固定物的外表面上都覆盖有第二绝缘层。具体来讲,参见图2,第一子固定物36的外表面上覆盖有第二绝缘层70,第二子固定物37的外表面上覆盖有第二绝缘层71,第三子固定物38的外表面上覆盖有第二绝缘层72,第四子固定物33的外表面上覆盖有第二绝缘层73。由于在所述第二组固定物中的每一个固定物的外表面上都覆盖有第二绝缘层,从而能够减少PCB板10出现电路短路的情况,而在出现电路短路时会对PCB板10造成损害,从而能够有效提高PCB板10的工作效率。
本申请实施例中提供的一个或多个技术方案,至少具有如下技术效果或优点:
其一、由于本申请实施例中第一电子器件通过第一方式与所述第一组引脚导通,第二电子器件通过第二方式与第二组引脚导通,使得所述第一电子器件的第一底面距离所述PCB板的上表面具有的第一距离与所述第二电子器件的第二底面距离所述PCB板的所述上表面具有的第二距离不同,使得电子器件在PCB板上做3D堆叠,在与PCB板相关的空间中也可以设置电子器件,从而解决了在现有的PCB板上设置电子器件时,存在电子器件的数量受PCB板的表面积限制的技术问题,进而实现了在PCB板上设置的电子器件的数量不会受到PCB板的表面积限制,使得在PCB板上设置的电子器件的数量更多的技术效果,进而方便用户使用,使得用户的体验更好。
其二、由于本申请实施例是将第一电子器件设置在第一组固定物的上部,将第二电子器件设置在第二组固定物的上部,由于所述第一组固定物的第一厚度与所述第二组固定物的第二厚度不同,从而使得第一电子器件和第二电子设备都设置在PCB板的上部空间中,从而使得与PCB板对应的用于设置电子器件的面积增大,使得设置在PCB板上的电子器件增多,从而方便用户使用,使得用户的体验更好。
实施例二:
本实施例与实施一的不同之处在于所述第二方式的具体实施方式不同和所述第二组引脚在所述PCB板上的位置也不同。所述第二电子器件,通过第二方式与所述第二组引脚导通,具体为:所述第二电子器件固定在所述PCB板的上表面,所述第二电子器件的第二组管脚与所述第二组引脚连接,用于将所述第二电子器件和所述第二组引脚导通。
在具体实施过程中,参见图6和图7,第二电子器件50设置在PCB板的上表面的第一引脚20和第二引脚21之间的第一位置,且第二电子器件50的第三管脚51与第三引脚22焊接,第三管脚52与第四引脚23焊接,使得第二电子器件50与所述第二组引脚导通,导致第二电子器件能够正常工作。
在实际应用过程中,由于第二电子器件50是设置在所述第一位置,使得第二电子器件50的第二长度要小于第一引脚20到第二引脚21之间的第三长度,例如所述第三长度为5厘米时,所述第二长度为4厘米,3厘米,4.5厘米等小于5厘米的长度;而且在图6中,所述第二组引脚不能够承受第二电子器件50的重量,导致第二电子器件50的第一高度要小于所述第一组固定物的第一厚度,比如所述第一高度为20微米时,所述第一厚度要大于20微米,从而使得第一电子器件40和第二电子器件50处于分离状态,以防止电路出现短路的情况。
在另一实施例中,参见图7,在所述第二组引脚稳定的承受住第二电子器件50的重量时,即表明,所述第二组引脚中每一个引脚的强度达到一预设数值,比如在第二电子器件50为10克时,第三引脚51和第四引脚52的都具有第一强度,能够稳定的承受住10克的重量,不会出现变形的情况。这时,由于所述第二组引脚中每一个引脚的长度相同,所述第二组引脚的长度为第三引脚51的第四长度,所述第一组固定物的厚度的第一数值要大于所述第四长度和所述第一高度之和的第二数值,以使得第一电子器件40和第二电子器件50处于分离状态,以防止电路出现短路的情况。
在另一实施例中,在所述第一组引脚的强度也能够承受住第一电子器件40的重量时,可以去掉所述第一组固定物,第一管脚41可以直接与第一引脚20焊接,第二管脚42直接与第二引脚21焊接,使得第一电子器件40与所述第一组引脚导通,在通电的情况下,使第一电子器件40能够正常工作,其中,第一管脚41的长度要大于第二电子器件50的第一高度,第二管脚42的长度也要大于所述第一高度,以使得第一电子器件40和第二电子器件50处于分离状态,以防止电路出现短路的情况。
本申请实施例中提供的一个或多个技术方案,至少具有如下技术效果或优点:
其一、由于本申请实施例中第一电子器件通过第一方式与所述第一组引脚导通,第二电子器件通过第二方式与第二组引脚导通,使得所述第一电子器件的第一底面距离所述PCB板的上表面具有的第一距离与所述第二电子器件的第二底面距离所述PCB板的所述上表面具有的第二距离不同,使得电子器件在PCB板上做3D堆叠,在与PCB板相关的空间中也可以设置电子器件,从而解决了在现有的PCB板上设置电子器件时,存在电子器件的数量受PCB板的表面积限制的技术问题,进而实现了在PCB板上设置的电子器件的数量不会受到PCB板的表面积限制,使得在PCB板上设置的电子器件的数量更多的技术效果,进而方便用户使用,使得用户的体验更好。
其二、由于本申请实施例是将第一电子器件设置在第一组固定物的上部,将第二电子器件设置在第二组固定物的上部,由于所述第一组固定物的第一厚度与所述第二组固定物的第二厚度不同,从而使得第一电子器件和第二电子设备都设置在PCB板的上部空间中,从而使得与PCB板对应的用于设置电子器件的面积增大,使得设置在PCB板上的电子器件增多,从而方便用户使用,使得用户的体验更好。
第三实施例:
本申请一实施例还提供了一种PCB板,包括:设置在所述PCB板上的第一组引脚,用于将第一电子器件通过第一方式与所述第一组引脚导通,其中,所述第一组引脚中包括有M个引脚,M为不小于2的整数;设置在所述PCB板上的与所述第一组引脚不同的第二组引脚,用于将第二电子器件通过第二方式与所述第二组引脚导通,其中,所述第二组引脚中包括有N个引脚,N为不小于2的整数,以使所述第一电子器件的底面距离所述PCB板的上表面的第一距离与所述第二电子器件的底面距离所述PCB板的上表面的第二距离不相同。
在具体实施过程中,所述PCB板包括:第一组固定物,设置在所述第一组引脚上,用于将所述第一电子器件设置在所述第一组固定物的上部,用于通过所述第一组固定物将所述第一电子器件与所述第一组引脚导通;第二组固定物,设置在所述第二引脚上,用于将所述第二电子器件设置在所述第二组固定物的上部,通过所述第二组固定物将所述第二电子器件与所述第二组引脚导通,其中,所述第一组固定物的第一厚度与所述第二组固定物的第二厚度不同,使得所述第一距离和所述第二距离不相同。
具体来讲,参见图1,所述PCB板10包括设置在PCB板10上的第一组引脚,所述第一组引脚包括第一引脚20和第二引脚21;在所述第一组引脚上方设置有第一组固定物,所述第一组固定物包括第一固定物30和第二固定物31,其中,第一固定物30通过焊接或粘接等方式固定在第一引脚20的上方,第二固定物31通过焊接或粘接等方式固定在第二引脚21的上方,在所述第一组固定物的上部设置第一电子器件40,第一电子器件40例如是BGA、SMA等电子芯片,通过所述第一组固定物将第一电子器件40与所述第一组引脚导通。
参见图1,在所述第一组固定物不导电时,即,第一固定物30和第二固定物31都不导电,在第一固定物30的中间部位开设有第一通孔32,第一电子器件40的第一管脚41穿过第一通孔32与第一引脚20连接;在第二固定物31的中间部位开设有第一通孔33,第一电子器件40的第二管脚42穿过第一通孔33与第二引脚21连接,其中,所述第一组引脚包括第一引脚20和第二引脚21。由于第一管脚41和第一引脚20连接且第二管脚42和第二引脚21连接,从而使得第一电子器件40能够与所述第一组引脚导通,进而导致第一电子器件40能够通电,并进行正常运行。
在另一实施例中,所述第一组固定物导电时,所述第一组固定物由金、银、铜、导电橡胶和导电塑料等多种导电材料中的至少一种导电材料制成,例如第一固定物30可以由导电橡胶制成,也可以由银和铜组成的复合材料制成。当然,由于所述第一组固定物至少包括第一固定物和第二固定物,所述第一固定物可以通过导电材料制成,所述第二固定物也可以通过不导电材料制成。
参见图1,所述PCB板10还包括设置在PCB板10上的第二组引脚,所述第二组引脚包括第三引脚22和第四引脚23;在所述第二组引脚上方设置有第二组固定物,所述第二组固定物包括第三固定物34和第四固定物35,其中,第三固定物34通过焊接或粘接等方式固定在第三引脚22的上方,第四固定物35通过焊接或粘接等方式固定在第四引脚23的上方,在所述第二组固定物的上部设置第二电子器件50,第二电子器件50例如是BGA、SMA等电子芯片,通过所述第二组固定物将第二电子器件50与所述第二组引脚导通。
在实际应用过程中,参见图1,在所述第二组固定物不导电时,即,第三固定物34和第四固定物35都不导电,由于第三固定物34包括第一子固定物36和第二子固定物37,在第一子固定物36的中间位置设置有第三通孔,在第二子固定物37的中间位置设置有第四通孔,所述第三通孔和所述第四通孔相互对应,组成第二通孔300,使得第二电子器件50的第三管脚51穿过第二通孔300与第三引脚22连接;由于第四固定物35包括第三子固定物38和第四子固定物39,在第三子固定物38的中间位置设置有第五通孔,在第四子固定物39的中间位置设置有第六通孔,所述第五通孔和所述第六通孔相互对应,组成第二通孔301,使得第二电子器件50的第四管脚52穿过第二通孔301与第三引脚23连接,其中,所述第二组管脚包括第三管脚51和第四管脚52。由于第三管脚51和第三引脚22连接且第四管脚52和第四引脚23连接,从而使得第二电子器件50能够与所述第二组引脚导通,进而导致第二电子器件50能够通电,并进行正常运行。
在另一实施例中,在所述第二组固定物导电时,所述第二组固定物中每个固定物由金、银、铜、导电橡胶和导电塑料等多种导电材料中的至少一种导电材料制成,例如第三固定物34可以由导电橡胶制成,也可以由银和铜组成的复合材料制成。当然,由于所述第二组固定物至少包括第三固定物和第四固定物,所述第三固定物可以通过导电材料制成,所述第四固定物也可以通过不导电材料制成。
本申请实施例中提供的一个或多个技术方案,至少具有如下技术效果或优点:
其一、由于本申请实施例中第一电子器件通过第一方式与所述第一组引脚导通,第二电子器件通过第二方式与第二组引脚导通,使得所述第一电子器件的第一底面距离所述PCB板的上表面具有的第一距离与所述第二电子器件的第二底面距离所述PCB板的所述上表面具有的第二距离不同,使得电子器件在PCB板上做3D堆叠,在与PCB板相关的空间中也可以设置电子器件,从而解决了在现有的PCB板上设置电子器件时,存在电子器件的数量受PCB板的表面积限制的技术问题,进而实现了在PCB板上设置的电子器件的数量不会受到PCB板的表面积限制,使得在PCB板上设置的电子器件的数量更多的技术效果,进而方便用户使用,使得用户的体验更好。
其二、由于本申请实施例是将第一电子器件设置在第一组固定物的上部,将第二电子器件设置在第二组固定物的上部,由于所述第一组固定物的第一厚度与所述第二组固定物的第二厚度不同,从而使得第一电子器件和第二电子设备都设置在PCB板的上部空间中,从而使得与PCB板对应的用于设置电子器件的面积增大,使得设置在PCB板上的电子器件增多,从而方便用户使用,使得用户的体验更好。
实施例四:
本实施例与实施三的不同之处在于所述第二方式的具体实施方式不同和所述第二组引脚在所述PCB板上的位置也不同。
在具体实施过程中,参见图6和图7,第二电子器件50设置在PCB板的上表面的第一引脚20和第二引脚21之间的第一位置,且第二电子器件50的第三管脚51与第三引脚22焊接,第三管脚52与第四引脚23焊接,使得第二电子器件50与所述第二组引脚导通,导致第二电子器件能够正常工作。
在实际应用过程中,由于第二电子器件50是设置在所述第一位置,使得第二电子器件50的第二长度要小于第一引脚20到第二引脚21之间的第三长度,例如所述第三长度为5厘米时,所述第二长度为4厘米,3厘米,4.5厘米等小于5厘米的长度;而且在图6中,所述第二组引脚不能够承受第二电子器件50的重量,导致第二电子器件50的第一高度要小于所述第一组固定物的第一厚度,比如所述第一高度为20微米时,所述第一厚度要大于20微米,从而使得第一电子器件40和第二电子器件50处于分离状态,以防止电路出现短路的情况。
在另一实施例中,参见图7,在所述第二组引脚稳定的承受住第二电子器件50的重量时,即表明,所述第二组引脚中每一个引脚的强度达到一预设数值,比如在第二电子器件50为10克时,第三引脚51和第四引脚52的都具有第一强度,能够稳定的承受住10克的重量,不会出现变形的情况。这时,由于所述第二组引脚中每一个引脚的长度相同,所述第二组引脚的长度为第三引脚51的第四长度,所述第一组固定物的厚度的第一数值要大于所述第四长度和所述第一高度之和的第二数值,以使得第一电子器件40和第二电子器件50处于分离状态,以防止电路出现短路的情况。
在另一实施例中,在所述第一组引脚的强度也能够承受住第一电子器件40的重量时,可以去掉所述第一组固定物,第一管脚41可以直接与第一引脚20焊接,第二管脚42直接与第二引脚21焊接,使得第一电子器件40与所述第一组引脚导通,在通电的情况下,使第一电子器件40能够正常工作,其中,第一管脚41的长度要大于第二电子器件50的第一高度,第二管脚42的长度也要大于所述第一高度,以使得第一电子器件40和第二电子器件50处于分离状态,以防止电路出现短路的情况。
本申请实施例中提供的一个或多个技术方案,至少具有如下技术效果或优点:
其一、由于本申请实施例中第一电子器件通过第一方式与所述第一组引脚导通,第二电子器件通过第二方式与第二组引脚导通,使得所述第一电子器件的第一底面距离所述PCB板的上表面具有的第一距离与所述第二电子器件的第二底面距离所述PCB板的所述上表面具有的第二距离不同,使得电子器件在PCB板上做3D堆叠,在与PCB板相关的空间中也可以设置电子器件,从而解决了在现有的PCB板上设置电子器件时,存在电子器件的数量受PCB板的表面积限制的技术问题,进而实现了在PCB板上设置的电子器件的数量不会受到PCB板的表面积限制,使得在PCB板上设置的电子器件的数量更多的技术效果,进而方便用户使用,使得用户的体验更好。
其二、由于本申请实施例是将第一电子器件设置在第一组固定物的上部,将第二电子器件设置在第二组固定物的上部,由于所述第一组固定物的第一厚度与所述第二组固定物的第二厚度不同,从而使得第一电子器件和第二电子设备都设置在PCB板的上部空间中,从而使得与PCB板对应的用于设置电子器件的面积增大,使得设置在PCB板上的电子器件增多,从而方便用户使用,使得用户的体验更好。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种电路装置,其特征在于,所述电路装置包括:
PCB板;
设置在所述PCB板上的第一组引脚,其中,所述第一组引脚中包括有M个引脚,M为不小于2的整数;
设置在所述PCB板上的与所述第一组引脚不同的第二组引脚,其中,所述第二组引脚中包括有N个引脚,N为不小于2的整数;
第一电子器件,通过第一方式与所述第一组引脚导通;
第二电子器件,通过第二方式与所述第二组引脚导通,其中,所述第一方式和所述第二方式不同;
其中,所述第一电子器件的第一底面距离所述PCB板的上表面具有第一距离,所述第二电子器件的第二底面距离所述PCB板的所述上表面具有第二距离,所述第一距离和所述第二距离不相同。
2.如权利要求1所述的电路装置,其特征在于,所述第一电子器件,通过第一方式与所述第一组引脚导通;所述第二电子器件,通过第二方式与所述第二组引脚导通,具体为:
在所述第一组引脚上方设置有第一组固定物,在所述第一组固定物上部设置所述第一电子器件,通过所述第一组固定物将所述第一电子器件与所述第一组引脚导通;
在所述第二组引脚上方设置有第二组固定物,在所述第二组固定物上部设置所述第二电子器件,通过所述第二组固定物将所述第二电子器件与所述第二组引脚导通,其中,所述第一组固定物的第一厚度与所述第二组固定物的第二厚度不同,使得所述第一距离和所述第二距离不相同。
3.如权利要求1所述的电路装置,其特征在于,所述第一电子器件,通过第一方式与所述第一组引脚导通;所述第二电子器件,通过第二方式与所述第二组引脚导通,具体为:
在所述第一组引脚上方设置有第一组固定物,在所述第一组固定物上部设置所述第一电子器件,通过所述第一组固定物将所述第一电子器件与所述第一组引脚导通;
所述第二电子器件固定在所述PCB板的上表面,所述第二电子器件的第二组管脚与所述第二组引脚连接,用于将所述第二电子器件和所述第二组引脚导通,其中,所述第一组固定物的第一厚度与所述第二组管脚的第一长度不同。
4.如权利要求2或3所述的电路装置,其特征在于,在所述第一组固定物不导电时,所述通过所述第一组固定物将所述第一电子器件与所述第一组引脚导通,具体包括:
在所述第一组固定物中的至少两个固定物上设置有至少两个第一通孔,所述第一电子器件的第一组管脚穿过所述至少两个第一通孔与所述第一组引脚连接,使得所述第一电子器件与所述第一组引脚导通,其中,所述至少两个第一通孔为设置在所述至少两个固定物中的每个固定物上的第一通孔的集合。
5.如权利要求2或3所述的电路装置,其特征在于,在所述第一组固定物导电时,所述第一组固定物中的每一个固定物的外表面上都覆盖有第一绝缘层。
6.如权利要求2所述的电路装置,其特征在于,在所述第二固定物导电时,所述第二组固定物中的每一个固定物的外表面上都覆盖有第二绝缘层。
7.如权利要求2所述的电路装置,其特征在于,在所述第二组固定物不导电时,所述通过所述第二组固定物将所述第二电子器件与所述第二组引脚导通,具体包括:
在所述第二组固定物中的至少两个固定物上设置有至少两个第二通孔,所述第二电子器件的第二组管脚穿过所述至少两个第二通孔与所述第二组引脚连接,使得所述第二电子器件与所述第二组引脚导通,其中,所述至少两个第二通孔为设置在所述至少两个固定物中的每个固定物上的第二通孔的集合。
8.一种PCB板,其特征在于,包括:
设置在所述PCB板上的第一组引脚,用于将第一电子器件通过第一方式与所述第一组引脚导通,其中,所述第一组引脚中包括有M个引脚,M为不小于2的整数;
设置在所述PCB板上的与所述第一组引脚不同的第二组引脚,用于将第二电子器件通过第二方式与所述第二组引脚导通,其中,所述第二组引脚中包括有N个引脚,N为不小于2的整数,以使所述第一电子器件的底面距离所述PCB板的上表面的第一距离与所述第二电子器件的底面距离所述PCB板的上表面的第二距离不相同。
9.如权利要求8所述的PCB板,其特征在于,所述PCB板包括:
第一组固定物,设置在所述第一组引脚上,用于将所述第一电子器件设置在所述第一组固定物的上部,用于通过所述第一组固定物将所述第一电子器件与所述第一组引脚导通;
第二组固定物,设置在所述第二引脚上,用于将所述第二电子器件设置在所述第二组固定物的上部,通过所述第二组固定物将所述第二电子器件与所述第二组引脚导通,其中,所述第一组固定物的第一厚度与所述第二组固定物的第二厚度不同,使得所述第一距离和所述第二距离不相同。
10.如权利要求8所述的PCB板,其特征在于,所述PCB板包括:
第一组固定物,设置在所述第一组引脚上,用于将所述第一电子器件设置在所述第一组固定物的上部,用于通过所述第一组固定物将所述第一电子器件与所述第一组引脚导通;
在所述PCB板的表面设置所述第二电子器件,将所述第二电子器件的第二组管脚与所述第二组引脚连接,使得所述第二电子器件和所述第二组引脚导通。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310038622.9A CN103972202A (zh) | 2013-01-31 | 2013-01-31 | 电路装置及pcb板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310038622.9A CN103972202A (zh) | 2013-01-31 | 2013-01-31 | 电路装置及pcb板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103972202A true CN103972202A (zh) | 2014-08-06 |
Family
ID=51241534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310038622.9A Pending CN103972202A (zh) | 2013-01-31 | 2013-01-31 | 电路装置及pcb板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103972202A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107680917A (zh) * | 2017-08-11 | 2018-02-09 | 华为技术有限公司 | 一种板级架构及其制备方法、移动终端 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1531091A (zh) * | 2003-03-17 | 2004-09-22 | 精工爱普生株式会社 | 半导体装置、电子设备、载体基板及它们的制法、电子仪器 |
CN1532930A (zh) * | 2003-03-18 | 2004-09-29 | ������������ʽ���� | 半导体装置、电子设备及它们的制造方法,以及电子仪器 |
CN1691329A (zh) * | 2004-04-30 | 2005-11-02 | 金士顿科技公司 | 用于存储器模块的多级封装 |
CN101118901A (zh) * | 2007-06-29 | 2008-02-06 | 日月光半导体制造股份有限公司 | 堆叠式芯片封装结构、芯片封装结构及其制程 |
CN101232004A (zh) * | 2007-01-23 | 2008-07-30 | 联华电子股份有限公司 | 芯片堆叠封装结构 |
CN101266966A (zh) * | 2007-03-16 | 2008-09-17 | 日月光半导体制造股份有限公司 | 多芯片封装模块及其制造方法 |
CN101465340A (zh) * | 2007-12-21 | 2009-06-24 | 力成科技股份有限公司 | 堆叠式封装结构 |
CN101752353A (zh) * | 2008-12-19 | 2010-06-23 | 日月光封装测试(上海)有限公司 | 多芯片半导体封装构造 |
CN102403275A (zh) * | 2010-09-17 | 2012-04-04 | 深南电路有限公司 | 一种堆叠封装结构及其制作方法 |
CN102646668A (zh) * | 2011-02-17 | 2012-08-22 | 三星电子株式会社 | 具有基板穿孔的中间体的半导体封装及其制造方法 |
CN102867800A (zh) * | 2011-07-07 | 2013-01-09 | 台湾积体电路制造股份有限公司 | 将功能芯片连接至封装件以形成层叠封装件 |
-
2013
- 2013-01-31 CN CN201310038622.9A patent/CN103972202A/zh active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1531091A (zh) * | 2003-03-17 | 2004-09-22 | 精工爱普生株式会社 | 半导体装置、电子设备、载体基板及它们的制法、电子仪器 |
CN1532930A (zh) * | 2003-03-18 | 2004-09-29 | ������������ʽ���� | 半导体装置、电子设备及它们的制造方法,以及电子仪器 |
CN1691329A (zh) * | 2004-04-30 | 2005-11-02 | 金士顿科技公司 | 用于存储器模块的多级封装 |
CN101232004A (zh) * | 2007-01-23 | 2008-07-30 | 联华电子股份有限公司 | 芯片堆叠封装结构 |
CN101266966A (zh) * | 2007-03-16 | 2008-09-17 | 日月光半导体制造股份有限公司 | 多芯片封装模块及其制造方法 |
CN101118901A (zh) * | 2007-06-29 | 2008-02-06 | 日月光半导体制造股份有限公司 | 堆叠式芯片封装结构、芯片封装结构及其制程 |
CN101465340A (zh) * | 2007-12-21 | 2009-06-24 | 力成科技股份有限公司 | 堆叠式封装结构 |
CN101752353A (zh) * | 2008-12-19 | 2010-06-23 | 日月光封装测试(上海)有限公司 | 多芯片半导体封装构造 |
CN102403275A (zh) * | 2010-09-17 | 2012-04-04 | 深南电路有限公司 | 一种堆叠封装结构及其制作方法 |
CN102646668A (zh) * | 2011-02-17 | 2012-08-22 | 三星电子株式会社 | 具有基板穿孔的中间体的半导体封装及其制造方法 |
CN102867800A (zh) * | 2011-07-07 | 2013-01-09 | 台湾积体电路制造股份有限公司 | 将功能芯片连接至封装件以形成层叠封装件 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107680917A (zh) * | 2017-08-11 | 2018-02-09 | 华为技术有限公司 | 一种板级架构及其制备方法、移动终端 |
WO2019029753A1 (zh) * | 2017-08-11 | 2019-02-14 | 华为技术有限公司 | 一种板级架构及其制备方法、移动终端 |
CN107680917B (zh) * | 2017-08-11 | 2020-03-20 | 华为技术有限公司 | 一种板级架构及其制备方法、移动终端 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104302097B (zh) | 一种多层印刷电路板 | |
CN102742372A (zh) | 电路板及其制造方法 | |
JP2011176279A5 (zh) | ||
CN105516407B (zh) | 移动终端及其电路板组件 | |
KR20220002538A (ko) | 인쇄 회로 기판 어셈블리 및 단말 | |
CN107197595B (zh) | 一种印制电路板及其焊接设计 | |
CN104349592B (zh) | 多层电路板及其制作方法 | |
CN104994682B (zh) | 一种具有散热性能的pcb以及应用其的移动终端 | |
CN102379016A (zh) | 固体电解电容器 | |
CN104051405A (zh) | 嵌埋有电子组件的线路板结构及其制法 | |
CN103972202A (zh) | 电路装置及pcb板 | |
CN205005337U (zh) | 具有吸收瞬间高压电脉冲能量的功能箔及其印刷电路板 | |
CN204859739U (zh) | 多层柔性电路板 | |
CN204231756U (zh) | 一种混埋容阻电路板 | |
KR20150079189A (ko) | 전자소자 내장 기판 | |
CN203407071U (zh) | 压接盲孔线路板 | |
JP2017208531A (ja) | コンデンサモジュール | |
CN208094904U (zh) | 多层叠加式精度化pcb板 | |
CN207783285U (zh) | 一种一体式hdi线路板 | |
JP2013048197A (ja) | 配線基板 | |
CN202749810U (zh) | 一种新型电路保护器的组合结构 | |
CN205491444U (zh) | 电源电路板 | |
CN203631462U (zh) | 一种贴片自恢复保险丝的结构 | |
CN204948508U (zh) | 一种印刷电路板 | |
CN204733462U (zh) | 一种基于陶瓷材料的电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140806 |