KR20150079189A - 전자소자 내장 기판 - Google Patents

전자소자 내장 기판 Download PDF

Info

Publication number
KR20150079189A
KR20150079189A KR1020130169246A KR20130169246A KR20150079189A KR 20150079189 A KR20150079189 A KR 20150079189A KR 1020130169246 A KR1020130169246 A KR 1020130169246A KR 20130169246 A KR20130169246 A KR 20130169246A KR 20150079189 A KR20150079189 A KR 20150079189A
Authority
KR
South Korea
Prior art keywords
insulating spacer
electronic device
electronic
coupled
cavity
Prior art date
Application number
KR1020130169246A
Other languages
English (en)
Inventor
김홍원
이근용
권영도
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130169246A priority Critical patent/KR20150079189A/ko
Priority to US14/206,254 priority patent/US9237654B2/en
Publication of KR20150079189A publication Critical patent/KR20150079189A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

전자소자 내장 기판을 개시한다. 전자소자 내장 기판은 캐비티(cavity)가 형성된 코어 기판, 캐비티에 내장되는 미리 설정된 형태로 배열되는 복수의 전자 소자, 및 캐비티 내에서 서로 인접하는 복수의 전사 소자 사이에 개재되는 복수의 절연 스페이서를 포함한다.

Description

전자소자 내장 기판{ELECTRONIC COMPONENTS EMBEDDED SUBSTRATE}
본 발명은 전자소자 내장 기판에 관한 것이다.
전자소자 내장 인쇄회로기판은 코어 기판에 캐비티(cavity)를 형성한 후 캐비티에 전자소자를 위치시키고 충전재 등을 이용하여 전자소자를 캐비티 내에 고정하는 임베딩(embedding) 공정으로 형성된다.
최근 전자기기의 고기능화, 고밀도화를 지원하기 위해 전자소자 내장 인쇄회로기판은 크기를 줄이고, 내장 부품의 수를 늘리고 있다. 또한, 전자소자 내장 인쇄회로기판은 회로 설계의 자유도를 향상시키기 위해 캐비티의 면적을 줄이면서 하나의 캐비티에 다수의 부품을 내장하고 있다. 그러나 전자소자 내장 인쇄회로기판의 제조 과정에서 내장 부품끼리 접촉하는 단락 불량이 다수 발생하여 개선 방안이 요구된다.
한국공개특허 제2011-0006252호
본 발명은 내장 부품의 이동에 의해 내장 부품간의 접촉으로 인한 불량을 방지하도록 전자 소자에 절연 스페이서가 결합된 전자소자 내장 기판을 제공하는데 목적이 있다.
본 발명의 일 측면에 따르면, 전자소자 내장 기판은 캐비티(cavity)가 형성된 코어 기판, 캐비티에 내장되는 미리 설정된 형태로 배열되는 복수의 전자 소자, 및 캐비티 내에서 서로 인접하는 복수의 전사 소자 사이에 개재되는 복수의 절연 스페이서를 포함한다.
절연 스페이서는 서로 인접하는 복수의 전자 소자 각각의 일측면에서 결합될 수 있다.
복수의 스페이서는 복수의 전자 소자 각각에 결합되는 제1 절연 스페이서 및 제2 절연 스페이서를 포함하되, 제1 절연 스페이서 및 제2 절연 스페이서 각각은 복수의 전자 소자 각각의 몸체, 제1 외부 전극 및 제2 외부 전극에 결합될 수 있다.
복수의 스페이서 각각의 일측면에 부분적으로 절연 스페이서가 결합되고, 절연 스페이서는 복수의 전자 소자 각각의 몸체, 제1 외부 전극 및 제2 외부 전극 중 적어도 하나에 결합될 수 있다.
상기 캐비티 내에 서로 나란하게 배열되는 홀수개의 전자 소자 중 짝수 번째 배치된 전자 소자의 양측면에 제1 절연 스페이서 및 제2 절연 스페이서가 결합되고, 제1 절연 스페이서 및 제2 절연 스페이서 각각은 전자 소자의 몸체, 제1 외부 전극 및 제2 외부 전극에 결합될 수 있다.
캐비티 내에 서로 나란하게 배열되는 복수개의 전자 소자 각각의 일측면에 부분적으로 절연 스페이서가 결합되고, 절연 스페이서는 복수의 전자 소자 각각의 몸체, 제1 외부 전극 및 제2 외부 전극 중 선택된 한 곳에 결합될 수 있다.
본 발명의 일 실시예에 따르면, 내장 부품의 이동에 의해 내장 부품간의 접촉으로 인한 불량을 방지하도록 전자 소자에 절연 스페이서가 결합된 전자소자 내장 기판을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자소자 내장 기판의 구조를 나타내는 단면도이다.
도 2는 도 1에 도시된 전자소자 내장 기판의 내부 구조를 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 전자소자 내장 기판의 전자 소자의 배치 형태를 나타내는 도면이다.
도 4는 본 발명의 다른 실시예에 따른 전자소자 내장 기판의 전자 소자의 배치 형태를 나타내는 도면이다.
도 5는 본 발명의 또 다른 실시예에 따른 전자소자 내장 기판의 전자 소자의 배치 형태를 나타내는 도면이다.
도 6은 본 발명의 또 다른 실시예에 따른 전자소자 내장 기판의 전자 소자의 배치 형태를 나타내는 도면이다.
도 7은 본 발명의 또 다른 실시예에 따른 전자소자 내장 기판의 전자 소자의 배치 형태를 나타내는 도면이다.
도 8은 본 발명의 또 다른 실시예에 따른 전자소자 내장 기판의 전자 소자의 배치 형태를 나타내는 도면이다.
도 9는 본 발명의 또 다른 실시예에 따른 전자소자 내장 기판의 전자 소자의 배치 형태를 나타내는 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 전자소자 내장 기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 전자소자 내장 기판의 구조를 나타내는 단면도이다.
도 2는 도 1에 도시된 전자소자 내장 기판의 내부 구조를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 전자소자 내장 기판은 코어 기판(110), 복수의 전자 소자(120), 절연 스페이서(130), 제1 회로 패턴(140), 절연층(150), 비아홀(160) 및 제2 회로 패턴(170)을 포함한다.
코어 기판(110)은 절연수지층의 일부분이 천공되어 형성된 캐비티(115)를 포함한다. 여기서, 코어 기판(110)은 보강 기재와 수지로 이루어질 수 있다. 또한, 캐비티(115)는 복수의 전자 소자(120)를 내장하기 위하여 전자 소자(120)의 크기에 상응하거나 전자 소자(120)보다 더 큰 면적으로 형성될 수 있다.
복수의 전자 소자(120)는 외부와 전기적으로 연결되어 미리 설정된 기능을 수행할 수 있다. 본 발명의 일 실시예에 따른 전자소자 내장 기판에서는 전자 소자(120)가 몸체(122)와 제1 외부 전극(124) 및 제2 외부 전극(126)을 포함하는 적층 세라믹 커패시터일 수 있다. 다만, 이에 한정되지 않고 전자 소자(120)로 다양한 제품이 적용될 수 있다.
복수의 전자 소자(120)는 캐비티(115) 내에 내장될 수 있다. 여기서 복수의 전자 소자(120)는 미리 설정된 형태로 캐비티(115) 내에 배열될 수 있다. 예를 들면, 복수의 전자 소자(120) 각각은 제1 외부 전극(124) 또는 제2 외부 전극(126)이 서로 동일 방향을 향하도록 나란하게 캐비티(115) 내에 배열될 수 있다. 이때, 복수의 전자 소자(120)는 각각의 제1 외부 전극(124) 또는 제2 외부 전극(126)이 서로 인접하게 배치될 수 있다.
절연 스페이서(130)는 복수의 전자 소자(120) 사이의 전기적인 연결을 방지한다. 여기서 절연 스페이서(130)는 절연 물질로 형성될 수 있다. 이러한 절연 스페이서(130)는 절연층(150)과 동일한 물질 또는 이종 물질로 형성될 수 있다. 예를 들면, 절연 스페이서(130)는 프리프레그(prepreg), 에폭시(epoxy) 또는 폴리이미드(polymide)를 포함하는 레진(resin), 폴리머(polymer) 또는 페이스터(paster)로 형성될 수 있다. 이러한 절연 스페이서(130)는 구형으로 형성될 수 있다. 또는, 절연 스페이서(130)는 원형, 타원형 또는 다각형의 입체 도형으로 형성될 수 있다.
절연 스페이서(130)는 캐비티(115) 내에서 서로 인접하는 복수의 전자 소자(120) 사이에 개재될 수 있다. 특히, 절연 스페이서(130)는 서로 인접하는 복수의 전자 소자(120) 중 적어도 하나의 전자 소자(120)에 결합될 수 있다. 예를 들면, 절연 스페이서(130)는 복수의 전자 소자(120) 각각의 적어도 하나의 측면에 결합될 수 있다. 이때, 절연 스페이서(130)는 복수의 전자 소자(120)의 몸체(122), 제1 외부 전극(124) 및 제2 외부 전극(126) 중 적어도 하나에 결합될 수 있다. 또는, 절연 스페이서(130)는 캐비티(115) 내에 나란하게 배열된 복수의 전자 소자(120) 중 가운데에 개재된 전자 소자(120)의 적어도 하나의 측면에 결합될 수 있다. 또는, 절연 스페이서(130)는 캐비티(115) 내에서 나란하게 배열된 두 개의 전자 소자(120)와, 이들의 일측 또는 타측에 인접하게 배치된 하나의 전자 소자(120) 각각의 제1 외부 전극(124) 또는 제2 외부 전극(126)에 결합될 수 있다.
이러한 절연 스페이서(130)는 필름(film), 페이스터(paster), 액상 또는 증착 형태로 복수의 전자 소자(120)에 결합될 수 있다.
절연 스페이서(130)는 복수의 전자 소자(120) 각각의 일측면 전체에 결합되는 크기로 형성될 수 있다. 또는, 절연 스페이서(130)는 복수의 전자 소자(120) 각각의 일측면 일부에 결합되는 크기로 형성될 수 있다.
제1 회로 패턴(140)은 전기 신호를 전송하기 위하여 코어 기판(110)의 적어도 일면에 미리 설정된 패턴으로 형성될 수 있다. 이때, 제1 회로 패턴(140)은 전기 전도도가 우수한 전도성 물질로 형성될 수 있다.
절연층(150)은 코어 기판(110)의 적어도 일면에 적층될 수 있다. 여기서 절연층(150)은 캐비티(115)를 충진하여 전자 소자(120)를 보호할 수 있다. 절연층(150)은 캐비티(115) 내의 전자 소자(120)를 감싸며 전자 소자(120)의 위치를 고정시킬 수 있다. 이러한 절연층(150)은 프리프레그(prepreg) 등의 절연 물질로 형성될 수 있다.
비아홀(160)은 제1 회로 패턴(140)과 제2 회로 패턴(170)을 전기적으로 연결할 수 있다. 여기서 비아홀(160)은 절연층(150)을 관통하여 제1 회로 패턴(140)과 제2 회로 패턴(170)을 연결할 수 있다. 또한, 비아홀(160)은 전자 소자(120)와 제2 회로 패턴(170)을 전기적으로 연결할 수도 있다.
제2 회로 패턴(170)은 외부와 전기적으로 연결되고 제1 회로 패턴(140)으로 전기 신호를 전달할 수 있다. 이를 위해, 제2 회로 패턴(170)은 절연층(150) 상에 형성될 수 있다.
본 발명의 일 실시예에 따른 전자소자 내장 기판은 회로 패턴과 연결된 지지부를 이용하여 캐비티 내에 전자 소자를 고정시킬 수 있다.
도 3은 본 발명의 일 실시예에 따른 전자소자 내장 기판의 전자 소자의 배치 형태를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 전자소자 내장 기판은 복수의 전자 소자(120) 각각의 일측면에 절연 스페이서(130)가 결합될 수 있다. 여기서 절연 스페이서(130)는 전자 소자(120)의 몸체(122), 제1 외부 전극(124) 및 제2 외부 전극(126)에 결합될 수 있다. 이러한 절연 스페이서(130)는 전자 소자(120)의 일측면에 필름(film), 페이스터(paster), 액상 또는 증착 형태로 결합될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 전자소자 내장 기판의 전자 소자의 배치 형태를 나타내는 도면이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 전자소자 내장 기판은 복수의 전자 소자(420) 각각에 제1 절연 스페이서(432) 및 제2 절연 스페이서(434)가 결합될 수 있다.
여기서, 제1 절연 스페이서(432) 및 제2 절연 스페이서(434) 각각은 전자 소자(420)의 몸체(422), 제1 외부 전극(424) 및 제2 외부 전극(426)에 결합될 수 있다. 이때, 제1 절연 스페이서(432) 및 제2 절연 스페이서(434) 각각은 전자 소자(120)의 양측면에 필름(film), 페이스터(paster), 액상 또는 증착 형태로 결합될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 전자소자 내장 기판의 전자 소자의 배치 형태를 나타내는 도면이다.
도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 전자소자 내장 기판은 복수의 전자 소자(520) 각각의 일측면에 부분적으로 절연 스페이서(530)가 결합될 수 있다. 여기서 절연 스페이서(530)는 원형, 타원형 또는 다각형의 입체 도형으로 형성될 수 있다. 이러한 절연 스페이터(530)는 전자 소자(520)의 몸체(522), 제1 외부 전극(524) 및 제2 외부 전극(526) 중 적어도 하나에 결합될 수 있다. 예를 들면, 절연 스페이터(530)는 전자 소자(520)이 길이보다 짧게 형성되고, 몸체(522), 제1 외부 전극(524) 및 제2 외부 전극(526)를 커버하면서 전자 소자(520)의 일측면에 결합될 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 전자소자 내장 기판의 전자 소자의 배치 형태를 나타내는 도면이다.
도 6을 참조하면, 본 발명의 또 다른 실시예에 따른 전자소자 내장 기판은 캐비티(615) 내에서 서로 나란하게 배열되는 홀수개의 전자 소자(620) 중 짝수 번째 배치된 전자 소자(620)의 양측면에 제1 절연 스페이서(632) 및 제2 절연 스페이서(634)가 결합될 수 있다.
여기서, 제1 절연 스페이서(432) 및 제2 절연 스페이서(434) 각각은 전자 소자(420)의 몸체(422), 제1 외부 전극(424) 및 제2 외부 전극(426)에 결합될 수 있다. 이때, 제1 절연 스페이서(632) 및 제2 절연 스페이서(634) 각각은 원형, 타원형 또는 다각형의 입체 도형으로 형성될 수 있다. 이러한 제1 절연 스페이서(632) 및 제2 절연 스페이서(634) 각각은 전자 소자(620)의 몸체(622), 제1 외부 전극(624) 및 제2 외부 전극(626) 중 적어도 하나에 결합될 수 있다. 예를 들면, 제1 절연 스페이서(632) 및 제2 절연 스페이서(634) 각각은 전자 소자(620)이 길이보다 짧게 형성되고, 몸체(622), 제1 외부 전극(624) 및 제2 외부 전극(626)를 커버하면서 전자 소자(620)의 양측면에 결합될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 전자소자 내장 기판의 전자 소자의 배치 형태를 나타내는 도면이다.
도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 전자소자 내장 기판은 복수의 전자 소자(720) 각각의 일측면에 부분적으로 절연 스페이서(730)가 결합될 수 있다.
여기서, 절연 스페이서(730)는 캐비티(715) 내에서 서로 나란하게 배열된 복수의 전자 소자(720) 각각의 몸체(722), 제1 외부 전극(724) 및 제2 외부 전극(726) 중 선택된 한 곳에 결합될 수 있다. 예를 들면, 절연 스페이서(730)는 캐비티(715) 내에 서로 나란하게 배열된 첫번째 전자 소자(720)의 제1 외부 전극(724)에 결합될 수 있다. 또한, 절연 스페이서(730)는 캐비티(715) 내에 서로 나란하게 배열된 두번째 전자 소자(720)의 몸체(722)에 결합될 수 있다. 또한, 절연 스페이서(730)는 캐비티(715) 내에 서로 나란하게 배열된 세번째 전자 소자(720)의 제2 외부 전극(726)에 결합될 수 있다.
여기서 절연 스페이서(730)는 복수의 전자 소자(720) 각각의 일측면에서 몸체(722), 제1 외부 전극(724) 및 제2 외부 전극(726) 중 선택된 한 곳을 커버하도록 결합될 수 있다. 이러한 절연 스페이서(730)는 원형, 타원형 또는 다각형의 입체 도형으로 형성될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 전자소자 내장 기판의 전자 소자의 배치 형태를 나타내는 도면이다.
도 8을 참조하면, 본 발명의 또 다른 실시예에 따른 전자소자 내장 기판은 복수의 전자 소자(820)는 각각의 양측면에 부분적으로 제1 절연 스페이서(832) 및 제2 절연 스페이서(834)가 결합될 수 있다.
여기서, 제1 절연 스페이서(832) 및 제2 절연 스페이서(834) 각각은 캐비티(815) 내에서 서로 나란하게 배열된 복수의 전자 소자(820) 각각의 제1 외부 전극(824) 및 제2 외부 전극(826)에 결합될 수 있다.
여기서, 제1 절연 스페이서(832) 및 제2 절연 스페이서(834) 각각은 복수의 전자 소자(820) 각각의 일측면에서 몸체(822), 제1 외부 전극(824) 및 제2 외부 전극(826) 중 선택된 한 곳을 커버하도록 결합될 수 있다. 이러한 제1 절연 스페이서(832) 및 제2 절연 스페이서(834) 각각은 원형, 타원형 또는 다각형의 입체 도형으로 형성될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 전자소자 내장 기판의 전자 소자의 배치 형태를 나타내는 도면이다.
도 9를 참조하면, 본 발명의 또 다른 실시예에 따른 전자소자 내장 기판은 캐비티(915) 내에서 서로 나란하게 배열되는 홀수개의 전자 소자(920) 중 짝수 번째 배치된 전자 소자(920)의 제1 외부 전극(924) 및 제2 외부 전극(926) 각각의 양측면에 제1 절연 스페이서(932), 제2 절연 스페이서(934), 제3 절연 스페이서(936) 및 제4 절연 스페이서(938)가 결합될 수 있다.
여기서, 제1 절연 스페이서(932) 및 제2 절연 스페이서(934)은 전자 소자(920)의 제1 외부 전극(924)의 양측면에 결합될 수 있다. 또한, 제3 절연 스페이서(936) 및 제4 절연 스페이서(938)은 전자 소자(920)의 제2 외부 전극(926)의 양측면에 결합될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (6)

  1. 캐비티(cavity)가 형성된 코어 기판;
    상기 캐비티에 내장되는 미리 설정된 형태로 배열되는 복수의 전자 소자; 및
    상기 캐비티 내에서 서로 인접하는 상기 복수의 전사 소자 사이에 개재되는 복수의 절연 스페이서;
    를 포함하는 전자소자 내장 기판.
  2. 제1항에 있어서,
    상기 절연 스페이서는 서로 인접하는 상기 복수의 전자 소자 각각의 일측면에서 결합되는 것을 특징으로 하는 전자소자 내장 기판.
  3. 제1항에 있어서,
    상기 복수의 스페이서는 상기 복수의 전자 소자 각각에 결합되는 제1 절연 스페이서 및 제2 절연 스페이서를 포함하되,
    상기 제1 절연 스페이서 및 상기 제2 절연 스페이서 각각은 상기 복수의 전자 소자 각각의 몸체, 제1 외부 전극 및 제2 외부 전극에 결합되는 것을 특징으로 하는 전자소자 내장 기판.
  4. 제1항에 있어서,
    상기 복수의 스페이서 각각의 일측면에 부분적으로 상기 절연 스페이서가 결합되고,
    상기 절연 스페이서는 상기 복수의 전자 소자 각각의 몸체, 제1 외부 전극 및 제2 외부 전극 중 적어도 하나에 결합되는 것을 특징으로 하는 전자소자 내장 기판.
  5. 제1항에 있어서,
    상기 캐비티 내에 서로 나란하게 배열되는 홀수개의 전자 소자 중 짝수 번째 배치된 전자 소자의 양측면에 제1 절연 스페이서 및 제2 절연 스페이서가 결합되고,
    상기 제1 절연 스페이서 및 상기 제2 절연 스페이서 각각은 상기 전자 소자의 몸체, 제1 외부 전극 및 제2 외부 전극에 결합되는 것을 특징으로 하는 전자소자 내장 기판.
  6. 제1항에 있어서,
    상기 캐비티 내에 서로 나란하게 배열되는 복수개의 전자 소자 각각의 일측면에 부분적으로 상기 절연 스페이서가 결합되고,
    상기 절연 스페이서는 상기 복수의 전자 소자 각각의 몸체, 제1 외부 전극 및 제2 외부 전극 중 선택된 한 곳에 결합되는 것을 특징으로 하는 전자소자 내장 기판.
KR1020130169246A 2013-12-31 2013-12-31 전자소자 내장 기판 KR20150079189A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130169246A KR20150079189A (ko) 2013-12-31 2013-12-31 전자소자 내장 기판
US14/206,254 US9237654B2 (en) 2013-12-31 2014-03-12 Electronic component embedded substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130169246A KR20150079189A (ko) 2013-12-31 2013-12-31 전자소자 내장 기판

Publications (1)

Publication Number Publication Date
KR20150079189A true KR20150079189A (ko) 2015-07-08

Family

ID=53483581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130169246A KR20150079189A (ko) 2013-12-31 2013-12-31 전자소자 내장 기판

Country Status (2)

Country Link
US (1) US9237654B2 (ko)
KR (1) KR20150079189A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180023384A (ko) 2016-08-25 2018-03-07 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
KR20180082849A (ko) 2017-01-11 2018-07-19 삼성전기주식회사 반도체 패키지와 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672715B2 (en) 2018-04-16 2020-06-02 Amkor Technology, Inc. Semiconductor package using cavity substrate and manufacturing methods

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making
US20150268461A1 (en) * 2008-12-16 2015-09-24 Massachusetts Institute Of Technology Applications of contact-transfer printed membranes
US8319334B2 (en) * 2009-08-10 2012-11-27 Infineon Technologies Ag Embedded laminated device
US9345142B2 (en) * 2013-11-21 2016-05-17 Samsung Electro-Mechanics Co., Ltd. Chip embedded board and method of manufacturing the same
US9305930B2 (en) * 2013-12-11 2016-04-05 Globalfoundries Inc. Finfet crosspoint flash memory

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180023384A (ko) 2016-08-25 2018-03-07 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
US10595413B2 (en) 2016-08-25 2020-03-17 Samsung Electro-Mechanics Co., Ltd. Board having electronic element, method for manufacturing the same, and electronic element module including the same
KR20180082849A (ko) 2017-01-11 2018-07-19 삼성전기주식회사 반도체 패키지와 그 제조 방법
US10679955B2 (en) 2017-01-11 2020-06-09 Samsung Electro-Mechanics Co., Ltd. Semiconductor package with heat-dissipating structure and method of manufacturing the same

Also Published As

Publication number Publication date
US20150189757A1 (en) 2015-07-02
US9237654B2 (en) 2016-01-12

Similar Documents

Publication Publication Date Title
KR101506256B1 (ko) 칩 부품 구조체 및 제조방법
US9552923B2 (en) Electronic component
JP5459444B2 (ja) 電子部品
JP4283327B2 (ja) プリント配線板
US20160155713A1 (en) Semiconductor package and method of manufacturing the same
WO2012098616A1 (ja) 部品内蔵配線基板
JP5182448B2 (ja) 部品内蔵基板
US9786589B2 (en) Method for manufacturing package structure
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
US20140138138A1 (en) Printed circuit board having electronic component embedded therein
KR20180057105A (ko) 커패시터 및 그 제조 방법
JP2020198336A (ja) コイル部品
KR20180058021A (ko) 적층형 커패시터 및 그 실장 기판
JP6160308B2 (ja) 積層基板
KR20150079189A (ko) 전자소자 내장 기판
US20140293559A1 (en) Wiring board
JP2008071963A (ja) 多層配線基板
KR20150062056A (ko) 전자소자 내장 기판 및 그 제조 방법
CN104254202A (zh) 具有内埋电子元件的电路板及其制作方法
KR101483874B1 (ko) 인쇄회로기판
JP6323622B2 (ja) 部品実装基板
US9192050B2 (en) Method of manufacturing printed circuit board
US20110061902A1 (en) Circuit board and method of manufacturing the same
JP5741416B2 (ja) 電子部品の実装構造
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application