CN103946978A - 半导体装置以及电子设备 - Google Patents

半导体装置以及电子设备 Download PDF

Info

Publication number
CN103946978A
CN103946978A CN201280057121.9A CN201280057121A CN103946978A CN 103946978 A CN103946978 A CN 103946978A CN 201280057121 A CN201280057121 A CN 201280057121A CN 103946978 A CN103946978 A CN 103946978A
Authority
CN
China
Prior art keywords
mentioned
electrode pad
active element
semiconductor device
switch active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280057121.9A
Other languages
English (en)
Other versions
CN103946978B (zh
Inventor
谷口清美
植田顺
小野敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103946978A publication Critical patent/CN103946978A/zh
Application granted granted Critical
Publication of CN103946978B publication Critical patent/CN103946978B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在半导体装置（101）中，对常开型的第1开关有源元件（103）与常关型的第2开关有源元件（104）进行共源共栅连接。以使在由此形成的电流路径中形成的、半导体装置（101）在俯视图中的环路面积变得最小的方式，进行第1和第2开关有源元件（103、104）的配置和连接。

Description

半导体装置以及电子设备
技术领域
本发明涉及包括常开（normally on）型的开关有源元件的半导体装置以及具备该半导体装置的电子设备。
背景技术
与家电等的省功耗化相对应，功率器件（power device）、功率模块（power module）等半导体装置的低损耗化受到重视。在这样的状况下，以谋求进一步的低损耗化为目的，正在进行使用宽带隙（wide bandgap）半导体的功率器件等半导体装置的开发。
特别是，将GaN（氮化镓）类的III族氮化物半导体作为材料的场效应管（FET）因为可期待低导通电阻（low on－resistance）的优点而正在进行各种半导体装置的开发。作为氮化镓类的场效应管，已知有利用GaN和AlGaN（氮化铝镓）的异质结构造的AlGaN/GaN HFET（Heterojunction FET：异质结场效应管）。该AlGaN/GaN HFET因为具有低导通电阻、高速动作、高耐受电压、高耐热性这些优点而受到瞩目。
然而，因为上述的AlGaN/GaN HFET通常是常开型的场效应管，所以，在栅极电压为0V时是导通（ON）状态，欲设为截止（OFF）状态，就必须在栅极施加负电压。在功率器件中，为了处理大电流，要求是在零偏压时切断电流的常关（normally off）型。因而，像AlGaN/GaN HFET那样的常开型的场效应管存在不能直接作为功率器件使用的问题。
针对这样的问题，在专利文献1中公开了用于使用常开型的有源元件来实现常关动作的半导体装置。在该半导体装置中，常开型场效应管和常关型场效应管进行共源共栅（cascode）连接。
具体地说，在该半导体装置中，常开型的第1场效应管的漏极与第1节点连接，常关型的第2场效应管的源极与第2节点连接。此外，在第1场效应管的控制电极与第2节点之间连接有开关元件。开关元件在该半导体装置为截止的期间以不会由于上述第1场效应管导通而变为第2场效应管的耐受电压以上的方式动作，当第2控制电极的电压成为规定值以上时，从第1节点向第2节点方向导通。
像上述那样构成的半导体装置作为通过使第2场效应管的控制电极的电压为正电压而进行导通动作的常关型的晶体管进行动作。而且，通过将这样的半导体装置密封在TO220等封装（package）内，从而能提供高耐受电压且能进行高速动作的常关型的场效应管。
现有技术文献
专利文献
专利文献1：日本国公开专利公报“特开2011－29386号公报（2011年2月10日公开）”。
发明内容
发明要解决的课题
然而，上述半导体装置在安装于封装的导电性基板上的状态下，会对半导体装置原来具有的电特性附加由上述封装的寄生参数造成的影响。因此，根据封装的安装构造，存在半导体装置的规格受到限定的问题。
在此，所谓半导体装置的规格的限定，例如包括在将半导体装置的开关从导通状态切换为截止状态时，由通过封装的寄生参数的影响所产生的振铃（ringing）造成的开关速度的延迟、寄生参数中的功率损耗等。所谓封装的寄生参数，是半导体装置的设计中未包括的、由封装的材料、构造、设计图案（layout）（元件的配置、布线位置等）所决定的电容C、电阻R、包括晶体管的电流路径的电感L。
在从导通到截止或从截止到导通这样进行切换半导体装置的状态的开关时，驱动电压的矩形波（脉冲）包括高次谐波。特别是，在进行高速开关时，在脉冲中，上升沿陡峭，因此，包括频率高的高次谐波。而且，在由于寄生参数而使阻抗变化的地方，会引起上述高次谐波的反射，反射的所有的（具有各种频率）波重叠，由此产生振铃等。在振铃（一边进行衰减）存续的期间，电流从电流路径持续泄露，该漏电流使得产生功率损耗。
特别是，在使用半导体装置使电源等导通/截止的情况下，理想的情况是，在半导体装置的开关截止时电压瞬间为零，超调量（over shoot）超过阈值的情况在施加电压的设备的动作方面是不优选的。因而，尽量将振铃抑制得较小是重要的。
由上述寄生参数造成的对半导体装置的电特性的影响的大小由封装或半导体装置的俯视图或侧视图对半导体装置所具有的电流路径所形成的环路的内侧的区域的平面面积（投影面积）的大小所决定。换言之，由寄生参数造成的影响的大小由电流路径的3维空间中的形状和长度所决定。上述面积越小，由寄生参数造成的对半导体装置的影响也越小。虽然在上述环路的内侧的区域的面积（环路面积）中最重要的是上述俯视图的平面面积，但是，上述侧面图的平面面积也不能忽略。
上述侧视图的平面面积由形成上述环路的一部分的导电性引线在以半导体装置的基板为基准的高度方向上延伸的长度所确定。此外，该长度由层叠在该半导体装置的浇注树脂（密封树脂）的厚度（根据封装的规格的高度）、上述导电性引线的性能、半导体装置的安装条件等决定。
此外，电流路径的环路面积还会根据开关有源元件（晶体管）的芯片尺寸（栅极长度、栅极宽度等）而改变。这是因为，芯片尺寸改变就是源极、漏极等的各焊盘（pad）的位置改变，因此，导电性引线的接合（bonding）位置也会变化，其结果是，环路面积也变化。
本发明是鉴于上述的问题而完成的，其目的在于，提供一种能通过使上述的环路面积缩小化来抑制由封装的寄生参数造成的对半导体装置的电特性的影响的半导体装置和电子设备。
用于解决课题的方案
本发明的半导体装置，是作为常开型的第1开关有源元件和作为常关型的第2开关有源元件以进行共源共栅连接的方式安装在导电性基板上而进行密封的半导体装置，其中，上述第1开关有源元件具有形成在其表面的第1源极电极焊盘、第1漏极电极焊盘以及第1控制电极，上述第2开关有源元件具有形成在其表面的第2漏极电极焊盘和第2控制电极，并且，具有在上述第2开关有源元件中形成在成为与上述导电性基板的接触面的背面的第2源极电极焊盘，上述第1控制电极通过第1导电性引线与上述导电性基板连接，上述第1源极电极焊盘和上述第2漏极电极焊盘配置在以能允许至少在上述导电性基板搭载上述第1开关有源元件和上述第2开关有源元件的搭载精度和上述第1导电性引线对上述导电性基板的连接精度的最小距离靠近的位置，通过第2导电性引线连接。
在上述的结构中，在进行共源共栅连接的第1和第2开关有源元件中，呈环路状形成有经由第1源极电极焊盘、第2导电性引线、第2漏极电极焊盘、第2源极电极焊盘、导电性基板、第1导电性引线以及第1控制电极的电流路径。
在该电流路径中，不仅第2开关有源元件作为电阻发挥功能，而且由于焊盘和引线而存在前述的寄生参数（电容、电阻、电感）。因此，通过电流路径作为谐振电路发挥功能，从而在进行开关时会产生振铃。要缩短振铃收敛的时间，只要用后述的式子表示的谐振电路的衰减系数ζ为1以上即可。要满足该条件，只要电流路径的电感变小即可。要实现它，只要电流路径的环路长度变短即可，换言之，只要前述的环路面积变小即可。
在本发明的半导体装置中，因为第1源极电极焊盘和第2漏极电极焊盘配置在靠近的位置，所以能使连接它们的第2导电性引线变短。由此，电流路径的环路面积会变小，因此，电流路径的电感也会变小。因而，能缩短直到振铃收敛为止的时间。
进而，能通过调整第1导电性引线的长度来调整该引线的电阻值，控制振铃的振荡。通过以使电流路径的电感变小的方式控制振铃的振荡，从而能缩短直到在该电流路径中产生的振铃收敛为止的时间。
此外，在上述的结构中，第1源极电极焊盘和第2漏极电极焊盘以将第1导电性引线作为对称轴而成为轴对称的结构的方式配置，而且，以将上述第1导电性引线作为对称轴而成为轴对称的结构的方式通过第2导电性引线进行连接。
由此，关于以通过第1源极电极焊盘和第2漏极电极焊盘的方式形成的多个电流路径，该多个电流路径将第1导电性引线作为对称轴呈轴对称形成。因而，能抑制由封装的寄生参数造成的对半导体装置的电特性的影响。
此外，本发明的另一个半导体装置，是作为常开型的第1开关有源元件与作为常关型的第2开关有源元件以进行共源共栅连接的方式安装在导电性基板上进行密封的半导体装置，其中，第1开关有源元件具有形成在其表面的多个第1源极电极焊盘、与上述第1源极电极焊盘相同数量的第1漏极电极焊盘、以及第1控制电极，上述第2开关有源元件具有形成在其表面的与上述第1源极电极焊盘相同数量的第2漏极电极焊盘、第2控制电极以及表面源极电极焊盘，上述第1源极电极焊盘与上述第2漏极电极焊盘配置在以能允许至少在上述导电性基板搭载上述第1开关有源元件和上述第2开关有源元件的搭载精度的最小距离靠近的位置，上述第1控制电极与上述表面源极电极焊盘通过第1导电性引线连接，上述表面源极电极焊盘与在上述第2开关有源元件中形成在成为与上述导电性基板的接触面的背面的第2源极电极焊盘电连接，进而，上述第1源极电极焊盘与上述第2漏极电极焊盘以将上述第1导电性引线作为对称轴而成为轴对称的结构的方式配置，而且，以将上述第1导电性引线作为对称轴而成为轴对称的结构的方式通过第2导电性引线进行连接。
在上述的结构中，第1源极电极焊盘与第2漏极电极焊盘以将第1导电性引线作为对称轴而成为轴对称的结构的方式配置，而且，以将上述第1导电性引线作为对称轴而成为轴对称的结构的方式通过第2导电性引线进行连接。
由此，关于以通过第1源极电极焊盘和第2漏极电极焊盘的方式形成的多个电流路径，该多个电流路径将第1导电性引线作为对称轴呈轴对称形成。因而，能抑制由封装的寄生参数造成的对半导体装置的电特性的影响。
此外，在上述的结构中，第1开关有源元件具有形成在其表面的与第1源极电极焊盘相同数量的第1漏极电极焊盘和第1控制电极，上述第2开关有源元件具有形成在其表面的表面源极电极焊盘。此外，在上述的结构中，第1控制电极与上述表面源极电极焊盘通过第1导电性引线连接。
即，因为通过第1导电性引线连接的第1控制电极和表面源极电极焊盘全都处于第1或第2开关元件的表面侧，所以，能容易地进行引线接合。因此，本发明的半导体装置是容易安装的结构。因而，能使制造过程变得容易简便。
本发明的电子设备具备上述的任一种半导体装置作为开关元件。
由此，使用抑制了由封装的寄生参数造成的对半导体装置的电特性的影响的上述半导体装置，作为电子设备的开关元件。由此，进行开关时的电压变动达到收敛的时间缩短，因此，能一边抑制功耗一边稳定地使电子设备动作。
发明效果
通过像上述那样构成，本发明的半导体装置能缩小在半导体装置中形成的电流路径的环路面积。因而，起到能抑制由封装的寄生参数造成的对半导体装置的电特性的影响的效果。
附图说明
图1中，（a）是示出本发明的第1实施方式的半导体装置的结构的平面图，（b）是该半导体装置的侧面图。
图2是示出上述半导体装置的电路结构的电路图。
图3是示出第1实施方式的变形例的半导体装置的结构的平面图。
图4是放大示出图3的半导体装置的主要部分的平面图。
图5是示出第1实施方式的比较例的半导体装置的结构的平面图。
图6中，（a）是示出示意性地表示图2的半导体装置的开关导通时的电流路径的等价电路的电路图，（b）是示出示意性地表示图2的半导体装置的开关截止时的电流路径的等价电路的电路图。
图7是示出图1的半导体装置和图5的半导体装置的开关截止时的第1开关有源元件的第1控制电极中的电压的时间变化的曲线图。
图8中，（a）是示出本发明的第2实施方式的半导体装置的结构的平面图，（b）是该半导体装置的侧面图。
图9是示出本发明的第4的实施方式的电机驱动***的概略结构的电路图。
图10是示意性地表示图8的（a）的半导体装置的开关导通时的电流路径的电路图。
图11中，（a）是示出本发明的第3的实施方式的半导体装置的结构的平面图，（b）是该半导体装置的侧面图。
图12是示意性地表示图11的（a）的半导体装置的开关导通时的电流路径的电路图。
具体实施方式
以下，一边参照附图一边对本发明的实施方式进行详细说明。另外，关于在各实施方式中记载的构成部件的尺寸、材质、形状、其相对配置等，只要没有特别特定的记载，其宗旨就不是将本发明的范围只限定于此，不过是单纯的说明。
[实施方式1]
按照图1～图7对本发明的实施方式1的半导体装置进行说明。
[半导体装置的电路结构（动作）及构造]
图1的（a）是示出本发明的第1实施方式的半导体装置101的结构的平面图。图1的（b）是示出半导体装置101的结构的侧面图。图2是示出半导体装置101的电路结构的电路图。
如图1的（a）和（b）所示，半导体装置101由具有3个外部端子的TO220的封装所形成。该半导体装置101具备导电性基板102、第1开关有源元件103、第2开关有源元件104、第1至第3外部端子121～123、第1和第2导电性引线131、132、接合线133、134、树脂模盘141以及散热板142。在半导体装置101中，作为3个外部端子，具备第1至第3外部端子121～123。
如图2所示，第1开关有源元件103的漏极电极（第1漏极电极焊盘124）与第1外部端子121连接。此外，第1开关有源元件103的源极电极（第1源极电极焊盘125）与第2开关有源元件104的漏极电极（第2漏极电极焊盘126）连接。进而，第1开关有源元件103的栅极电极（第1控制电极129）经由导电性基板102与第2外部端子122连接。第2开关有源元件104的源极电极（第2源极电极焊盘127）也与第2外部端子122连接。而且，第2开关有源元件104的栅极电极（第2控制电极130）与第3外部端子123连接。
第1控制电极129与第2外部端子122经由第1导电性引线131和导电性基板102连接。此外，第1源极电极焊盘125与第2漏极电极焊盘126经由第2导电性引线132连接。关于它们的连接构造，将在后面详细说明。
第1开关有源元件103例如是具有GaN层的场效应管（GaN场效应管），是常开型。第2开关有源元件104例如是MOS型的场效应管（MOSFET），是常关型。
在像上述那样构成的半导体装置101中，第1开关有源元件103和第2开关有源元件104进行共源共栅连接。由此，第2开关有源元件104驱动第1开关有源元件103，因此，半导体装置101作为常关型的开关有源元件进行动作。
在未在第3外部端子123施加正的控制电压的状态下，常关型的第2开关有源元件104截止，常开型的第1开关有源元件103以第2开关有源元件104的漏极切断电流值下的电压成为稳定状态。将该状态称为半导体装置101的截止状态。在第3外部端子123施加正的控制电压的状态下，第2开关有源元件104导通，由此，第1源极电极焊盘125的电位下降，因此，第1控制电极129的电位上升，第1开关有源元件103导通。其结果是，第1外部端子121与第2外部端子122之间导通。
此外，在半导体装置101是导通状态时，形成环路状的电流路径140。在该电流路径140中，在第1源极电极焊盘125、第2导电性引线132、第2漏极电极焊盘126、第2源极电极焊盘127、导电性基板102、第1导电性引线131以及第1控制电极129的方向（用箭头示出）上流过电流。
如图1的（a）和（b）所示，导电性基板102的整体和第1至第3外部端子121～123的一端侧被树脂模盘141所覆盖。第1外部端子121和第3外部端子123以其一端与导电性基板102空开规定的间隔靠近的方式配置。第2外部端子122与导电性基板102连接。
散热板142与导电性基板102呈一体形成，以露出在树脂模盘141的外部的方式设置。该散热板142为了将配置在导电性基板102的第1开关有源元件103和第2开关有源元件104发出的热放出到外部而设置。
在导电性基板102上配置有第1开关有源元件103和第2开关有源元件104。
在第1开关有源元件103中，在与导电性基板102的接触面的相反侧的面（以下，表面）形成有第1漏极电极焊盘124、第1源极电极焊盘125、第1控制电极129。在第2开关有源元件104中，在与导电性基板102的接触面的相反侧的面（以下，表面）形成有第2漏极电极焊盘126和第2控制电极130，在上述接触面（以下，背面）形成有第2源极电极焊盘127。
第1源极电极焊盘125与第2漏极电极焊盘126使最接近的边彼此相向地配置在导电性基板102上。此外，第1漏极电极焊盘124与第1外部端子121通过接合线133连接。进而，第2控制电极130与第3外部端子123通过接合线134连接。
第1源极电极焊盘125与第2漏极电极焊盘126经由第2导电性引线132连接。此外，第1控制电极129与导电性基板102经由第1导电性引线131连接。
如前所述，在半导体装置101中，第1源极电极焊盘125与第2漏极电极焊盘126以尽可能靠近的方式配置。由此，能使连接它们的第2导电性引线132变短。另一方面，半导体装置101中的布线的高度根据树脂模盘141的厚度、引线的性能、安装条件等来决定。因而，通过在这样的限制的范围内对第2导电性引线132较低地进行布线，从而能进一步减小上述电流路径140的环路面积。故此，在半导体装置101中，可抑制由寄生参数造成的对电特性的影响。
在半导体装置101中，为了像上述那样使第1源极电极焊盘125和第2漏极电极焊盘126靠近，将第1开关有源元件103和第2开关有源元件104以满足限制条件的最小距离隔开进行配置，由此，使它们的间隔尽可能窄。在此，所谓上述限制条件，是将第1和第2开关有源元件103、104管芯接合（die bonding）在导电性基板102的装置（管芯接合器（die bonder））的接合精度、管芯接合后的管芯接合材料（焊料、银膏或环氧树脂等）的宽度、以及进行第1导电性引线131对导电性基板102的接合的装置（引线接合器）的接合精度（连接精度）等。此外，最小距离是能够允许这样的限制条件的距离，而且是作为第1和第2开关有源元件103、104之间的距离（间隔）应满足的最小距离。
此外，第1导电性引线131以在图1的（a）所示的半导体装置101的俯视图中隐藏在第2导电性引线132的正下方的方式配置，而且以与第2导电性引线132重叠的方式配置。因此，第1控制电极129比第1源极电极焊盘125配置在接近第2开关有源元件104的一侧。
因而，在半导体装置101中，电流路径140在上述的俯视图中的环路面积大致为零。故此，在半导体装置101中，可将由寄生参数造成的对电特性的影响抑制为最小限度。
[变形例]
在此，对本实施方式的变形例进行说明。
图3是示出该变形例的半导体装置901的结构的平面图。图4是放大示出半导体装置901的主要部分的平面图。
如图3所示，半导体装置901与半导体装置101同样地由TO220的封装所形成。该半导体装置901具备导电性基板902、第1开关有源元件903、第2开关有源元件904、第1至第3外部端子921～923、第1和第2导电性引线931、932、接合线933、934、树脂模盘941以及散热板942。其中，第2开关有源元件904、第1至第3外部端子921～923、接合线933、934、树脂模盘941以及散热板942分别与半导体装置101中的第2开关有源元件104、第1至第3外部端子121～123、接合线133、134、树脂模盘141以及散热板142具有同等的功能。此外，第1漏极电极焊盘924和第2控制电极930也分别与第1漏极电极焊盘124和第2控制电极130具有同等的功能。
在半导体装置901中，第1导电性引线931连接第1控制电极929和导电性基板902，第2导电性引线932连接第1源极电极焊盘925和第2漏极电极焊盘926。由此，如图3所示，在半导体装置901中，由第1源极电极焊盘925、第2导电性引线932、第2漏极电极焊盘926、第2源极电极焊盘927、导电性基板902、第1导电性引线931以及第1控制电极929形成电流路径960。
第1开关有源元件903与第1开关有源元件103不同，第1控制电极929配置在从第1源极电极焊盘925向图3中的第2外部端子922侧分开的位置。因此，第1导电性引线931也配置在从第2导电性引线932向上述的方向分开的位置。因而，第1导电性引线931和第2导电性引线932与第1导电性引线131和第2导电性引线132不同，在半导体装置901的俯视图中不会重叠。
由此，电流路径60的环路面积变得比前述的电流路径140的环路面积大。故此，在半导体装置901中，与半导体装置101相比，更多地受到由寄生参数造成的对电特性的影响。然而，因为能将第1源极电极焊盘925比前述的第1源极电极焊盘125更接近第2开关有源元件904进行配置，所以，能使第2导电性引线932变得比第2导电性引线132短。故此，关于第2导电性引线932，能比半导体装置101减小由寄生参数造成的对电特性的影响。
[比较例]
接下来，对本实施方式的比较例进行说明。
图5是示出该变形例的半导体装置801的结构的平面图。
如图5所示，半导体装置801与半导体装置101同样地由TO220的封装所形成。该半导体装置801具备导电性基板802、802a、第1开关有源元件803、第2开关有源元件804、第1至第2外部端子821～823、第1和第2导电性引线831、832、接合线833、834、树脂模盘841以及散热板842。其中，第1至第2外部端子821～823、接合线833、834、树脂模盘841以及散热板842分别与半导体装置101中的第1至第3外部端子121～123、接合线133、134、树脂模盘141以及散热板142具有同等的功能。
第1开关有源元件803是与半导体装置901中的第1开关有源元件903相同的构造。但是，第1开关有源元件803与第1开关有源元件903配置位置不同。
第2开关有源元件804安装于形成在导电性基板802上的导电性基板802a，导电性基板802a以与导电性基板802的接合面成为绝缘状态的方式安装。此外，第2开关有源元件804在表面形成有第2源极电极焊盘827和第2控制电极830。与半导体装置101中的第2开关有源元件104不同，第2漏极电极焊盘826形成在第2开关有源元件804的背面，以与导电性基板802a的表面的导电层接合的方式进行安装。由此，第2开关有源元件804的漏极电位由与导电性基板802a的安装面的导电层导通的电极焊盘826a导出。
在半导体装置801中，第1导电性引线831连接第1控制电极829和导电性基板802，第2导电性引线832连接第1源极电极焊盘825和电极焊盘826a。由此，在半导体装置801中，由第1源极电极焊盘825、第2导电性引线832、电极焊盘826a、第2漏极电极焊盘826、第2源极电极焊盘827、接合线835、导电性基板802、第1导电性引线831以及第1控制电极829形成电流路径。
第1开关有源元件803与第1开关有源元件103不同，例如，第2导电性引线832与接合线835之间的距离大。因此，上述的电流路径与电流路径140相比，环路面积变大。
[振铃与电流路径的衰减常数的关系]
对上述电流路径140中的环路面积与振铃的衰减的关系进行说明。
图6的（a）是示出半导体装置101的开关导通时的电流路径140的等价电路的电路图。图6的（b）是示出半导体装置101的开关截止时的电流路径140的等价电路的电路图。
如图6的（a）和（b）所示，在图3的电流路径140中，包含电流路径140本身的电容C和电感L。此外，在电流路径140中，第2开关有源元件104在开关导通时与电阻R1发挥同等的功能。由此，如图6的（a）所示，电流路径140在开关截止时形成RLC谐振电路。另一方面，在电流路径140中，在开关截止时与电容C1发挥同等的功能。进而，在半导体装置101中，由于焊盘和引线而存在前述的寄生参数（电容、电阻、电感）。
由此，如图6的（a）所示，电流路径140可视作形成RLC谐振电路（串联谐振电路）。
在此，对上述的RLC谐振电路的动作进行说明。
RLC谐振电路的衰减系数ζ可由下式表示。在下式中，R、L、C分别表示电流路径140中的电阻、电感、电容。
ζ＝（R/2）√（C/L）
如果上述衰减系数ζ是1以上，就可抑制电流路径140的振荡。此外，已知衰减系数ζ的值越大，在电流路径140产生的振铃就越早平静下来（衰减）。
如根据上式可知，想要抑制振荡、使振铃快速衰减，最好使RLC谐振电路的电感L尽可能小。而且，电感L通过减小电流路径140的环路的长度（环路面积）而变小。
根据以上情况，可知为了使振铃的衰减尽可能地快，只要使电流路径的环路面积尽可能小即可。
[进行开关时的电压变化]
图7是示出对半导体装置101仿真开关截止时的第1控制电极129的电压的时间变化的结果的曲线图。
在此，为了进行比较，也将对电流路径的环路面积比半导体装置101大的结构的半导体装置（图5所示的比较例的半导体装置801）进行仿真的结果示于同图。
如同图所示，在半导体装置101（虚线）中，与半导体装置801（实线）相比，从开关截止起直至稳定为截止电压为止的延迟时间大约为一半，可知振铃被抑制。在产生振铃直至衰减而完全截止为止的期间，会从电流路径140泄漏电流，因此，能通过缩短此期间的时间来减轻电力的损耗。
像这样，半导体装置101通过其结构来抑制由寄生参数造成的对电特性的影响。
[半导体装置的制造方法]
如前所述，半导体装置101通过在封装（TO220封装）的导电性基板102上安装第1开关有源元件103和第2开关有源元件104并进行布线处理来制作。
以下，关于半导体装置101的制造（制作）方法，按顺序说明（1）～（5）的各工序。另外，对于与本发明的特征没有直接关系、包含在公知技术的范围内的工序则简单说明。
（1）在导电性基板102上，如图1的（a）所示地配置第1开关有源元件103和第2开关有源元件104。此时，以使第1开关有源元件103的第1源极电极焊盘125与第2开关有源元件104的第2漏极电极焊盘126靠近的方式，此外，在不产生短路等问题的范围内尽可能接近配置。
（2）通过接合线133连接第1控制电极129和第1外部端子121。此外，通过接合线134连接第2控制电极130和第3外部端子123。接合线133、134例如是以铝为材料的具有导电性的引线。
（3）通过第1导电性引线131连接第1控制电极129和导电性基板102。此时，预先确定连接第2导电性引线132的线路，第1导电性引线131连接在假想与上述线路呈上下并联的位置。
（4）用第2导电性引线132连接第1源极电极焊盘125和第2漏极电极焊盘126。第2导电性引线132以在半导体装置101的俯视图中相对于第1源极电极焊盘125与第2漏极电极焊盘126的相向方向成垂直的方式连接。此时，优选以使从封装上方进行观察时的长度尽可能短的方式连接第2导电性引线132。另外，第2导电性引线132通过按（3）的顺序配置的第1导电性引线131的上方进行连接。
（5）用接合线134连接第2控制电极130和第3外部端子123。此外，用接合线133连接第1漏极电极焊盘124和第1外部端子121。最后，通过树脂模盘141密封包含导电性基板102的密封区域。
经过以上的工序，完成半导体装置101。
[实施方式2]
按照图8的（a）以及（b）和图10对本发明的另一个实施方式进行说明。
图8的（a）是示出本发明的第2实施方式的半导体装置201的结构的平面图。图8的（b）是半导体装置201的侧面图。
如图8的（a）和（b）所示，半导体装置201与半导体装置101同样地由TO220的封装所形成。该半导体装置201具备导电性基板202、第1开关有源元件203、第2开关有源元件204、第1至第3外部端子221～223、第1导电性引线231、第2导电性引线232a、232b、接合线233a、233b、接合线234、树脂模盘241以及散热板242。其中，第1至第3外部端子221～223、接合线234、树脂模盘241以及散热板242分别与半导体装置101中的第1至第3外部端子121～123、接合线134、树脂模盘141以及散热板142具有同等的功能。因而，在此省略对它们的详细说明。
第1开关有源元件203与第1开关有源元件103不同，具有两个第1源极电极焊盘225a、225b以及两个第1漏极电极焊盘224a、224b。此外，第1开关有源元件203具有第1控制电极229。
第1源极电极焊盘225a、225b相对于通过第1外部端子221的中心线A呈对称地配置。第1漏极电极焊盘224a、224b在第1源极电极焊盘225a、225b之间相对于中心线A呈对称地配置。此外，第1控制电极229配置在中心线A上的靠近第2开关有源元件204的一侧。
第2开关有源元件204具有第2漏极电极焊盘226、第2源极电极焊盘227以及第2控制电极230。第2漏极电极焊盘226具有相对于中心线A成对称的形状（矩形），以占据第2开关有源元件204的表面的大部分的方式配置。此外，第2源极电极焊盘227配置在与导电性基板202的接触面（表面的相反侧的面）。进而，第2控制电极230配置在第2开关有源元件204的表面中的靠近第3外部端子223的一侧。
接合线233a、233b与中心线A平行地配置，分别连接第1漏极电极焊盘224a、224b和第1外部端子221。此外，接合线234连接第2控制电极230和第3外部端子223。
第1导电性引线231连接第1控制电极229和导电性基板202。第2导电性引线232a连接第1源极电极焊盘225a和第2漏极电极焊盘226。第2导电性引线232b连接第1源极电极焊盘225b和第2漏极电极焊盘226。
由此，在半导体装置201中，由第1源极电极焊盘225a、第2导电性引线232a、第2漏极电极焊盘226、第2源极电极焊盘227、导电性基板202、第1导电性引线231以及第1控制电极229形成第1电流路径。此外，由第1源极电极焊盘225b、第2导电性引线232b、第2漏极电极焊盘226、第2源极电极焊盘227、导电性基板202、第1导电性引线231以及第1控制电极229形成第2电流路径。
在像上述那样构成的半导体装置201中，第1源极电极焊盘225a、225b和第2漏极电极焊盘226靠近配置。由此，能使第2导电性引线232a、232b变短。
在半导体装置201中，为了像上述那样使第1源极电极焊盘225a、225b与第2漏极电极焊盘226靠近，配置为使第1开关有源元件203与第2开关有源元件204的间隔为满足限制条件的最小距离且尽可能窄。在此，所谓上述限制条件，是将第1和第2开关有源元件203、204管芯接合在导电性基板202的装置（管芯接合器）的接合精度、管芯接合后的管芯接合材料（焊料、银膏、或环氧树脂等）的宽度、以及进行第1导电性引线231对导电性基板202的接合的装置（引线接合器）的接合精度（连接精度）等。此外，最小距离是能够允许这样的限制条件的距离，是作为第1和第2开关有源元件203、204之间的距离（间隔）应满足的最小距离。
[电流路径与电路图]
在图10示出在半导体装置201中形成的电流路径240的电路图。
在半导体装置201中，像上述的那样作为两个第1电流路径和第2电流路径形成有电流路径240。虽然在图10中为了方便而作为1个电流路径240示出，但是，可以将电流路径240视作第1电流路径或第2电流路径的任一个。由于上述那样的布线的对称性，这些电流路径的环路面积变得相同。
假如在第1控制电极229配置在从中心线A偏离的位置的情况下，第1电流路径和第2电流路径相对于中心线A变得不对称。在该情况下，第1电流路径和第2电流路径的任一方因为其环路面积变得比另一方大，所以容易受到由寄生参数造成的对电特性的影响。
例如，在不是将第1控制电极229配置在两个第1源极电极焊盘225a、225b之间而是配置在外侧的情况下，第1导电性引线231不是配置在两根第2导电性引线232a、232b之间，而是配置在外侧。在该情况下，第1电流路径和第2电流路径相对于中心线A变得不对称，在它们的环路面积产生不均衡，因此，产生前述那样的问题。
进而，被第1和第2电流路径所共用的第1导电性引线231配置在中心线A上，由此，即使在第1导电性引线231施加电压，也不会在电路上产生任何不良。然而，由于第1和第2电流路径240像上述的那样相对于中心线A不对称，所以，当在第1导电性引线231施加电压时，有可能由于第1和第2电流路径240的谐振频率的不同而产生未想到的振动。
像以上那样，本实施方式的半导体装置201可确保布线的对称性，因此，是可抑制由封装的寄生参数造成的对电特性的影响的结构。
另外，通过应用本实施方式的结构，从而半导体装置201能具有3个以上的电流路径。
在该情况下，第1开关有源元件203设置有3个以上的第1源极电极焊盘和第1漏极电极焊盘。此外，第1开关有源元件203还设置有与第1源极电极焊盘相同数量的、连接第1源极电极焊盘和第2漏极电极焊盘的第2导电性引线。第2导电性引线相对于上述的中心线A呈对称且平行地配置。但是，在第2导电性引线是奇数根的情况下，1根配置在中心线A上。
[实施方式3]
按照图11的（a）以及（b）和图12对本发明的一个实施方式的半导体装置进行说明。
[半导体装置的构造]
图11的（a）是示出本发明的一个实施方式的半导体装置401的结构的平面图。图11的（b）是示出半导体装置401的结构的侧面图。此外，图12是示出半导体装置401的电路结构的电路图。
如图11的（a）所示，半导体装置401由具有3个外部端子的TO220的封装所形成。该半导体装置401具备导电性基板402、第1开关有源元件403、第2开关有源元件404、第1和第2导电性引线431、432、接合线433、434、树脂模盘441以及散热板442。此外，半导体装置401作为3个外部端子而具备第1至第3外部端子421～423。
第1开关有源元件403例如是具有GaN层的场效应管（GaN场效应管），是常开型。第2开关有源元件404例如是MOS型的场效应管（MOSFET），是常关型。
导电性基板402的整体以及第1至第3外部端子421～423的一端侧被树脂模盘441所覆盖。第1外部端子421和第3外部端子423未与导电性基板402连接，402的搭载芯片（die）的面进行下移安置（down set）。第2外部端子422以与导电性基板402成为一体的状态进行下移安置。
散热板442与导电性基板402呈一体形成，以露出在树脂模盘441的外部的方式设置。该散热板442为了将配置在导电性基板402的第1开关有源元件403和第2开关有源元件404发出的热放出到外部而设置。
在导电性基板402上配置有第1开关有源元件403和第2开关有源元件404。
在第1开关有源元件403中，在与导电性基板402的接触面的相反侧的面（以下，表面）形成有两个第1漏极电极焊盘424、与第1漏极电极焊盘424相同数量的第1源极电极焊盘425、第1控制电极429。在第2开关有源元件404中，在与导电性基板402的接触面的相反侧的面（以下，表面）形成有第2控制电极430、表面源极电极焊盘428、以及与上述第1源极电极焊盘425相同数量（两个）的第2漏极电极焊盘426。此外，在上述接触面（以下，背面）如图11的（b）所示地形成有第2源极电极焊盘427。
第1源极电极焊盘425与第2漏极电极焊盘426以使最接近的边彼此相向的方式配置在导电性基板402上。此外，第1漏极电极焊盘424与第1外部端子421通过两根接合线433连接。进而，第2控制电极430与第3外部端子423通过接合线434连接。第2源极电极焊盘427与表面源极电极焊盘428通过第2开关有源元件404进行电连接。
第1控制电极429与表面源极电极焊盘428经由第1导电性引线431连接。两个第1源极电极焊盘425与两个第2漏极电极焊盘426分别经由第2导电性引线432以第1导电性引线431作为中心轴呈轴对称地连接。
即，第1源极电极焊盘425和第2漏极电极焊盘426以将第1导电性引线431作为对称轴而成为轴对称的结构的方式配置。此外，第1源极电极焊盘425和第2漏极电极焊盘426以将第1导电性引线431作为对称轴而成为轴对称的结构的方式通过第2导电性引线432进行连接。
进而，在半导体装置401中，第1控制电极429与表面源极电极焊盘428经由第1导电性引线431进行连接。
根据以上的结构，在半导体装置401中，作为，经由第1源极电极焊盘425、第2导电性引线432、第2漏极电极焊盘426、表面源极电极焊盘428、第1导电性引线431以及第1控制电极429的两个环路状的电流路径（第1和第2电流路径）在进行共源共栅连接的第1开关有源元件403和第2开关有源元件404的俯视图中以第1导电性引线431为对称轴而形成在相互轴对称的位置。
像这样，通过将第1和第2电流路径做成为轴对称的结构，从而与不对称地形成有两个或其以上的电流路径的半导体装置相比，能抑制由寄生参数造成的对电特性的影响。
此外，在半导体装置401中，以使第1源极电极焊盘425和第2漏极电极焊盘426尽可能靠近地配置的方式，使第1开关有源元件403和第2开关有源元件404尽可能靠近安装。即，隔开满足限制条件的最小距离进行安装。半导体装置401的限制条件根据由管芯接合器进行的对导电性基板402的第1和第2开关有源元件403、404的搭载精度所决定。
除此以外，在半导体装置401中，在布线的限制的范围内尽可能对第2导电性引线432较低地进行布线。在此，所谓布线的限制，是对半导体装置401中的布线的高度的限制，是由树脂模盘441的厚度、各种引线的性能、以及安装条件等决定的限制。
像以上那样，本实施方式是如下的结构，即，通过使第1开关有源元件403与第2开关有源元件404的间隔窄到上述限制条件的极限，此外，同时，通过使布线的高度尽可能低地进行布线，从而使第2导电性引线432的长度最短。由此，电流路径的环路面积变小，因此，能将由寄生参数造成的对电特性的影响抑制为最小限度。
[电流路径与电路图]
在图12示出作为第1和第2电流路径表示的电流路径440的电路图。相对于前实施方式的电流路径240的电路的电流路径440的电路的差异，是在电路中未包含导电性基板402。
在电流路径440中，第1开关有源元件403的漏极电极（第1漏极电极焊盘424）与第1外部端子421连接。此外，第1开关有源元件403的源极电极（第1源极电极焊盘425）与第2开关有源元件404的漏极电极（第2漏极电极焊盘426）连接。进而，第1开关有源元件403的栅极电极（第1控制电极429）与第2开关有源元件404的表面源极电极（表面源极电极焊盘428）连接。第2开关有源元件404的另一个源极电极（第2源极电极焊盘427）经由导电性基板402与第2外部端子422连接。而且，第2开关有源元件404的栅极电极（第2控制电极430）与第3外部端子423连接。此外，第1控制电极429与表面源极电极焊盘428用第1导电性引线431进行连接。此外，第1源极电极焊盘425和第2漏极电极焊盘426经由第2导电性引线432进行连接。
如前所述，在半导体装置401中，作为电流路径440，经由第1源极电极焊盘425、第2导电性引线432、第2漏极电极焊盘426、表面源极电极焊盘428、第1导电性引线431以及第1控制电极429的两个环路状的电流路径440在半导体装置401的俯视图中将第1导电性引线431作为对称轴而形成在相互轴对称的位置。其结果是，两个电流路径440的环路面积和形状变得相等。
在此，所谓电流路径440的环路面积，是电流路径440的俯视图或侧视图中的投影面积。假如在两个电流路径440的环路面积是不同的面积或形状的情况下，会变得容易受到由寄生参数造成的对电特性的影响。在本实施方式中，因为以相对于第1导电性引线431成为轴对称的方式形成电流路径440，因此，它们的环路面积相等，难以受到由寄生参数造成的对电特性的影响。
关于半导体装置401的动作和制造方法，因为与前述的实施方式相同，所以省略。
[限制条件的比较]
根据本实施方式的半导体装置401的结构，与在前实施方式中如图8的（a）和（b）所示的、将第1导电性引线231的一端降低到第1开关有源元件203与第2开关有源元件204之间的导电性基板202上进行连接的结构（以下，称为构成X）相比，能使上述第1和第2开关有源元件203、204相互更加靠近。因而，能使电流路径440的环路面积比电流路径240的环路面积小，其结果是，能进一步抑制振铃。以下对其理由进行说明。
另外，在此，将第1开关有源元件与第2开关有源元件之间称为“芯片间”。
首先，在结构X中，第1和第2开关有源元件通过焊料、银膏、或作为绝缘性的材料通过环氧树脂等材料（管芯接合材料）与导电性基板连接（管芯接合）。因此，必须考虑前述的限制条件，即，进行管芯接合的装置（管芯接合器）的接合精度、管芯接合后的管芯接合材料的宽度、以及在芯片间进行第1导电性引线的接合的装置（引线接合器）的接合精度（连接精度）等来设计芯片间的间隔。作为引线接合器的接合精度，包括第1和第2开关有源元件的厚度和引线接合器的工具的厚度、以及引线接合器本身的精度等。
另一方面，在本实施方式的半导体装置401中，无需考虑上述的情况。这是因为，在其一端与第1控制电极429连接的第1导电性引线431中，另一端与形成在第2开关有源元件404的表面的表面源极电极焊盘428连接，而未与导电性基板402连接。故此，（虽然需要考虑由管芯接合器进行的对导电性基板402的第1和第2开关有源元件403、404的搭载精度），但是，与无需考虑上述的情况相应地，与结构X相比，能缩小芯片间的距离。
进而，在结构X的情况下，根据导电性基板的表面状态，可想到为了使之成为能进行接合的表面状态而需要进行表面清洗的情况。但是，在半导体装置401的结构中，无需这样的过程。
像这样，在本实施方式的半导体装置401中，通过做成为将第1导电性引线431与表面源极电极焊盘428连接的结构，从而无需将第1导电性引线431在芯片间与导电性基板402连接。因此，与将第1导电性引线与导电性基板连接的结构X相比，能缩小芯片间即第1和第2开关有源元件403、404之间的距离。进而，具有无需进行引线接合用的导电性基板402表面清洗的制造过程的优点。即，半导体装置401与结构X相比，安装的过程简便，因而，是容易安装的结构。
[实施方式4]
按照图9对本发明的另一个实施方式进行说明。
图9是示出本实施方式的电机驱动***301的结构的电路图。
如图9所示，电机驱动***301以如下方式构成，即，根据交流电源302的交流电压，由三相交流电压产生部303产生三相交流电压，施加在电机304（三相交流电机）。
三相交流电压产生部303具有线圈311、整流器312、平滑电容器313、逆变器314、驱动器315以及控制部316。
整流器312对从交流电源302经由线圈311接受的交流电压进行全波整流。平滑电容器313对由整流器312进行整流的交流电压进行平滑化。
逆变器314（电子设备）开关元件SW1～SW6，开关元件SW1、SW2和开关元件SW3、SW4和开关元件SW5、SW6分别以串联方式连接在平滑电容器313的两端之间。二极管D1～D6分别连接在开关元件SW1～SW6的两端之间。开关元件SW1～SW6由前述的半导体装置101、201、901的任一个构成。
逆变器314中的开关元件SW1～SW6基于来自驱动器315的驱动信号进行开关，由此，将由平滑电容器313进行平滑化的直流电压变换为U相、V相、W相的三相交流电压提供给电机304。电机304通过该3相交流电压进行旋转。
控制部316基于由未图示的输出电压检测器检测的三相交流电压来输出提供给驱动器315的控制信号。驱动器315基于该控制信号输出驱动信号。
在上述的电机驱动***301中，作为逆变器314中的开关元件SW1～SW6，可使用抑制了由封装的寄生参数造成的对半导体装置的电特性的影响的半导体装置101、201、401、901的任一个。由此，可缩短进行开关时的电压变动达到收敛的时间，因此，能一边抑制功耗一边稳定地驱动电机304。此外，上述那样的电机驱动***301可利用于驱动冰箱、空调这样的设备的压缩机，因此，有助于这些设备中的动作的稳定性和低功耗化。
［附注事项］
另外，本实施方式也能像表现为如下所述。
即，半导体装置是作为常开型的第1开关有源元件和作为常关型的第2开关有源元件以进行共源共栅连接的方式安装在导电性基板上进行密封的半导体装置，其中，上述第1开关有源元件具有形成在其表面的第1源极电极焊盘、第1漏极电极焊盘以及第1控制电极，上述第2开关有源元件具有形成在其表面的第2漏极电极焊盘和第2控制电极，并且具有形成在上述第2开关有源元件中的成为与上述导电性基板的接触面的背面的第2源极电极焊盘，上述第1控制电极通过第1导电性引线与上述导电性基板连接，上述第1源极电极焊盘与上述第2漏极电极焊盘配置在靠近的位置，通过第2导电性引线进行连接。
此外，本实施方式的半导体装置也能表现为如下所述。
本实施方式的第1半导体装置，是作为常开型的第1开关有源元件和作为常关型的第2开关有源元件以进行共源共栅连接的方式安装在导电性基板上进行密封的半导体装置，其中，上述第1开关有源元件具有形成在其表面的第1源极电极焊盘、第1漏极电极焊盘以及第1控制电极，上述第2开关有源元件具有形成在其表面的第2漏极电极焊盘以及第2控制电极，并且具有形成在上述第2开关有源元件中的成为与上述导电性基板的接触面的背面的第2源极电极焊盘，上述第1控制电极通过第1导电性引线与上述导电性基板连接，上述第1源极电极焊盘与上述第2漏极电极焊盘配置在以能允许至少在上述导电性基板搭载上述第1开关有源元件和上述第2开关有源元件的搭载精度以及上述第1导电性引线对上述导电性基板的连接精度的最小距离靠近的位置，通过第2导电性引线进行连接。
在上述第1半导体装置中，优选在上述半导体装置的俯视图中上述第1导电性引线形成于隐藏在上述第2导电性引线的正下方的位置。
根据上述结构，上述俯视图中的电流路径的环路面积（投影面积）变为最小（大致为零）。其结果是，能抑制由寄生参数造成的对半导体装置的电特性的影响。
在上述第1半导体装置中，优选上述第1源极电极焊盘设置有多个，配置在相对于上述第1导电性引线对称的位置，上述第2导电性引线设置有与上述第1源极电极焊盘相同数量，配置在相对于上述第1导电性引线对称的位置。
根据上述结构，半导体装置包含将多个第1源极电极焊盘和与其对应的多个第2导电性引线作为构成要素而形成的多个电流路径。此外，它们配置在相对于第1导电性引线对称的位置。由此，对于每个电流路径，能抑制由封装的寄生参数造成的对半导体装置的电特性的影响。
此外，本实施方式的第2半导体装置，是作为常开型的第1开关有源元件和作为常关型的第2开关有源元件以进行共源共栅连接的方式安装在导电性基板上进行密封的半导体装置，其中，第1开关有源元件具有形成在其表面的多个第1源极电极焊盘、与上述第1源极电极焊盘相同数量的第1漏极电极焊盘、以及第1控制电极，上述第2开关有源元件具有形成在其表面的与上述第1源极电极焊盘相同数量的第2漏极电极焊盘、第2控制电极以及表面源极电极焊盘，上述第1源极电极焊盘与上述第2漏极电极焊盘配置在以能允许至少在上述导电性基板搭载上述第1开关有源元件和上述第2开关有源元件的搭载精度的最小距离靠近的位置，上述第1控制电极和上述表面源极电极焊盘通过第1导电性引线连接，上述表面源极电极焊盘与在上述第2开关有源元件中形成在成为与上述导电性基板的接触面的背面的第2源极电极焊盘电连接，进而，上述第1源极电极焊盘和上述第2漏极电极焊盘以将上述第1导电性引线作为对称轴而成为轴对称的结构的方式配置，而且以将上述第1导电性引线作为对称轴而成为轴对称的结构的方式通过第2导电性引线进行连接。
在上述第1或第2半导体装置中，优选上述第1开关有源元件是具有GaN层的场效应管，上述第2开关有源元件是MOS型的场效应管。
在上述的结构中，第1开关有源元件是具有GaN层的场效应管，该GaN层具有高耐受电压、高速动作性、高耐热性、低导通电阻等优秀的性质。由此，在将这样的第1开关有源元件与第2开关有源元件组合而作为常关型进行动作的半导体装置中，能像上述的那样提高开关特性。
［实施方式的总结］
以上结束对实施方式的说明，但是，本发明并不限定于上述的各实施方式，能在权利要求所示的范围进行各种变更，关于对在不同的实施方式中分别公开的技术手段进行适当组合而得到的实施方式，也应认为包含在本发明的技术范围中。
产业上的可利用性
本发明能特别适合利用于冰箱、空调等电子设备类。
附图标记说明
101：半导体装置；
102：导电性基板；
103：第1开关有源元件；
104：第2开关有源元件；
121：第1外部端子；
122：第2外部端子；
123：第3外部端子；
124：第1漏极电极焊盘；
125：第1源极电极焊盘；
126：第2漏极电极焊盘；
127：第2源极电极焊盘；
129：第1控制电极；
130：第2控制电极；
131：第1导电性引线；
132：第2导电性引线；
133：接合线；
134：接合线；
140：电流路径；
141：树脂模盘；
201：半导体装置；
202：导电性基板；
203：第1开关有源元件；
204：第2开关有源元件；
221：第1外部端子；
222：第2外部端子；
223：第3外部端子；
224：第1漏极电极焊盘；
224a：第1漏极电极焊盘；
224b：第1漏极电极焊盘；
225a：第1源极电极焊盘；
225b：第1源极电极焊盘；
226：第2漏极电极焊盘；
227：第2源极电极焊盘；
229：第1控制电极；
230：第2控制电极；
231：第1导电性引线；
232a：第2导电性引线；
232b：第2导电性引线；
233a：接合线；
233b：接合线；
234：接合线；
240：电流路径；
241：树脂模盘；
401：半导体装置；
402：导电性基板；
403：第1开关有源元件；
404：第2开关有源元件；
421：第1外部端子；
422：第2外部端子；
423：第3外部端子；
424：第1漏极电极焊盘；
425：第1源极电极焊盘；
426：第2漏极电极焊盘；
427：第2源极电极焊盘；
428：表面源极电极焊盘；
429：第1控制电极；
430：第2控制电极；
431：第1导电性引线；
432：第2导电性引线；
433：接合线；
434：接合线；
440：电流路径；
441：树脂模盘；
301：电机驱动***；
314：逆变器（电子设备）；
901：半导体装置；
902：导电性基板；
903：第1开关有源元件；
904：第2开关有源元件；
921：第1外部端子；
922：第2外部端子；
923：第3外部端子；
924：第1漏极电极焊盘；
925：第1源极电极焊盘；
926：第2漏极电极焊盘；
927：第2源极电极焊盘；
929：第1控制电极；
930：第2控制电极；
931：第1导电性引线；
932：第2导电性引线；
933：接合线；
934：接合线；
941：树脂模盘；
960：电流路径；
SW1～SW6：开关元件。

Claims (6)

1.一种半导体装置，作为常开型的第1开关有源元件和作为常关型的第2开关有源元件以进行共源共栅连接的方式安装在导电性基板上进行密封，所述半导体装置的特征在于，
上述第1开关有源元件具有形成在其表面的第1源极电极焊盘、第1漏极电极焊盘以及第1控制电极，
上述第2开关有源元件具有形成在其表面的第2漏极电极焊盘和第2控制电极，并且具有形成在上述第2开关有源元件中的成为与上述导电性基板的接触面的背面的第2源极电极焊盘，
上述第1控制电极通过第1导电性引线与上述导电性基板连接，
上述第1源极电极焊盘和上述第2漏极电极焊盘配置在以能允许至少在上述导电性基板搭载上述第1开关有源元件和上述第2开关有源元件的搭载精度以及上述第1导电性引线对上述导电性基板的连接精度的最小距离靠近的位置，通过第2导电性引线进行连接。
2.根据权利要求1所述的半导体装置，其特征在于，
在上述半导体装置的俯视图中，上述第1导电性引线形成在隐藏于上述第2导电性引线的正下方的位置。
3.根据权利要求1所述的半导体装置，其特征在于，
上述第1源极电极焊盘设置有多个，配置在相对于上述第1导电性引线对称的位置，
上述第2导电性引线设置有与上述第1源极电极焊盘相同数量，配置在相对于上述第1导电性引线对称的位置。
4.一种半导体装置，作为常开型的第1开关有源元件和作为常关型的第2开关有源元件以进行共源共栅连接的方式安装在导电性基板上进行密封，所述半导体装置的特征在于，
第1开关有源元件具有形成在其表面的多个第1源极电极焊盘、与上述第1源极电极焊盘相同数量的第1漏极电极焊盘、以及第1控制电极，
上述第2开关有源元件具有形成在其表面的与上述第1源极电极焊盘相同数量的第2漏极电极焊盘、第2控制电极以及表面源极电极焊盘，
上述第1源极电极焊盘和上述第2漏极电极焊盘配置在以能允许至少在上述导电性基板搭载上述第1开关有源元件和上述第2开关有源元件的搭载精度的最小距离靠近的位置，
上述第1控制电极和上述表面源极电极焊盘通过第1导电性引线进行连接，
上述表面源极电极焊盘与在上述第2开关有源元件中形成在成为与上述导电性基板的接触面的背面的第2源极电极焊盘电连接，
进而，上述第1源极电极焊盘和上述第2漏极电极焊盘以将上述第1导电性引线作为对称轴而成为轴对称的结构的方式配置，而且以将上述第1导电性引线作为对称轴而成为轴对称的结构的方式通过第2导电性引线进行连接。
5.根据权利要求1至4的任一项所述的半导体装置，其特征在于，
上述第1开关有源元件是具有GaN层的场效应管，
上述第2开关有源元件是MOS型的场效应管。
6.一种电子设备，其特征在于，
具备权利要求1至5的任一项所述的半导体装置，作为开关元件。
CN201280057121.9A 2011-11-24 2012-09-27 半导体装置以及电子设备 Expired - Fee Related CN103946978B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011256685 2011-11-24
JP2011-256685 2011-11-24
JP2012-033036 2012-02-17
JP2012033036 2012-02-17
PCT/JP2012/074973 WO2013077081A1 (ja) 2011-11-24 2012-09-27 半導体装置および電子機器

Publications (2)

Publication Number Publication Date
CN103946978A true CN103946978A (zh) 2014-07-23
CN103946978B CN103946978B (zh) 2017-03-01

Family

ID=48469537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280057121.9A Expired - Fee Related CN103946978B (zh) 2011-11-24 2012-09-27 半导体装置以及电子设备

Country Status (5)

Country Link
US (1) US9129838B2 (zh)
JP (1) JP5813781B2 (zh)
CN (1) CN103946978B (zh)
TW (1) TWI463640B (zh)
WO (1) WO2013077081A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105144379A (zh) * 2013-05-28 2015-12-09 夏普株式会社 半导体器件
CN105448746A (zh) * 2014-08-07 2016-03-30 北大方正集团有限公司 一种氮化镓器件及封装方法
CN107924874A (zh) * 2015-08-07 2018-04-17 夏普株式会社 复合型半导体装置
CN109149556A (zh) * 2017-06-27 2019-01-04 通用电气航空***有限责任公司 固态电力接触器
CN110943062A (zh) * 2018-09-21 2020-03-31 丰田自动车株式会社 半导体装置
CN113169513A (zh) * 2018-12-05 2021-07-23 罗姆股份有限公司 半导体激光装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6211829B2 (ja) * 2013-06-25 2017-10-11 株式会社東芝 半導体装置
FR3010811B1 (fr) * 2013-09-13 2022-03-11 Centre Nat Rech Scient Procede de determination du dimensionnement des transistors d'un circuit analogique
JP6406815B2 (ja) 2013-11-29 2018-10-17 株式会社東芝 半導体装置
CN104716128B (zh) 2013-12-16 2019-11-22 台达电子企业管理（上海）有限公司 功率模块、电源变换器以及功率模块的制造方法
WO2016002473A1 (ja) * 2014-07-01 2016-01-07 シャープ株式会社 半導体装置
JP6529823B2 (ja) * 2015-05-22 2019-06-12 シャープ株式会社 半導体装置および半導体装置の製造方法
US10128174B2 (en) 2015-07-24 2018-11-13 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
CN107925404A (zh) * 2015-09-10 2018-04-17 古河电气工业株式会社 功率器件
JP6822939B2 (ja) 2017-11-30 2021-01-27 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258184A1 (en) * 2004-07-08 2008-10-23 Igor Sankin Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making
JP2011029386A (ja) * 2009-07-24 2011-02-10 Sharp Corp 半導体装置および電子機器
CN102005441A (zh) * 2009-08-28 2011-04-06 万国半导体股份有限公司 混合封装栅极可控的半导体开关器件及制备方法
US20110133212A1 (en) * 2009-12-08 2011-06-09 Semisouth Laboratories, Inc. Methods of making semiconductor devices having implanted sidewalls and devices made thereby
US20110193619A1 (en) * 2010-02-05 2011-08-11 Transphorm Inc. Semiconductor electronic components and circuits

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684332A (en) * 1994-05-27 1997-11-04 Advanced Semiconductor Engineering, Inc. Method of packaging a semiconductor device with minimum bonding pad pitch and packaged device therefrom
US7180762B2 (en) * 2004-08-23 2007-02-20 International Rectifier Corporation Cascoded rectifier
JP2006100645A (ja) * 2004-09-30 2006-04-13 Furukawa Electric Co Ltd:The ＧａＮ系半導体集積回路
US7498617B2 (en) * 2005-02-02 2009-03-03 International Rectifier Corporation III-nitride integrated schottky and power device
JP4844007B2 (ja) * 2005-05-18 2011-12-21 富士電機株式会社 複合型半導体装置
WO2007109301A2 (en) * 2006-03-20 2007-09-27 International Rectifier Corporation Merged gate cascode transistor
US8084783B2 (en) * 2008-11-10 2011-12-27 International Rectifier Corporation GaN-based device cascoded with an integrated FET/Schottky diode device
JP2010147405A (ja) * 2008-12-22 2010-07-01 Renesas Technology Corp 半導体装置およびその製造方法
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
US8564020B2 (en) * 2009-07-27 2013-10-22 The Hong Kong University Of Science And Technology Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same
US8816497B2 (en) * 2010-01-08 2014-08-26 Transphorm Inc. Electronic devices and components for high efficiency power circuits
US9343440B2 (en) * 2011-04-11 2016-05-17 Infineon Technologies Americas Corp. Stacked composite device including a group III-V transistor and a group IV vertical transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258184A1 (en) * 2004-07-08 2008-10-23 Igor Sankin Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making
JP2011029386A (ja) * 2009-07-24 2011-02-10 Sharp Corp 半導体装置および電子機器
CN102005441A (zh) * 2009-08-28 2011-04-06 万国半导体股份有限公司 混合封装栅极可控的半导体开关器件及制备方法
US20110133212A1 (en) * 2009-12-08 2011-06-09 Semisouth Laboratories, Inc. Methods of making semiconductor devices having implanted sidewalls and devices made thereby
US20110193619A1 (en) * 2010-02-05 2011-08-11 Transphorm Inc. Semiconductor electronic components and circuits

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105144379A (zh) * 2013-05-28 2015-12-09 夏普株式会社 半导体器件
CN105448746A (zh) * 2014-08-07 2016-03-30 北大方正集团有限公司 一种氮化镓器件及封装方法
CN105448746B (zh) * 2014-08-07 2018-03-23 北大方正集团有限公司 一种氮化镓器件及封装方法
CN107924874A (zh) * 2015-08-07 2018-04-17 夏普株式会社 复合型半导体装置
CN107924874B (zh) * 2015-08-07 2021-11-26 罗姆股份有限公司 复合型半导体装置
CN109149556A (zh) * 2017-06-27 2019-01-04 通用电气航空***有限责任公司 固态电力接触器
CN110943062A (zh) * 2018-09-21 2020-03-31 丰田自动车株式会社 半导体装置
CN110943062B (zh) * 2018-09-21 2023-04-28 株式会社电装 半导体装置
CN113169513A (zh) * 2018-12-05 2021-07-23 罗姆股份有限公司 半导体激光装置
CN113169513B (zh) * 2018-12-05 2024-03-08 罗姆股份有限公司 半导体激光装置

Also Published As

Publication number Publication date
US9129838B2 (en) 2015-09-08
JP5813781B2 (ja) 2015-11-17
JPWO2013077081A1 (ja) 2015-04-27
TW201324744A (zh) 2013-06-16
TWI463640B (zh) 2014-12-01
WO2013077081A1 (ja) 2013-05-30
US20140306238A1 (en) 2014-10-16
CN103946978B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
CN103946978A (zh) 半导体装置以及电子设备
US9520341B2 (en) Semiconductor package with conductive clips
JP6425380B2 (ja) パワー回路およびパワーモジュール
US9515061B2 (en) Semiconductor module and semiconductor device
CN106026692A (zh) 半导体模块、电力变换装置以及半导体模块的制造方法
US8736040B2 (en) Power module with current routing
US11996354B2 (en) Semiconductor device
TW201820586A (zh) 電子裝置
US20230056722A1 (en) Power module with improved electrical and thermal characteristics
CN110137160A (zh) 半导体器件
JP2012175070A (ja) 半導体パッケージ
JP6838243B2 (ja) 電力変換装置
WO2020229114A1 (en) Semiconductor module
JP5812974B2 (ja) 半導体装置
JP6906583B2 (ja) 半導体パワーモジュール
US10855196B2 (en) Semiconductor device
JP7428679B2 (ja) パワー半導体装置および電力変換装置
JP2023069756A (ja) 半導体装置
JP2024075362A (ja) パワー半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170301

Termination date: 20190927