CN103915346B - 薄膜晶体管及其制作方法与液晶显示面板 - Google Patents

薄膜晶体管及其制作方法与液晶显示面板 Download PDF

Info

Publication number
CN103915346B
CN103915346B CN201310157160.2A CN201310157160A CN103915346B CN 103915346 B CN103915346 B CN 103915346B CN 201310157160 A CN201310157160 A CN 201310157160A CN 103915346 B CN103915346 B CN 103915346B
Authority
CN
China
Prior art keywords
thin film
film transistor
nitrogen
tft
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310157160.2A
Other languages
English (en)
Other versions
CN103915346A (zh
Inventor
侯智元
高逸群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Publication of CN103915346A publication Critical patent/CN103915346A/zh
Application granted granted Critical
Publication of CN103915346B publication Critical patent/CN103915346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

一种薄膜晶体管及其制作方法，以及包括该薄膜晶体管的液晶显示面板。薄膜晶体管包括金属材料的栅极及覆盖该栅极的栅极绝缘层。该栅极绝缘层为包含有硅元素、氧元素及氮元素的混合物，该混合物中的氧原子的浓度与氮原子的浓度比值小于3。

Description

薄膜晶体管及其制作方法与液晶显示面板
技术领域
本发明涉及一种薄膜晶体管及其制作方法，以及包括该薄膜晶体管的液晶显示面板。
背景技术
采用薄膜晶体管作为驱动组件的液晶显示面板已广泛应用于显示设备中，例如电视，笔记本计算机或者显示器中。然而，薄膜晶体管的栅极绝缘层均沉积于栅极上，由此，在制作栅极绝缘层时较易对栅极产生影响，例如栅极的金属材料被氧化，栅极在被氧化后的电阻值较被氧化前高，从而导致薄膜晶体管的讯号传输时间增加，使得讯号出现延迟，进而无法满足目前液晶显示面板分辨率增加的需求。
发明内容
鉴于以上内容，有必要提供一种能够防止栅极层被氧化的薄膜晶体管。
进一步，提供一种薄膜晶体管的制作方法。
再次，提供一种包括前述薄膜晶体管的液晶面板。
一种薄膜晶体管，包括:
至少一金属材料的栅极；及
一栅极绝缘层，覆盖该栅极，该栅极绝缘层为包含有氧化硅，以及含有氮与硅的键结的化学物质与含有氮与氧及硅的键结的化学物质二者其中至少之一的混合物，且该栅极绝缘层中氧原子的浓度与氮原子的浓度比值小于3，其中，所述氧原子的浓度是指单位体积内氧原子的数量，氮原子的浓度是指单位体积内氮原子的数量。
一种薄膜晶体管的制作方法，包括：
形成至少一金属材质的栅极；
在反应腔室内充入硅甲烷、二氧化氮气体以及氮气采用化学气相沉积的方法形成栅极绝缘层于该栅极上，该栅极绝缘层为包含有氧化硅，以及含有氮与硅的键结的化学物质与含有氮与氧及硅的键结的化学物质二者其中至少之一的混合物，且该栅极绝缘层中氧原子的浓度与氮原子的浓度比值小于3。
一种液晶显示面板，包括多个如权利要求1至5任意一项的薄膜晶体管、多行平行间隔设置的扫描线、多列平行间隔设置且与该多行扫描线垂直绝缘交叉的数据线、多个设置在该多行扫描线及该多列数据线所界定区域的像素电极、一相对该像素电极设置的公共电极，该薄膜晶体管设置在该多列扫描线与该多行数据线交叉区域。
相较于现有技术，由于该栅极绝缘层的形成过程中采用氮气进行稀释，由此，在形成栅极绝缘层过程中，不会使得含有金属材料的栅极发生氧化，进而保证了栅极较低的电阻率，防止讯号传输时间的延迟。
附图说明
图1是本发明液晶显示面板的结构示意图。
图2是图1所示薄膜晶体管沿Ⅳ-Ⅳ线的剖面结构示意图。
图3是图2所示制作薄膜晶体管的一实施方式的方法流程图。
主要元件符号说明
薄膜晶体管 10
基板 11
栅极 12
栅极绝缘层 13
半导体层 14
源极 15
漏极 16
步骤 S201~S205
液晶显示面板 100
扫描线 101
数据线 102
像素电极 104
公共电极 105
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1，是本发明液晶显示面板一像素结构的结构示意图。该液晶显示面板100包括多行相互平行的扫描线101、多列相互平行并分别与该扫描线101绝缘相交的数据线102、多个邻近该扫描线101与该数据线102交叉处设置的薄膜晶体管10(thin filmtransistor，TFT)、多个像素电极104及一与该多个像素电极104相对设置的公共电极105。该像素电极104矩阵排布在该多行相互平行的扫描线101及多列相互平行的数据线102所界定的区域内。该薄膜晶体管10的栅极对应连接至一扫描线101，其源极对应连接至一数据线102，其漏极对应连接至一像素电极104。
当该多行扫描线101接收外界提供的扫描电压时，该多列数据线102接收外界提供的数据电压，并加载至相应的薄膜晶体管10的源极。如果此时该薄膜晶体管10处于打开状态，则该数据电压传送至该薄膜晶体管10的漏极并载入在该像素电极104。该公共电极105同时接收外界提供的公共电压，由此在该像素电极104与该公共电极105间会产生一电场以控制液晶分子的转动，从而实现图像显示。
如图2所示，是图1所示薄膜晶体管10沿Ⅳ-Ⅳ线的剖面结构示意图，薄膜晶体管10包括基板11、栅极12、栅极绝缘层13、半导体层14、源极15以及漏极16。其中，栅极12以铜作为电极材料形成于基板11上。栅极绝缘层13的主要成分为氧化硅(SiOn，n为自然数)，另外还包括含有氮与硅的键结化硅(Si－N)的化学物质或/及含有氮与氧及硅的键结(Si－N－O)的化学物质，其中氧原子的浓度与氮原子浓度比值小于3。该原子浓度可藉由二次离子质谱(SIMS，secondary ion mass spectroscopy)仪器测试获得，该氮原子与氧原子的浓度分别是指单位体积(1立方厘米，1cm3)内该氮原子与氧原子的数量。
该栅极绝缘层13中邻近栅极12且对应氧原子浓度与氮原子浓度比值小于3的厚度为栅极绝缘层13整体厚度的7.5%到12.5%。
该栅极绝缘层13覆盖于该栅极12与基板11上。半导体层14形成于该栅极绝缘层13上，源极15与漏极16分别形成于栅极12对应的该半导体层14上的两端，其中，源极15与漏极16之间设置有一通道(未标示)。可理解，本实施方式是以底栅极结构进行说明。
请一并参阅图2和图3，其中，图3为本发明一实施方式中制作该薄膜晶体管的方法流程图，该制作方法包括如下步骤：
步骤S201，提供基板11，该基板的材质可为玻璃。
步骤S202，形成以金属材料作为电极材料的栅极12于基板11上，该栅极12可以是在一反应腔室内采用物理气相法在基板11上沉积一定厚度的金属铜层，再经由图案化后形成。在本实施例中，该金属材料优选为电阻率较低的铜（Cu）。
步骤S203，采用化学气相沉积的方法在该栅极12上形成栅极绝缘层，其中，在化学气相沉积的过程中，在密闭的反应腔室内充入硅甲烷(SiH4)、二氧化氮(NO2)气体以及氮气(N2)的混合物作为化学气相沉积所需的反应气体。具体地，在反应腔室中通入SiH4、NO2以及N2在370摄氏度以上的反应温度中使该些气体进行化学反应，从而在栅极12与基板11上沉积形成主要成分为氧化硅(SiOx)，另外还包括含有氮与硅的键结化硅(Si－N)的化学物质或/及含有氮与氧及硅的键结(Si－N－O)的化学物质，由于在形成栅极绝缘层13的过程中通入硅甲烷(SiH4)、二氧化氮(NO2)气体的同时，还通入氮气(N2)对前述两种气体进行稀释并作为反应气体，使得栅极12中的铜不易被氧化。
优选地，在通入前述反应气体形成栅极绝缘层13的初期，如：栅极绝缘层13整体沉积时间之前5%到10%时间段内，氮气的充入量以单位时间内氮气与二氧化氮的体积比值大于1.5为宜，以对该二氧化氮气体进行稀释，对应地，在此时间段内，邻近栅极12形成的氧原子浓度与氮原子浓度比值小于3的栅极绝缘层13的厚度为栅极绝缘层13整体厚度的7.5%到12.5%。而在形成栅极绝缘层13的其它时间段内可以适量充入氮气或者停止充入氮气，且对应的栅极绝缘层13中氮原子与氧原子的浓度比并不受以上比例的限制。
步骤S204，形成半导体层14于该栅极绝缘层13上，该半导体层14可以是一氧化铟镓锌(IGZO)薄膜。
步骤S205，形成源极15与漏极16分别位于该半导体层14的两端，其中，源极15与漏极16之间设置有一通道。
相较于先前技术，由于栅极绝缘层13于氮气环境下形成，由此，在形成栅极绝缘层13过程中，不会使得含有铜材料的栅极12发生氧化，进而保证了栅极12较低的电阻率，防止讯号的时间延迟，提高液晶显示面板的分辨率。
可变更地，该薄膜晶体管10还可以为顶栅极结构，相应地，该顶栅极薄膜晶体管中覆盖该栅极的栅极绝缘层的材料与前述栅极绝缘层13的材料相同，制程方法也类似，在此不再累述。另外，虽本实施例中该薄膜晶体管10仅包括一个栅极，然在本发明其它实施例中亦可为双栅极（dual-gate TFT）结构或者多栅极（multi-gate TFT）结构。
当然，本发明并不局限于上述公开的实施例，本发明还可以是对上述实施例进行各种变更。本技术领域人员可以理解，只要在本发明的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本发明要求保护的范围之内。

Claims (12)

1.一种薄膜晶体管，其特征在于，包括:
至少一金属材料的栅极；及
一栅极绝缘层，覆盖该栅极，该栅极绝缘层为包含有氧化硅，以及含有氮与硅的键结的化学物质与含有氮与氧及硅的键结的化学物质二者其中至少之一的混合物，且该混合物中氧原子的浓度与氮原子的浓度比值小于3，其中，所述氧原子的浓度是指单位体积内氧原子的数量，氮原子的浓度是指单位体积内氮原子的数量。
2.如权利要求1所述的薄膜晶体管，其特征在于，该薄膜晶体管为一底栅型薄膜晶体管，该底栅型薄膜晶体管进一步包括：
一用于承载该栅极的基板，该栅极绝缘层进一步覆盖该具有该栅极的基板；
一半导体层，对应该栅极设置在该栅极绝缘层上；及
一源极与一漏极，分别位于该半导体层上的两端。
3.如权利要求1所述的薄膜晶体管，其特征在于，该栅极的金属材质为铜。
4.如权利要求1所述的薄膜晶体管，其特征在于，该薄膜晶体管为一顶栅型薄膜晶体管。
5.如权利要求1所述的薄膜晶体管，其特征在于，该栅极绝缘层中对应氧原子浓度与氮原子浓度比值小于3的厚度为该栅极绝缘层整体厚度的7.5％到12.5％，并邻近该栅极。
6.一种薄膜晶体管的制作方法，其特征在于，该制作方法包括：
形成至少一金属材质的栅极；
在反应腔室内充入硅甲烷、二氧化氮气体以及氮气采用化学气相沉积的方法形成栅极绝缘层于该栅极上，该栅极绝缘层为包含有氧化硅，以及含有氮与硅的键结的化学物质与含有氮与氧及硅的键结的化学物质二者其中至少之一的混合物，且该混合物中氧原子的浓度与氮原子的浓度比值小于3，其中，所述氧原子的浓度是指单位体积内氧原子的数量，氮原子的浓度是指单位体积内氮原子的数量。
7.如权利要求6所述的薄膜晶体管的制作方法，其特征在于，还包括：
提供一基板；
形成该至少一栅极于该基板上；
形成半导体层于该栅极绝缘层上；及
形成源极与栅极分别位于该半导体层上。
8.如权利要求6所述的薄膜晶体管的制作方法，其特征在于，该栅极的金属材质为铜。
9.如权利要求6所述的薄膜晶体管的制作方法，其特征在于，在形成栅极绝缘层的步骤中，单位时间内充入的该氮气与该二氧化氮的体积比值大于1.5。
10.如权利要求9所述的薄膜晶体管的制作方法，其特征在于，单位时间内该氮气与该二氧化氮的体积比值大于1.5是处于该栅极绝缘层形成的整体时间的前5％～10％时间段内，且在该时间段内形成的该栅极绝缘层的厚度为该栅极绝缘层整体厚度的7.5％到12.5％，并邻近该栅极。
11.如权利要求6所述的薄膜晶体管的制作方法，其特征在于，形成该栅极绝缘层的反应温度为370摄氏度以上。
12.一种液晶显示面板，其特征在于，包括多个如权利要求1至5任意一项的薄膜晶体管、多行平行间隔设置的扫描线、多列平行间隔设置且与该多行扫描线垂直绝缘交叉的数据线、多个设置在该多行扫描线及该多列数据线所界定区域的像素电极、一相对该像素电极设置的公共电极，该薄膜晶体管设置在该多列扫描线与该多行数据线交叉区域。
CN201310157160.2A 2012-12-28 2013-04-30 薄膜晶体管及其制作方法与液晶显示面板 Active CN103915346B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101150833A TWI479664B (zh) 2012-12-28 2012-12-28 薄膜電晶體及其製作方法與液晶顯示面板
TW101150833 2012-12-28

Publications (2)

Publication Number Publication Date
CN103915346A CN103915346A (zh) 2014-07-09
CN103915346B true CN103915346B (zh) 2017-02-15

Family

ID=51040943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310157160.2A Active CN103915346B (zh) 2012-12-28 2013-04-30 薄膜晶体管及其制作方法与液晶显示面板

Country Status (2)

Country Link
CN (1) CN103915346B (zh)
TW (1) TWI479664B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021179271A1 (zh) * 2020-03-12 2021-09-16 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245652B1 (en) * 1998-09-04 2001-06-12 Advanced Micro Devices, Inc. Method of forming ultra thin gate dielectric for high performance semiconductor devices
CN1692480A (zh) * 2002-01-15 2005-11-02 东京毅力科创株式会社 形成含硅绝缘膜的cvd方法和装置
CN101393936A (zh) * 2008-11-10 2009-03-25 友达光电股份有限公司 下栅极式薄膜晶体管及其制作方法
CN102473729A (zh) * 2009-07-03 2012-05-23 株式会社半导体能源研究所 制造半导体装置的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102319490B1 (ko) * 2009-07-10 2021-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245652B1 (en) * 1998-09-04 2001-06-12 Advanced Micro Devices, Inc. Method of forming ultra thin gate dielectric for high performance semiconductor devices
CN1692480A (zh) * 2002-01-15 2005-11-02 东京毅力科创株式会社 形成含硅绝缘膜的cvd方法和装置
CN101393936A (zh) * 2008-11-10 2009-03-25 友达光电股份有限公司 下栅极式薄膜晶体管及其制作方法
CN102473729A (zh) * 2009-07-03 2012-05-23 株式会社半导体能源研究所 制造半导体装置的方法

Also Published As

Publication number Publication date
CN103915346A (zh) 2014-07-09
TWI479664B (zh) 2015-04-01
TW201427029A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
JP6746727B2 (ja) 表示装置
CN107507841B (zh) 阵列基板及其制作方法、显示装置
CN101685835B (zh) 半导体装置及其制造方法
CN102779854B (zh) 半导体装置
CN101710592B (zh) 薄膜晶体管以及制造薄膜晶体管的方法
KR101844972B1 (ko) 반도체 장치 및 반도체 장치의 제작방법
CN101783368B (zh) 半导体器件及其制造方法、以及具有该半导体器件的电子设备
CN102842619B (zh) 一种半导体装置及其制造方法
CN104603919B (zh) 薄膜晶体管及显示装置
CN101807600A (zh) 晶体管、具有该晶体管的半导体装置和它们的制造方法
CN103730475B (zh) 一种阵列基板及其制造方法、显示装置
CN103383946A (zh) 一种阵列基板、显示装置及阵列基板的制备方法
CN103681659A (zh) 一种阵列基板、制备方法以及显示装置
CN106200167A (zh) 阵列基板及液晶显示器
CN106783733A (zh) 显示面板、显示装置、阵列基板及其制作方法
CN108376691A (zh) 显示面板和显示装置
CN104319261B (zh) 一种阵列基板的制备方法、阵列基板和显示装置
CN103915346B (zh) 薄膜晶体管及其制作方法与液晶显示面板
CN105552035A (zh) 低温多晶硅tft阵列基板的制作方法及其结构
CN102738243A (zh) 晶体管、阵列基板及其制造方法、液晶面板和显示装置
CN110416063B (zh) 一种薄膜晶体管的制作方法及显示面板
CN103236400A (zh) 低温多晶硅薄膜制作方法、薄膜晶体管制作方法
CN105870201A (zh) Tft器件结构及其制作方法
CN103293799B (zh) 一种液晶显示装置
CN109148598A (zh) 薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161010

Address after: 518109 Guangdong city of Shenzhen province Baoan District Longhua Town Industrial Zone tabulaeformis tenth East Ring Road No. 2 two

Applicant after: Hongfujin Precise Industry (Shenzhen) Co., Ltd.

Applicant after: Hon Hai Precision Industry Co., Ltd.

Address before: Taiwan Hsinchu County Chinese jhubei City, Taiwan 1 yuan a Street No. 7 Building 1

Applicant before: YEXIN TECHNOLOGY CONSULATION CO., LTD.

Applicant before: AU OPTRONICS CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant