CN101783368B - 半导体器件及其制造方法、以及具有该半导体器件的电子设备 - Google Patents

半导体器件及其制造方法、以及具有该半导体器件的电子设备 Download PDF

Info

Publication number
CN101783368B
CN101783368B CN200910262558.6A CN200910262558A CN101783368B CN 101783368 B CN101783368 B CN 101783368B CN 200910262558 A CN200910262558 A CN 200910262558A CN 101783368 B CN101783368 B CN 101783368B
Authority
CN
China
Prior art keywords
oxide
layer
oxide semiconductor
film transistor
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910262558.6A
Other languages
English (en)
Other versions
CN101783368A (zh
Inventor
山崎舜平
坂田淳一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101783368A publication Critical patent/CN101783368A/zh
Application granted granted Critical
Publication of CN101783368B publication Critical patent/CN101783368B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Dram (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Shift Register Type Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在包括氧化物半导体的薄膜晶体管中,在氧化物半导体层与栅绝缘层之间形成了电导率高于氧化物半导体层的氧化物簇状物,藉此能提高薄膜晶体管的场效应迁移率,且能抑制截止电流的增大。

Description

半导体器件及其制造方法、以及具有该半导体器件的电子设备
技术领域
本发明涉及包括氧化物半导体的半导体器件、包括该半导体器件的显示器件、以及上述器件的制造方法。
背景技术
针对多种应用使用多种金属氧化物。氧化铟是众所周知的材料,且用作液晶显示器等所必需的透光电极材料。
某些金属氧化物具有半导体特性。具有半导体特性的金属氧化物是一种类型的化合物半导体。化合物半导体是利用结合到一起的两种或多种类型的半导体形成的半导体。一般而言,金属氧化物变成绝缘体。然而,已知金属氧化物根据金属氧化物中所包括的元素的组合而变成半导体。
例如,已知氧化钨、氧化锡、氧化铟、氧化锌等是具有半导体特性的金属氧化物。公开了其中利用这样的金属氧化物形成的透明半导体层作为沟道形成区的一种薄膜晶体管(专利文献1到4和非专利文献1)。
此外,已知作为金属氧化物的不仅有简单(一元)氧化物而且有复合氧化物。例如,作为同系化合物的InGaO3(ZnO)m(m为自然数)是已知的材料(非专利文献2到4)。
此外,已经确认这样的In-Ga-Zn基氧化物可应用于薄膜晶体管(也称为“TFT”)的沟道层(专利文献5与非专利文献5和6)。
在常规技术中,已经将非晶硅或多晶硅用于为有源矩阵液晶显示器件的各个像素设置的薄膜晶体管(TFT)。然而,代替这些硅材料,一种用于制造包括上述金属氧化物半导体的薄膜晶体管的技术已经引起注意。专利文献6和专利文献7公开了这些技术的示例,其中使用氧化锌或In-Ga-Zn-O基氧化物半导体作为氧化物半导体膜来制造薄膜晶体管、以及使用这样的晶体管作为图像显示器件的开关元件等的技术。
[参考文献]
[专利文献]
[专利文献1]日本公开专利申请No.S60-198861
[专利文献2]日本公开专利申请No.H8-264794
[专利文献3]PCT国际申请No.H11-505377的日文译文
[专利文献4]日本公开专利申请No.2000-150900
[专利文献5]日本公开专利申请No.2004-103957
[专利文献6]日本公开专利申请No.2007-123861
[专利文献7]日本公开专利申请No.2007-96055
[非专利文献]
[非专利文献1]M.W.Prins、K.O.Grosse-Holz、G.Muller、J.F.M.Cillessen、J.B.Giesbers、R.P.Weening以及R.M.Wolf,“铁电透明薄膜晶体管(A ferroelectric transparent thin-film transistor)”,应用物理快报(Appl.Phys.Lett.),1996年6月17日第68卷第3650-3652页
[非专利文献2]M.Nakamura、N.Kimizuka以及T.Mohri,“In2O3-Ga2ZnO4-ZnO***在1350℃下的相态关系(The Phase Relations inthe In2O3-Ga2ZnO4-ZnO System at 1350℃)”,J.Solid State Chem.,1991,第93卷第298-315页
[非专利文献3]N.Kimizuka、M.Isobe以及M.Nakamura,“In2O3-ZnGa2O4-ZnO***中的同系化合物——In2O3(ZnO)m(m=3,4,和5)、InGaO3(ZnO)3、以及Ga2O3(ZnO)m(m=7,8,9,和16)的合成和单晶数据(Syntheses and Single-Crystal Data of Homologous Compounds,In2O3(ZnO)m(m=3,4,and 5),InGaO3(ZnO)3,and Ga2O3(ZnO)m(m=7,8,9,and 16)in the In2O3-ZnGa2O4-ZnO System)”,J.Solid State Chem.,1995,第116卷第170-178页
[非专利文献4]M.Nakamura、N.Kimizuka、T.Mohri以及M.Isobe,“新的同系化合物——铟铁锌氧化物InFeO3(ZnO)m(m:自然数)及其相关化合物的合成以及晶体结构(Homologous Series,Synthesis and CrystalStructure of InFeO3(ZnO)m(m:natural number)and its IsostructuralCompound)”,KOTAIBUTSURI(固态物理),1993,第28卷,No.5,第317-327页
[非专利文献5]K.Nomura、Ohta、K.Ueda、T.Kamiya、M.Hirano以及H.Hosono,“在单晶透明氧化物半导体中制造的薄膜晶体管(Thin-filmtransistor fabricated in single-crystalline transparent oxide semiconductor)”,SCIENCE,2003年,第300卷,第1269-1272页
[非专利文献6]K.Nomura、H.Ohta、A.Takagi、T.Kamiya、M.Hirano以及H.Hosono,“使用非晶氧化物半导体的透明柔性薄膜晶体管的室温制造(Room-temperature fabrication of transparent flexible thin-film transistorsusing amorphous oxide semiconductors)”,NATURE,2004年,第432卷,第488-492页
发明内容
沟道形成区设置在氧化物半导体层中的薄膜晶体管的场效应迁移率约为包括非晶硅的薄膜晶体管的场效应迁移率的10倍到100倍。通过溅射法等可在300℃或更低温度下形成氧化物半导体膜;因此,其制造工艺比包括多晶硅的薄膜晶体管的制造工艺简单。因此,即使在使用了大尺寸衬底的情况下,也能在一个衬底上形成显示器件的像素部分和***驱动器电路。
在有源矩阵液晶显示器件中,因为在短的栅开关周期中执行了对液晶层施加电压和对存储电容器的充电,所以需要流过大量的驱动电流。具体而言,在具有大屏幕的液晶显示器件或高清晰度的液晶显示器件中,更大量的驱动电流是必须的。因此,优选用作开关元件的薄膜晶体管具有高的场效应迁移率。
然而,包括氧化物半导体的薄膜晶体管的场效应迁移率低于包括多晶硅的薄膜晶体管的场效应迁移率,包括多晶硅的薄膜晶体管已经用于常规的液晶显示器件的驱动器电路。
因此,根据本发明的实施例的一个目的是提高包括氧化物半导体的薄膜晶体管的场效应迁移率。根据本发明的实施例的另一目的是,即使提高了薄膜晶体管的场效应迁移率,也能抑制截止电流的增大。此外,根据本发明的实施例的另一目的是提供具有包括氧化物半导体的薄膜晶体管的显示器件。
根据本发明的实施例,概言之,在形成薄膜晶体管时,使用了氧化物半导体层,而且在氧化物半导体层与栅绝缘层之间形成了电导率高于该氧化物半导体层的氧化物簇状物(cluster)。
根据本发明的一个实施例,一种半导体器件包括:栅电极层;在该栅电极层上的栅绝缘层;在该栅绝缘层上的多个氧化物簇状物;在该栅绝缘层和多个氧化物簇状物上的氧化物半导体层;以及在该氧化物半导体层上的源和漏电极层,其中多个氧化物簇状物具有导电性,氧化物半导体层和源电极层相互电连接,以及氧化物半导体层和漏电极层相互电连接。
根据本发明的另一实施例,一种半导体器件包括:栅电极层;在该栅电极层上的栅绝缘层;在该栅绝缘层上的多个氧化物簇状物;在该栅绝缘层和多个氧化物簇状物上的氧化物半导体层;在该氧化物半导体层上的具有n型导电性的缓冲层;在该缓冲层上的源和漏电极层,其中多个氧化物簇状物具有导电性,缓冲层的载流子浓度高于氧化物半导体层的载流子浓度,该氧化物半导体层与源电极层相互电连接而且它们之间***了缓冲层,以及该氧化物半导体层和漏电极层相互电连接而且它们之间***了缓冲层。
注意,多个氧化物簇状物优选包括铟、锌、锡、钼或钨。此外,多个氧化物簇状物优选包括氧化铟、氧化锌、氧化锡铟、氧化锌铟、氧化钼或氧化钨中的任一种。而且,多个氧化物簇状物的电导率优选高于氧化物半导体层的电导率。此外,多个氧化物簇状物离与栅绝缘层接触的基准表面的高度优选大于或等于3nm且小于或等于5nm。
注意,该氧化物半导体层和缓冲层优选包括铟、镓或锌中的任一种。此外,该氧化物半导体层的膜厚优选大于或等于30nm且小于或等于100nm。
注意,该氧化物半导体层优选具有在源和漏电极层之间的区域,该区域的厚度小于与源和漏电极层交迭的区域的厚度。此外,可在该氧化物半导体层上形成包括无机材料的沟道保护层。
根据本发明的另一实施例,一种用于制造半导体器件的方法包括以下步骤:在衬底上形成栅电极层;在该栅电极层上形成栅绝缘层;以散布的方式在该栅绝缘层上形成具有导电性的多个氧化物簇状物;通过溅射法在栅绝缘层和多个氧化物簇状物上形成氧化物半导体膜;通过蚀刻该氧化物半导体膜形成岛状第二氧化物半导体膜;在该岛状第二氧化物半导体膜上形成导电层;以及通过蚀刻该岛状第二氧化物半导体膜和导电层形成氧化物半导体层与源和漏电极层。注意,优选使多个氧化物簇状物的电导率高于氧化物半导体层的电导率。
注意在本说明书中,“簇状物”指的是包括多个原子或分子且不具有膜结构的结构单元,而“氧化物簇状物”指的是包括具有导电性的氧化物的簇状物。
注意,本说明书中所使用的诸如“第一”和“第二”之类的序数是为了方便,而不表示步骤顺序或层叠层顺序。此外,本说明书中的序数不表示指定本发明的特定名称。
注意,本说明书中的半导体器件意味着可使用半导体特性工作的所有器件,以及光电器件、半导体电路以及电子器件均包括在该半导体器件中。
根据本发明的实施例,在包括氧化物半导体的薄膜晶体管中,通过在氧化物半导体层与栅绝缘层之间形成电导率高于氧化物半导体层的氧化物簇状物,能提高薄膜晶体管的场效应迁移率。此外,即使提高了薄膜晶体管的场效应迁移率,也能抑制截止电流的增大。
根据本发明的实施例,在显示器件的像素部分或驱动器电路部分中使用薄膜晶体管能提供具有高电特性和高可靠性的显示器件。
附图说明
在附图中:
图1A到1C示出本发明的实施例的半导体器件;
图2A到2C示出根据本发明的实施例的用于制造半导体器件的方法;
图3A到3C示出根据本发明的实施例的用于制造半导体器件的方法;
图4示出根据本发明的实施例的用于制造半导体器件的方法;
图5示出根据本发明的实施例的用于制造半导体器件的方法;
图6示出根据本发明的实施例的用于制造半导体器件的方法;
图7示出根据本发明的实施例的用于制造半导体器件的方法;
图8A1和8A2以及图8B1和8B2示出根据本发明的实施例的半导体器件;
图9示出根据本发明的实施例的半导体器件;
图10示出本发明的实施例的半导体器件;
图11A到11C示出根据本发明的实施例的用于制造半导体器件的方法;
图12示出根据本发明的实施例的半导体器件;
图13示出根据本发明的实施例的半导体器件;
图14A和14B分别是示出半导体器件的框图;
图15示出信号线驱动器电路的配置;
图16是示出信号线驱动器电路的工作的时序图;
图17是示出信号线驱动器电路的工作的时序图;
图18示出移位寄存器的构造;
图19示出图18中所示的触发器的连接配置;
图20示出根据本发明的实施例的半导体器件的像素等效电路;
图21A到21C示出根据本发明的实施例的半导体器件;
图22A1和22A2以及图22B示出根据本发明的实施例的半导体器件;
图23示出根据本发明的实施例的半导体器件;
图24A到24B示出根据本发明的实施例的半导体器件;
图25A和25B分别示出电子纸的使用模式的示例;
图26是电子书的示例的外部视图;
图27A是电视机的示例的外部视图,而图27B是数码相框的示例的外部视图;
图28A和28B分别示出娱乐机的示例;
图29A和29B分别示出蜂窝电话的示例;
图30A到30C示出根据本发明的实施例的半导体器件;以及
图31A到31B示出根据本发明的实施例的用于制造半导体器件的方法。
具体实施方式
参照附图详细描述根据本发明的一个实施例的实施例。然而,本发明不限于以下描述,而且本领域技术人员容易理解,可按照多种方式修改本文中公开的模式和细节,而不背离本发明的范围和精神。因此,本发明不应被解释为受限于以下给出的实施例中的描述。注意在以下描述的本发明的结构中,在所有附图中通过相同的附图标记表示相同部分或具有相似功能的部分,而且省略它们的描述。
[实施例1]
在本实施例中,将参照图1A到1C描述薄膜晶体管的结构。
在图1A到1C中示出了具有本实施例的底栅结构的薄膜晶体管。图1A是截面图,而图1B是平面图。图1A是沿图1B的线A1-A2所取的截面图。此外,图1C是图1A的氧化物半导体层103的放大图。
在图1A到1C中所示的薄膜晶体管中,在衬底100上设置栅电极层101,在栅电极层101上设置栅绝缘层102,以散布方式在栅绝缘层102上设置多个氧化物簇状物106,在栅绝缘层102和氧化物簇状物106上设置氧化物半导体层103,以及在氧化物半导体层103上设置源和漏电极层105a和105b。这里,氧化物半导体层103和源电极层105a相互电连接,而氧化物半导体层103和漏电极层105b相互电连接。注意,将氧化物半导体层103的至少一部分设置成与栅绝缘层102的上表面接触。
可使用诸如铝、铜、钼、钛、铬、钽、钨、钕、或钪之类的金属材料、或包含这些材料中的任一种作为其主要组分的合金材料、或包含这些金属材料中的任一种作为其主要组分的氮化物来形成具有单层或层叠结构的栅电极层101。优选使用诸如铝或铜之类的低阻导电材料形成栅电极层101;然而,低阻导电材料具有耐热性低和易受腐蚀的缺点。因此,优选与耐热导电材料组合使用低阻导电材料。作为耐热导电材料,使用了钼、钛、铬、钽、钨、钕、钪等。
例如,作为栅电极层101的层叠结构,优选钼层层叠在铝层之上的两层结构;钼层层叠在铜层之上的两层结构;氮化钛层或氮化钽层层叠在铜层之上的两层结构;或氮化钛层和钼层层叠的两层结构。或者,优选使用其中层叠了钨层或氮化钨层、使用铝-硅合金层或铝-钛合金层的层、以及氮化钛层或钛层的三层结构。
作为形成氧化物半导体层103的氧化物半导体,优选使用组合物分子式由InMO3(ZnO)m(m>0)表示的氧化物半导体。具体而言,优选使用In-Ga-Zn-O基氧化物半导体。注意,M表示从镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)以及钴(Co)中选择的一种或多种金属元素。例如,除其中仅包含Ga作为M的情况之外,还存在包含Ga和除Ga之外的上述金属元素作为M的情况,例如Ga和Ni或Ga和Fe。而且,在该氧化物半导体中,在某些情况下,除包含金属元素作为M之外,还包含诸如Fe或Ni之类的过渡金属元素或过渡金属的氧化物作为杂质元素。在本说明书中,在组合物分子式由InMO3(ZnO)m(m>0)表示的氧化物半导体中,组合物分子式至少包括Ga作为M的氧化物半导体称为In-Ga-Zn-O基氧化物半导体,而In-Ga-Zn-O基氧化物半导体的薄膜称为In-Ga-Zn-O基非单晶膜。
通过X射线衍射(XRD)在In-Ga-Zn-O基非单晶膜中观测到非晶结构。注意,在通过溅射方法形成膜之后,在200℃到700℃下,通常在250℃到500℃下,对受测样本的In-Ga-Zn-O基非单晶膜进行热处理10分钟到100分钟。
此外,将In-Ga-Zn-O基非单晶膜用作薄膜晶体管的有源层,藉此能制造在±20V的栅极电压下具有诸如109或更高的导通/截止比和10cm2/Vs的迁移率之类的特性的薄膜晶体管。
然而,形成氧化物半导体层103的氧化物半导体不限于组合物分子式由InMO3(ZnO)m(m>0)表示的氧化物半导体。例如,可使用包括氧化铟(InOx)、氧化锌(ZnOx)、氧化锡(SnOx)、氧化锌铟(IZO)、氧化锡铟(ITO)、含氧化硅的氧化锡铟(ITSO)、镓掺杂的氧化锌(GZO)等。
氧化物半导体层103的厚度被设置为10nm或更厚,优选为30nm到100nm。氧化物半导体层103具有在源和漏电极层105a和105b之间的区域,该区域的厚度小于与源和漏电电极层105a和105b交迭的区域的厚度。
氧化物半导体层103的载流子浓度的范围优选小于1×1017/cm3(更优选为1×1011/cm3或更高)。当氧化物半导体层103的载流子浓度超过上述范围时,薄膜晶体管具有通常导通的风险。
氧化物半导体层103中可包含绝缘杂质。作为该杂质,应用了以氧化硅、氧化锗、氧化铝等为代表的绝缘氧化物等、以氮化硅、氮化铝等为代表的绝缘氮化物等、或诸如氧氮化硅或氧氮化铝之类的绝缘氧氮化物。
以氧化物半导体的电导率不会退化的浓度向该氧化物半导体添加绝缘氧化物或绝缘氮化物。
氧化物半导体层103中包含绝缘杂质,藉此能抑制氧化物半导体层103的结晶。抑制了氧化物半导体层103的结晶,藉此能使薄膜晶体管的特性稳定。
此外,使In-Ga-Zn-O基氧化物半导体包含诸如氧化硅之类的杂质。因此,即使通过300℃到600℃下的热处理,也能防止氧化物半导体的结晶或微晶粒的产生。
在其中In-Ga-Zn-O基氧化物半导体层是沟道形成区的薄膜晶体管的制造工艺中,通过执行热处理能改善S值(亚阈值摆动值)或场效应迁移率。而且,使In-Ga-Zn-O基氧化物半导体包含诸如氧化硅之类的杂质,藉此能防止薄膜晶体管一直导通。此外,即使在对该薄膜晶体管施加了热应力或偏置应力的情况下,也能防止阈值电压的变化。
作为应用于氧化物半导体层103的氧化物半导体,除上述之外,还可应用以下氧化物半导体中的任一种:In-Sn-Zn-O基氧化物半导体、In-Al-Zn-O基氧化物半导体、Sn-Ga-Zn-O基氧化物半导体、Al-Ga-Zn-O基氧化物半导体、Sn-Al-Zn-O基氧化物半导体、In-Zn-O基氧化物半导体、Sn-Zn-O基氧化物半导体、Al-Zn-O基氧化物半导体、In-O基氧化物半导体、Sn-O基氧化物半导体以及Zn-O基氧化物半导体。换言之,向这些氧化物半导体中添加抑制结晶的杂质以保持非晶态,藉此能使薄膜晶体管的特性稳定。
氧化物簇状物106是电导率高于包括具有导电性的氧化物的氧化物半导体层103的簇状物。此外,作为该氧化物,优选包括铟(In)、锌(Zn)、锡(Sn)、钼(Mo)或钨(W)中的任一种。具体而言,优选使用氧化铟(InOx)、氧化锌(ZnOx)、氧化锡铟(ITO)、氧化锌铟(IZO)、氧化钼或氧化钨。然而,优选将不同于氧化物半导体层103的化合物用于该氧化物簇状物106。注意,可使氧化物簇状物106结晶。
此外,氧化物簇状物106的高度R大于0nm且小于或等于10nm,优选为3nm到5nm(含3nm和5nm)。这里,氧化物簇状物106的高度R优选小于或等于氧化物半导体层103的膜厚的一半。如图1C所示,这里的高度R是氧化物簇状物106离基准表面的高度,栅绝缘层102的平面和氧化物簇状物106在该基准表面中相互接触。此外,氧化物簇状物106的形状不限于类似于图1C的氧化物簇状物106a的半球状。例如,氧化物簇状物106可具有类似于氧化物簇状物106b的水平方向扁平的半球状,或可具有类似于氧化物簇状物106c的垂直方向扁平的半球状。此外,虽然氧化物簇状物106示意性地具有半球状,但氧化物簇状物106的形状不限于此。例如,氧化物簇状物106可具有尖针形状。
在氧化物半导体层103的沟道形成区中,以散布方式设置了多个氧化物半导体簇状物106。当薄膜晶体管导通时,漏电流流过具有高电导率的氧化物簇状物106,藉此能提高场效应迁移率。此外,当薄膜晶体管截止时,氧化物半导体层103阻止载流子激活,藉此能抑制截止电流的增大。
源或漏电极层105a具有第一导电层112a、第二导电层113a以及第三导电层114a的三层结构,而源或漏电极层105b具有第一导电层112b、第二导电层113b以及第三导电层114b的三层结构。可使用诸如铝、铜、钼、钛、铬、钽、钨、钕、或钪之类的金属材料、包含这些金属材料中的任一种作为其主要组分的合金材料、或包含这些金属材料中的任一种作为其主要组分的氮化物形成第一导电层112a和112b、第二导电层113a和113b、以及第三导电层114a和114b。优选使用诸如铝或铜之类的低阻导电材料形成第一导电层112a和112b、第二导电层113a和113b、以及第三导电层114a和114b中的一个;然而,该低阻导电材料具有低耐热性和易受腐蚀的缺点。因此,优选与耐热导电材料组合使用低阻导电材料。作为耐热导电材料,使用了钼、钛、铬、钽、钨、钕、钪等。
例如,优选使用作为耐热导电材料的钛形成第一导电层112a和112b和第三导电层114a和114b,而使用包含具有低耐热性的钕的铝合金形成第二导电层113a和113b。通过这样的结构,利用了铝的低电阻性质并且减少了小丘的产生。注意在本实施例中,将源或漏电极层105a形成为具有第一导电层112a、第二导电层113a以及第三导电层114a的三层结构,而将源或漏电极层105b形成为具有第一导电层112b、第二导电层113b以及第三导电层114b的三层结构;然而,源和漏电极层105a和105b不限于该结构。因此,源和漏电极层105a和105可具有单层结构、两层结构、或四层或更多层的层叠结构。
此外,不限于图1A到1C所示的具有倒交错结构的薄膜晶体管,可采用如图12所示的具有其中沟道保护层104被设置在氧化物半导体层103之上的倒交错结构的薄膜晶体管。作为沟道保护层104,可使用通过溅射法或诸如等离子体CVD法或热CVD法之类的汽相生长法形成的无机材料(诸如氧化硅、氮化硅、氧氮化硅或氮氧化硅)。将沟道保护层104设置在氧化物半导体层103上的结构能防止在制造工艺中对氧化物半导体层103的沟道形成区的损伤(例如在形成氧化物半导体层103时,由于等离子体或蚀刻中的蚀刻剂引起的氧化或膜厚减少)。因此,能提高薄膜晶体管的可靠性。注意,图12中所示的薄膜晶体管具有与图1A到1C中所示的薄膜晶体管相同的结构,除了在氧化物半导体层103上形成了沟道保护层104,而且图12中的附图标记与用于图1A到1C中所示的薄膜晶体管的附图标记相同。
此外,使用上述底栅型薄膜晶体管还能形成反相器电路。
使用反相器电路、电容器、电阻器等形成被配置成驱动像素部分的驱动器电路。当组合两个n沟道TFT以形成反相器电路时,存在两种类型的组合:增强型晶体管和耗尽型晶体管的组合(下文将通过这种组合形成的电路称为“EDMOS”电路)以及增强型TFT的组合(下文将通过这种组合形成的电路称为“EEMOS电路”)。注意当n沟道TFT的阈值电压为正时,该n沟道TFT被定义为增强型晶体管,而当n沟道TFT的阈值电压为负时,该n沟道TFT被定义为耗尽型晶体管,而且此说明书遵循上述定义。
在一个衬底上形成像素部分和驱动器电路。在像素部分中,使用排列成矩阵的增强型晶体管对施加给像素电极的电压的开和关进行切换。在像素部分中设置的这些增强型晶体管使用氧化物半导体。因为增强型晶体管在±20V的栅极电压下具有诸如109或更大的导通/截止比之类的电特性,所以漏电流小而且能实现低功耗驱动。
图30A示出驱动器电路的反相器电路的截面结构。注意第一薄膜晶体管430a和第二薄膜晶体管430b是图1A到1C中所示的倒交错薄膜晶体管。
在图30A中所示的薄膜晶体管430a中,在衬底400上设置了第一栅电极层401a,在第一栅电极层401a上设置了栅绝缘层402,以散布方式在栅绝缘层402上设置了多个氧化物簇状物406,在栅绝缘层402和氧化物簇状物406上设置了第一氧化物半导体层403a,以及在第一氧化物半导体层403a上设置了第一引线405a和第二引线405b。以相似的方式,在薄膜晶体管430b中,在衬底400上设置了第二栅电极层401b,在第二栅电极层401b上设置了栅绝缘层402,以散布方式在栅绝缘层402上设置了多个氧化物簇状物406,在栅绝缘层402和氧化物簇状物406上设置了第二氧化物半导体层403b,以及在第一氧化物半导体层403b上设置了第二引线405a和第三引线405c。这里,第二引线405b通过在栅绝缘层402中形成的接触孔404直接连接至第二栅电极层401b。将第一氧化物半导体层403a和第二氧化物半导体层403b的至少一部分设置成与栅绝缘层402的上表面接触。注意,至于相应部分的结构和材料,所指的是上述薄膜晶体管。
第一引线405a是处于地电位的电源线(接地电源线)。处于地电位的该电源线可以是施加了负电压VDL的电源线(负电源线)。第三引线405c是施加了正电压VDD的电源线(正电源线)。
如图30A所示,电连接至第一氧化物半导体层403a和第二氧化物半导体层403b的第二引线405b通过在栅绝缘层402中形成的接触孔404直接连接至第二薄膜晶体管430b的第二栅电极401b。通过第二引线405b与第二栅电极层401b的直接连接,能获得良好的接触,这能导致接触电阻减小。与第二栅电极401b和第二引线405b利用另一导电膜——例如***它们之间的透明导电膜——相互连接的情况相比,可实现接触孔数量的减少和由于接触孔数量减少从而占据的面积的减小。
进一步,图30C是驱动器电路的反相器电路的平面图。在图30C中,沿点划线Z1-Z2所取的截面对应于图30A。
此外,图30B示出EDMOS电路的等效电路。图30A和30C中所示的电路连接对应于图30B中所示的电路连接。示出了其中第一薄膜晶体管430a是增强型n沟道晶体管、而第二薄膜晶体管430b是耗尽型n沟道晶体管的示例。
为了在一个衬底上制造增强型n沟道晶体管和耗尽型n沟道晶体管,例如,使用不同材料或在不同条件下形成第一氧化物半导体层403a和第二半导体层403b。或者,可按照这样的方式形成EDMOS电路:在氧化物半导体层上方和下方设置栅电极,以控制其阈值和施加给栅电极的电压,从而当TFT中的一个通常截止时,另一个TFT通常导通。
或者,不限于EDMOS电路,可按照第一薄膜晶体管403a和第二薄膜晶体管403b是增强型n沟道晶体管的方式制造EEMOS电路。在该情况下,代替第二引线405b和第二栅电极层401b之间的连接,第三引线405c和第二栅电极层401b相互连接。
利用这样的结构,在氧化物半导体层与栅绝缘层之间形成了电导率高于作为有源层的氧化物半导体层的氧化物簇状物;因此,当薄膜晶体管导通时能提高场效应迁移率。此外,即使提高了薄膜晶体管的场效应迁移率,也能抑制截止电流的增大。
注意,可将本实施例中所描述的结构与其它实施例中描述的任一种结构适当地组合。
[实施例2]
在本实施例中,将参照图2A到2C、图3A到3C、图4、图5、图6、图7、图8A1和8A2与图8B1和8B2以及图9描述包括实施例1中所描述的薄膜晶体管的显示器件的制造工艺。图2A到2C和图3A到3C是截面图,而图4、图5、图6以及图7是平面图。图4、图5、图6以及图7中的每一个中的线A1-A2和线B1-B2分别对应于图2A到2C和图3A到3C中的每一个中的线A1-A2和线B1-B2。
首先,制备衬底100。作为衬底100,可使用以下衬底中的任一个:通过熔融法或浮动法使用钡硼硅玻璃、铝硼硅玻璃、铝硅玻璃等形成的无碱玻璃衬底;陶瓷衬底;具有足以承受该制造工艺的处理温度的耐热性的塑料衬底;等等。或者,还可使用表面上设置有绝缘膜的诸如不锈钢合金衬底之类的金属衬底。该衬底100可具有320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、2850mm×3050mm等尺寸。
此外,可在衬底100上形成作为基膜的绝缘膜。可通过CVD方法、溅射方法等将该基膜形成为具有氧化硅膜、氮化硅膜、氧氮化硅膜以及氮氧化硅膜的单层结构或叠层结构。在将诸如玻璃衬底之类的包含流动离子的衬底用作衬底100的情况下,将诸如氮化硅膜或氮氧化硅膜之类含氮的膜用作基膜,藉此能阻止流动离子进入氧化物半导体层。
接着,通过溅射法或真空蒸镀法在衬底100的整个表面上形成导电膜,该导电膜被设置成形成包括栅电极层101、电容器引线108以及第一端子121的栅引线。接着,执行第一光刻步骤。形成抗蚀剂掩模,而且通过蚀刻去除不必要的部分以形成引线和电极(包括栅电极层101的栅引线、电容器引线108以及第一端子121)。那时,优选执行蚀刻以至少使栅电极层101的端部楔化以防止断开。图2A示出了此阶段的截面图。注意,此阶段的平面图对应于图4。
可使用实施例1中所描述的导电材料将端子部分中包括栅电极层101、电容器引线108以及第一端子121的栅引线形成为具有单层结构或层叠结构。
接着,在栅电极层101的整个表面上形成栅绝缘层102。通过CVD法、溅射法等将栅绝缘层102形成为50nm到250nm厚度。
例如,作为栅绝缘层102,通过CVD法或溅射法形成厚度为100nm的氧化硅膜。不言而喻,栅绝缘层102不限于这样的氧化硅膜,且可以是诸如氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜以及氧化钽膜之类的任一其它类型的绝缘膜的单层结构或层叠结构。
或者,作为栅绝缘层102,可通过CVD法使用有机硅烷气体形成氧化硅层。作为有机硅烷气体,可使用诸如四乙氧基硅烷(TEOS:分子式Si(OC2H5)4)、四甲基硅烷(TMS:化学分子式Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)或三二甲基氨基硅烷(SiH(N(CH3)2)3)之类的含硅化合物。
再或者,可使用铝、钇或铪的氧化物、氮化物、氧氮化物或氮氧化物中的一种或包括上述化合物中的至少两种或更多种的化合物形成栅绝缘层102。
注意,在本说明书中,氧氮化物指的是包含的氧原子多于氮原子的物质,而氮氧化物指的是包含的氮原子多于氧原子的物质。例如,“氧氮化硅膜”表示含氧原子多于氮原子的膜,且在通过RBS(卢瑟福背散射质谱测量)和HFS(氢前绕射)测量时包含浓度范围分别为50%到70%原子百分比、0.5%到15%原子百分比、25%到35%原子百分比以及0.1%到10%原子百分比的氧、氮、硅以及氢。进一步,“氮氧化硅膜”表示含氮原子多于含氧原子的膜,且在通过RBS和HFS测量时包含浓度范围分别为5%到30%原子百分比、20%到55%原子百分比、25%到35%原子百分比以及10%到30%原子百分比的氧、氮、硅以及氢。注意氮、氧、硅以及氢的百分比落在以上给出的范围中,其中氧氮化硅或氮氧化硅中包含的总原子数量被定义为100%原子百分数。
注意,在形成用于形成氧化物半导体层103和氧化物簇状物106的氧化物半导体膜之前,优选执行通过在设置了衬底100的腔室中引入氩气而产生等离子的反溅射,藉此去除附连至栅绝缘层的表面的灰尘。通过反溅射,能改善栅绝缘层102的表面的平坦性。反溅射指的是在不对靶侧施加电压的情况下,使用RF电源在氩气气氛下对衬底侧施加电压从而产生等离子体以使表面改性的一种方法。注意可使用氮气气氛、氦气气氛等代替氩气气氛。或者,可使用其中添加了氧气、N2O等的氩气气氛。再或者,可使用其中添加了Cl2、CF4等的氩气气氛。在反溅射之后,在不暴露给空气的情况下形成第一氧化物半导体膜,藉此能防止灰尘或水分附着到氧化物半导体层103与氧化物簇状物106之间的界面。
接着,以散布方式在栅绝缘层102上形成多个氧化物簇状物106。作为用于氧化物簇状物106的具有导电性的该氧化物,包括铟(In)、锌(Zn)、锡(Sn)、钼(Mo)或钨(W)中的任一种。优选使用氧化铟(InOx)、氧化锌(ZnOx)、氧化锡铟(ITO)、氧化锌铟(IZO)、氧化钼或氧化钨。然而,可使氧化物簇状物106的电导率高于氧化物半导体层103的电导率。可通过溅射法、蒸镀法、溶胶-凝胶法等形成具有导电性的这些氧化物。形成氧化物簇状物106以使其高度R大于0nm且小于或等于10nm,优选为3nm到5nm(含3nm和5nm)。这里,氧化物簇状物106的高度R优选小于氧化物半导体层103的膜厚度的一半。按照与实施例1相似的方式,这里的高度R是氧化物簇状物106离基准表面的高度,栅绝缘层102的平面和氧化物簇状物106在该基准表面中相互接触。
接着,在不暴露给空气的情况下在诸如氩气和氧气之类的稀有气体的气氛中通过溅射法形成用于形成氧化物半导体层103的氧化物半导体膜。作为氧化物半导体膜,可使用实施例1中所描述的氧化物半导体,而且优选使用In-Ga-Zn-O基氧化物半导体。作为具体条件,使用了直径为8英寸的包含In、Ga以及Zn(In2O3∶Ga2O3∶ZnO=1∶1∶1)的氧化物半导体靶,衬底与靶之间的距离被设置为170mm,形成膜的气体为Ar∶O2=50∶5(sccm),而且通过在0.4Pa的压力下利用0.5kW的直流(DC)电源在室温下的溅射来执行成膜。此外,作为该靶,可在包含In2O3的直径为8英寸的盘上设置处于小球状态的Ga2O3和ZnO。注意,优选使用脉冲直流(DC)电源,因为能减少灰尘从而使厚度分布均匀。In-Ga-Zn-O基非单晶膜的厚度被设置为10nm或更厚,优选为30nm到100nm(含30nm和100nm)。
在通过溅射法形成In-Ga-Zn-O基非单晶膜的情况下,可使含In、Ga以及Zn的氧化物半导体靶包含绝缘杂质。该杂质是以氧化硅、氧化锗、氧化铝等为代表的绝缘氧化物等、以氮化硅、氮化铝等为代表的绝缘氮化物等、或诸如氧氮化硅或氧氮化铝之类的绝缘氧氮化物等。例如,优选使该氧化物半导体靶包含比例为0.1%重量百分比到10%重量百分比(含0.1%和10%)的SiO2,更优选包含1%重量百分比到6%重量百分比(含1%和6%)的SiO2
使该氧化物半导体包含绝缘杂质,藉此容易使要形成的氧化物半导体成为非晶。此外,在氧化物半导体膜经受热处理的情况下,能阻止氧化物半导体膜结晶。
除In-Ga-Zn-O基氧化物半导体之外,按照使以下氧化物半导体包含绝缘杂质的方式能获得相似的效果:In-Sn-Zn-O基氧化物半导体、In-Al-Zn-O基氧化物半导体、Sn-Ga-Zn-O基氧化物半导体、Al-Ga-Zn-O基氧化物半导体、Sn-Al-Zn-O基氧化物半导体、In-Zn-O基氧化物半导体、Sn-Zn-O基氧化物半导体、Al-Zn-O基氧化物半导体、In-O基氧化物半导体、Sn-O基氧化物半导体以及Zn-O基氧化物半导体。
例如,在通过溅射法形成添加了氧化硅的In-Sn-Zn-O基氧化物半导体膜的情况下,使用了以预定比例烧结的In2O3、SnO2、ZnO以及SiO2的靶。此外,在添加了氧化硅的In-Al-Zn-O基氧化物半导体的情况下,使用其中以预定比例烧结In2O3、Al2O3、ZnO以及SiO2的靶形成膜。
用于形成该In-Ga-Zn-O基非单晶膜的腔室可以与执行反溅射的腔室相同或不同。
溅射法的示例包括其中将高频功率源用作溅射功率源的RF溅射法、直流溅射法以及以脉冲方式施加偏压的脉冲直流溅射法。在形成绝缘膜的情况下主要使用射频溅射方法,而在形成金属膜的情况下主要使用直流溅射方法。
此外,还存在可设置不同材料的多个靶的多源溅射装置。利用该多源溅射装置,不同材料的膜可形成为在同一腔室中层叠,或者多种材料的膜可在同一腔室中通过放电同时形成。
此外,存在腔室中设置有磁铁***且用于磁控管溅射方法的溅射装置,且在不使用辉光放电的情况下使用微波产生等离子体的用于ECR溅射方法的溅射装置。
此外,作为通过溅射方法的成膜方法,存在靶物质和溅射气体组分在成膜期间相互化学反应以形成它们的化合物薄膜的反应溅射方法,以及在成膜期间也对衬底施加电压的偏压溅射方法。
接着,执行第二光刻步骤。形成抗蚀剂掩模,并蚀刻该In-Ga-Zn-O基非单晶膜。在蚀刻该In-Ga-Zn-O基非单晶膜时,可将诸如柠檬酸或草酸之类的有机酸用作蚀刻剂。这里,通过使用ITO-07N(Kanto Chemical公司制造)的湿法蚀刻来蚀刻In-Ga-Zn-O基非单晶膜以去除不必要的部分。因此,将该In-Ga-Zn-O基非单晶膜加工成岛状形状,藉此形成作为In-Ga-Zn-O基非单晶膜的氧化物半导体膜111。同时,蚀刻在不与氧化物半导体膜111交迭的位置中形成的氧化物簇状物106。将氧化物半导体膜111的末端部分蚀刻成楔状,藉此能防止由于阶梯形状引起的引线断开。然而,在将氧化钼或氧化钨用于氧化物簇状物106的情况下,在某些情况下,通过同时对In-Ga-Zn-O基非单晶膜执行蚀刻不能完全去除氧化物簇状物106。在该情况下,再次执行蚀刻以去除剩余的氧化物簇状物106。
注意,此处的蚀刻不限于湿法蚀刻,而可以是干法蚀刻。作为用于干法蚀刻的蚀刻装置,可使用利用反应离子蚀刻法(RIE法)的蚀刻装置、使用诸如ECR(电子回旋共振)或ICP(感应耦合等离子体)之类的高密度等离子体源的干法蚀刻装置。作为相比于ICP蚀刻装置可在更大面积上获得均匀放电的干法蚀刻装置,存在ECCP(增强电容性耦合等离子体)模式装置,在该装置中,上电极接地、13.56MHz的高频功率源连接至下电极、而且3.2MHz的低频功率源连接至下电极。例如,即使使用了第十代的超过3m大小的衬底作为该衬底,也能应用此ECCP模式蚀刻装置。图2B示出了此阶段的截面图。注意,此阶段的平面图对应于图5。
接着,执行第三光刻步骤以形成抗蚀剂掩模,并通过蚀刻去除不必要部分,藉此形成到达由与栅电极层101相同的材料组成的引线或电极层的接触孔。该接触孔被设置成与稍后形成的导电膜直接接触。例如,在驱动电路部分中,当形成与栅电极层和源或漏电极层直接接触的薄膜晶体管时,或当形成电连接至端子部分的栅极引线的端子时,形成接触孔。
接着,在氧化物半导体膜111和栅绝缘层102上,通过溅射法或真空蒸镀法形成由金属材料形成的第一导电层112、第二导电层113以及第三导电层114。图2C是此阶段的截面图。
作为第一导电层112、第二导电层113以及第三导电层114的材料,可使用实施例1中所描述的导电材料。在本实施例中,使用作为耐热导电材料的钛形成第一导电层112和第三导电层114,而且使用含钕的铝合金形成第二导电层113。利用这样的结构,利用了铝的低电阻性质并且减少了小丘的产生。注意,在本实施例中,采用了第一导电层112、第二导电层113以及第三导电层114的三层结构;然而,不限于该三层结构,还可采用单层结构、两层结构或四层或更多层的层叠结构。
接着,执行第四光刻步骤以形成抗蚀剂掩模131,并通过蚀刻去除不必要部分,藉此形成源和漏电极层105a和105b、氧化物半导体层103以及连接电极120。这时使用湿法蚀刻或干法蚀刻作为蚀刻方法。例如,当使用钛形成第一和第三导电层112和114、并使用含钕的铝合金形成第二导电层113时,可使用过氧化氢溶液、加热盐酸或含氟化铵的硝酸溶液作为蚀刻剂以执行湿法蚀刻。例如,可利用KSMF-240(Kanto Chemical公司制造)共同蚀刻第一导电层112、第二导电层113以及第三导电层114。在该蚀刻步骤中,要暴露在氧化物半导体膜111中的区域也被部分蚀刻;因此,氧化物半导体层103具有在源和漏电极层105a和105b之间的区域,该区域的厚度小于与源和漏电极层105a和105b交迭的区域的厚度。因此,氧化物半导体层103的沟道形成区和氧化物簇状物106与氧化物半导体层103的小厚度区交迭。
在图3A中,可通过其中使用过氧化氢溶液、加热盐酸、或含氟化铵的硝酸水溶液作为蚀刻剂的蚀刻在一个步骤中蚀刻第一导电层112、第二导电层113、第三导电层114以及氧化物半导体膜111;因此,源和漏电极层105a和105b以及氧化物半导体层103的端部相互对齐,而且能形成连续结构。此外,湿法蚀刻允许这些层被各向同性地蚀刻,从而使源或漏电极层105a和105b的端部从抗蚀剂掩模131处凹陷。通过上述步骤,可制造包括作为沟道形成区的氧化物半导体层103和氧化物簇状物106的薄膜晶体管170。图3A示出了此阶段的截面图。注意,此阶段的平面图对应于图6。
在第四光刻步骤中,由与源或漏电极层105a和105b相同的材料制成的第二端子122也被保留在端子部分中。注意,第二端子122电连接至源引线(包括源和漏电极层105a和105b的源引线)。
此外,在端子部分中,连接电极120通过在栅绝缘层102中形成的接触孔直接连接至端子部分的第一端子121。注意,虽然未在此处示出,驱动器电路的薄膜晶体管的源或漏引线通过与上述步骤相同的步骤直接连接至栅电极。
在上述第四光刻步骤中,在将第一导电层112、第二导电层113以及第三导电层114蚀刻成岛状的步骤与形成源和漏电极层105a和105b的步骤中需要两个掩模。然而,通过使用利用多色调(高色调)掩模形成的具有多种厚度(通常两种不同厚度)的区域的抗蚀剂掩模,能减少抗蚀剂掩模的数量,从而导致工艺简化和成本更低。参照图31A和31B描述使用多色调掩模的光刻步骤。
首先,从图2A的状态,通过上述方法形成栅绝缘层102、氧化物簇状物106、氧化物半导体膜111、第一导电层112、第二导电层113以及第三导电层114。然后,通过使用多色调(高色调)掩模——通过该掩模的透射光具有多种强度——的曝光,在第三导电层114上形成具有如图31A中所示的多种厚度的区域的抗蚀剂掩模132。抗蚀剂掩模132在与栅电极层101部分交迭的区域中具有薄的膜厚。接着,使用抗蚀剂掩模132蚀刻氧化物半导体膜111、第一导电层112、第二导电层113以及第三导电层114并将它们加工成岛状,以形成氧化物半导体层140、导电层115以及第二端子124。此状态下的截面图对应于图31A。
接着,使抗蚀剂掩模132经受灰化以形成抗蚀剂掩模131。如图31B所示,通过灰化使抗蚀剂掩模131的面积和厚度减小,并去除具有较薄厚度的区域。
最后,使用抗蚀剂掩模131蚀刻氧化物半导体层140、导电层115以及第二端子124,以形成氧化物半导体层103、源和漏电极层105a和105b以及第二端子122。使抗蚀剂掩模131的面积和厚度减小,藉此也蚀刻氧化物半导体层103、源和漏电极层105a和105b、以及第二端子122的端部。此状态下的截面图对应于图31B。注意,在随后的步骤中形成保护绝缘层107之后,蚀刻栅绝缘层102和保护绝缘层107以形成接触孔,藉此形成透明导电膜以使第一端子121和FPC相互连接。按照上述方式,能使用多色调掩模制造薄膜晶体管170。
接着,在去除抗蚀剂掩模131之后,优选在200℃到700℃、通常在250℃到500℃下执行热处理。这里,在炉中在350℃下在氮气气氛中执行热处理1小时。通过此热处理,在In-Ga-Zn-O基非单晶膜中发生原子级重排。因为热处理释放了阻止载流子传输的应变,所以热处理(包括光退火)是很重要的。要注意的是,对热处理的定时不存在特殊限制,只要在In-Ga-Zn-O基非单晶膜形成之后进行即可,而且例如,可在像素电极形成之后执行热处理。或者,可通过上述热处理使氧化物簇状物106结晶而提高氧化物簇状物106的电导率。
此外,可使氧化物半导体层103的暴露沟道形成区经受氧自由基处理。执行氧自由基处理,藉此可使薄膜晶体管通常截止。此外,自由基处理能修复由蚀刻引起的氧化物半导体层103中的损伤。优选地在O2或N2O的气氛中、且优选在分别包括氧的N2、He、或Ar的气氛下执行自由基处理。或者,可在向上述气氛中添加了Cl2或CF4的气氛中执行该自由基处理。注意优选地在未施加偏压的情况下执行该自由基处理。
接着,形成保护绝缘层107以覆盖薄膜晶体管170。作为保护绝缘层107,可使用通过溅射方法等获得的氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氧化钽膜等。
接着,执行第五光刻步骤以形成抗蚀剂掩模,并蚀刻保护绝缘层107以形成到达漏电极层105b的接触孔125。此外,通过这里的蚀刻,还形成到达第二端子122的接触孔127和到达连接电极120的接触孔126。图3B示出了此阶段的截面图。
然后,在去除该抗蚀剂掩模之后,形成透明导电膜。通过溅射方法、真空蒸镀方法等使用氧化铟(In2O3)、氧化铟-氧化锡的合金(In2O3-SnO2,简称为ITO)等形成该透明导电膜。使用盐酸基溶液对这样的材料执行蚀刻处理。替代地,因为在蚀刻ITO时尤其往往会产生残留物,所以可使用氧化铟和氧化锌合金(In2O3-ZnO)以提高蚀刻可加工性。
接着,执行第六光刻步骤以形成抗蚀剂掩模,并通过蚀刻去除不必要部分,藉此形成像素电极层110。
此外,在此第六光刻步骤中,利用电容器部分中的栅绝缘层102和保护绝缘层107作为电介质,电容器引线108和像素电极层110一起形成存储电容器。
此外,在第六光刻步骤中,第一端子和第二端子被抗蚀剂掩模覆盖,从而透明导电膜128和129保留在端子部分中。透明导电膜128和129用作用于与FPC连接的电极或引线。在连接电极120上形成的直接连接至第一端子121的透明导电膜128用作作为栅引线的输入端子的用于连接的端子电极。在第二端子122上形成的透明导电膜129用作起源引线的输入端子作用的用于连接的端子电极。
然后去除抗蚀剂掩模,而图3C是此阶段的截面图。注意,此阶段的平面图对应于图7。
此外,图8A1和8A2分别是此阶段的栅引线端子部分的截面图和平面图。图8A1是沿图8A2的线C1-C2所取的截面图。在图8A1中,在保护绝缘膜154上形成的透明导电膜155是起输入端子作用的用于连接的端子电极。此外,在图8A1中,在端子部分中,由与栅引线相同的材料形成的第一端子151和由与源引线相同的材料形成的连接电极153通过设置在栅绝缘层152中的接触孔彼此交迭,以使第一端子151与连接电极153相互直接接触以在它们之间形成传导。此外,连接电极153和透明导电膜155通过设置在保护绝缘膜154接触孔彼此直接接触,以在连接电极153与透明导电膜155之间形成传导。
此外,图8B1和8B2分别是此阶段的栅引线端子部分的截面图和平面图。此外,图8B1对应于沿图8B2的线D1-D2所取的截面图。在图8B1中,在保护绝缘膜154上形成的透明导电膜155是起输入端子作用的用于连接的端子电极。此外,在图8B1中,在端子部分中,由与栅引线相同材料形成的电极156位于电连接至源引线的第二端子150下方且与该第二端子150交迭,在电极156与该第二端子150之间***了栅绝缘层152。电极156未电连接至第二端子150。当电极156被设置成,例如,浮置、GND或0V,以使电极156的电位不同于第二端子150的电位时,可形成用于防止噪声或静电的电容器。此外,第二端子150电连接至透明导电膜155,其中保护绝缘膜154***于它们之间。
根据像素密度设置多条栅引线、源引线以及电容器引线。在端子部分中,还分别安排了多个与栅引线相同电位的第一端子、与源引线相同电位的第二端子、与电容器引线相同电位的第三端子等。对各种端子的数量并无特殊限制,而且本领域技术人员可酌情确定端子的数量。
通过这六个光刻步骤,可使用六个光刻掩模完成存储电容器和包括作为底栅n沟道薄膜晶体管的薄膜晶体管170的像素薄膜晶体管部分。像素薄膜晶体管部分和存储电容器被排列成对应于它们各自像素的矩阵,从而形成像素部分,藉此可获得用于制造有源矩阵显示器件的衬底之一。为简便起见,在本说明书中将这样的衬底称为有源矩阵衬底。
当制造有源矩阵液晶显示器件时,有源矩阵衬底和设置有对电极的对衬底被相互固定,液晶层***在它们之间。注意,在有源矩阵衬底上设置有电连接至对衬底上的对电极的公共电极,而且在端子部分中设置有电连接至公共电极的第四端子。此第四端子被设置成使公共电极被固定至诸如GND或0V之类的预定电位。
此外,本实施例不限于图7中的像素结构,而在图9中示出了不同于图7的平面图的示例。图9示出一示例,其中未设置电容器引线,而且用彼此交迭的像素电极层110和毗邻像素的栅引线形成存储电容器,并在该像素电极层110与毗邻像素的栅引线之间***了保护绝缘膜和栅绝缘层。在该情况下,可省略电容器引线和连接至该电容器引线的第三端子。注意,在图9中,由相同的附图标记标注与图7中相似的部分。
在有源矩阵液晶显示器件中,驱动排列成矩阵的像素电极,藉此在屏幕上形成显示图案。具体而言,在选定的像素电极与对应于该像素电极的对电极之间施加电压,藉此使在该像素电极与该对电极之间设置的液晶层受光调制,而此光调制被观看者识别为显示图案。
在显示运动图像时,液晶显示器件存在问题,因为液晶分子本身的长响应时间引起运动图像的拖影或模糊。为改善液晶显示器件的运动图像特性,采用了称为黑色***的驱动方法,其中每隔一个帧周期在整个屏幕上显示黑色。
或者,可采用称为双帧率驱动的驱动方法,其中垂直同步频率是通常垂直同步频率的1.5或更高、优选2倍或更高,藉此改善运动图像特性。
进一步替代地,为改善液晶显示器件的运动图像特性,可采用一种驱动方法,其中使用多个LED(发光二极管)或多个EL光源来形成作为背光的表面光源、而且在一个帧周期中以脉冲方式独立地驱动该表面光源的各个光源。作为该表面光源,可使用三种或更多种类型的LED,或可使用发射白光的LED。因为能独立地控制多个LED,所以可使LED的发光时序与光调制的液晶层的时序同步。根据此驱动方法,可使部分LED截止;从而,可获得降低功耗的效果,尤其是显示具有大部分为黑色的图像的情况下。
组合这些驱动方法,相比于常规液晶显示器件的显示特性,藉此可改善液晶显示器件的诸如运动图像特性之类的显示特性。
在本实施例中获得的n沟道晶体管包括沟道形成区中的In-Ga-Zn-O基非单晶膜且具有良好的动态特性。因此,可对本实施例的n沟道晶体管组合应用这些驱动方法。
当制造发光显示器件时,将有机发光元件的一个电极(也称为阴极)设置为诸如GND或0V之类的低电源电位;因此,端子部分设置有用于将该阴极设置为诸如GND或0V之类的低电源电位的第四端子。此外,当制造发光显示器件时,除源引线和栅引线之外,还设置了电源线。因此,端子部分设置有电连接至该电源线的第五端子。
利用这样的结构,在包括氧化物半导体层的薄膜晶体管中,在氧化物半导体层与栅绝缘层之间形成了电导率高于作为有源层的氧化物半导体层的氧化物簇状物;因此,当薄膜晶体管导通时能提高场效应迁移率。此外,即使提高了薄膜晶体管的场效应迁移率,也能抑制截止电流的增大。
通过在显示器件的像素部分或驱动器电路部分中使用薄膜晶体管,能提供具有高电特性和高可靠性的显示器件。
注意,可将本实施例中所描述的结构与其它实施例中描述的任一种结构适当地组合。
[实施例3]
在本实施例中,参照图10描述了具有与实施例1中所描述的薄膜晶体管形状不同的薄膜晶体管。
在图10中示出了具有本实施例的底栅结构的薄膜晶体管。在图10中所示的薄膜晶体管中,在衬底100上设置栅电极层101,在栅电极层101上设置栅绝缘层102,以散布方式在栅绝缘层102上设置多个氧化物簇状物106,在栅绝缘层102和多个氧化物簇状物106上设置氧化物半导体层103,在氧化物半导体层103上设置缓冲层301a和301b,以及在缓冲层301a和301b上设置源和漏电极层105a和105b。这里,氧化物半导体层103和源电极层105a相互电连接而且在它们之间***缓冲层301a,而氧化物半导体层103和漏电极层105b相互电连接而且在它们之间***缓冲层301b。源或漏电极层105a具有第一导电层112a、第二导电层113a以及第三导电层114a的三层结构,而源或漏电极层105b具有第一导电层112b、第二导电层113b以及第三导电层114b的三层结构。即,图10中所示的薄膜晶体管具有一种结构,其中在实施例1中的图1A到1C中所示的薄膜晶体管中的氧化物半导体层103与源和漏电极层105a和105b之间设置缓冲层301a和301b。
以与形成氧化物半导体层103相似的方式,优选使用作为包含In、Ga以及Zn的氧化物半导体膜的In-Ga-Zn-O基非单晶膜形成起源和漏区作用的缓冲层301a和301b。在本实施例中,将作为包含In、Ga以及Zn的氧化物半导体膜的In-Ga-Zn-O基非单晶膜用于该氧化物半导体层103。注意,缓冲层301a和301b具有n型导电性,且具有比氧化物半导体层103更高的电导。此外,缓冲层301a和301b是In-Ga-Zn-O基非单晶膜,而且包括至少非晶组分。在某些情况下,缓冲层301a和301b包括在非晶结构中的晶粒(纳米晶体)。晶粒(纳米晶体)分别具有1nm到10nm的直径,通常约为2nm到4nm的直径。
通过溅射法形成用于缓冲层301和301b的In-Ga-Zn-O基非单晶膜。作为具体条件,使用了直径为8英寸的包含In、Ga以及Zn(In2O3∶Ga2O3∶ZnO=1∶1∶1)的氧化物半导体靶,衬底与靶之间的距离被设置为170mm,成膜气体的流速比为Ar∶O2=50∶1(sccm),而且在压力为0.4Pa、直流功率为0.5kW以及室温下通过溅射执行成膜。
注意,形成用于缓冲层301a和301b的In-Ga-Zn-O基非单晶膜的条件不同于形成用于氧化物半导体层的In-Ga-Zn-O基非单晶膜的条件。例如,使形成用于缓冲层301a和301b的In-Ga-Zn-O基非单晶膜的成膜气体中的氧气的流速的比例低于形成用于氧化物半导体层的In-Ga-Zn-O基非单晶膜的氧气的流速。此外,可在诸如氩气之类的稀有气体的不包含氧气的气氛中形成用于缓冲层301a和301b的In-Ga-Zn-O基非单晶膜。
将用于缓冲层301a和301b的In-Ga-Zn-O基非单晶膜的厚度设置为5nm到20nm。不言而喻,当膜包括晶粒时,晶粒的大小不会超过膜的厚度。在本实施例中,将用于缓冲层301a和301b的In-Ga-Zn-O基非单晶膜的厚度设置为5nm。
缓冲层301a和301b可包含赋予n型导电性的杂质元素。作为杂质元素的示例,例如,有可能使用镁、铝、钛、铁、锡、钙、锗、钪、钇、锆、铪、硼、铊、或铅。在缓冲层中包含镁、铝、钛等的情况下,存在阻挡氧的效果,所以在成膜之后,通过热处理等能将氧化物半导体层的氧浓度保持在最优范围内。
缓冲层的载流子浓度优选为1×1018/cm3或更高(或1×1022/cm3更低)。
利用这样的结构,在氧化物半导体层与源和漏电极层105a和105b之间设置缓冲层301a和301b能使热稳定性比形成肖特基结提高更多,藉此能使薄膜晶体管的工作特性稳定。此外,因为高导电性,即使施加了高漏电压,也能保持良好的迁移率。
注意,作为除缓冲层301a和301b之外的用于本实施例的薄膜晶体管的结构和材料,可参照实施例1。
本实施例的薄膜晶体管的制造工艺与实施例2中所描述的薄膜晶体管的制造工艺几乎相同。首先,通过实施例2中所描述的方法,执行直至形成氧化物半导体膜的步骤,该氧化物半导体膜用于形成氧化物半导体层103。按照以上步骤,利用上述方法通过溅射形成用于形成缓冲层301a和301b的氧化物半导体膜。接着,通过第二光刻步骤,按照类似于形成氧化物半导体膜111的方式,将用于形成缓冲层301a和301b的氧化物半导体膜蚀刻成岛状,藉此形成氧化物半导体膜302(参见图11A)。然后,通过实施例2中描述的方法,执行直至形成第一导电层112、第二导电层113以及第三导电层114的步骤(参见图11B)。接着,通过第四光刻步骤,按照与形成源和漏电极层105a和105b以及氧化物半导体层103相似的方式,蚀刻氧化物半导体膜302以形成缓冲层301a和301b(参见图11C)。随后的步骤类似于实施例2中的步骤。
注意,可将本实施例中所描述的结构与其它实施例中描述的任一种结构适当地组合。
[实施例4]
在本实施例中,以下将描述在作为半导体器件的一个示例的显示器件中的同一衬底上制造排列在像素部分中的驱动器电路和薄膜晶体管的至少一部分的示例。
根据实施例1到3中的任一个形成像素部分中的薄膜晶体管。实施例1到3中所描述的该薄膜晶体管是n沟道TFT;因此,在与像素部分中的薄膜晶体管相同的衬底上形成可使用n沟道TFT形成的驱动器电路的一部分。
图14A示出作为半导体器件的示例的有源矩阵液晶显示器件的框图的示例。图14A中所示的显示器件在衬底5300上包括:像素部分5301,其包括分别设置有显示元件的多个像素;选择各个像素的扫描线驱动器电路5302;以及控制输入选定像素的视频信号的信号线驱动器电路5303。
像素部分5301利用从信号线驱动器电路5303沿列向延伸的多条信号线S1到Sm(未示出)连接至信号线驱动器电路5303,且利用从扫描线驱动器电路5302沿行向延伸的多条扫描线G1到Gn(未示出)连接至扫描线驱动器电路5302。像素部分5301包括排列成矩阵以便对应于信号线S1到Sm和扫描线G1到Gn的多个像素(未示出)。此外,各个像素连接至信号线Sj(信号线S1到Sm中的任一个)和扫描线Gi(扫描线G1到Gn中的任一个)。
实施例1到3中的任一个中描述的薄膜晶体管是n沟道TFT,并参照图15描述包括n沟道TFT的信号线驱动器电路。
图15中所示的信号线驱动器电路包括驱动器IC 5601、开关组5602_1到5602_M、第一引线5611、第二引线5612、第三引线5613以及引线5621_1到5621_M。开关组5602_1到5602_M中的每一个包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC 5601连接至第一引线5611、第二引线5612、第三引线5613以及引线5621_1到5621_M。开关组5602_1到5602_M中的每一个连接至第一引线5611、第二引线5612以及第三引线5613,而引线5621_1到5621_M分别对应于开关组5602_1到5602_M。引线5621_1到5621_M中的每一个通过第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c连接至三个信号线(信号线Sm-2、信号线Sm-1以及信号线Sm(m=3M))。例如,第J列的引线5621_J(引线5621_1到5621_M中的任一个)分别通过开关组5602_J中的第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c连接至信号线Sj-2、信号线Sj-1以及信号线Sj(j=3J)。
注意,信号被输入第一引线5611、第二引线5612以及第三引线5613中的每一条引线。
注意,优选使用单晶半导体形成驱动器IC 5601。此外,优选在与像素部分相同的衬底上形成开关组5602_1到5602_M。因此,优选通过FPC等将驱动器IC 5601连接至开关组5602_1到5602_M。或者,可通过诸如接合之类的方法在与像素部分相同的衬底上设置单晶半导体层以形成驱动器IC 5601。
接着,参照图16的时序图描述图15中所示的信号线驱动器电路的工作。图16示出其中选择了第i行中的扫描线Gi的时序图。此外,第i行中的扫描线Gi的选择周期被分成第一子选择周期T1、第二子选择周期T2以及第三子选择周期T3。此外,即使当选择了另一行的扫描线时,图15中的信号线驱动器电路也与图16中的信号线驱动器电路相似地工作。
注意,图16的时序图示出第J列中的引线5621_J通过第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c连接至信号线Sj-2、信号线Sj-1以及信号线Sj的情况。
图16的时序图示出当选择了第i行中的扫描线Gi时的时序、第一薄膜晶体管5603a导通/截止的时序5703a、第二薄膜晶体管5603b导通/截止的时序5703b、第三薄膜晶体管5603c导通/截止的时序5703c以及输入第J列中的引线5621_J的信号5721_J。
在第一子选择周期T1、第二子选择周期T2以及第三子选择周期T3中,将不同的视频信号输入引线5621_1到5621_M。例如,在第一子选择周期T1中将输入引线5621_J的视频信号输入信号线Sj-2,在第二子选择周期T2中将输入引线5621_J的视频信号输入信号线Sj-1,以及在第三子选择周期T3中将输入引线5621_J的视频信号输入信号线Sj。通过数据_j-2、数据_j-1以及数据_j分别表示在第一子选择周期T1中、第二子选择周期T2中以及第三子选择周期T3中输入引线5621_J的视频信号。
如图16所示,在第一子选择周期T1中,第一薄膜晶体管5603a导通,而第二薄膜晶体管5603b和第三薄膜晶体管5603c截止。此时,将输入引线5621_J的数据_j-2通过第一薄膜晶体管5603a输入信号线Sj-2。在第二子选择周期T2中,第二薄膜晶体管5603b导通,而第一薄膜晶体管5603a和第三薄膜晶体管5603c截止。此时,将输入引线5621_J的数据_j-1通过第二薄膜晶体管5603b输入信号线Sj-1。在第三子选择周期T3中,第三薄膜晶体管5603c导通,而第一薄膜晶体管5603a和第二薄膜晶体管5603b截止。此时,将输入引线5621_J的数据_j通过第三薄膜晶体管5603c输入信号线Sj。
如上所述,在图15的信号线驱动器电路中,将一个门选周期分成三个;因此,可在一个门选周期中将视频信号通过一条引线5621输入到三个信号线中。因此,在图15的信号线驱动器电路中,在设置有驱动器IC 5601的衬底与设置有像素部分的衬底之间的连接的数量可减少至信号线数量的约1/3。当将连接数量减少到信号线数量的约1/3时,能提高图15的信号线驱动器电路的可靠性、生产率等。
注意,对薄膜晶体管的排列、数量、驱动方法等并无特殊限制,只要将一个门选周期分成多个子选择周期,并如图15所示地在多个子选择周期中的每一个中将视频信号从一条引线输入多条信号线即可。
例如,当在三个或更多个子选择周期中将视频信号从一条引线输入到三条或更多条信号线时,可添加薄膜晶体管和被配置成用于控制该薄膜晶体管的引线。注意,当一个门选择周期被分成四个或多个子选择周期时,一个子选择周期变得更短。因此,优选地将一个门选择周期分成两个或三个子选择周期。
作为另一示例,如图17的时序图所示,可将一个选择周期分成预充电周期Tp、第一子选择周期T1、第二子选择周期T2以及第三子选择周期T3。此外,图17的时序图示出在选择了第i行中的扫描线Gi时的时序、第一薄膜晶体管5603a导通/截止的时序5803a、第二薄膜晶体管5603b导通/截止的时序5803b、第三薄膜晶体管5603c导通/截止的时序5803c以及输入第J列中的引线5621_J的信号5821_J。如图17所示,第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c在预充电周期Tp中导通。此时,通过第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c将输入引线5621_J的预充电电压Vp输入信号线Sj-2、信号线Sj-1以及信号线Sj中的每一条信号线。在第一子选择周期T1中,第一薄膜晶体管5603a导通,而第二薄膜晶体管5603b和第三薄膜晶体管5603c截止。此时,将输入引线5621_J的数据_j-2通过第一薄膜晶体管5603a输入信号线Sj-2。在第二子选择周期T2中,第二薄膜晶体管5603b导通,而第一薄膜晶体管5603a和第三薄膜晶体管5603c截止。此时,将输入引线5621_J的数据_j-1通过第二薄膜晶体管5603b输入信号线Sj-1。在第三子选择周期T3中,第三薄膜晶体管5603c导通,而第一薄膜晶体管5603a和第二薄膜晶体管5603b截止。此时,将输入引线5621_J的数据_j通过第三薄膜晶体管5603c输入信号线Sj。
如上所述,在应用了图17的时序图的图15的信号线驱动器电路中,可通过在子选择周期之前提供预充电周期对信号线预充电。因此,可将视频信号高速写入像素。注意,通过相同的附图标记表示图17中与图16相似的部分,而且省略相同部分和具有相似功能的部分的详细描述。
此外,描述扫描线驱动器电路的配置。该扫描线驱动器电路包括移位寄存器和缓冲器。此外,在某些情况下可包括电平移动器。在该扫描线驱动器电路中,当将时钟信号(CLK)和起动脉冲信号(SP)输入移位寄存器时,产生选择信号。所产生的选择信号被缓冲器缓存和放大,而所得的信号被提供给相应的扫描线。一条线的像素中的晶体管的栅电极连接至扫描线。此外,因为一条线的像素中的晶体管必须同时立即导通,所以使用了能馈送大电流量的缓冲器。
参照图18和图19描述用于扫描线驱动器电路的一部分的移位寄存器的一种模式。
图18示出该移位寄存器的电路配置。图18中所示的移位寄存器包括多个触发器:触发器5701_1到5701_n。此外,通过输入第一时钟信号、第二时钟信号、起动脉冲信号以及复位信号操作该移位寄存器。
描述了图18中所示的移位寄存器的连接关系。第一级的触发器5701_1连接至第一引线5711、第二引线5712、第四引线5714、第五引线5715、第七引线5717_1以及第七引线5717_2。第二级的触发器5701_2连接至第三引线5713、第四引线5714、第五引线5715、第七引线5717_1、第七引线5717_2以及第七引线5717_3。
以相似的方式,第i级的触发器5701_i(触发器5701_1到5701_n中的任一个)连接至第二引线5712和第三引线5713中的一个、第四引线5714、第五引线5715、第七引线5717_i-1、第七引线5717_i以及第七引线5717_i+1。这里,当“i”为奇数时,第i级的触发器5701_i连接至第二引线5712;当“i”为偶数时,第i级的触发器5701_i连接至第三引线5713。
第n级的触发器5701_n连接至第二引线5712和第三引线5713中的一个、第四引线5714、第五引线5715、第七引线5717_n-1、第七引线5717_n以及第六引线5716。
注意,第一引线5711、第二引线5712、第三引线5713以及第六引线5716可分别称为第一信号线、第二信号线、第三信号线以及第四信号线。此外,第四引线5714和第五引线5715可分别称为第一电源线和第二电源线。
接着,图19示出图18中的触发器的细节。图19中所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578中的每一个均为n沟道晶体管,而且在栅-源电压(Vgs)超过阈值电压(Vth)时导通。
此外,图19中所示的触发器包括第一引线5501、第二引线5502、第三引线5503、第四引线5504、第五引线5505以及第六引线5506。
虽然这里描述了其中所有薄膜晶体管都是n沟道增强型晶体管的示例,但并不限于此示例。例如,甚至可使用n沟道耗尽型晶体管驱动该驱动器电路。
接着,以下描述图18中所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极和漏电极中的一个)连接至第四引线5504。第一薄膜晶体管5571的第二电极(源电极和漏电极中的另一个)连接至第三引线5503。
第二薄膜晶体管5572的第一电极连接至第六引线5506。第二薄膜晶体管5572的第二电极连接至第三引线5503。
第三薄膜晶体管5573的第一电极连接至第五引线5505,而第三薄膜晶体管5573的第二电极连接至第二薄膜晶体管5572的栅电极。第三薄膜晶体管5573的栅电极连接至第五引线5505。
第四薄膜晶体管5574的第一电极连接至第六引线5506。第四薄膜晶体管5574的第二电极连接至第二薄膜晶体管5572的栅电极。第四薄膜晶体管5574的栅电极连接至第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接至第五引线5505。第五薄膜晶体管5575的第二电极连接至第一薄膜晶体管5571的栅电极。第五薄膜晶体管5575的栅电极连接至第一引线5501。
第六薄膜晶体管5576的第一电极连接至第六引线5506。第六薄膜晶体管5576的第二电极连接至第一薄膜晶体管5571的栅电极。第六薄膜晶体管5576的栅电极连接至第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接至第六引线5506。第七薄膜晶体管5577的第二电极连接至第一薄膜晶体管5571的栅电极。第七薄膜晶体管5577的栅电极连接至第二引线5502。
第八薄膜晶体管5578的第一电极连接至第六引线5506。第八薄膜晶体管5578的第二电极连接至第二薄膜晶体管5572的栅电极。第八薄膜晶体管5578的栅电极连接至第一引线5501。
注意,第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极所连接的点均被称为节点5543。第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极以及第八薄膜晶体管5578的第二电极所连接的点均被称为节点5544。
注意,第一引线5501、第二引线5502、第三引线5503以及第四引线5504可分别称为第一信号线、第二信号线、第三信号线以及第四信号线。此外,第五引线5505和第六引线5506可分别称为第一电源线和第二电源线。
在第i级的触发器5701_i中,图19中的第一引线5501连接至图18中的第七引线5717_i-1。图19中的第二引线5502连接至图18中的第七引线5717_i+1。图19中的第三引线5503连接至第七引线5717_i。图19中的第六引线5506连接至第五引线5715。
如果“i”是奇数,则图19中的第四引线5504连接至图18中的第二引线5712;如果“i”是偶数,则图19中的第四引线5504连接至图18中的第三引线5713。此外,图19中的第五引线5505连接至图18中的第四引线5714。
注意,在第一级的触发器5701_1中,图19中的第一引线5501连接至图18中的第一引线5711。此外,在第n级的触发器5701_n中,图19中的第二引线5502连接至图18中的第六引线5716。
或者,可仅使用实施例1到3中描述的n沟道TFT形成信号线驱动器电路和扫描线驱动器电路。实施例1到3中所描述的n沟道TFT具有高迁移率,从而可提高驱动器电路的驱动频率。此外,因为使用In-Ga-Zn-O基非单晶膜形成源和漏区,所以降低了实施例1到3中所描述的n沟道TFT的寄生电容;因此,该n沟道TFT的频率特性(称为f特性)高。例如,实施例1到3中描述的包括n沟道TFT的扫描线驱动器电路能高速地工作;因此,例如,有可能提高帧频率或实现黑屏***。
此外,例如,当提高扫描线驱动器电路中的晶体管信道带宽或设置多个扫描线驱动器电路时,可实现更高的帧频率。当设置多个扫描线驱动器电路时,被配置成用于驱动偶数行的扫描线的扫描线驱动器电路被设置在一侧,而用于驱动奇数行的扫描线的扫描线驱动器电路被设置在另一侧,藉此能实现帧频率的提高。此外,使用多个扫描线驱动器电路以向同一扫描线输出信号对于增大显示器件的大小是有利的。
此外,在制造作为半导体器件的示例的有源矩阵发光显示器件的情况下,因为在至少一个像素中设置了多个薄膜晶体管,所以优选设置多个扫描线驱动器电路。图14B示出有源矩阵发光显示器件的框图的示例。
图14B中所示的发光显示器件在衬底5400上包括:包括分别设置有显示元件的多个像素的像素部分5401;选择像素的第一扫描线驱动器电路5402和第二扫描线驱动器电路5404;以及控制输入选定像素的视频信号的信号线驱动器电路5403。
当输入图14B中所示的发光显示器件的像素的视频信号是数字信号时,通过切换晶体管的导通/截止而将像素置于发光状态或不发光状态。因此,可使用面积比灰度法或时间灰度法显示灰度。面积比灰度法指的是通过将一个像素分成多个子像素并基于视频信号独立地驱动各个子像素从而显示灰度的驱动方法。此外,时间灰度法指的是通过控制像素发射光的周期从而显示灰度的驱动方法。
因为发光元件的响应时间比液晶元件等的响应时间快,所以发光元件比液晶元件更适合于时间比灰度法。具体而言,在利用时间灰度方法显示的情况下,将一个帧周期分成多个子帧周期。接着,根据视频信号,在各个子帧周期中将像素中的发光元件置为发光状态或不发光状态。将一个帧周期分成多个子帧周期,藉此利用视频信号控制像素在一个帧周期中实际发光的总时间长度,从而显示灰度。
注意,在图14B中所示的发光显示器件的示例中,当在一个像素中设置两个开关TFT时,第一扫描线驱动器电路5402产生输入作为两个开关TFT之一的栅引线的第一扫描线的信号,而第二扫描线驱动器电路5404产生输入作为两个开关TFT中的另一个的栅引线的第二扫描线的信号。然而,一个扫描线驱动器电路既可产生输入第一扫描线的信号又可产生输入第二扫描线的信号。此外,例如,有可能在每个像素中设置用于控制开关元件的操作的多条扫描线,这取决于一个像素中所包括的开关TFT的数量。在该情况下,一个扫描线驱动器电路可产生输入多条扫描线的所有信号,或多个扫描线驱动器电路可产生输入多条扫描线的信号。
而且在该发光显示器件中,可在与像素部分的薄膜晶体管相同的衬底上形成可包括驱动器电路中的n沟道TFT的驱动器电路的一部分。或者,可仅使用实施例1到3中描述的n沟道TFT形成信号线驱动器电路和扫描线驱动器电路。
而且,上述驱动器电路可用于使用电连接至开关元件的元件来驱动电子墨水的电子纸,而不限于向液晶显示器件或发光显示器件的应用。电子纸也被称为电泳显示器件(电泳显示器),而且其有利之处在于,它具有与普通纸张一样的可阅读性,它具有比其它显示器件更低的功耗,而且它可被制造得薄和轻。
电泳显示器可具有多种模式。电泳显示器包括散布在溶剂或溶质中的多个微胶囊,各个微胶囊包含带正电的第一粒子和带负电的第二粒子。通过对这些微胶囊施加电场,微胶囊中的粒子按彼此相反方向运动,从而仅显示聚集在一侧上的粒子的颜色。注意第一粒子或第二粒子包含色素,而且在无电场的情况下不移动。而且,第一离子的颜色不同于第二离子的颜色(这些离子也可以是无色的)。
因此,电泳显示器是利用所谓的介电电泳效应的显示器,其中具有高介电常数的物质通过该效应移动至高电场区。
在溶剂中散布的上述微胶囊所处于的溶液被称为电子墨水。可将此电子墨水印刷在玻璃、塑料、布料、纸张等的表面上。此外,通过使用具有着色物质的滤色器或粒子,还能实现彩色显示。
此外,如果将多个上述微胶囊适当地安排在有源矩阵衬底以***两个电极之间,则能完成有源矩阵显示器件,而且能通过对这些微胶囊施加电场来执行显示。例如,可使用通过实施例2中所描述的薄膜晶体管获得的有源矩阵衬底。
注意,微胶囊中的第一粒子和第二粒子可分别由导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料、以及磁泳材料中的一种材料组成,或由这些材料的复合材料组成。
通过上述步骤,能制造作为半导体器件的高可靠的发光显示器件。
注意,可将本实施例中所描述的结构与其它实施例中描述的任一种结构适当地组合。
[实施例5]
能制造实施例1到3中的任一个中所描述的薄膜晶体管,而且可将该薄膜晶体管用于像素部分并进一步用于驱动器电路,从而能制造具有显示功能的半导体器件(也称为显示器件)。而且,可将实施例1到3中的任一个中描述的薄膜晶体管用于在与像素部分相同的衬底上形成的驱动器电路的一部分或整个驱动器电路,从而能形成板上***。
该显示器件包括显示元件。可将液晶元件(也称为液晶显示元件)或发光元件(也称为发光显示元件)用作该显示元件。发光元件在其范围中包括亮度受电流或电压控制的元件,具体包括无机电致发光(EL)元件、有机EL元件等。此外,可使用诸如电子墨水之类的对比度受电效应改变的显示介质。
此外,该显示器件包括封装了显示元件的面板和其中包括控制器的IC等安装在面板上的模块。关于在显示器件的制造工艺中在完成显示元件之前的元件衬底的一种模式,该元件衬底在多个像素中的每一个中设置有被配置成向显示元件提供电流的装置(引线、开关等)。具体而言,该元件衬底可以处于仅设置有显示元件的一个像素电极的状态、在形成将成为像素电极的导电膜之后且在蚀刻该导电膜以形成像素电极之前的状态或任何其它状态。
本说明书中的显示器件指的是图像显示器件、显示器件或光源(包括发光器件)。此外,该液晶显示器件在其类别中还可包括以下模块:包括诸如柔性印刷电路(FPC)、带式自动接合(TAB)带或带式载体封装(TCP)之类的连接器的模块;在TAB带或TCP端部处设置有印刷线路板的模块;以及具有通过玻璃上芯片(COG)方法直接安装在显示元件上的集成电路(IC)的模块。
在本实施例中将参照图22A1、22A2以及图22B描述作为半导体器件的一个模式的液晶显示面板的外观和截面。图22A1和22A2是面板的平面图,在图22A1和22A2中,通过密封剂4005将包括实施例1到3中的任一个所描述的In-Ga-Zn-O基非单晶膜的氧化物半导体层的高可靠薄膜晶体管4010和4011与在第一衬底4001上形成液晶元件4013密封在第一衬底4001与第二衬底4006之间。图22B是沿线M-N所取的图22A1和22A2的截面图。
密封剂4005被设置成包围设置在第一衬底4001上的像素部分4002和扫描线驱动器电路4004。在像素部分4002和扫描线驱动器电路4004上设置了第二衬底4006。因此,通过密封剂4005将像素部分4002和扫描线驱动器电路4004以及液晶层4008密封在第一衬底4001与第二衬底4006之间。将使用单晶半导体膜或多晶半导体膜在单独制备的衬底上形成的信号线驱动器电路4003安装在第一衬底4001上与被密封剂4005包围的区域不同的区域中。
注意,对于单独形成的驱动器电路的连接方法无特殊限制,而可使用COG法、引线接合法、TAB法等。图22A1示出通过COG法安装信号线驱动器电路4003的示例,而图22A2示出通过TAB法安装信号线驱动器电路4003的示例。
在第一衬底4001上设置的像素部分4002和扫描线驱动器电路4004中的每一个包括多个薄膜晶体管。图22B示出像素部分4002中包括的薄膜晶体管4010和扫描线驱动器电路4004中包括的薄膜晶体管4011。在薄膜晶体管4010和4011上设置了绝缘层4020和4021。
作为薄膜晶体管4010和4011中的每一个,可使用如实施例1到3中的每一个所描述的分别包括In-Ga-Zn-O基非单晶膜作为氧化物半导体层的高可靠薄膜晶体管。在本实施例中,薄膜晶体管4010和4011均是n沟道薄膜晶体管。
液晶元件4013中包括的像素电极层4030电连接至薄膜晶体管4010。在第二衬底4006上形成了液晶元件4013的对电极层4031。像素电极层4030、对电极层4031以及液晶层4008相互交迭的部分对应于液晶元件4013。注意,像素电极层4030和对电极层4031分别设置有作为取向膜的绝缘层4032和绝缘层4033,而且在绝缘层4032和4033之间***了液晶层4008。
注意,第一衬底4001和第二衬底4006可由玻璃、金属(通常是不锈钢)、陶瓷或塑料形成。作为塑料,能使用玻璃纤维增强的塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸树脂膜。或者,可使用具有铝箔夹在PVF膜或聚酯膜之间的结构的薄板。
附图标记4035表示通过对绝缘膜的选择性蚀刻而获得的柱状隔离件,该柱状隔离件被设置成控制像素电极层4030与对电极层4031之间的距离(单元间隙)。或者,可使用球形隔离件。此外,对电极层4031电连接至设置在与薄膜晶体管4010相同的衬底上的公共电位线。对电极层4031和公共电位线通过设置在使用公共连接部分的一对衬底之间的导电粒子相互电连接。注意,这些导电粒子包含在密封剂4005中。
或者,可使用无取向膜的蓝相液晶。蓝相是一种类型的液晶相,在胆甾相液晶温度升高时,蓝相刚好在胆甾相液晶变成各向同性相之前出现。蓝相只在窄的温度范围内出现;因此,使用其中混合了5%重量百分比的手性剂的液晶组合物形成液晶层4008以展宽该温度范围。包括蓝相液晶和手性剂的液晶组合物具有10μs到100μs的短响应时间,而且是光学各向同性的;因此,不需要取向处理,而且视角依赖性很小。
注意,在本实施例中描述了透射型液晶显示器件的示例;然而,可将本发明的一个实施例应用于反射型液晶显示器件或半透射型液晶显示器件。
虽然本实施例的液晶显示器件具有设置在衬底外(观看者侧)的偏振器和设置在衬底内侧的用于显示元件的按顺序的着色层和电极层,但该偏振器可在衬底内侧。该偏振器和着色层的层叠结构不限于在此实施例中描述的结构,而可根据偏振器和着色层的材料或制造工艺的条件来适当地设置。此外,可设置起黑色基质作用的挡光膜。
在本实施例中,为了减少薄膜晶体管的表面的不平整并提高薄膜晶体管的可靠性,用起偏振绝缘膜作用的保护膜或绝缘层(绝缘层4020和4021)覆盖在实施例1到3中的任一个中获得的薄膜晶体管。注意,设置该保护膜是为了防止漂浮在空气中的诸如有机物质、金属物质或水分之类的杂质进入,而且优选致密膜。可使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜和/或氮氧化铝膜的单层或叠层来形成该保护膜。虽然在本实施例中通过溅射法形成该保护膜,但本方法不受特别限制,而且可从多种方法中选择。
这里,形成具有层叠结构的绝缘层4020作为该保护膜。这里,通过溅射方法形成氧化硅膜作为绝缘层4020的第一层。使用氧化硅膜作为保护膜具有防止用于源和漏电极层的铝膜的小丘的有益效果。
此外,形成绝缘层作为保护膜的第二层。这里,作为绝缘层4020的第二层,通过溅射方法形成氮化硅膜。当使用氮化硅膜作为保护膜时,有可能防止诸如钠之类的可流动离子进入半导体区而改变TFT的电特性。
此外,在形成保护膜之后,可对该氧化物半导体层退火(在300℃到400℃下)。
接着,形成绝缘层4021作为平坦化绝缘膜。绝缘层4021可由诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂之类的具有耐热性的有机材料形成。作为这些有机材料的替代物,还有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。注意,可通过层叠由这些材料组成的多层绝缘膜来形成绝缘层4021。
注意,硅氧烷基树脂是由硅氧烷基材料作为起始材料形成且具有Si-O-Si键的树脂。硅氧烷基树脂可包括有机基(例如烷基或芳香基)或氟基作为取代基。或者,该有机基可包括氟基。
用于形成绝缘层4021的方法不是特别受限的,而且可根据绝缘层4021的材料使用以下方法中的任一种:溅射法、SOG法、旋涂法、浸涂法、喷涂法、液滴排出法(例如喷墨法、丝网印刷法或胶版印刷法)、刮片法、辊涂法、幕涂法、刀涂法等。在使用材料解决方案形成绝缘层4021的情况下,可在烘焙步骤同时对该氧化物半导体层退火(在300℃到400℃下)。当同时执行绝缘层4021的烘焙和氧化物半导体层的退火时,能高效地制造半导体器件。
像素电极层4030和对电极层4031可由诸如包含氧化钨的氧化铟、包含氧化钨的氧化锌铟、包含氧化钛的氧化铟、包含氧化钛的氧化锡铟、氧化锡铟(下文称为ITO)、氧化锌铟或添加了氧化硅的氧化锡铟之类的透光导电材料形成。
包含导电高分子(也称为导电聚合物)的导电组合物可用于像素电极层4030和对电极层4031。使用该导电组合物形成的像素电极优选地具有10000欧姆/□或更低的薄膜电阻和在550nm波长下的70%或更高的透射率。此外,导电组合物中包含的导电大分子的电阻率优选地为0.1Ω·cm或更低。
作为该导电大分子,可使用所谓的π电子共轭导电大分子。作为该导电大分子的示例,可给出聚苯胺及其衍生物、聚吡咯及其衍生物、聚噻吩及其衍生物、或这些材料中的两种或多种的共聚物等。
此外,从FPC 4018向单独形成的信号线驱动器电路4003、扫描线驱动器电路4004或像素部分4002提供多个信号和电压。
在本实施例中,使用与液晶元件4013中所包括的像素电极层4030相同的导电膜形成连接端子电极4015。使用与薄膜晶体管4010和4011中所包括的源电极层和漏电极层相同的导电膜形成端子电极4016。
连接端子电极4015通过各向异性导电膜4019电连接至FPC 4018的端子。
虽然图22A1、22A2以及22B示出了单独形成信号线驱动器电路4003且将其安装在第一衬底4001上的示例,但本实施例不限于该结构。可单独形成然后安装扫描线驱动器电路,或仅单独形成然后安装信号线驱动器电路的一部分或扫描线驱动器电路的一部分。
图23示出其中利用通过应用实施例1到3中的任一个中描述的TFT制造的TFT衬底2600形成作为半导体器件的液晶显示模块的示例。
图23示出液晶显示模块的示例,其中TFT衬底2600和对衬底2601通过密封剂2602相互接合,而在这些衬底之间设置包括TFT等的像素部分2603、包括液晶层的显示元件2604以及着色层2605以形成显示区。着色层2605是实现彩色显示所必需的。在RGB***的情况下,为相应像素设置了对应于红色、绿色以及蓝色的相应着色层。在TFT衬底2600和对衬底2601外设置了偏振板2606和2607以及漫射板2613。光源包括冷阴极管2610和反射板2611。电路板2612通过柔性线路板2609连接至TFT衬底2600的引线电路部分2608,且包括诸如控制电路或电源电路之类的外部电路。可层叠偏振板和液晶层,而且在它们之间***阻滞膜。
对于该液晶显示模块而言,可使用TN(扭曲向列)模式、IPS(共面切换)模式、FFS(边缘场切换)模式、MVA(多畴垂直取向)模式、PVA(图像垂直调整)模式、ASM(轴对称排列微单元)模式、OCB(光学补偿双折射)模式、FLC(铁电液晶)模式、AFLC(反铁电液晶)模式等。
通过上述步骤,可制造作为半导体器器件的高可靠的液晶显示面板。
注意,可将本实施例中所描述的结构与其它实施例中描述的任一种结构适当地组合。
[实施例6]
在本实施例中,示出了作为其中应用了实施例1到3中的任一种描述的薄膜晶体管的半导体器件的电子纸的示例。
图13示出作为半导体器件的示例的有源矩阵电子纸。作为用于半导体器件的薄膜晶体管581,可应用实施例1到3中所描述的薄膜晶体管。
图13中的电子纸是采用扭转球显示***的显示器件的示例。扭转球显示***指的是一种方法,其中各个着色为黑色和白色的球状粒子被安排在作为用于显示元件的电极层的第一电极层与第二电极层之间、而且在第一电极层与第二电极层之间产生电位差以控制球状粒子取向从而实现显示。
密封在衬底580与衬底596之间的薄膜晶体管581具有底栅结构,其中源和漏电极层通过在绝缘层583、绝缘层584以及绝缘层585中形成的开口电连接至第一电极层587。在第一电极层57与第二电极层588之间,设置了球状粒子589。各个球状粒子589包括黑区590a和白区590b、以及由包围黑区590a和白区590b的液体填充的腔594。球状粒子589周围的空间被诸如树脂之类的填充物595填充(参见图13)。在本实施例中,第一电极层587对应于像素电极,而第二电极层588对应于公共电极。第二电极层588电连接至设置在与薄膜晶体管581相同的衬底580上的公共电位线。使用实施例1到3中的任一个中描述的公共连接部分通过设置在一对衬底之间的导电粒子使第二电极层588和公共电位线电连接。
此外,代替扭转球,还可使用电泳元件。使用了具有约10μm到200μm直径、且其中填充了透明液体、带正电的白色微粒以及带负电的黑色微粒的微胶囊。在设置在第一电极层与第二电极层之间的微胶囊中,当通过第一电极层和第二电极层施加电场时,白微粒和黑微粒移动到彼此相反侧,从而可显示白色或黑色。使用此原理的显示元件是电泳显示元件,而且一般称为电子纸。该电泳显示元件具有比液晶显示元件更高的反射率,从而不需要辅助光。此外,功耗低,而且即使在暗处中也能识别显示部分。此外,即使不对显示部分供电,也能保持曾显示过的图像。因此,即使具有显示功能的半导体器件(可简称为显示器件或设置有显示器件的半导体器件)远离电波源,也能保存已显示的图像。
通过上述步骤,可制造作为半导体器件的高可靠的电子纸。
注意,可将本实施例中所描述的结构与其它实施例中描述的任一种结构适当地组合。
[实施例7]
在本实施例中,将示出作为其中应用了实施例1到3中的任一个描述的薄膜晶体管的半导体器件的发光显示器件的示例。作为该显示器件的显示元件的示例,这里使用了利用电致发光的发光元件。利用电致发光的发光元件是根据发光材料是有机化合物还是无机化合物来分类的。一般而言,前者被称为有机EL元件,而后者被称为无机EL元件。
在有机EL元件中,通过对发光元件施加电压,电子和空穴分别从一对电极注入包含发光有机化合物的层中,从而电流流动。然后那些载流子(电子和空穴)复合,从而激发发光有机化合物。当发光有机化合物从激发态返回基态时,光发射。由于这种机制,此发光元件被称为电流激发发光元件。
根据无机EL元件的元件结构将它们分类为散射型无机EL元件和薄膜型无机EL元件。散射型无机EL元件具有发光材料的粒子散布在粘合剂中的发光层,而且其发光机制是利用施主能级和受主能级的施主一受主复合型发光。薄膜型无机EL元件具有发光层被夹在介电层之间、而介电层又进一步夹在电极之间的结构,其发光机制是利用金属离子的内层电子跃迁的局部型发光。注意,这里使用有机EL元件作为发光元件作出该描述。
图20示出可应用数字时间灰度驱动的作为根据本发明的一个模式的半导体器件的示例的像素结构的示例。
描述了可应用数字时间灰度驱动的像素的结构和操作。在本示例中,一个像素包括实施例1到3中的任一个中所描述的n沟道晶体管,在该晶体管中,沟道形成区包括氧化物半导体层(In-Ga-Zn-O基非单晶膜)。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404以及电容器6403。开关晶体管6401的栅极连接至扫描线6406,开关晶体管6401的第一电极(源电极和漏电极中的一个)连接至信号线6405,而开关晶体管6401的第二电极(源电极和漏电极中的另一个)连接至驱动晶体管6402的栅极。驱动晶体管6402的栅极通过电容器6403连接至电源线6407,驱动晶体管6402的第一电极连接至电源线6407,以及驱动晶体管6402的第二电极连接至发光元件6404的第一电极(像素电极)。发光元件6404的第二电极对应于公共电极6408。公共电极6408电连接至在一个衬底上形成的公共电位线,而且可采用图1A、图2A或图3A中所示的使用作为公共连接部分的连接部分的结构。
发光元件6404的第二电极(公共电极6408)被设置为低电源电位。当被设置到电源线6407的高电源电位是基准时,该低电源电位是满足低电源电位小于高电源电位的电位。作为低电源电位,例如,可采用GND、0V等。将高电源电位与低电源电位之间的电位差施加给发光元件6404,从而向发光元件6404提供电流,从而使发光元件6404发光。这里,为了使发光元件6404发光,设置各个电位以使高电源电位与低电源电位之间的电位差大于或等于发光元件6404的正向阈值电压。
注意,可将驱动晶体管6402的栅极电容器用作电容器6403的替代物,因此可省去电容器6403。可在沟道区与栅电极之间形成驱动晶体管6402的栅电容。
在电压输入电压驱动方法的情况下,将视频信号输入驱动晶体管6402的栅极,从而使驱动晶体管6402处于充分导通和截止这两种状态中的任一种。即,使驱动晶体管6402在线性区中工作。为了使驱动晶体管6402工作于线性区,将高于电源线6407电压的电压施加给驱动晶体管6402的栅极。注意,将高于或等于驱动晶体管6402的电源线电压与Vth的总电压的电压施加给信号线6405。
在执行模拟灰度驱动法代替数字时间灰度驱动法的情况下,通过改变信号输入可使用如图20中一样的像素结构。
在执行模拟灰度驱动的情况下,将大于或等于发光元件元件6404的正向电压与驱动晶体管6402的Vth之和的电压施加给驱动晶体管6402的栅极。发光元件6404的正向电压指的是获得期望亮度的电压,且包括至少正向阈值电压。输入了使驱动晶体管6402工作于饱和区的视频信号,从而可将电流提供给发光元件6404。为了使驱动晶体管6402工作于饱和区,将电源线6407的电位设置成高于驱动晶体管6402的栅极电位。当使用了模拟视频信号时,有可能根据视频信号向发光元件6404提供电流,并执行模拟灰度驱动。
注意,图20中所示的像素结构不限于此。例如,可向图20中的像素添加开关、电阻器、电容器、晶体管、逻辑电路等。
接着,参照图21A到21C描述发光元件的结构。这里以n沟道驱动TFT为例描述像素的截面结构。按照与实施例1到3中的任一个中所描述的薄膜晶体管的方式相似的方式可制造图21A、21B以及21C中示出的作为用于半导体器件的驱动TFT的TFT 7001、7011以及7021。TFT 7001、7011以及7021是高可靠的薄膜晶体管,它们均包括In-Ga-Zn-O基非单晶膜作为氧化物半导体层。
为提取从发光元件发出的光,阳极或阴极中的至少一个可为透明的。在衬底上形成薄膜晶体管和发光元件。发光元件可具有通过与衬底相对的表面提取光的顶发光结构、通过衬底侧上的表面提取光的底发光结构、或通过与衬底相对的表面和衬底侧上的表面提取光的双发光结构。可将根据本发明的一个实施例的该像素结构应用于具有这些发光结构中的任一种的发光元件。
参照图21A描述了具有顶发光结构的发光元件。
图21A是作为驱动TFT的TFT 7001是n沟道TFT而且发光元件7002中产生的光通过阳极7005发射的情况下的像素的截面图。在图21A中,发光元件7002的阴极7003电连接至自作为驱动TFT的TFT 7001,而发光层7004和阳极7005以此顺序层叠在阴极7003上。阴极7003可由多种导电材料中的任一种形成,只要它们具有低功函数并反射光。例如,优选使用Ca、Al、CaF、MgAg、AlLi等。可使用单层或层叠多层形成发光层7004。当通过层叠多层形成发光层7004时,通过按照以下顺序在阴极7003上层叠电子注入层、电子传输层、发光层、空穴传输层以及空穴注入层而形成发光层7004。不一定要形成所有这些层。使用透光导电材料形成阳极7005,例如,可使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化锡铟(下文称为ITO)、氧化锌铟或添加了氧化硅的氧化锡铟之类的透光导电膜。
发光元件7002对应于阴极7003与阳极7005夹着发光层7004的区域。在图21A中所示像素的情况下,如箭头所示,光从发光元件7002发射至阳极7005侧。
接着,参照图21B描述具有底发光结构的发光元件。图21B是驱动TFT7011是n沟道TFT、而且发光元件7012中产生的光发射至阴极7013侧的情况下的像素的截面图。在图21B中,在电连接至驱动TFT 7011的透光导电膜7017上形成发光元件7012的阴极7013,而将发光层7014和阳极7015以此顺序层叠在阴极7013上。当阳极7015具有透光性质时,可形成用于反射或阻挡光的挡光膜7016以覆盖阳极7015。像图21A的情况一样,可使用多种导电材料形成阴极7013,只要它们具有低功函数。注意,可将阴极7013形成为具有能透光的厚度(优选约5nm到30nm)。例如,可将具有20nm厚度的铝膜用作阴极7013。与图21A的情况一样,可使用单层或通过层叠多个层来形成发光层7014。与图21A的情况一样,不需要阳极7015透光,但可使用透光导电材料来形成阳极7015。作为挡光膜7016,例如,可使用反射光的金属等;不过,挡光膜7016不限于金属膜。例如,可使用添加了黑色素的树脂等。
发光元件7012对应于阴极7013与阳极7015夹着发光层7014的区域。在图21B中所示像素的情况下,如箭头所示,光从发光元件7012发射至阴极7013侧。
接着,参照图21C描述具有双发光结构的发光元件。在图21C中,在电连接至驱动TFT 7021的透光导电膜7027上形成发光元件7022的阴极7023,而将发光层7024和阳极7025以此顺序层叠在阴极7023上。像图21A的情况一样,可使用多种导电材料形成阴极7023,只要它们具有低功函数。注意,将阴极7023形成为具有能透射光的厚度。例如,可将具有20nm厚度的Al膜可用作阴极7023。与图21A的情况一样,可使用单层或通过层叠多个层来形成发光层7024。与图21A的情况一样,可使用透光导电材料形成阳极7025。
发光元件7022对应于阴极7023、发光层7024以及阳极7025彼此交迭的区域。在图21C所示的像素中,如箭头所示,光从发光元件7022发射至阳极7025侧和阴极7023侧。
虽然这里描述了有机EL元件作为发光元件,但还可设置无机EL元件作为发光元件。
注意,在本实施例中,示出了控制发光元件的驱动的薄膜晶体管(驱动TFT)电连接至发光元件的示例;不过,可采用电流控制TFT连接在驱动TFT与发光元件之间的结构。
本实施例中描述的半导体器件不限于图21A到21C中所示的结构,而且可基于本发明的技术的精神以多种方式修改。
接着,参照图24A和24B描述对应于应用了实施例1到3中的任一个中描述的薄膜晶体管的半导体器件的一个实施例的发光显示面板(也称为发光面板)的外观和截面。图24A是使用密封剂将形成在第一衬底上的薄膜晶体管和发光元件密封在第一衬底与第二衬底之间的面板的俯视图,而图24B是沿图24A的H-I所取的截面图。
将密封剂4505设置成包围设置在第一衬底4501上的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b。此外,将第二衬底4506设置在像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b上。因此,通过第一衬底4501、密封剂4505以及第二衬底4506将像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b连同填充物4507密封到一起。以此方式,优选用保护膜(诸如附加膜或紫外可固化树脂膜)或具有高气密性和低除气的覆盖材料封装(密封)像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b,从而使像素部分4502、信号线驱动器电路4503a和4503b、以及扫描线驱动器电路4504a和4504b不暴露给外部空气。
设置在第一衬底4501上的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b各自包括多个薄膜晶体管,而在图24B中示出了在像素部分4502中所包括的薄膜晶体管4510和信号线驱动器电路4503a中所包括的薄膜晶体管4509作为示例。
作为薄膜晶体管4509和4510,可使用如实施例1到3中的任一个所描述的包括In-Ga-Zn-O基非单晶膜作为氧化物半导体层的高可靠薄膜晶体管。在本实施例中,薄膜晶体管4509和4510是n沟道薄膜晶体管。
此外,附图标记4511表示发光元件。发光元件4511中包括的作为像素电极的第一电极层4517电连接至薄膜晶体管4510的源电极层或漏电极层。注意,虽然发光元件4511具有第一电极层4517、电致发光层4512以及第二电极层4513的层叠结构,但发光元件4511的结构不限于本实施例中描述的结构。例如,可根据从发光元件4511提取光的方向适当地改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成隔离件4520。尤其优选使用光敏材料形成隔离件4520,且使其在第一电极层4517上具有开口,以使该开口的侧壁被形成为具有连续弯曲的斜面。
可使用单个层或通过层叠多个层形成电致发光层4512。
为阻止氧气、氢气、水分、二氧化碳等进入发光元件4511,可在第二电极层4513和隔离件4520上形成保护膜。作为该保护膜,可形成氮化硅膜、氮氧化硅膜、DLC膜等。
此外,从FPC 4518a和4518b将多个信号和电压提供给信号线驱动器电路4503a和4503b、扫描线驱动器电路4504a和4504b或像素部分4502。
在本实施例中,使用与发光元件4511中所包括的第一电极层4517相同的导电膜形成连接端子电极4515。使用与薄膜晶体管4509和4510中所包括的源电极层和漏电极层相同的导电膜形成端子电极4516。
连接端子电极4515通过各向异性导电膜4519电连接至FPC 4518a中所包括的端子。
位于从发光元件4511提取光的方向的第二衬底4506需要具有透光性质。在该情况下,使用诸如玻璃板、塑料板、聚酯膜或丙烯酸膜之类的透光材料。
作为填充物4507,可使用紫外可固化树脂或热固性树脂以及诸如氮气或氩气之类的惰性气体。例如,可使用聚氯乙烯(PVC)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、聚乙烯醇缩丁醛(PVB)或乙烯乙酸乙烯酯(EVA)。在本实施例中,使用氮气作为填充物4507。
此外,在需要时,可在发光元件的发光表面上适当地设置诸如偏振板、圆偏振板(包括椭圆偏振板)、阻滞板(四分之一波板或半波板)以及滤色器之类的光学膜。此外,偏振板或圆偏振板可设置有抗反射膜。例如,可执行抗眩光处理,通过该处理能使反射光在表面的凹陷/凸起中漫射从而减少眩光。
作为信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b,可在单独制备的衬底上安装利用单晶半导体膜或多晶半导体膜形成的驱动器电路。此外,可单独形成然后安装信号线驱动器电路或仅其部分或扫描线驱动器电路或仅其部分。本实施例不限于图24A和24B中所示的结构。
通过上述步骤,能制造作为半导体器件的高可靠的发光显示器件(显示面板)。
注意,可将本实施例中所描述的结构与其它实施例中描述的任一种结构适当地组合。
[实施例8]
可将应用了实施例1到3中的任一个中描述的薄膜晶体管的半导体器件应用作为电子纸。电子纸可用于各种领域的电子设备以显示信息。例如,电子纸可用于电子书(电子书)、招贴、诸如火车之类的车辆中的广告、诸如***等多种卡中的显示器。图25A和25B以及图26中示出了这样的电子设备的示例。
图25A示出使用电子纸形成的招贴2631。如果广告媒质是打印纸,则该广告通过人力更换;然而,当使用了电子纸时,可在很短的时间内改变广告显示。此外,可在无显示退化的情况下获得稳定的图像。注意,该招贴可无线地发送和接收信息。
图25B示出诸如火车之类的车辆中的广告2632。如果广告媒质是打印纸,则该广告通过人力更换;然而,当使用了电子纸时,可在短时间内无需太多人力的情况下改变广告显示。此外,可在无显示退化的情况下获得稳定的图像。注意,车辆中的广告可无线地发送和接收信息。
图26示出电子书2700的示例。例如,电子书2700包括两个框架:框架2701和框架2703。框架2701和2703通过轴部分2711相互结合,电子书设备2700沿轴部分2711打开和闭合。利用这样的结构,实现了与纸书一样的操作。
显示部分2705被包括在框架2701中,而显示部分2707被包含在框架2703中。显示部分2705和2707可显示一系列图像,或可显示不同的图像。利用其中在不同显示部分中显示不同图像的结构,例如,右侧上的显示部分(图26中的显示部分2705)可显示文本,而左侧上的显示部分(图26中的显示部分2707)可显示图像。
图26示出框架2701设置有操作部分等的示例。例如,框架2701设置有电源2721、操作键2723、扬声器2725等。利用操作键2723可翻页。注意,可在与框架的显示部分相同的平面上设置键盘、定点设备等。此外,框架的后面或侧面可设置有外部连接端子(耳机端子、USB端子、可与诸如AC适配器或USB电缆等多种电缆连接的端子等)、存储介质***部等。而且,电子书2700还可具有电子词典功能。
此外,电子书2700可无线地发送和接收信息。可从电子书服务器无线地购买和下载想要的图书数据等。
注意,可将本实施例中所描述的结构与其它实施例中描述的任一种结构适当地组合。
[实施例9]
可将包括实施例1到3中的任一个中描述的薄膜晶体管的半导体器件应用于多种电子设备(包括游戏机)。作为上述电子设备,有电视机(也称为TV或电视接收机)、计算机的监视器等、数码相机、数码摄像机、数码相框、蜂窝电话(也称为移动电话或便携式电话机)、便携式游戏机、便携式信息终端、音频回放设备、诸如弹球盘机之类的大游戏机等。
图27A示出电视机9600的示例。电视设备9600的框架9601中包括显示部分9603。显示部分9603能显示图像。这里,框架9601由支架9605支承。
可通过框架9601的操作开关或独立的遥控器9610操作电视设备9600。可利用遥控器9610的操作键9609控制频道和音量,并可控制显示部分9603上显示的图像。而且,遥控器9610可具有显示部分9607,可在该显示部分上显示从遥控器9610发出的信息。
注意,电视设备9600设置有接收器、调制解调器等。通过利用该接收器,可接收一般的电视广播。此外,当显示设备经由调制解调器通过有线或无线连接连接至通信网络时,可实现单向(从发射器到接收器)或双向(发射器与接收器之间、接收器之间等)数据通信。
图27B示出数码相框9700的示例。例如,数码相框9700的框架9701中包括显示部分9703。显示部分9703能显示多个图像。例如,显示数码相机等拍摄的图像数据,从而该数码相框能以与一般相框相似的方式起作用。
注意,数码相框9700设置有操作部分、外部连接部分(USB端子、可连接至包括USB电缆之类的多种电缆的端子等)、存储介质***部分等。可在与显示部分相同的平面上包含这些结构;然而,优选在显示部分的侧面或后面上设置它们,因为这样改善了设计。例如,将包括数码相机拍摄的图像数据的存储器***数码相框的存储介质***部分中,并导入图像数据。然后,可在显示部分9703中显示导入的图像数据。
数码相框9700可无线地发送和接收信息。在该情况下,可将期望的图像数据无线地导入数码相框9700中,并在其中显示。
图28A示出包括框架9881和外壳9891的便携式游戏机,其中框架9881和框架9891通过连接器9893接合到一起以能打开和闭合。显示部分9882被包括在框架9881中,而显示部分9883被包含在框架9891中。图28A中所示的便携式游戏机还包括扬声器部分9884、存储介质***部分9886、LED灯9890、输入装置(操作键9885、连接端子9887、传感器9888(包括测量力、位移、位置、速度、加速度、角速度、旋转次数、距离、光、液体、磁性、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、射线、流速、湿度、倾角、振动、气味或红外线的功能)以及话筒9889)等。不言而喻,该便携式游戏机的结构不限于上述结构,而且可以是任何结构,只要设置了根据本发明的一个实施例的至少一个半导体器件。而且,可适当设置另一附件。图28A中所示的便携式游戏机具有读出存储在记录介质中的程序或数据以将其显示在显示部分上的功能,以及通过无线通信与另一便携式游戏机共享信息的功能。图28A中所示的便携式游戏机的功能不限于这些,而且该便携式游戏机能具有多种功能。
图28B示出作为大尺寸游戏机的自动售货机9900的示例。自动售货机9900的框架9901中包括显示部分9903。自动售货机9900还包括诸如起始杆或停止开关之类的操作装置、硬币槽、扬声器等。不言而喻,该售货机9900的结构不限于上述结构,而且可以是任何结构,只要设置了根据本发明的一个实施例的至少一个半导体器件。而且,可适当设置另一附件。
图29A示出蜂窝电话1000的示例。蜂窝电话1000包括含有显示部分1002的框架1001,且包括操作按钮1003、外部连接端口1004、扬声器1005、话筒1006等。
通过用手指等触摸显示部分1002可将信息输入图29A中所示的蜂窝电话1000。而且,可通过用手指等触摸显示部分1002来执行诸如打电话和编辑文本信息之类的操作。
显示部分1002主要有三种屏幕模式。第一种模式是主要用于显示图像的显示模式。第二种模式是主要用于输入诸如文字之类的信息的输入模式。第三种模式是其中组合了显示模式和输入模式这两种模式的显示-输入模式。
例如,在打电话或编辑文本信息的情况下,显示部分1002被设置成主要用于执行文字输入的文字输入模式,而且可在屏幕上执行文字输入操作。在该情况下,优选地在显示部分1002的几乎整个屏幕上显示键盘或数字按钮。
当将诸如陀螺仪或加速度传感器之类的包括检测倾斜的传感器的检测设备设置在蜂窝电话1000内部时,可通过确定蜂窝电话1000的方向(无论蜂窝电话1000被放置成水平还是垂直以用于景色模式或肖像模式)自动切换显示部分1002的屏幕上的显示内容。
此外,通过触摸显示部分1002或操作框架1001的操作按钮1003可切换屏幕模式。或者,可根据显示部分1002上显示的图像类型切换屏幕模式。例如,当显示在显示部分上的图像信号是移动图像数据时,将屏幕模式切换成显示模式。当该信号是文字数据时,将屏幕模式切换成输入模式。
此外,在输入模式中,当在指定时间内未进行通过触摸显示部分1002的输入、同时显示部分1002中的光传感器检测到信号时,可控制屏幕模式从输入模式切换至显示模式。
显示部分1002还能起图像传感器的作用。例如,通过用手掌或手指触摸显示部分1002采集掌纹、指纹等图像,藉此执行个人认证。此外,当在显示部分中设置发射近红外光的背光或感测光源时,可拍摄指纹、掌纹等。
图29B也示出蜂窝电话的示例。图29B中的蜂窝电话包括:在框架9411中的显示设备9410,其具有显示部分9412和操作按钮9413;在框架9401中的的通信设备9400,其具有操作按钮9402、外部输入端子9403、话筒9404、扬声器9405以及在接收到电话时发光的发光部分9406。具有显示功能的显示器件9410可按照箭头表示的两个方向脱离或附连至具有电话功能的通信设备9400。因此,显示设备9410和通信设备9400可沿它们的短边或长边彼此附连。或者,在仅需要显示功能的情况下,可将显示设备9410从通信设备9400脱离,从而单独使用显示设备9410。可通过无线或有线通信在分别包括可充电电池的通信设备9400和显示设备9410之间发送或接收图像或输入信息。
注意,可将本实施例中所描述的结构与其它实施例中描述的任一种结构适当地组合。
本申请基于2008年12月26日向日本专利局提交的日本专利申请S/N.2008-333581,该申请的全部内容通过引用结合于此。

Claims (20)

1.一种半导体器件,包括:
栅电极层;
在所述栅电极层上的栅绝缘层;
在所述栅绝缘层上的多个氧化物簇状物;
在所述栅绝缘层和所述多个氧化物簇状物上的氧化物半导体层;以及
在所述氧化物半导体层上的源和漏电极层,
其中所述多个氧化物簇状物具有导电性,
其中所述氧化物半导体层和所述源电极层相互电连接,以及
其中所述氧化物半导体层和所述漏电极层相互电连接。
2.如权利要求1所述的半导体器件,其特征在于,所述氧化物半导体层包括包含铟、镓以及锌中的至少一种的金属氧化物。
3.一种半导体器件,包括:
栅电极层;
在所述栅电极层上的栅绝缘层;
在所述栅绝缘层上的多个氧化物簇状物;
在所述栅绝缘层和所述多个氧化物簇状物上的氧化物半导体层;
在所述氧化物半导体层上的具有n型导电性的缓冲层;以及
在所述缓冲层上的源和漏电极层,
其中所述多个氧化物簇状物具有导电性,
其中所述缓冲层的载流子浓度高于所述氧化物半导体层的载流子浓度,
其中所述氧化物半导体层和所述源电极层相互电连接而且它们之间***有所述缓冲层,以及
其中所述氧化物半导体层和所述漏电极层相互电连接而且它们之间***有所述缓冲层。
4.如权利要求3所述的半导体器件,其特征在于,所述氧化物半导体层和所述缓冲层包括包含铟、镓以及锌中的至少一种的金属氧化物。
5.如权利要求1或3所述的半导体器件,其特征在于,所述多个氧化物簇状物包括包含铟、锌、锡、钼以及钨中的至少一种的金属氧化物。
6.如权利要求1或3所述的半导体器件,其特征在于,所述多个氧化物簇状物包括氧化铟、氧化锌、氧化锡铟、氧化锌铟、氧化钼以及氧化钨中的至少一种。
7.如权利要求1或3所述的半导体器件,其特征在于,所述多个氧化物簇状物的电导率高于所述氧化物半导体层的电导率。
8.如权利要求1或3所述的半导体器件,其特征在于,所述氧化物半导体层的膜厚大于或等于30nm且小于或等于100nm。
9.如权利要求1或3所述的半导体器件,其特征在于,所述多个氧化物簇状物离与所述栅绝缘层接触的基准表面的高度大于或等于3nm且小于或等于5nm。
10.如权利要求1或3所述的半导体器件,其特征在于,所述氧化物半导体层具有在所述源和漏电极层之间的区域,而且所述区域的厚度小于所述氧化物半导体层与所述源和漏电极层交迭的区域的厚度。
11.如权利要求1或3所述的半导体器件,其特征在于,在所述氧化物半导体层上形成有包括无机材料的沟道保护层。
12.如权利要求1或3所述的半导体器件,其特征在于,所述氧化物半导体层包括包含铟、锡、锌的金属氧化物。
13.一种用于制造半导体器件的方法,包括:
在衬底上形成栅电极层;
在所述栅电极层上形成栅绝缘层;
以散布方式在所述栅绝缘层上形成具有导电性的多个氧化物簇状物;
通过溅射法在所述栅绝缘层和所述多个氧化物簇状物上形成氧化物半导体膜;
通过执行所述氧化物半导体膜的蚀刻形成岛状第二氧化物半导体膜;
在所述岛状第二氧化物半导体膜上形成导电层;以及
通过执行所述岛状第二氧化物半导体膜和所述导电层的蚀刻形成氧化物半导体层以及源和漏电极层。
14.如权利要求13所述的用于制造半导体器件的方法,其特征在于,所述氧化物半导体膜包括包含铟、镓以及锌中的至少一种的金属氧化物。
15.如权利要求13所述的用于制造半导体器件的方法,其特征在于,所述多个氧化物簇状物包括包含铟、锌、锡、钼以及钨中的至少一种的金属氧化物。
16.如权利要求13所述的用于制造半导体器件的方法,其特征在于,使所述多个氧化物簇状物的电导率高于所述氧化物半导体层的电导率。
17.如权利要求13所述的用于制造半导体器件的方法,其特征在于,通过溅射法形成所述多个氧化物簇状物,以使所述多个氧化物簇状物离与所述栅绝缘层接触的基准表面的高度大于或等于3nm且小于或等于5nm。
18.如权利要求13所述的用于制造半导体器件的方法,其特征在于,所述氧化物半导体层具有在所述源和漏电极层之间的区域,而且所述区域的厚度小于所述氧化物半导体层与所述源和漏电电极层交迭的区域的厚度。
19.如权利要求13所述的用于制造半导体器件的方法,其特征在于,所述氧化物半导体层包括包含铟、锡、锌的金属氧化物。
20.一种具有如权利要求1或3所述的半导体器件的电子设备。
CN200910262558.6A 2008-12-26 2009-12-25 半导体器件及其制造方法、以及具有该半导体器件的电子设备 Active CN101783368B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008333581 2008-12-26
JP2008-333581 2008-12-26

Publications (2)

Publication Number Publication Date
CN101783368A CN101783368A (zh) 2010-07-21
CN101783368B true CN101783368B (zh) 2014-11-12

Family

ID=42283741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910262558.6A Active CN101783368B (zh) 2008-12-26 2009-12-25 半导体器件及其制造方法、以及具有该半导体器件的电子设备

Country Status (5)

Country Link
US (1) US8330156B2 (zh)
JP (1) JP5590877B2 (zh)
KR (2) KR20100076912A (zh)
CN (1) CN101783368B (zh)
TW (1) TWI493722B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
KR101900653B1 (ko) 2009-07-10 2018-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011043164A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011043162A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101876470B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101818265B1 (ko) 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8507916B2 (en) * 2010-06-08 2013-08-13 Sharp Kabushiki Kaisha Thin film transistor substrate, LCD device including the same, and method for manufacturing thin film transistor substrate
US8766252B2 (en) 2010-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor
US9246010B2 (en) * 2010-07-14 2016-01-26 Sharp Kabushiki Kaisha Thin film transistor substrate
US8940566B2 (en) 2010-11-04 2015-01-27 Sharp Kabushiki Kaisha Semiconductor device, display device, and production method for semiconductor device and display device
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
KR20120138074A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
JP6006572B2 (ja) 2011-08-18 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
US8969154B2 (en) 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US9209282B2 (en) * 2012-01-23 2015-12-08 Sharp Kabushiki Kaisha Method of manufacturing thin film transistor substrate and thin film transistor substrate manufactured by the method
TW201405828A (zh) * 2012-07-31 2014-02-01 E Ink Holdings Inc 顯示面板、薄膜電晶體及其製造方法
CN104508549B (zh) 2012-08-03 2018-02-06 株式会社半导体能源研究所 半导体装置
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
KR102331652B1 (ko) 2012-09-13 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI809474B (zh) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
US10395612B2 (en) 2015-12-03 2019-08-27 Innolux Corporation Driver circuit
CN106847183B (zh) * 2015-12-03 2020-04-24 群创光电股份有限公司 具有混合晶体管的主动矩阵有机发光二极管的驱动电路
US20170301699A1 (en) 2016-04-13 2017-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10461197B2 (en) * 2016-06-03 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
CN107425049A (zh) * 2017-05-23 2017-12-01 华南理工大学 一种类岛状电子传输的薄膜晶体管及制备方法
US11756987B2 (en) * 2020-06-29 2023-09-12 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction devices with discontinuous seed structure and methods for forming the same
CN112002711A (zh) * 2020-08-14 2020-11-27 Tcl华星光电技术有限公司 阵列基板及其制备方法
US11527555B2 (en) * 2021-03-30 2022-12-13 Innolux Corporation Driving substrate and electronic device with a thin film transistor that is divided into multiple active blocks

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0074267B1 (en) * 1981-09-09 1986-06-11 Normalair-Garrett (Holdings) Limited Gas flow responsive signal output means
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0521798A (ja) * 1991-02-18 1993-01-29 Alps Electric Co Ltd 薄膜トランジスタ
JPH05190857A (ja) * 1992-01-10 1993-07-30 Toshiba Corp 薄膜トランジスタ
JP2837330B2 (ja) 1992-12-28 1998-12-16 株式会社桜井グラフィックシステムズ 印刷機のインキ洗浄装置
JPH07211913A (ja) * 1994-01-27 1995-08-11 Hitachi Ltd 半導体装置及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI224868B (en) * 2003-10-07 2004-12-01 Ind Tech Res Inst Method of forming poly-silicon thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US20070090406A1 (en) * 2005-10-26 2007-04-26 International Business Machines Corporation Structure and method for manufacturing high performance and low leakage field effect transistor
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US8309953B2 (en) * 2006-01-09 2012-11-13 Technion Research And Development Foundation Ltd. Transistor structures and methods of fabrication thereof
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7528448B2 (en) * 2006-07-17 2009-05-05 E.I. Du Pont De Nemours And Company Thin film transistor comprising novel conductor and dielectric compositions
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5434000B2 (ja) * 2008-07-17 2014-03-05 株式会社リコー 電界効果型トランジスタ及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2006-245133A 2006.09.14 *

Also Published As

Publication number Publication date
TWI493722B (zh) 2015-07-21
KR20100076912A (ko) 2010-07-06
US8330156B2 (en) 2012-12-11
KR20160096578A (ko) 2016-08-16
TW201104869A (en) 2011-02-01
JP5590877B2 (ja) 2014-09-17
US20100163867A1 (en) 2010-07-01
JP2010171406A (ja) 2010-08-05
CN101783368A (zh) 2010-07-21

Similar Documents

Publication Publication Date Title
CN101783368B (zh) 半导体器件及其制造方法、以及具有该半导体器件的电子设备
KR102615835B1 (ko) 반도체 장치 및 그 제작 방법
CN101794818B (zh) 半导体器件及其制造方法
KR101872673B1 (ko) 반도체 장치
CN101866952B (zh) 半导体装置及其制造方法
CN101826559B (zh) 半导体装置及其制造方法
CN102214680B (zh) 半导体器件及其制造方法
CN101794822B (zh) 半导体装置及其制造方法
CN102460713B (zh) 用于制造半导体器件的方法
CN101859799B (zh) 半导体装置及该半导体装置的制造方法
CN102593051B (zh) 半导体装置的制造方法
CN101685835B (zh) 半导体装置及其制造方法
CN101859708B (zh) 半导体装置及该半导体装置的制造方法
CN101901838A (zh) 半导体装置及该半导体装置的制造方法
JP7512474B2 (ja) 表示装置、電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant