CN103840012A - 一种结型场效应晶体管及其制备方法 - Google Patents

一种结型场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN103840012A
CN103840012A CN201210477888.9A CN201210477888A CN103840012A CN 103840012 A CN103840012 A CN 103840012A CN 201210477888 A CN201210477888 A CN 201210477888A CN 103840012 A CN103840012 A CN 103840012A
Authority
CN
China
Prior art keywords
trap
field effect
junction field
effect transistor
triple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210477888.9A
Other languages
English (en)
Inventor
王琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201210477888.9A priority Critical patent/CN103840012A/zh
Priority to PCT/CN2013/087644 priority patent/WO2014079381A1/zh
Publication of CN103840012A publication Critical patent/CN103840012A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种结型场效应晶体管（JFET）及其制备方法，属于结型场效应晶体管技术领域。该JFET包括：在衬底上形成第一导电类型的埋层；在埋层上外延生长形成外延层；在外延层中形成的用于形成沟道的第一导电类型的第一阱，第一阱被引出形成源极；在外延层中形成的、位于第一阱的宽度方向的两侧并与其邻接的第二导电类型的第二阱，第二阱被引出形成栅极；以及在外延层中形成的第一导电类型的第三阱，第三阱被引出形成漏极；其中，JFET的沟道方向基本垂直于衬底表面；JFET在导通时，第一阱与第三阱之间通过埋层电性连接导通；第一导电类型与所述第二导电类型互为相反。该JFET的夹断电压具有易于调节设置、制备工艺简单的特点。

Description

一种结型场效应晶体管及其制备方法
技术领域
 本发明属于结型场效应晶体管（JFET）技术领域，涉及可通过调节形成垂直沟道的阱的宽度大小来调节其夹断电压（Pinch-off Voltage）的结型场效应晶体管。
背景技术
结型场效应晶体管广泛应用于各类模拟电路的设计，例如:放大器电路、偏压或降压电路、启动电路、可变电阻等等。对于日渐兴起的高压半导体集成电路而言，为满足诸如电源管理芯片中不同工作电压器件的需求，提高结型场效应晶体管的夹断电压（也称为崩溃电压）来满足更多的电源管理芯片的需求，成为一个新的研究课题。
现有技术的结型场效应晶体管结构中，其夹断电压的调节需要额外的增加Mask（掩膜版）并通过额外的注入实现，也大大增加了其工艺成本及制造的复杂性，并且在同一芯片中，难以同时实现各种不同夹断电压的结型场效应晶体管的制备。
发明内容
本发明的目的之一在于，提出一种夹断电压易于调节设置的结型场效应晶体管。
本发明的又一目的在于，降低结型场效应晶体管的制备工艺复杂性。
为实现以上目的或者其他目的，本发明提供以下技术方案。
按照本发明的一方面，提供一种结型场效应晶体管，其包括：
在衬底上形成第一导电类型的埋层；
在所述埋层上外延生长形成的外延层；
在外延层中形成的用于形成沟道的第一导电类型的第一阱，所述第一阱被引出形成源极；
在外延层中形成的、位于所述第一阱的宽度方向的两侧并与其邻接的第二导电类型的第二阱，所述第二阱被引出形成栅极；以及
在外延层中形成的第一导电类型的第三阱，所述第三阱被引出形成漏极；
其中，所述结型场效应晶体管的沟道方向基本垂直于所述衬底表面；
所述结型场效应晶体管在导通时，所述第一阱与所述第三阱之间通过所述埋层电性连接导通；
所述第一导电类型与所述第二导电类型互为相反。
按照本发明的结型场效应晶体管，其中，设置所述第一阱的宽度以调节所述结型场效应晶体管的夹断电压。
按照本发明一实施例的结型场效应晶体管，其中，所述第一阱的宽度在0.8微米至1.2微米的范围内设置。
优选地，所述沟道的长度基本等于所述外延层的厚度。
在之前所述任意实施例的结型场效应晶体管中，优选地，所述第二阱为两个，其分别位于所述第一阱的宽度方向的两侧。
在之前所述任意实施例的结型场效应晶体管中，在所述栅极上偏置电信号以使所述第一阱与所述第二阱之间形成的PN结反向偏置，通过调节所述栅极上偏置的电信号大小以调节所述第一阱中所对应的PN结的耗尽区的宽度。
进一步，所述栅极上偏置夹断电压时，所述栅极上偏置夹断电压时，所述第一阱的宽度基本等于所述耗尽区的宽度。
进一步，所述埋层的掺杂浓度范围可以为1E15/cm3至1E19/cm3。进一步，所述第一阱的掺杂浓度范围可以为1E15/cm3至1E19/cm3。
进一步，所述第二阱的掺杂浓度范围可以为1E15/cm3至1E19/cm3。
进一步，所述第三阱的掺杂浓度范围可以为1E15/cm3至1E19/cm3。
优选地，所述第一阱的掺杂浓度低于所述第二阱的掺杂浓度。
按照本发明还一实施例的结型场效应晶体管，其中，所述第三阱位于所述第二阱的宽度方向的两侧并与其邻接。
按照本发明的又一方面，提供一种制备以上所述及的结型场效应晶体管的方法，其包括步骤：
在衬底上构图掺杂形成埋层；
在所述衬底的埋层上外延生长形成外延层；
在所述外延层上构图掺杂形成所述第一阱、第二阱和第三阱；以及
在所述第一阱、第二阱和第三阱上分别引出形成源极、栅极和漏极。
按照本发明一实施例的结型场效应晶体管的制备方法，其中，在引出形成源极、栅极和漏极步骤中，所述第一阱、第二阱和第三阱上分别构图掺杂形成有源极引出区、栅极引出区和漏极引出区。
按照本发明还一实施例的结型场效应晶体管的制备方法，其中，所述第一阱和所述第三阱的掺杂浓度相同，所述第一阱和所述第三阱通过同步构图掺杂形成。
优选地，所述第一阱的掺杂浓度低于所述第二阱的掺杂浓度。
本发明的技术效果是，通过在第一阱中形成方向垂直于衬底表面的沟道，并且，第二阱在第一阱的宽度方向的两侧并与其邻接，导电类型相反，其可以方便地调节沟道。因此，本发明的结型场效应晶体管的夹断电压参数可以受第一阱的宽度参数控制，通过布图来设置第一阱的宽度即可方便地调节设置夹断电压大小，且夹断电压调节范围大，方便在同一芯片中实现不同夹断电压的结型场效应晶体管的兼容制备，并且制备工艺简单。
附图说明
从结合附图的以下详细说明中，将会使本发明的上述和其他目的及优点更加完全清楚，其中，相同或相似的要素采用相同的标号表示。
图1是按照本发明一实施例的结型场效应晶体管的截面结构示意图。
图2是图1所示实施例的结型场效应晶体管的Id-Vg曲线示意图。
图3是图1所示实施例的结型场效应晶体管的Id-Vd曲线示意图。
图4是制备图1所示实施例的结型场效应晶体管的方法流程示意图。
图5至图8是基于图4所示制备方法流程的相应截面结构变化示意图。
具体实施方式
下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其他实现方式。因此，以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。
在附图中，为了清楚起见，夸大了层和区域的厚度，并且，由于刻蚀引起的圆润等形状特征未在附图中示意出。在描述中，使用方向性术语（例如“上”、“下”等）以及类似术语描述的各种实施方式的部件表示附图中示出的方向或者能被本领域技术人员理解的方向。这些方向性术语用于相对的描述和澄清，而不是要将任何实施例的定向限定到具体的方向或定向。
图1所示为按照本发明一实施例的结型场效应晶体管的截面结构示意图。在该实施例中，为方便不说明，以垂直于衬底表面的方向定义为z方向，以平行于衬底表面且在沟道宽度上的方向定义为x方向。结型场效应晶体管10在该示例中具体地为N型结型场效应晶体管，其可以但不限于形成于在P-掺杂的半导体衬底11上，半导体衬底11的上表层被构图掺杂形成埋层（Buried Layer）111，埋层111为N型掺杂，其与半导体衬底11为相反的掺杂类型，并且其掺杂浓度相对较高，例如，埋层111的浓度范围为1E15 /cm3至1E19/cm3，例如，4E18/cm3。在埋层111上，沿z方向生长形成了厚度为L1的外延层12，在外延层12中，构图掺杂形成了N阱（即N导电类型）121、P阱（即P导电类型）122a和122b、以及N阱（即N导电类型）123a和123b。其中，N阱121被引出形成源极、P阱122a和122b被引出形成栅极、N阱123a和123b被引出形成漏极；具体地，在N阱121上掺杂形成掺杂浓度相对高于N阱121的源极引出区（N+）1211，在P阱122a和122b掺杂分别形成掺杂浓度相对高于P阱的栅极引出区（P+）1221a和1221b，在N阱123a和123b掺杂分别形成掺杂浓度相对高于N阱的漏极引出区（N+）1231a和1231b。
继续如图1所示，在该实施例中，N阱121、P阱122a和122b、N阱123a和123b是通过垂直掺杂形成，每个阱基本在方向贯穿外延层12，从而其厚度基本等于外延层12的厚度L1。在N阱121的x方向的相邻两侧分别形成P阱122a和122b，P阱122a和122b的掺杂浓度相同并且其导电类型与邻接的N阱121的导电类型相反，因此，P阱122a和122b与N阱121接触分别形成PN结，在PN结两端加反偏电压时（例如栅极偏置负电压），PN结的耗尽区会展宽，随着反偏电压的增大，N阱121中所对应的一个PN结的耗尽区会展宽至与另一个PN结的耗尽区相接触，此时沟道基本被夹断，其有效宽度为0（沟道的有效宽度等于其宽度减去耗尽区的宽度），被夹断时对应的反偏电压也被定义为该结型场效应晶体管的夹断电压。因此， N阱121中形成的垂直沟道（如图中虚线箭头所示）在栅极被偏置为夹断电压时，其将基本消失。
在该实施例中，结型场效应晶体管10的夹断电压Vp至少决定于N阱121的宽度W，宽度W越大，夹断电压Vp的绝对值越大（越不容易被夹断），反之，夹断电压Vp的绝对值越小；而其宽度W可以在构图掺杂形成N阱121时，非常方便地通过布局（Layout）布图调节设置，因此，该实施例的结型场效应晶体管10的夹断电压Vp非常容易调节，并且在同一芯片中可以通过设置不同的W、形成多个不同夹断电压的结型场效应晶体管。在该实施例中，N阱121的掺杂浓度范围为1E15/cm3至1E18/cm3，例如， 4E16 /cm3，P阱122a和122b的掺杂浓度范围为1E15/cm3至1E18 /cm3，例如，7E17/cm3；宽度W可以在0.8微米至1.2微米的范围内设置，其夹断电压Vp相应地在-0.6V至-2.6V的范围内变化。需要理解的是，以上宽度W以及相应夹断电压Vp的设置仅是示例性的，本领域技术人员可以根据以上教导和启示，具体设置相应的宽度W参数。
在一优选实例中，也可以设置N阱121的掺杂浓度低于P阱122a和122b的掺杂浓度，从而，二者在形成PN结并且PN结反偏时，N阱中耗尽区更厚，其展宽效应也更显著。因此，也可以通过设置N阱121的浓度参数，来调节设置该JEFT的夹断电压，其调节设置更显方便。
继续如图1所示，N阱123a和123b分别位于P阱122a和122b的x方向的两侧，N阱123a与P阱122a邻接，N阱123b与P阱122b邻接，N阱123a和123b的掺杂浓度可以相同，其掺杂浓度范围为1E15/cm3至1E18/cm3，例如，4E16 /cm3。N阱123a和123b与N阱121之间埋层111电性连接（N阱121与埋层111之间可电性连接），因此，也可以理解为N阱123a和123b是从埋层111垂直引出的。在漏极外加电压偏置时，电子可以经由N阱121的垂直沟道、埋层、N阱123a或123b，从源极流向漏极（如图1中虚线箭头所示）。需要说明的是，在漏极偏置高压时，结型场效应晶体管10的崩溃电压主要取决于P阱122a（或122b）与N阱123a（或123b）形成的结的耐压能力，其一般能满足高于40V的耐压需求。并且，埋层111与N阱123a和123b还可以形成N阱121、P阱122a和122b的隔离环，方便满足不同电路设计的要求。
如图1所示实施例的结型场效应晶体管10可以通过设置宽度调节其夹断电压Vp。图2所示为图1所示实施例的结型场效应晶体管的Id-Vg曲线示意图。在宽度W分别在0.8um、1.0um、1.2um时，其夹断电压大致分别在-0.6V、-1.6V、-2.6V。并且，栅极上偏置电信号Vg时，通过P阱122a和122b调制N阱121的有效宽度以调节其导通电阻，从而使电流Id随之变化（在Vd一定的情况下）；在Vg基本等于夹断电压时，N阱121的有效宽度被P阱122a和122b调制为0。图3所示为图1所示实施例的结型场效应晶体管的Id-Vd曲线示意图。
继续如图1所示，优选地，在外延层12的各个阱区之间，可以设置有用于隔离的隔离层125，例如，隔离层125可以但不限于为浅沟槽隔离层（STI），隔离层125也可用LOCOS隔离方式形成。
图4所示为制备图1所示实施例的结型场效应晶体管的方法流程示意图。图5至图8所示为基于图4所示制备方法流程的相应截面结构变化示意图。以下结合图5至图8，说明图1所示实施例的结型场效应晶体管的制备方法过程。
首先，步骤S310，在衬底上构图掺杂形成埋层。如图5所示，选择一定掺杂浓度的P型半导体衬底11，在其上构图掺杂形成埋层111，埋层111为N型导电类型，其掺杂浓度相对较高（例如，其掺杂浓度高于N阱121的掺杂浓度）。
进一步，步骤S320，在衬底的埋层上外延生长形成外延层。如图6所示，埋层111形成在半导体衬底111的上表层，在其上可以通过外延生长工艺形成外延层12，外延层12的厚度L1可以根据需要形成的结型场效应晶体管10的垂直沟道长度大小来设置，其具体厚度大小、形成工艺等不是限制性的。
进一步，步骤S330，在所述外延层上构图掺杂形成第一阱、第二阱和第三阱。如图7所示，第一阱、第二阱和第三阱分别为N阱121、P阱122a和122b、N阱123a和123b，N阱121用于形成垂直于衬底表面的沟道，P阱122a和122b邻接于N阱121用于调制沟道，N阱123a和123b用于引出形成漏端的埋层111、进而在其上引出形成漏极。N阱121、P阱122a和122b、N阱123a和123b均可以垂直构图掺杂，其掺杂基本在z方向上贯通外延层12并在埋层111表面上终止，因此N阱121、P阱122a和122b、N阱123a和123b的宽度均容易通过布图（Layout）来方便设置，尤其是对于N阱121，其宽度W可以通过布图方便地调整设置，从而夹断电压方便调节。N阱121、N阱123a和123b为相同导电类型，它们之间的掺杂浓度可以相同也可以不相同，在掺杂浓度相同的情况下，N阱121、N阱123a和123b可以同步地构图掺杂形成。但是，N阱121、N阱123a和123b、P阱122a和122b三者之间的构图掺杂顺序不是限制性的，各自的具体掺杂方法也不是限制性的，例如，可以选择离子注入方法掺杂。
进一步，步骤S340，在第一阱、第二阱和第三阱上分别引出形成源极、栅极和漏极。如图8所示，在该实施例中，在N阱121上掺杂形成掺杂浓度相对高于N阱121的源极引出区（N+）1211，在P阱122a和122b掺杂分别形成掺杂浓度相对高于P阱的栅极引出区（P+）1221a和1221b，在N阱123a和123b掺杂分别形成掺杂浓度相对高于N阱的漏极引出区（N+）1231a和1231b，然后在源极引出区1211上形成金属电极以引出形成源极（Source）、在栅极引出区1221a和1221b上同时形成金属电极以引出形成栅极（Gate）、在漏极引出区1231a和1231b上同时形成金属电极以引出形成漏极（Drain）。在该实施例中，还可以在各个阱区之间形成位于外延层12的上表面的隔离层125。至此，图1所示实施例的结型场效应晶体管10基本形成。
需要说明的是，以上所示实施例中以N型（N型沟道）结型场效应晶体管为示例说明了其结构特征和制备方法，本领域技术人员在以上教导和启示下，同样可以将其类推地应用到P型（P型沟道）结型场效应晶体管的结构设置和制备方法中（例如，第一阱、第二阱、第三阱分别对应），并且同样具有夹断电压易于调节设置、调节范围大、制备工艺简单的优点。
以上例子主要说明了本发明的结型场效应晶体管及其制备方法，尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。

Claims (17)

1.一种结型场效应晶体管，其特征在于，包括：
在衬底上形成第一导电类型的埋层；
在所述埋层上外延生长形成的外延层；
在外延层中形成的用于形成沟道的第一导电类型的第一阱，所述第一阱被引出形成源极；
在外延层中形成的、位于所述第一阱的宽度方向的两侧并与其邻接的第二导电类型的第二阱，所述第二阱被引出形成栅极；以及
在外延层中形成的第一导电类型的第三阱，所述第三阱被引出形成漏极；
其中，所述结型场效应晶体管的沟道方向基本垂直于所述衬底表面；
所述结型场效应晶体管在导通时，所述第一阱与所述第三阱之间通过所述埋层电性连接导通；
所述第一导电类型与所述第二导电类型互为相反。
2. 如权利要求1所述的结型场效应晶体管，其特征在于，设置所述第一阱的宽度以调节所述结型场效应晶体管的夹断电压。
3. 如权利要求1或2所述的结型场效应晶体管，其特征在于，所述第一阱的宽度在0.8微米至1.2微米的范围内设置。
4. 如权利要求1或2所述的结型场效应晶体管，其特征在于，所述沟道的长度基本等于所述外延层的厚度。
5. 如权利要求1或2所述的结型场效应晶体管，其特征在于，所述第二阱为两个，其分别位于所述第一阱的宽度方向的两侧。
6. 如权利要求1或2所述的结型场效应晶体管，其特征在于，在所述栅极上偏置电信号以使所述第一阱与所述第二阱之间形成的PN结反向偏置，通过调节所述栅极上偏置的电信号大小以调节所述第一阱中所对应的PN结的耗尽区的宽度。
7. 如权利要求6所述的结型场效应晶体管，其特征在于，所述栅极上偏置夹断电压时，所述第一阱的宽度基本等于所述耗尽区的宽度。
8. 如权利要求1所述的结型场效应晶体管，其特征在于，所述埋层的掺杂浓度范围为1E15/cm3至1E19/cm3。
9. 如权利要求1或8所述的结型场效应晶体管，其特征在于，所述第一阱的掺杂浓度范围为1E15/cm3至1E18/cm3。
10. 如权利要求1或8或9所述的结型场效应晶体管，其特征在于，所述第二阱的掺杂浓度范围为1E15 /cm3至1E18 /cm3。
11. 如权利要求1或8或9或10所述的结型场效应晶体管，其特征在于，所述第三阱的掺杂浓度范围为1E15/cm3至1E18 /cm3。
12. 如权利要求1或8所述的结型场效应晶体管，其特征在于，所述第一阱的掺杂浓度低于所述第二阱的掺杂浓度。
13. 如权利要求1或2所述的结型场效应晶体管，其特征在于，所述第三阱位于所述第二阱的宽度方向的两侧并与其邻接。
14. 一种制备如权利要求1所述结型场效应晶体管的方法，其特征在于，包括步骤：
在衬底上构图掺杂形成埋层；
在所述衬底的埋层上外延生长形成外延层；
在所述外延层上构图掺杂形成所述第一阱、第二阱和第三阱；以及
在所述第一阱、第二阱和第三阱上分别引出形成源极、栅极和漏极。
15. 如权利要求14所述的方法，其特征在于，在引出形成源极、栅极和漏极步骤中，所述第一阱、第二阱和第三阱上分别构图掺杂形成有源极引出区、栅极引出区和漏极引出区。
16. 如权利要求14所述的方法，其特征在于，所述第一阱和所述第三阱的掺杂浓度相同，所述第一阱和所述第三阱通过同步构图掺杂形成。
17. 如权利要求14或16所述的方法，其特征在于，所述第一阱的掺杂浓度低于所述第二阱的掺杂浓度。
CN201210477888.9A 2012-11-22 2012-11-22 一种结型场效应晶体管及其制备方法 Pending CN103840012A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210477888.9A CN103840012A (zh) 2012-11-22 2012-11-22 一种结型场效应晶体管及其制备方法
PCT/CN2013/087644 WO2014079381A1 (zh) 2012-11-22 2013-11-21 一种结型场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210477888.9A CN103840012A (zh) 2012-11-22 2012-11-22 一种结型场效应晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN103840012A true CN103840012A (zh) 2014-06-04

Family

ID=50775554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210477888.9A Pending CN103840012A (zh) 2012-11-22 2012-11-22 一种结型场效应晶体管及其制备方法

Country Status (2)

Country Link
CN (1) CN103840012A (zh)
WO (1) WO2014079381A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106898576A (zh) * 2015-12-21 2017-06-27 意法半导体(克洛尔2)公司 用于在集成电路内制造jfet晶体管的方法及对应的集成电路
CN108886056A (zh) * 2016-03-31 2018-11-23 罗伯特·博世有限公司 垂直SiC-MOSFET
CN108878513A (zh) * 2017-05-09 2018-11-23 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN111200014A (zh) * 2018-11-19 2020-05-26 上海晶丰明源半导体股份有限公司 结型场效应晶体管及其制作方法
CN113097309A (zh) * 2021-03-31 2021-07-09 上海晶丰明源半导体股份有限公司 结型场效应晶体管及半导体器件
WO2021223357A1 (zh) * 2020-05-06 2021-11-11 苏州东微半导体有限公司 半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1357908A (zh) * 2000-12-08 2002-07-10 国际商业机器公司 同一芯片上具有独立杂质分布的双极晶体管及其制造方法
US7180105B2 (en) * 2004-02-09 2007-02-20 International Rectifier Corporation Normally off JFET
US7598547B2 (en) * 2003-09-29 2009-10-06 Texas Instruments Incorporated Low noise vertical variable gate control voltage JFET device in a BiCMOS process and methods to build this device
US20100032729A1 (en) * 2008-08-07 2010-02-11 Texas Instruments Incorporated Integration of high voltage jfet in linear bipolar cmos process
CN101651115A (zh) * 2008-08-11 2010-02-17 三星电子株式会社 形成半导体器件中精细图案的方法
CN102299183A (zh) * 2011-09-22 2011-12-28 上海先进半导体制造股份有限公司 Jfet晶体管及其形成方法
CN102598214A (zh) * 2009-11-09 2012-07-18 国际商业机器公司 集成电路中的多宽度特征

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102654779A (zh) * 2012-05-17 2012-09-05 中科芯集成电路股份有限公司 一种可提供宽范围工作电压的基准电流源

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1357908A (zh) * 2000-12-08 2002-07-10 国际商业机器公司 同一芯片上具有独立杂质分布的双极晶体管及其制造方法
US7598547B2 (en) * 2003-09-29 2009-10-06 Texas Instruments Incorporated Low noise vertical variable gate control voltage JFET device in a BiCMOS process and methods to build this device
US7180105B2 (en) * 2004-02-09 2007-02-20 International Rectifier Corporation Normally off JFET
US20100032729A1 (en) * 2008-08-07 2010-02-11 Texas Instruments Incorporated Integration of high voltage jfet in linear bipolar cmos process
CN101651115A (zh) * 2008-08-11 2010-02-17 三星电子株式会社 形成半导体器件中精细图案的方法
CN102598214A (zh) * 2009-11-09 2012-07-18 国际商业机器公司 集成电路中的多宽度特征
CN102299183A (zh) * 2011-09-22 2011-12-28 上海先进半导体制造股份有限公司 Jfet晶体管及其形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106898576A (zh) * 2015-12-21 2017-06-27 意法半导体(克洛尔2)公司 用于在集成电路内制造jfet晶体管的方法及对应的集成电路
CN108886056A (zh) * 2016-03-31 2018-11-23 罗伯特·博世有限公司 垂直SiC-MOSFET
US11164971B2 (en) 2016-03-31 2021-11-02 Robert Bosch Gmbh Vertical SiC MOSFET
CN108878513A (zh) * 2017-05-09 2018-11-23 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN108878513B (zh) * 2017-05-09 2021-09-03 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN111200014A (zh) * 2018-11-19 2020-05-26 上海晶丰明源半导体股份有限公司 结型场效应晶体管及其制作方法
WO2021223357A1 (zh) * 2020-05-06 2021-11-11 苏州东微半导体有限公司 半导体器件
CN113097309A (zh) * 2021-03-31 2021-07-09 上海晶丰明源半导体股份有限公司 结型场效应晶体管及半导体器件

Also Published As

Publication number Publication date
WO2014079381A1 (zh) 2014-05-30

Similar Documents

Publication Publication Date Title
US9257979B2 (en) Embedded JFETs for high voltage applications
CN103840012A (zh) 一种结型场效应晶体管及其制备方法
CN103337498B (zh) 一种bcd半导体器件及其制造方法
US8552474B2 (en) Junction field effect transistor structure
CN104637995A (zh) 一种介质隔离与结隔离相结合的ligbt器件及制作方法
CN103400863A (zh) 一种横向恒流二极管
CN102723329A (zh) 一种高密度亚微米高压bcd半导体器件及其工艺方法
CN104733457B (zh) 半导体元件及其制造方法
CN101764136B (zh) 一种可调节垂直栅soi cmos器件沟道电流的叉指型结构
US9209286B2 (en) Semiconductor device
CN105304693A (zh) 一种ldmos器件的制造方法
CN109698196B (zh) 功率半导体器件
CN103531629A (zh) 用于mos晶体管的设备和方法
US10573744B1 (en) Self-aligned, dual-gate LDMOS transistors and associated methods
JPWO2003063254A1 (ja) 半導体装置
CN104134661B (zh) 一种高压集成电路及其制造方法
CN105206682A (zh) 一种垂直型恒流二极管及其制造方法
CN112908851B (zh) 半导体功率器件的制造方法
CN114784116A (zh) 具有低夹断电压的半导体器件
CN103779416B (zh) 一种低vf的功率mosfet器件及其制造方法
TWI559546B (zh) 半導體元件、其製造方法與其操作方法
TWI641131B (zh) 橫向雙擴散金屬氧化半導體元件
CN204651319U (zh) 挤压电阻
CN105097801A (zh) 半导体元件、其制造方法与其操作方法
CN104733528A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20171123

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140604