CN103779416B - 一种低vf的功率mosfet器件及其制造方法 - Google Patents
一种低vf的功率mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN103779416B CN103779416B CN201410024943.8A CN201410024943A CN103779416B CN 103779416 B CN103779416 B CN 103779416B CN 201410024943 A CN201410024943 A CN 201410024943A CN 103779416 B CN103779416 B CN 103779416B
- Authority
- CN
- China
- Prior art keywords
- groove
- interarea
- region
- layer
- trap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 230000005611 electricity Effects 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种漏电小、VF值可调的低VF功率MOSFET器件，包括：其上部第一导电类型漂移区的表面为第一主面、下部第一导电类型衬底表面为第二主面的半导体基板；第一导电类型漂移区内设置有至少一个单胞阵列区，每个单胞阵列区包括至少一个MOS区和至少一个SBD区，MOS区和SBD区分别设置有一个沟槽，相邻的沟槽之间设置有浅于沟槽的第二导电类型阱，并在第二导电类型阱的上方设置有第一导电类型注入区，第一主面上覆盖有绝缘介质层，绝缘介质层开设有深入SBD区沟槽以及位于相邻的沟槽之间深入第二导电类型阱的接触孔，在绝缘介质层的表面和接触孔中淀积有第一金属，形成源极；所述的第二主面上淀积有第二金属，形成漏极。
Description
技术领域
本发明涉及一种功率半导体器件及其制造方法，具体涉及一种超低VF值的功率MOSFET器件及其制造方法。
背景技术
在电子电器中，MOSFET通常使用在功率转换应用中，该应用要求功率MOSFET必须有较好的交频特性，即MOSFET的寄生体二极管的压降(VF)要足够低。
为了改善MOSFET的交频特性，早期多采用图21所示的将单独的功率MOSFET器件与功率肖特基二极管104并联使用的方式，其中，功率MOSFET器件本身还存在一个寄生体二极管102；此外，还有一些厂家将功率MOS芯片和肖特基芯片并联封装在一个集成块中使用，这些方法都可以有效地降低MOSFET器件的反向压降，但存在芯片集成度低，成本高等缺点。为此，后来对上述方法做了改进：在芯片制造时，将功率MOSFET和功率肖特基二极管集成在一起；如图22所示，在原有MOS结构的相邻两个单胞(cell)中间设置了肖特基区，这样可以有效降低功率MOSFET器件的反向压降。
但其存在如下几个缺点：
1.由于反向偏压下，器件依靠相邻两个P阱(P-well)之间的耗尽层来夹断，这就给相邻两个单胞距离设计带来难度，如果距离太大，相邻两个P阱之间未完全耗尽，器件已经提前击穿，而如果距离太小，又减小了肖特基接触的面积，增大了器件的反向压降。
2.在反向偏压下，器件之间的漏电为金属半导体之间的漏电，其漏电流远大于P-N结漏电，致使器件反向漏电较大，功耗高，可靠性低。
3.一旦用作源极的金属类型选定，其肖特基接触的VF值固定，VF的值仅能通过改变金属的类型来调整，工艺不够灵活。
发明内容
本发明所要解决的技术问题是：提供一种设计制作非常简单、漏电小、VF值可调且不依赖于源极金属类型的低VF功率MOSFET器件。
为解决上述技术问题，本发明采用的技术方案为：一种低VF的功率MOSFET器件，包括：半导体基板，半导体基板下部为重掺杂的第一导电类型衬底，上部为轻掺杂的第一导电类型漂移区(又称第一导电类型外延层)；第一导电类型漂移区的表面为第一主面，第一导电类型衬底的表面为第二主面，第一导电类型漂移区内设置有至少一个单胞阵列区，每个单胞阵列区包括至少一个MOS区和至少一个SBD区，MOS区和SBD区分别设置有一个沟槽，所有的沟槽在其内壁上生长有绝缘栅氧化层，并充满导电多晶硅，每个沟槽的两侧设置有第二导电类型阱，第二导电类型阱浅于沟槽，每个沟槽的两侧在第二导电类型阱的上方设置有第一导电类型注入区，第一主面上覆盖有绝缘介质层，绝缘介质层在相邻的沟槽之间开设有深入第二导电类型阱中的接触孔，绝缘介质层还开设有深入SBD区沟槽的接触孔，在绝缘介质层的表面和接触孔中淀积有第一金属，形成源极；所述的第二主面上淀积有第二金属，形成漏极；所有MOS区沟槽中的导电多晶硅相并接、并引出，形成栅极。
所述的MOS区和SBD区的沟槽深度不相同。所述的MOS区和SBD区内的沟槽宽度不相同。
本发明还提供了一种上述低VF功率MOSFET器件的制造方法，其步骤为：
A)在第一导电类型衬底上生长第一导电类型漂移区，形成半导体基板，第一导电类型漂移区的表面为第一主面，第一导电类型衬底的表面为第二主面；
B)在半导体基板的第一主面上形成绝缘氧化层；
C)选择性地掩蔽和刻蚀绝缘氧化层，刻蚀后的绝缘氧化层作为沟槽刻蚀的掩蔽层；
D)以C)步骤形成的掩蔽层为掩膜，刻蚀形成MOS区沟槽；
E)通过热生长的方式在D)步骤形成的MOS区沟槽内形成第一绝缘栅氧化层；
F)淀积并刻蚀导电多晶硅，使得生长有第一绝缘栅氧化层的沟槽内充满导电多晶硅；
G)在第一主面涂一层光刻胶阻挡层；
H)光刻显影光刻胶阻挡层，然后以光刻胶阻挡层为掩膜，先刻蚀绝缘氧化层，再刻蚀第一导电类型漂移区，形成SBD区沟槽；去除光刻胶阻挡层；
I)通过热生长的方式在H)步骤形成的SBD区沟槽的内壁上形成第二绝缘栅氧化层；
J)淀积并刻蚀导电多晶硅，使得SBD区沟槽内充满导电多晶硅；
K)去除绝缘氧化层；
L)注入第二导电类型杂质，并热推阱形成第二导电类型阱；
M)注入第一导电类型杂质，并热退火形成第一导电类型注入区；
N)淀积形成第一绝缘介质层；
O)选择性地掩蔽并刻蚀第一绝缘介质层，形成接触孔刻蚀的硬掩膜层；
P)以O)步骤中形成的硬掩膜层为掩膜，干法刻蚀至第二导电类型阱以及SBD区沟槽多晶硅内，形成接触孔；
Q)在第一主面上淀积第一金属，使得第一金属填充满接触孔，形成器件的源极；
R)在第二主面上淀积第二金属层，以形成器件的漏极。
所述的第二绝缘栅氧化层比第一绝缘栅氧化层薄。
本发明的有益效果是：由于SBD区也是MOS结构，所不同的是SBD区的栅极与源极金属短接，这样就使得与现有沟槽型功率MOS制造技术相兼容，工艺简单方便，设计制作非常方便；并且，由于本发明所述的MOSFET器件，其反向漏电为P-N结漏电，漏电流极小，该MOSFET器件的VF值与SBD区的栅氧即沟槽内壁上的绝缘氧化层的厚度有关，还与第二导电类型阱的掺杂浓度有关，但不受制于源极金属的类型，从而可以通过简单的改变SBD区沟槽的栅氧的厚度和第二导电类型阱的掺杂浓度来调整VF值。
附图说明
图1～图20为本发明所述的低VF功率MOSFET器件在制造各阶段中的结构示意图。
图1至图20中的附图标记：6、N型衬底，7、N型外延层，8、绝缘氧化层，9、MOS区沟槽，10、第一绝缘栅氧化层，11、导电多晶硅，13、光刻胶阻挡层，14、SBD区沟槽，15、第二绝缘栅氧化层，17、P阱，18、N型注入区，19、绝缘介质层，20、源极，21、漏极。
图21为背景技术所述的一种功率MOSFET器件的结构示意图。
图22为背景技术所述的另一种功率MOSFET器件的结构示意图。
具体实施方式
首先，以N型低VF功率MOSFET器件为例详细描述本发明所述的低VF功率MOSFET器件。
如图22所示，一种低VF的功率MOSFET器件，包括：半导体基板，半导体基板的下部为重掺杂的N型衬底6，半导体基板的上部为轻掺杂的N型漂移区7(又称N型外延层)；N型漂移区7的表面为第一主面，N型衬底6的表面为第二主面，N型漂移区7内设置有至少一个单胞阵列区，每个单胞阵列区包括一个MOS区和一个SBD区，MOS区设置有MOS区沟槽9——参见图4所示，MOS区沟槽9在其内壁上生长有第一绝缘栅氧化层10，并充满导电多晶硅11，SBD区设置有SBD区沟槽14——参见图10所示，SBD区沟槽14在其内壁上生长有第二绝缘栅氧化层15，并充满导电多晶硅11，两两相邻的沟槽，不管是MOS区沟槽9、SBD区沟槽14还是MOS区沟槽9与SBD区沟槽14之间均设置有P阱17，P阱17的底部浅于MOS区沟槽9和SBD区沟槽14的底部，两两相邻的沟槽之间在P阱17的上方设置有N型注入区18(N+)，第一主面上覆盖有绝缘介质层19，绝缘介质层19在相邻的沟槽之间开设有深入P阱17中的接触孔，绝缘介质层19还开设有深入SBD区沟槽14的接触孔，在绝缘介质层19的表面和接触孔中淀积有第一金属，形成源极20；所述的第二主面上淀积有第二金属，形成漏极21；所有MOS区沟槽9中的导电多晶硅相并接、并引出，形成栅极(属于本领域的常规技术，图中未画出)。
实际制作时，所述的MOS区沟槽9和SBD区沟槽14的深度和宽度均可不同。
本发明还提供了一种上述低VF功率MOSFET器件的制造方法，其步骤为：
A)在N型衬底上生长N型漂移区7，形成半导体基板，N型漂移区7的表面为第一主面，N型衬底6的表面为第二主面——参见图1所示；
B)在半导体基板的第一主面上形成绝缘氧化层8——参见图2所示；
C)选择性地掩蔽和刻蚀绝缘氧化层8，刻蚀后的绝缘氧化层8作为沟槽刻蚀的掩蔽层——参见图3所示；
D)以C)步骤形成的掩蔽层为掩膜，刻蚀形成MOS区沟槽9——参见图4所示；
E)通过热生长的方式在D)步骤形成的MOS区沟槽9内形成第一绝缘栅氧化层10——参见图5所示；
F)淀积并刻蚀导电多晶硅——参见图6所示，使得生长有第一绝缘栅氧化层的沟槽内充满导电多晶硅11——参见图7所示；
G)在第一主面涂一层光刻胶阻挡层13——参见图8所示；
H)光刻显影光刻胶阻挡层13，然后以光刻胶阻挡层为掩膜，先刻蚀绝缘氧化层——参见图9所示，再刻蚀第一导电类型漂移区7，形成SBD区沟槽14——参见图10所示，去除光刻胶阻挡层13——参见图11所示；
I)通过热生长的方式在H)步骤形成的SBD区沟槽14的内壁上形成第二绝缘栅氧化层15——参见图12所示；制作时，第二绝缘栅氧化层15应比第一绝缘栅氧化层10薄；
J)淀积并刻蚀导电多晶硅，使得SBD区沟槽14内充满导电多晶硅11——参见图13所示；
K)去除绝缘氧化层8——参见图14所示；
L)注入诸如硼等P型杂质，并热推阱，形成P阱17——参见图15所示；
M)注入诸如磷或砷等N型杂质，并热退火，形成N型注入区18(N+)——参见图16所示；
N)淀积形成第一绝缘介质层19——参见图17所示；
O)选择性地掩蔽并刻蚀第一绝缘介质层19，形成接触孔刻蚀的硬掩膜层——参见图18所示；
P)以O)步骤中形成的硬掩膜层为掩膜，干法刻蚀至P阱17以及SBD区沟槽14内的导电多晶硅11，形成接触孔——参见图19所示；
Q)在第一主面上淀积第一金属，使得第一金属填充满接触孔，形成器件的源极20；
R)在第二主面上淀积第二金属层，以形成器件的漏极21——参见图20所示。
当然，要形成一个完整的功率MOSFET器件,还需将所有MOS区沟槽9中的导电多晶硅相并接，作为器件的栅极引出。
本发明所述的低VF功率MOSFET器件，如图20所示，每个单胞阵列区包含有两个单胞，左边的单胞为正常的trenchMOS结构，我们将其定义为MOS区；而右边的单胞将源极与沟槽内多晶硅短接，且将栅氧化层变薄，此结构为SBD(superbarrydiode)，即超势垒二极管结构，我们将其定义为SBD区。
上述结构的低VF功率MOSFET器件的工作原理为：当在漏极与源极之间施加正偏电压时，左边MOS区可视为正常的MOS管，通过栅极与源极电压差电压控制MOS的通断；而右边的SBD区，由于栅极与源极短接，G-S之间的电压差始终为零，该单胞则始终处于截止状态。
当在漏极与源极之间施加反偏电压时，对于左边的MOS区，当反偏电压很小时(小于0.7V)，器件截止，当反偏电压大于0.7V时，MOS寄生体二极管工作，器件反向导通；而对于右边的SBD区而言，在MOS管寄生体二极管开启之前，可视为一个新的MOS管，其源漏极与器件源漏极相反，由于器件源极与栅极金属短接，即新MOS管漏极与栅极短接，则栅极与源极之间的电势差等于漏极与源极之间的电势差，由于其栅氧较薄，新MOS管开启电压很低，一般为0.3V左右，即反偏电压很低时，新MOS管即导通。
于是在器件源极与漏极之间施加很低的反偏电压时，器件即导通，也就是说器件具有的很低的寄生体二极管压降(VF)。
Claims (5)
1.一种低VF的功率MOSFET器件，包括：半导体基板，半导体基板下部为重掺杂的第一导电类型衬底，上部为轻掺杂的第一导电类型漂移区；第一导电类型漂移区的表面为第一主面，第一导电类型衬底的表面为第二主面，第一导电类型漂移区内设置有至少一个单胞阵列区，每个单胞阵列区包括至少一个MOS区和至少一个SBD区，MOS区和SBD区分别设置有一个沟槽，所有的沟槽在其内壁上生长有绝缘栅氧化层，并充满导电多晶硅，每个沟槽的两侧设置有第二导电类型阱，第二导电类型阱浅于沟槽，每个沟槽的两侧在第二导电类型阱的上方设置有第一导电类型注入区，第一主面上覆盖有绝缘介质层，绝缘介质层在相邻的沟槽之间开设有深入第二导电类型阱中的接触孔，绝缘介质层还开设有深入SBD区沟槽的接触孔，在绝缘介质层的表面和接触孔中淀积有第一金属，形成源极；所述的第二主面上淀积有第二金属，形成漏极。
2.根据权利要求1中所述的低VF功率MOSFET器件，其特征在于：所述的MOS区和SBD区的沟槽深度不相同。
3.根据权利要求1或2中所述的低VF功率MOSFET器件，其特征在于：所述的MOS区和SBD区内的沟槽宽度不相同。
4.一种权利要求1所述的低VF的功率MOSFET器件的制造方法，其步骤为：
A)在第一导电类型衬底上生长第一导电类型漂移区，形成半导体基板，第一导电类型漂移区的表面为第一主面，第一导电类型衬底的表面为第二主面；
B)在半导体基板的第一主面上形成绝缘氧化层；
C)选择性地掩蔽和刻蚀绝缘氧化层，刻蚀后的绝缘氧化层作为沟槽刻蚀的掩蔽层；
D)以C)步骤形成的掩蔽层为掩膜，刻蚀形成MOS区沟槽；
E)通过热生长的方式在D)步骤形成的MOS区沟槽内形成第一绝缘栅氧化层；
F)淀积并刻蚀导电多晶硅，使得生长有第一绝缘栅氧化层的沟槽内充满导电多晶硅；
G)在第一主面涂一层光刻胶阻挡层；
H)光刻显影光刻胶阻挡层，然后以光刻胶阻挡层为掩膜，先刻蚀绝缘氧化层，再刻蚀第一导电类型漂移区，形成SBD区沟槽；去除光刻胶阻挡层；
I)通过热生长的方式在H)步骤形成的SBD区沟槽的内壁上形成第二绝缘栅氧化层；
J)淀积并刻蚀导电多晶硅，使得SBD区沟槽内充满导电多晶硅；
K)去除绝缘氧化层；
L)注入第二导电类型杂质，并热推阱形成第二导电类型阱；
M)注入第一导电类型杂质，并热退火形成第一导电类型注入区；
N)淀积形成第一绝缘介质层；
O)选择性地掩蔽并刻蚀第一绝缘介质层，形成接触孔刻蚀的硬掩膜层；
P)以O)步骤中形成的硬掩膜层为掩膜，干法刻蚀至第二导电类型阱以及SBD区沟槽多晶硅内，形成接触孔；
Q)在第一主面上淀积第一金属，使得第一金属填充满接触孔，形成器件的源极；
R)在第二主面上淀积第二金属层，以形成器件的漏极。
5.如权利要求4所述的低VF的功率MOSFET器件的制造方法，其特征在于：所述的第二绝缘栅氧化层比第一绝缘栅氧化层薄。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410024943.8A CN103779416B (zh) | 2014-01-20 | 2014-01-20 | 一种低vf的功率mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410024943.8A CN103779416B (zh) | 2014-01-20 | 2014-01-20 | 一种低vf的功率mosfet器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103779416A CN103779416A (zh) | 2014-05-07 |
| CN103779416B true CN103779416B (zh) | 2016-06-29 |
Family
ID=50571466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410024943.8A Active CN103779416B (zh) | 2014-01-20 | 2014-01-20 | 一种低vf的功率mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103779416B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106257626B (zh) * | 2015-06-19 | 2019-05-14 | 北大方正集团有限公司 | 肖特基器件制作方法及肖特基器件 |
| CN110957227A (zh) * | 2019-12-27 | 2020-04-03 | 深圳市威兆半导体有限公司 | 一种mosfet器件的制造方法及mosfet器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315220A (zh) * | 2010-07-01 | 2012-01-11 | 力士科技股份有限公司 | 一种半导体集成电路及其制造方法 |
| CN102456690A (zh) * | 2010-10-22 | 2012-05-16 | 成都芯源***有限公司 | 半导体器件及其制造方法 |
| CN203721734U (zh) * | 2014-01-20 | 2014-07-16 | 张家港凯思半导体有限公司 | 一种低vf的功率mosfet器件 |
-
2014
- 2014-01-20 CN CN201410024943.8A patent/CN103779416B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315220A (zh) * | 2010-07-01 | 2012-01-11 | 力士科技股份有限公司 | 一种半导体集成电路及其制造方法 |
| CN102456690A (zh) * | 2010-10-22 | 2012-05-16 | 成都芯源***有限公司 | 半导体器件及其制造方法 |
| CN203721734U (zh) * | 2014-01-20 | 2014-07-16 | 张家港凯思半导体有限公司 | 一种低vf的功率mosfet器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103779416A (zh) | 2014-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110459599B (zh) | 具有深埋层的纵向浮空场板器件及制造方法 | |
| CN101707210B (zh) | 一种抗辐照的场效应晶体管、cmos集成电路及其制备 | |
| CN103178093B (zh) | 高压结型场效应晶体管的结构及制备方法 | |
| CN101872724A (zh) | 超级结mosfet的制作方法 | |
| CN103985746B (zh) | 沟槽型igbt器件及其制造方法 | |
| CN105655402B (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN106024894A (zh) | 沟槽栅功率mosfet结构及其制造方法 | |
| CN105513971A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| CN103094359A (zh) | 高压肖特基二极管及其制作方法 | |
| CN105810755A (zh) | 一种沟槽栅结构半导体整流器及其制造方法 | |
| CN105428241A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| CN107369680A (zh) | 一种具有深槽隔离结构的tvs及其制造方法 | |
| CN104617045A (zh) | 沟槽栅功率器件的制造方法 | |
| CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN106098765B (zh) | 一种增加电流开关比的隧穿场效应晶体管 | |
| US11430780B2 (en) | TVS device and manufacturing method therefor | |
| CN103531592A (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN106057906B (zh) | 一种具有p型埋层的积累型dmos | |
| CN203721734U (zh) | 一种低vf的功率mosfet器件 | |
| CN209434191U (zh) | 沟槽型功率器件 | |
| CN104282689A (zh) | 嵌入frd的igbt器件及制造方法 | |
| CN207425863U (zh) | 具有三段式埋氧层的半导体场效应晶体管 | |
| CN107393955B (zh) | 一种高效率高可靠度的碳化硅mos管及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |