CN103792838B - 用以增强阳极键合蒸气室中的压力均匀性的制造技术 - Google Patents
用以增强阳极键合蒸气室中的压力均匀性的制造技术 Download PDFInfo
- Publication number
- CN103792838B CN103792838B CN201310383281.9A CN201310383281A CN103792838B CN 103792838 B CN103792838 B CN 103792838B CN 201310383281 A CN201310383281 A CN 201310383281A CN 103792838 B CN103792838 B CN 103792838B
- Authority
- CN
- China
- Prior art keywords
- chip
- diameter
- steam chamber
- wafer
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F5/00—Apparatus for producing preselected time intervals for use as timing standards
- G04F5/14—Apparatus for producing preselected time intervals for use as timing standards using atomic clocks
- G04F5/145—Apparatus for producing preselected time intervals for use as timing standards using atomic clocks using Coherent Population Trapping
Landscapes
- Life Sciences & Earth Sciences (AREA)
- Ecology (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Ceramic Products (AREA)
- Micromachines (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
本发明涉及用以增强阳极键合蒸气室中的压力均匀性的制造技术。一种制造一个或多个蒸气室的方法,所述方法包括:在具有第一直径的第一晶片中形成一个或多个蒸气室管芯;和在所述蒸气室管芯之上将第二晶片阳极键合至所述第一晶片的第一侧,所述第二晶片具有第二直径。将第三晶片定位在所述蒸气室管芯之上在所述第一晶片的与所述第二晶片相对的第二侧上面,所述第三晶片具有第三直径。将牺牲性晶片放置在所述第三晶片之上,所述牺牲性晶片具有大于所述第一直径、第二直径和第三直径的直径。在所述牺牲性晶片之上设置金属化键合板。在所述牺牲性晶片已就位的情况下向所述金属化键合板施加电压时,将所述第三晶片阳极键合至所述第一晶片的所述第二侧。
Description
相关申请的交叉引用
本申请是2010年9月10日提交的美国申请序列号12/879,394的部分继续申请,该申请要求2010年2月4日提交的美国临时专利申请序列号61/301,497的利益,这两个申请都通过引用并入本文。
政府许可权益
美国政府可对本发明享有如根据与美国空军的主政府合同号FA8650-07-C-1125的条款所提供的某些权利。
背景技术
芯片级原子钟(CSAC)包括蒸气室(vapor cell),所述蒸气室容纳比如铷(Rb)等碱金属的蒸气。蒸气室一般还容纳缓冲气体,比如氩-氮缓冲气体共混物等。用于制造蒸气室的标准技术涉及在具有限定出空腔的多个室结构的硅晶片的相对侧上面阳极键合(anodically bonding)两个玻璃晶片。碱金属蒸气和缓冲气体被俘获在两个玻璃晶片之间的室结构的空腔中。
阳极键接合在晶片之间最初接触的位置处开始,并随着静电电位使表面接在一起而扩展。从一个区域向下一区域的键合前端(bond front)的该滞后可能导致在蒸气室中产生压力差。此外,如铷等低沸点温度材料的存在要求键合在尽可能低的温度进行,否则所生成的蒸气可能污染键合表面。因此,随着晶片被加热,有必要施加高电压,以允许键合尽快地形成。这可能导致蒸气室在不同时间从而在不同温度密封,其可能导致在蒸气室中,甚至是在同一晶片上并排制得的室上,产生压力差。
此外,两个玻璃晶片中的总厚度变化使蒸气室的一部分在同一组晶片上的其它蒸气室之前形成密闭密封。该问题进一步被加剧,因为温度在键合器设备中被逐渐提高,从而将一部分被俘获的气体驱赶到较晚键合的蒸气室外。另外,对于被俘获在较晚键合的区域中的缓冲气体来说没有容易逸出的路径,其可能导致蒸气室中的压力差。
最后,由于缓冲气体的存在,被施加来实现阳极键合的电压可能造成气体的击穿,引起穿过气体向地面的放电或者电弧,从而实质上使键合工艺短路。
发明内容
一种制造一个或多个蒸气室的方法,所述方法包括:在具有第一直径的第一晶片中形成一个或多个蒸气室管芯(die);和在所述蒸气室管芯之上将第二晶片阳极键合至所述第一晶片的第一侧,所述第二晶片具有第二直径。将第三晶片定位在所述蒸气室管芯之上在所述第一晶片的与所述第二晶片相对的第二侧上面,所述第三晶片具有第三直径。将牺牲性晶片放置在所述第三晶片之上,所述牺牲性晶片具有大于所述第一直径、第二直径和第三直径的直径。在所述牺牲性晶片之上设置金属化键合板。在所述牺牲性晶片已就位的情况下向所述金属化键合板施加电压时,将所述第三晶片阳极键合至所述第一晶片的所述第二侧。
附图说明
本发明的特征将从以下参考附图的描述中对本领域的技术人员变得清楚明了。应当理解的是附图仅示出了典型实施例,因此不应被认为是对范围的限制,将以附加的特征和细节通过使用附图来描述本发明,附图中:
图1是根据一个实施例的包括蒸气室的芯片级原子钟的物理封装的示意性截面图;
图2是已形成在晶片层上的芯片级原子钟的蒸气室管芯的一个实施例的示意图;
图3是根据一个实施例的具有多个蒸气室管芯和排气通路的晶片的局部俯视图;
图4是根据另一实施例的包括蒸气室的芯片级原子钟的物理封装的示意性截面图;
图5示出了用于采用牺牲性晶片的阳极键合工艺的晶片构造;
图6是已形成在晶片层上的芯片级原子钟的蒸气室管芯的另一实施例的示意图;和
图7是根据另一实施例的具有多个蒸气室管芯和排气通路的晶片的局部俯视图。
具体实施方式
在以下详细描述中,实施例得到足够详细地描述,以使本领域的技术人员能够实施本发明。应该明白的是,可以在不背离本发明的范围的情况下采用其它实施例。因此,以下详细描述不被认为具有限制的意义。
本发明提供了一种用于增强在芯片级原子钟(CSAC)中使用的阳极键合蒸气室中的气体压力均匀性的制造技术。一般而言,蒸气室被制造成具有一对光学透明的玻璃晶片,所述玻璃晶片被阳极键合至具有多个室结构的比如硅晶片等基板的相对侧。在组装于用于CSAC的物理封装内之前,制造蒸气室。
在用于增强蒸气室制造期间的气体压力均匀性的一个途径中,向晶片表面中加入设计特征,其形成互连的排气通路,所述排气通路提供从晶片中的每个蒸气室管芯到晶片的周缘的路径。排气通路允许接近晶片的内部的气体在阳极键合期间与晶片外的气体处于大致连续的压力平衡。在用于增强气体压力均匀性的另一途径中,阳极键合工艺被改进以随着温度被提高而连续地提高压力。
前述途径可以进行组合,从而使得在硅晶片表面中采用排气通路连同压力提高一起允许在工艺中被较晚密封从而处于较高温度的蒸气室也具有较高的气体压力。当被冷却至室温时,在较高温度被密封的蒸气室在压力上的下降将大于那些在较低温度被密封的蒸气室在压力上的下降。通过较高的气体压力,较晚密封的蒸气室能够得到补偿,因此所有蒸气室的最终压力在室温时大致相同。
以下参考附图描述本制造技术的更多细节。
图1示出了根据一个实施例的CSAC物理封装100,其可以采用根据本途径制造的蒸气室。物理封装100包括外罩102,所述外罩102容纳物理封装100的各种机械和电子部件。这些部件可以在组装于外罩102中之前被制造为晶片级微电子机械***(MEMS)装置。一般而言,物理封装100中的CSAC部件包括比如垂直空腔表面发射激光器(VCSEL)等激光管芯110、与激光管芯110光学通信的四分之一波片120、与四分之一波片120光学通信的蒸气室130、和与蒸气室130光学通信的光学检测器140。
在物理封装100的操作期间,从激光管芯110发出的激光束112被引导穿过四分之一波片120和蒸气室130至光学检测器140。如图1所示,四分之一波片120、蒸气室130和光学检测器140可以相对于激光束112的光路以各种倾斜角安装在封装102内。倾斜这些部件降低了回到VCSEL中的反射耦合,从而增强CSAC的稳定性。
物理封装100中的各种部件通过一组台架结构定位在外罩102内的不同水平。如图1所示,下台架150被附接至外罩102中的基底表面104。下台架150包括支承激光管芯110的下层阶152、在激光管芯110上方支承四分之一波片120的中间层阶154和在四分之一波片120上方支承蒸气室130的上层阶156。上台架结构160被附接至外罩102中的顶表面106。光学检测器140在蒸气室130上方被固定至上台架结构160。
蒸气室130包括一对光学透明晶片132和134(比如玻璃晶片),它们阳极键合至比如硅晶片等基板136的相对侧。示例性玻璃晶片包括Pyrex玻璃或者相似的玻璃。被限定于蒸气室130内的至少一个腔室138在激光管芯110与光学检测器140之间为激光束112提供光路。
在用于在组装到物理封装100内之前制造蒸气室130的一个途径中,最初将晶片132阳极键合至基板136的基底侧,之后将铷或者其它碱金属(呈液体或者固体形态)沉积到腔室138中。然后将晶片134阳极键合至基板136的相对侧以形成蒸气室130。这种键合一般在大约250℃~大约400℃的温度下实现。在晶片132、134和基板136处于高真空或者回充有比如氩-氮气体混合物等缓冲气体的条件下进行键合工艺。当缓冲气体被使用时,包含用于蒸气室130的部件的制造设备被抽空,之后将缓冲气体回充到腔室138中。因此,当键合完成以密封蒸气室130时,碱金属和任何可选的缓冲气体被俘获在腔室138内。
在阳极键合工艺期间,使包含比如钠等流动离子的玻璃晶片与硅晶片发生接触,对玻璃和硅晶片两者都有电接触。玻璃和硅晶片两者都被加热至至少大约200℃,并且相对于硅晶片,玻璃晶片电极的电压为负,达至少大约200V。这使玻璃中的钠朝负电极移动,并且横跨玻璃与硅之间的空隙允许电压下降更多,从而导致更密切的接触。同时,氧离子从玻璃中被释放出并流向硅,从而有助于在玻璃中的硅与硅晶片中的硅之间形成桥,其形成非常强的键合。可以用各种各样的背景气体和在从远高于大气压到高真空的压力下来操作阳极键合工艺。较高的气压改善传热,并使工艺加速。对于铷蒸气室的情况而言,希望的是在存在缓冲气体的情况下以尽可能低的温度来形成键合。
阳极键合工艺可以通过在键合工艺期间施加较高电压得到增强,但是存在气体时的较高电压可能引起电弧放电。电弧放电根据气体类型、压力和电极之间的距离而变化。可以通过形成通向地面的较大路径从而增大引起电弧所需的电位来减少电弧放电。
如果气体类型和压力不能被改变,则增大电极之间的距离能够提供用于施加较高电压的方法。这可以通过使用被***蒸气室的上玻璃晶片与高电压源之间的牺牲性玻璃晶片来完成。比起蒸气室晶片,牺牲性玻璃晶片具有更大的直径。这允许外加电压在工艺开始时显著更高,从而提供显著改善的键合环境。例如,外加的较高电压可以为大约800伏特~大约1200伏特。
牺牲性玻璃晶片与用于键合硅的蒸气室玻璃晶片为相同类型,因此允许经由流动离子通过电流。通过对牺牲性晶片使用较大的直径,自高电压电极和接近接地电位的硅晶片的顶表面的距离被增大。这允许在没有电弧放电的情况下实现较高电压键合。另外,由于钠离子具有进入牺牲性玻璃晶片的能力,使通常会积聚在蒸气室的上玻璃晶片顶面上的多余钠减少到最低限度。这几乎消除了通常在玻璃晶片上看到的凹坑(pitting),从而形成穿过玻璃的更清晰的光路。相对于牺牲性玻璃晶片的更多细节在以下相对于图5来描述。
图2示出了用于已形成在晶片层上的CSAC物理封装的蒸气室管芯200的一个实施例。蒸气室管芯200包括硅基板205,在其中已形成有第一腔室210、第二腔室220和至少一个连接路径215。使用如上所述的阳极键合,腔室210、220和路径215被密封在蒸气室管芯200内处于玻璃晶片(比如玻璃晶片132、134)之间。
对于图2所示的实施例而言,腔室210包括用于物理封装的光路的一部分,且有必要保持没有污染物和淀积物。铷或者其它碱金属(大体以235示出)作为液体或者固体被沉积到腔室220中。连接路径215形成“曲折路径”(大体以230示出)供碱金属蒸气分子从第二腔室220行进至第一腔室210。由于气体分子的动力学,碱金属蒸气分子不是平稳地流动通过路径215,而是从路径215的壁反弹,并且常常粘附至壁。在一个实施例中,第二腔室220与路径215隔离开但浅沟槽245除外,以进一步减慢碱金属蒸气从第二腔室220的迁移。
与制造用于CSAC物理封装中的适当蒸气室有关的更多细节在2010年9月1日提交并公开为公开号US2011/0187464A1的美国申请序列号12/873,441中有描述,该美国申请的公开内容通过引用并入本文。
如前面论述过的,阳极键接合在晶片之间最初接触的位置处开始,并随着静电电位使表面接在一起而扩展。随着键合前端(bond front)移动到一起,如果没有路径供气体从晶片之间移出,则键合前端从一个区域向下一区域的该滞后可能导致产生压力差。这可能在制得的蒸气室中导致差的缓冲气体均匀性。
此外,使用如Rb等低熔化温度材料要求键合以尽可能低的温度进行,否则所生成的蒸气可能污染键合表面。因此,随着晶片被加热,有必要施加高电压,以允许键合尽快地形成。这可能导致蒸气室在不同时间因而在不同温度下密封,其也可能在制得的蒸气室中产生压力差。使用以下论述的技术,能够解决在制得的蒸气室中的缓冲气体均匀性差的问题。
在一个途径中,在硅晶片的表面中形成排气通路,以在阳极键合期间提供路径供气体逸出至晶片的周缘。该途径在图3中示出,该图示出了用于制造在CSAC中使用的蒸气室的晶片300。晶片300包括多个蒸气室管芯302和围绕蒸气室管芯302的互连的排气通路304。蒸气室管芯302和排气通路304位于晶片300的内表面区域306中。排气通路304可以采用用于形成蒸气室管芯302的相同工艺形成。
排气通路304提供至少一个路径供来自每个蒸气室管芯的气体行进到晶片300的周缘308外。在玻璃晶片向晶片300的相对侧的阳极键合期间,排气通路304允许朝向内表面区域306的气体与周缘308外的气体处于大致连续的压力平衡。
在用于增强气体压力均匀性的另一途径中,阳极键合工艺被改进以随着温度(以开氏温度或者绝对温度测量)被提高而连续地提高压力。在该途径中,比如硅晶片等第一晶片的阳极键合的实施方式为:在第一晶片向比如玻璃晶片等第二晶片的阳极键合期间,以预定速率增加第一晶片的温度。硅晶片具有多个管芯,每个管芯带有至少一个腔室。在阳极键合期间,在温度增加的同时,也以预定速率增加第一和第二晶片之间的气体压力。
例如,在一实施方式中,在阳极键合期间,当温度从大约150℃(423°K)增加至大约250℃(523°K)时,压力从大约100托增加至大约600托。在另一示例中,压力可以具有大约100~300托的初值和大约500~600托的终值。
前述途径可以进行组合,从而使得在晶片表面中采用排气通路连同压力提高一起允许在工艺中被较晚密封从而处于较高温度的蒸气室也具有较高的气体压力。当被冷却至室温时,在较高温度被密封的蒸气室在压力上的下降将大于那些在较低温度被密封的蒸气室在压力上的下降。通过较高的气体压力,较晚密封的蒸气室能够得到补偿,因此所有蒸气室的最终压力在室温时大致相同。通过保持压力与温度的比值恒定,理想气体定律确保n(ensures than n)(室中的气体的摩尔浓度)对于整个晶片而言将保持恒定。
图4示出了根据另一实施例的CSAC物理封装400。物理封装400包括外罩402,所述外罩402容纳CSAC的各种机械和电子部件。这些部件可以在组装于物理封装400中之前被制造为晶片级微电子机械***(MEMS)装置。一般而言,物理封装400中的CSAC部件包括比如垂直空腔表面发射激光器(VCSEL)等激光管芯410、与激光管芯410光学通信的四分之一波片420、与四分之一波片420光学通信的蒸气室430、和与蒸气室430光学通信的第一光电检测器440。在CSAC的操作期间,从激光管芯410发出的激光束412被引导穿过四分之一波片420和蒸气室430至光学检测器440。
外罩402包括本体403,所述本体403限定出用于保持物理封装400的部件的空腔404。外罩402还包括盖子405,所述盖子405构造成装配在空腔404之上,以封闭其中的部件。焊料406可以用于将盖子405密封至本体403。空腔404由本体403中的侧表面407和基底表面411限定出。侧表面407具有下台阶408和上台阶409,它们如以下进一步描述的那样在升高的位置与基底表面411一起支承CSAC的各种部件。外罩402可以由比如高温共烧陶瓷(HTCC)材料等陶瓷材料制成。
物理封装400的各种部件通过一组台架结构定位在外罩402内的不同水平。台架结构一般包括比如悬挂在框架之间的系绳等膜和比如附接至膜的模具等加强构件。例如,框架和加强构件可以由硅构成,并且膜可以由聚酰亚胺构成。
如图4所示,下台架结构450被附接至本体403中的基底表面411。下台架结构450包括联接至系绳454的台架模具452,所述系绳454被附接至框架455。激光管芯410与其它电子部件一起被安装至模具452的上表面,所述其它电子部件包括第二光电检测器442和比如表面安装技术(SMT)电阻器等电阻器444。下台架结构450和其上的部件经由连接至下台阶408上的相应焊盘(pads)的多条焊线(wire bonds)456而电连接至本体403。
中间台架结构460包括联接至系绳464的台架模具462,所述系绳464被附接至框架465。台架模具462具有穿过其中的开口,用以准许激光束412的通过。中间台架结构460具有倾斜特征466,在所述倾斜特征466上比如用粘结剂安装有四分之一波片420。如图4所示,四分之一波片420可以相对于激光束412的光路以预选的倾斜角安装在倾斜特征466上。中间台架结构460具有上表面467,在所述上表面467上比如用粘结剂安装有蒸气室430。中间台架结构460以比如环氧等粘结剂或者其它适当的附接方法在隔离物470的下表面472上附接至隔离物470。
上台架结构480定位在隔离物470之上,并包括联接至系绳484的台架模具482,所述系绳484附接至框架485。光电检测器440在蒸气室430上方附接至模具482。蒸气室430还经由多个焊球484附接至模具482,所述多个焊球484保持光电检测器440与蒸气室430彼此间隔开。上台架结构480以比如环氧等粘结剂或者其它适当的附接方法附接至隔离物470的上表面474。
隔离物470(其可以呈垫圈的形状)限定出孔476,蒸气室430位于所述孔476中。隔离物470包括互连配线477,以为上台架结构480和中间台架结构460提供电接触。隔离物470还包括磁性线圈绕组478,所述磁性线圈绕组478为蒸气室430提供偏磁场。隔离物470以比如环氧等粘结剂安装至外罩402的上台阶409。多个金属钉头凸部479(比如金钉头凸部)从隔离物470向外罩402并向台架结构460、480提供电连接。隔离物470可以由比如低温共烧陶瓷(LTCC)材料等陶瓷材料制成。
蒸气室430包括一对光学透明的玻璃晶片,所述玻璃晶片包括下玻璃晶片432和上玻璃晶片434,它们阳极键合至比如硅晶片436等基板的相对侧。蒸气室430内的至少一个腔室438为激光束412在激光管芯410与光电检测器440之间提供光路。
在制造组装于外罩402内之前的蒸气室430时,下玻璃晶片432最初被阳极键合至基板436的基底侧,之后铷或者其它碱金属被沉积到腔室438中。然后将上玻璃晶片434阳极键合至基板436的相对侧以形成蒸气室430。在晶片玻璃432、434和硅晶片436处于高真空或者可选地被回充有缓冲气体的条件下进行键合工艺。当键合完成以密封蒸气室430时,碱金属和任何可选的缓冲气体被俘获在腔室438内。
如前面在以上论述过的,可以通过使用被***蒸气室的上玻璃晶片与高电压源之间的牺牲性玻璃晶片,来增强玻璃晶片的阳极键合。图5示出了在增强阳极键合途径中使用的晶片构造500。蒸气室502已被部分地形成,并包括比如硅晶片等第一晶片504和第二晶片506,所述第二晶片506比如为阳极键合至第一晶片504的一侧的玻璃晶片。比如玻璃晶片等第三晶片508定位在第一晶片504的相对侧上面。如图5所示,第一晶片504、第二晶片506和第三晶片508均具有大致相同的直径D-1。
比如牺牲性玻璃晶片等牺牲性晶片510被***到第三晶片508与连接至高电压源的金属化键合板512之间。牺牲性晶片510具有大于直径D-1的直径D-2。通过对牺牲性晶片使用较大的直径,从金属化键合板512的暴露部分514到接近接地电位的硅晶片的键合表面的距离得到增加。牺牲性晶片510的直径D-2足够大,以防止在第三晶片508被阳极键合至第一晶片504时发生电弧放电。
图6示出了用于已形成在晶片层上的CSAC物理封装的蒸气室管芯600的一个实施例。蒸气室管芯600包括比如硅基板等基板605,在其中已形成有第一腔室610、第二腔室615和至少一个连接路径620。使用如上所述的阳极键合,腔室610、615和路径620可被密封在蒸气室管芯600内处于玻璃晶片之间。第一腔室610包括用于CSAC的光路的一部分。连接路径620形成“曲折路径”供碱金属蒸气分子从第二腔室615行进至第一腔室610。
如前所述,可以在硅晶片的表面中形成排气通路,以在阳极键合期间提供路径供气体逸出至晶片的周缘。图7示出了该途径的另一实施例,其中硅晶片700被用于制造蒸气室。晶片700包括多个蒸气室管芯702和围绕蒸气室管芯702的互连的排气通路704。蒸气室管芯702和排气通路704位于晶片700的内表面区域706中。排气通路704可以由用于形成蒸气室管芯702的相同工艺形成。
排气通路704提供多个路径供来自每个蒸气室管芯的气体行进到晶片700的周缘708外。在玻璃晶片向晶片700的相对侧的阳极键合期间,排气通路704允许朝向内表面区域706的气体与周缘708外的气体处于大致连续的压力平衡。
示例性实施例
示例1包括一种制造一个或多个蒸气室的方法,所述方法包括:在具有内表面区域和周缘的第一晶片中形成一个或多个蒸气室管芯,所述第一晶片具有第一直径;在所述蒸气室管芯之上将第二晶片阳极键合至所述第一晶片的第一侧,所述第二晶片具有第二直径;将第三晶片定位在所述蒸气室管芯之上在所述第一晶片的与所述第二晶片相对的第二侧上面,所述第三晶片具有第三直径;将牺牲性晶片放置在所述第三晶片之上,所述牺牲性晶片具有大于所述第一直径、第二直径和第三直径的直径;将金属化键合板置于所述牺牲性晶片之上;和在所述牺牲性晶片已就位的情况下向所述金属化键合板施加电压时,将所述第三晶片阳极键合至所述第一晶片的所述第二侧。
示例2包括示例1所述的方法,其中,所述第一晶片包括硅晶片,并且所述第二和第三晶片各自包括玻璃晶片。
示例3包括示例1和2中任一项所述的方法,其中,所述牺牲性晶片包括玻璃晶片。
示例4包括示例1~3中的任一项所述的方法,其中,所述牺牲性晶片的直径足够大,以防止在向所述金属化键合板施加电压时发生电弧放电。
示例5包括示例1~4中任一项所述的方法,并且进一步包括在所述第一晶片中形成一个或多个互连的排气通路,所述排气通路提供至少一个路径供来自所述一个或多个蒸气室管芯的气体行进到所述第一晶片的所述周缘外。
示例6包括示例5所述的方法,其中,所述排气通路允许朝向所述第一晶片的所述内表面区域的气体在所述第二晶片和第三晶片向所述第一晶片的阳极键合期间与所述第一晶片的所述周缘外的气体处于大致连续的压力平衡。
示例7包括示例1~6中任一项所述的方法,其中,所述一个或多个蒸气室被构造成用于芯片级原子钟物理封装。
示例8包括示例1~7中任一项所述的方法,其中,所述一个或多个蒸气室管芯各自包括基板,所述基板具有第一腔室、第二腔室和位于所述第一腔室与第二腔室之间的至少一个连接路径。
示例9包括示例1~8中任一项所述的方法,其中,在阳极键合期间,以预定速率提高所述第一晶片的温度。
示例10包括示例9所述的方法,其中,在温度被提高的同时,以预定速率提高气体压力。
示例11包括示例10所述的方法,其中,在阳极键合期间,将所述气体压力从大约100托提高至大约600托。
示例12包括用于制造蒸气室的晶片构造,其包括:第一晶片,所述第一晶片包括多个蒸气室管芯,所述第一晶片具有内表面区域和周缘,所述第一晶片具有第一直径。第二晶片在所述蒸气室管芯之上被阳极键合至所述第一晶片的第一侧,所述第二晶片具有大致等于所述第一直径的第二直径。第三晶片位于所述蒸气室管芯之上在所述第一晶片的与所述第二晶片相对的第二侧上面,所述第三晶片具有大致等于所述第一直径和第二直径的第三直径。牺牲性晶片位于所述第三晶片之上,所述牺牲性晶片具有大于所述第一直径、第二直径和第三直径的直径。所述牺牲性晶片的直径足够大,以防止在所述第三晶片被阳极键合至所述第一晶片时发生电弧放电。
示例13包括示例12所述的晶片构造,其中,所述第一晶片包括硅晶片,并且所述第二和第三晶片各自包括玻璃晶片。
示例14包括示例12和13中任一项所述的晶片构造,其中,所述牺牲性晶片包括玻璃晶片。
示例15包括示例12~14中任一项所述的晶片构造,其进一步在所述第一晶片中包括多个互连的排气通路,所述排气通路提供至少一个路径供来自所述蒸气室管芯的气体行进到所述第一晶片的所述周缘外。
示例16包括示例15所述的晶片构造,其中,所述排气通路允许朝向所述第一晶片的所述内表面区域的气体在所述第二晶片和第三晶片被阳极键合至所述第一晶片时与所述第一晶片的所述周缘外的气体处于大致连续的压力平衡。
示例17包括示例12~16中任一项所述的晶片构造,其中,所述牺牲性晶片位于所述第三晶片与金属化键合板之间。
示例18包括示例12~17中任一项所述的晶片构造,其中,所述蒸气室管芯被构造成用于芯片级原子钟物理封装。
示例19包括示例12~18中任一项所述的晶片构造,其中,所述蒸气室管芯各自包括基板,所述基板具有第一腔室、第二腔室和位于所述第一腔室与第二腔室之间的至少一个连接路径。
示例20包括一种制造多个蒸气室的方法,所述方法包括:在具有第一直径的硅晶片中形成多个蒸气室管芯;在所述蒸气室管芯之上将第一玻璃晶片阳极键合至所述硅晶片的第一侧,所述第一玻璃晶片具有大致等于所述第一直径的第二直径;将第二玻璃晶片定位在所述蒸气室管芯之上在所述硅晶片的与所述第一玻璃晶片相对的第二侧上面,所述第二玻璃晶片具有大致等于所述第一和第二直径的第三直径;在所述第二玻璃晶片之上放置牺牲性玻璃晶片,所述牺牲性玻璃晶片具有大于所述第一、第二和第三直径的直径;将金属化键合板设置于所述牺牲性玻璃晶片之上;和在所述牺牲性玻璃晶片已就位的情况下向所述金属化键合板施加电压时,将所述第二玻璃晶片阳极键合至所述硅晶片的所述第二侧,所述牺牲性玻璃晶片的直径足够大,以防止在向所述金属化键合板施加电压时发生电弧放电。
本发明可以在不背离其实质特性的情况下在其它具体形态中实施。所描述的实施例在所有方面都应被认为只是示例性的而不是限制性的。因此,本发明的范围由所附权利要求书而不由前述描述表示。落于权利要求的等同方案的意思和范围内的所有改变都应被包含在它们的范围内。
Claims (3)
1.一种制造一个或多个蒸气室的方法,所述方法包括:
在具有内表面区域和周缘的第一晶片中形成一个或多个蒸气室管芯,所述第一晶片具有第一直径;
在所述蒸气室管芯之上将第二晶片阳极键合至所述第一晶片的第一侧,所述第二晶片具有第二直径;
将第三晶片定位在所述蒸气室管芯之上在所述第一晶片的与所述第二晶片相对的第二侧上面,所述第三晶片具有第三直径;
其特征在于,所述方法还包括:
将牺牲性晶片放置在所述第三晶片之上,所述牺牲性晶片具有大于所述第一直径、第二直径和第三直径的直径;
将金属化键合板置于所述牺牲性晶片之上;和
在所述牺牲性晶片已就位的情况下向所述金属化键合板施加电压时,将所述第三晶片阳极键合至所述第一晶片的所述第二侧。
2.如权利要求1所述的方法,进一步包括:在所述第一晶片中形成一个或多个互连的排气通路,所述排气通路提供至少一个路径供来自所述一个或多个蒸气室管芯的气体行进到所述第一晶片的所述周缘外,其中所述排气通路允许朝向所述第一晶片的所述内表面区域的气体在所述第二晶片和第三晶片向所述第一晶片的阳极键合期间与所述第一晶片的所述周缘外的气体处于大致连续的压力平衡。
3.一种用于制造蒸气室的晶片构造,包括:
第一晶片,包括多个蒸气室管芯,所述第一晶片具有内表面区域和周缘,所述第一晶片具有第一直径;
第二晶片,在所述蒸气室管芯之上被阳极键合至所述第一晶片的第一侧,所述第二晶片具有大致等于所述第一直径的第二直径;
第三晶片,位于所述蒸气室管芯之上在所述第一晶片的与所述第二晶片相对的第二侧上面,所述第三晶片具有大致等于所述第一直径和第二直径的第三直径;
其特征在于,所述晶片构造还包括:
牺牲性晶片,位于所述第三晶片之上,所述牺牲性晶片具有大于所述第一直径、第二直径和第三直径的直径;
在所述牺牲性晶片之上的金属化键合板;和
其中,所述牺牲性晶片的直径足够大,以防止在所述第三晶片被阳极键合至所述第一晶片时发生电弧放电。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/662,850 US8941442B2 (en) | 2010-02-04 | 2012-10-29 | Fabrication techniques to enhance pressure uniformity in anodically bonded vapor cells |
US13/662850 | 2012-10-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103792838A CN103792838A (zh) | 2014-05-14 |
CN103792838B true CN103792838B (zh) | 2017-08-11 |
Family
ID=49028964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310383281.9A Active CN103792838B (zh) | 2012-10-29 | 2013-08-29 | 用以增强阳极键合蒸气室中的压力均匀性的制造技术 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP2746876B1 (zh) |
JP (1) | JP6198522B2 (zh) |
CN (1) | CN103792838B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6488599B2 (ja) | 2014-09-08 | 2019-03-27 | セイコーエプソン株式会社 | 量子干渉装置、原子セルの製造方法および電子機器 |
JP6852377B2 (ja) * | 2016-12-12 | 2021-03-31 | 株式会社村田製作所 | 原子発振器および電子機器 |
CN107128871B (zh) * | 2017-05-10 | 2019-04-05 | 中国电子科技集团公司第四十九研究所 | 一种基于mems原子芯片的物理封装件及其封装方法 |
US10544039B2 (en) * | 2017-09-08 | 2020-01-28 | Texas Instruments Incorporated | Methods for depositing a measured amount of a species in a sealed cavity |
JP2019165332A (ja) * | 2018-03-19 | 2019-09-26 | 株式会社リコー | 電子デバイスおよび原子発振器 |
JP7232510B2 (ja) * | 2019-01-31 | 2023-03-03 | 国立研究開発法人情報通信研究機構 | 量子光学装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101407372A (zh) * | 2008-11-07 | 2009-04-15 | 清华大学 | 一种原子蒸气泡的制作方法 |
CN101598772A (zh) * | 2009-06-26 | 2009-12-09 | 中北大学 | 微型原子蒸汽泡制作方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005016965A (ja) * | 2003-06-23 | 2005-01-20 | Sumitomo Precision Prod Co Ltd | パッケージおよびその製造方法、ならびに振動ジャイロおよびその製造方法 |
US7400207B2 (en) * | 2004-01-06 | 2008-07-15 | Sarnoff Corporation | Anodically bonded cell, method for making same and systems incorporating same |
US7292111B2 (en) * | 2004-04-26 | 2007-11-06 | Northrop Grumman Corporation | Middle layer of die structure that comprises a cavity that holds an alkali metal |
WO2006036268A2 (en) * | 2004-07-16 | 2006-04-06 | Sarnoff Corporation | Chip-scale atomic clock (csac) and method for making same |
JP5121493B2 (ja) * | 2008-02-21 | 2013-01-16 | セイコーインスツル株式会社 | 圧電振動子の製造方法 |
JP2009212416A (ja) * | 2008-03-06 | 2009-09-17 | Epson Toyocom Corp | ガスセルの製造方法及びガスセル |
JP2009215099A (ja) * | 2008-03-10 | 2009-09-24 | Konica Minolta Holdings Inc | 陽極接合方法及び液滴吐出ヘッドの製造方法 |
JP5421690B2 (ja) * | 2009-08-12 | 2014-02-19 | セイコーインスツル株式会社 | パッケージの製造方法 |
US8299860B2 (en) * | 2010-02-04 | 2012-10-30 | Honeywell International Inc. | Fabrication techniques to enhance pressure uniformity in anodically bonded vapor cells |
US20110187464A1 (en) * | 2010-02-04 | 2011-08-04 | Honeywell International Inc. | Apparatus and methods for alkali vapor cells |
US8242851B2 (en) * | 2010-02-04 | 2012-08-14 | Honeywell International Inc. | Processes for stabilizing a VCSEL in a chip-scale atomic clock |
JP2012191138A (ja) * | 2011-03-14 | 2012-10-04 | Seiko Epson Corp | ガスセルユニット、原子発振器および電子装置 |
-
2013
- 2013-08-22 EP EP13181421.2A patent/EP2746876B1/en active Active
- 2013-08-27 JP JP2013175327A patent/JP6198522B2/ja active Active
- 2013-08-29 CN CN201310383281.9A patent/CN103792838B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101407372A (zh) * | 2008-11-07 | 2009-04-15 | 清华大学 | 一种原子蒸气泡的制作方法 |
CN101598772A (zh) * | 2009-06-26 | 2009-12-09 | 中北大学 | 微型原子蒸汽泡制作方法 |
Non-Patent Citations (3)
Title |
---|
A chip-scale atomic clock based on 87 Rb with improved frequency stability;Knappe S, Schwindt P D D, Shah V, et al;《Optics express》;20050221;第1460-1462页 * |
A microfabricated atomic clock;Knappe S, Shah V, Schwindt P D D, et al;《Applied Physics Letters》;20040830;第1-8页 * |
Microfabricated rubidium vapour cell with a thick glass core for small-scale atomic clock applications;Pétremand Y, Affolderbach C, Straessle R, et al;《Journal of Micromechanics and Microengineering》;20120120;第1249-1253页 * |
Also Published As
Publication number | Publication date |
---|---|
JP6198522B2 (ja) | 2017-09-20 |
EP2746876A3 (en) | 2018-01-10 |
EP2746876A2 (en) | 2014-06-25 |
CN103792838A (zh) | 2014-05-14 |
JP2014088308A (ja) | 2014-05-15 |
EP2746876B1 (en) | 2019-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103792838B (zh) | 用以增强阳极键合蒸气室中的压力均匀性的制造技术 | |
US8299860B2 (en) | Fabrication techniques to enhance pressure uniformity in anodically bonded vapor cells | |
US8941442B2 (en) | Fabrication techniques to enhance pressure uniformity in anodically bonded vapor cells | |
JP2005528782A (ja) | 基板およびコンポジット要素の接続方法 | |
TWI473214B (zh) | Packaging devices and packaging substrates | |
CN101156242A (zh) | 封装电子组件的生产方法和封装电子组件 | |
JPH05291388A (ja) | 半導体ウエハ・レベル・パッケージ | |
US6939778B2 (en) | Method of joining an insulator element to a substrate | |
CN103915422B (zh) | 用于半导体结构的方法和装置 | |
US10167190B2 (en) | Low cost wafer level process for packaging MEMS three dimensional devices | |
US9718674B2 (en) | Thin capping for MEMS devices | |
US8455996B1 (en) | Wafer level packaging method and a packaging structure using thereof | |
Du et al. | CMOS compatible hermetic packages based on localized fusion bonding of fused silica | |
CN105347289A (zh) | 适用于芯片级封装的密闭结构及其制造方法 | |
EP1622205A2 (en) | Electronic package incorporating electronic components generating and/or receiving light-based signals | |
CN101804961B (zh) | 利用球形玻璃微腔进行气密性封装的方法 | |
CN102923638B (zh) | 气密封装组件以及封装方法 | |
CN203021289U (zh) | 气密封装组件 | |
Stenchly et al. | Hermetic packaging concept for laser diodes on wafer level | |
TW494551B (en) | Wafer level die packaging method using anodic bonding | |
US9315375B2 (en) | Method using glass substrate anodic bonding | |
CN102649536A (zh) | 微加工组件结构强化及灵敏度提升的方法 | |
TW202139301A (zh) | 製造單一化囊封組件的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |