CN105347289A - 适用于芯片级封装的密闭结构及其制造方法 - Google Patents
适用于芯片级封装的密闭结构及其制造方法 Download PDFInfo
- Publication number
- CN105347289A CN105347289A CN201510650210.XA CN201510650210A CN105347289A CN 105347289 A CN105347289 A CN 105347289A CN 201510650210 A CN201510650210 A CN 201510650210A CN 105347289 A CN105347289 A CN 105347289A
- Authority
- CN
- China
- Prior art keywords
- weld pad
- packaging
- wafer
- chip unit
- base plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/001—Bonding of two components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
Abstract
本申请公开了一种适用于芯片级封装的密闭结构,在基底芯片单元上具有环形的密封凸起包围着半导体器件,在封装基板上也具有环形的密封焊垫或密封凸起对应于基底芯片单元上的密封凸起;将基底芯片单元倒装在封装基板上,基底芯片单元上的密封凸起与封装基板上的密封焊垫或密封凸起通过焊接连为一体,并在每个半导体器件的***形成一个密闭结构。与现有的采用晶圆级封装技术的密闭结构相比,本申请的密闭结构采用芯片级封装技术实现,省略了晶圆刻蚀、晶圆键合、硅通孔技术,从而显著地降低了工艺成本,缩短了工艺周期。
Description
技术领域
本申请涉及一种半导体器件的芯片级封装技术。
背景技术
MEMS(微机电***)是将微电子与机械工程融合在一起的一种工业技术。MEMS器件(device)尺寸通常在20微米到1毫米之间,由尺寸通常在1到100微米之间的组件(component)构成。MEMS通常包括一个处理数据的中心单元(例如微处理器,microprocessor)和多个与外界环境相互作用的组件(例如微传感器,microsensor)。MEMS具有微型化、智能化、多功能、高集成度的特点,常见应用包括加速度计(accelerometer)、陀螺仪(gyroscope)、麦克风、压力传感器、滤波器等。
MEMS制造工艺是在半导体制造工艺的基础上发展起来的,包括淀积、热氧化、光刻、刻蚀、深刻电铸模造(LIGA)、硅微加工、非硅微加工和精密机械加工等技术。所述淀积技术包括化学气相淀积(CVD)和物理气相淀积(PVD)。所述光刻技术包括电子束曝光(Electronbeamlithography)、离子束曝光(Ionbeamlithography)、离子径迹(Iontrack)、X射线光刻(X-raylithography)、金刚石图形化(Diamondpatterning)等。所述刻蚀技术包括干法刻蚀和湿法腐蚀。
一片晶圆(wafer,也称硅片)可以同时制造多个半导体器件,这些器件在晶圆上制造完成后通常经过测试与拣选就进入装配与封装阶段。新兴的晶圆级封装(WLP,wafer-levelpackaging)技术是先在整个晶圆上进行封装,再对封装好的晶圆进行切割以得到封装芯片(chip),且封装芯片与裸片(die)在尺寸上一致。晶圆级封装通常符合芯片尺寸封装(CSP,chipscalepackage)的定义,因此也称为晶圆级芯片尺寸封装(WLCSP)。传统的封装技术则是先切割晶圆得到裸片,再对裸片进行封装得到封装芯片。为了与晶圆级封装技术相对应,传统的封装技术可称为芯片级封装。由于MEMS器件易被破坏,采用晶圆级封装技术更为适宜,但也可采用芯片级封装技术。
出于保护目的,大部分MEMS器件以及部分IC(集成电路)器件需要位于密闭结构中。请参阅图1,这是一种现有的用于对半导体器件进行晶圆级封装的密闭结构。在基底晶圆(devicewafer)1上具有多个半导体器件2,所述半导体器件2包括MEMS器件以及除MEMS器件以外的IC器件。每个半导体器件2的***都由键合材料5和保护凸起4a形成环形侧壁。将盖帽晶圆(capwafer)3与基底晶圆1进行晶圆键合。切割基底晶圆1、盖帽晶圆3后分别得到基底芯片单元1a和盖帽芯片单元3a。基底芯片单元1a、键合材料5和保护凸起4a、盖帽芯片单元3a便构成了保护每个半导体器件2的密闭结构。优选地,所述密闭结构具有气密性,内部可以为真空或者填充气体。每个半导体器件2的输入输出焊垫通过键合材料5和连接凸起4b内部的接触孔电极6对外引出到盖帽芯片单元3a外侧的焊垫凸起7,再通过金属线11进一步引出到封装基板8上的焊垫或焊垫凸起9。切割封装基板8后得到基板封装单元8a。
在本文件中,焊垫是指未凸出晶圆或基板表面的电性连接点,在剖面图中未图示或仅表示位置。焊垫凸起则是指凸出于晶圆或基板表面的电性连接点,在剖面图中有图示。
上述用于晶圆级封装的密闭结构的制造方法包括如下各个步骤:
第1步,请参阅图1a,在基底晶圆1上制造完成半导体器件2,半导体器件2在基底晶圆1上具有输入输出焊垫。
第2步,请参阅图1b,采用光刻和刻蚀工艺对盖帽晶圆3进行刻蚀,在盖帽晶圆3上残留有硅材料的保护凸起4a和连接凸起4b。保护凸起4a呈环状,在保护凸起4a内部形成一个腔体。该腔体对应包围在每个半导体器件2的***,且将每个半导体器件2的焊垫包围在内。连接凸起4b对应于每个半导体器件2的焊垫位置。
第3步,请参阅图1c,采用晶圆键合(waferbonding)工艺使倒置的盖帽晶圆3与正置的基底晶圆1连为一体。其中,保护凸起4a和键合材料5连为一体并在每个半导体器件2的***形成环形侧壁,该环形侧壁与两片晶圆一起构成了每个半导体器件2***的密闭结构。连接凸起4b与每个半导体器件2的焊垫连为一体。晶圆键合时可根据需要将密闭结构抽成真空,或者填充气体。键合材料5例如为玻璃、金属(此时为共晶键合)、有机高分子材料等,也可省略键合材料5(此时为直接键合,directbongding)。
第4步,请参阅图1d,采用光刻和刻蚀工艺在盖帽晶圆3的连接凸起4b的位置刻蚀通孔。如果连接凸起4b处的键合材料5为导电材料,则通孔底部在键合材料5的上表面或更低位置。如果连接凸起4b处的键合材料5为绝缘材料,则通孔底部在半导体器件2的焊垫上。然后在通孔中形成接触孔电极6,例如采用钨塞。接触孔电极6与半导体器件2的焊垫之间形成电学连接。
第5步,请参阅图1e,采用金属化工艺在盖帽晶圆3上方(此时盖帽晶圆3为倒置)形成与接触孔电极6具有电性连接的焊垫凸起7。
第6步,请参阅图1f,对基底晶圆1和盖帽晶圆3进行切割以得到各个半导体器件芯片,每颗芯片包括连为一体的基底芯片单元1a和盖帽芯片单元3a。
第7步,请参阅图1g,封装基板8上具有焊垫或焊垫凸起9,采用粘合剂10将基底芯片单元1a的底面粘合到封装基板8上。粘合剂10例如为环氧树脂、金属(此时为共晶焊)、玻璃焊料等。
第8步,请参阅图1h,采用金属线11连接盖帽芯片单元3a上的焊垫凸起7和封装基板8上的焊垫或焊垫凸起9。例如采用引线键合工艺,包括热压键合、超声键合、热超声球键合等。
第9步,请参阅图1,采用封装材料12将封装基板8上的各部分予以封装,然后再对封装基板8进行切割以得到各个封装好的半导体器件芯片。封装基板8切割后得到基板封装单元8a。常用的封装材料12包括塑料、陶瓷等。
上述用于晶圆级封装的密闭结构及其制造方法是采用两片晶圆键合的方式实现对半导体器件的密闭保护,并且在晶圆键合之前还需要在盖帽晶圆上刻蚀以形成腔体,同时采用硅通孔(TSV,ThroughSiliconVia)手段将半导体器件的输入输出焊垫引出来。无论是晶圆刻蚀、晶圆键合、硅通孔技术、引线键合都面临着成本高、工艺周期耗时长的问题。某些MEMS器件和/或IC器件受限于上述工艺技术,还面临着良品率低、体积大的问题。
除了上述用于晶圆级封装的密闭结构及其制造方法,还有一些技术文献公开了其他用于晶圆级封装的密闭结构及其制造方法。
公开号为CN1463911A、公开日为2003年12月31日的中国发明专利申请公开了一种微机电元件的晶圆级封装装置,并提供了两个实施例。在第一实施例中,所述封装装置包括微机电元件晶圆和封装晶圆,微机电元件制作在微机电元件晶圆上。在微机电元件晶圆上排列有多个晶片(即芯片)单元,在晶片单元的输入输出焊垫上设置第一焊料凸块,在晶片单元***设置环形焊料凸块作为第一保护环。在封装晶圆上贯穿设置多个金属导体柱,在金属导体柱两端均设置第二焊料凸块,在封装晶圆表面设置环形焊料凸块作为第二保护环。将第一焊料凸块、第一保护环分别对应粘合安装在第二焊料凸块、第二保护环上。最终,微机电元件位于由两块晶圆作为两个底面、由第一保护环和第二保护环作为侧壁的密闭结构中。第一焊料凸块、第二焊料凸块和金属导体柱将微机电元件的输入输出焊垫引出到封装晶圆外侧。在第二实施例中,所述封装装置包括基板和封装晶圆,微机电元件制作在封装晶圆上,其余与第一实施例相同。该文献以金属材料的焊料凸块与两片晶圆一起构成晶圆级封装的密闭结构,工艺较为复杂且成本较高,还需要用到硅通孔技术进行引线。
公开号为CN101123231A、公开日为2008年2月13日的中国发明专利申请公开了一种微机电***的晶圆级芯片尺寸封装结构与制造方法,并提供了两个实施例。在第一实施例中,所述封装结构包括微机电***晶圆和保护外盖。在微机电***晶圆上制作有微机电***,并设置有焊垫。在保护外盖上由苯并环丁烯(BCB)通过光刻工艺形成空腔壁。空腔壁压合在焊垫上,使得微机电***位于由两块晶圆作为两个底面、由空腔壁和焊垫作为侧壁的密闭结构中。与焊垫侧面接触的外引线将微机电***的输入输出焊垫引出到微机电***晶圆外侧。在第二实施例中,在保护外盖上由玻璃胶通过丝网印刷工艺形成空腔壁,其余与第一实施例相同。该文献以高分子材料的空腔壁与两片晶圆一起构成晶圆级封装的密闭结构,并且引线结构较为复杂,工艺步骤较多且成本较高。
公开号为CN101533832A、公开日为2009年9月16日的中国发明专利申请公开了一种微机电***器件与集成电路的集成芯片与集成方法。所述集成芯片包括:在第一衬底上生成的微机电***器件、环绕微机电***器件生成的第一封装环、在第二衬底上生成的与微机电***器件相对应的集成电路、环绕集成电路生成且与第一封装环融合对接的第二封装环。最终,微机电***器件和集成电路一起位于由两块衬底作为两个底面、由第一封装环和第二封装环作为侧壁的密闭结构中。微机电***器件和集成电路之间形成有必要的电学连接,而对外的电学连接则由第一衬底或第二衬底的通孔引出。该文献也是以金属材料的封装环与两片晶圆一起构成晶圆级封装的密闭结构,工艺较为复杂且成本较高,也需要用到硅通孔技术进行引线。
发明内容
由以上记载可知,现有方案均采用晶圆级封装技术,且采用晶圆键合方式,以金属材料或高分子材料作为键合材料来形成保护半导体器件的密闭结构。所述密闭结构均以两片晶圆作为两个底面、以金属材料或高分子材料作为侧壁,其制造成本较高、工艺较复杂。本申请所要解决的技术问题提供一种可用于半导体器件的密闭结构,不再采用晶圆级封装技术,而改用芯片级封装技术,并通过特殊的结构设计来降低工艺成本、减少工艺步骤,同时提供易于实现的引线方案。
为解决上述技术问题,本申请适用于芯片级封装的密闭结构是在基底芯片单元上具有环形的密封凸起包围着半导体器件,在封装基板上也具有环形的密封焊垫或密封凸起对应于基底芯片单元上的密封凸起;将基底芯片单元倒装在封装基板上,基底芯片单元上的密封凸起与封装基板上的密封焊垫或密封凸起通过焊接连为一体,并在每个半导体器件的***形成一个密闭结构。
本申请适用于芯片级封装的密闭结构的制造方法包括如下步骤:
第1步,在基底晶圆上制造半导体器件,还在基底晶圆上生长焊垫凸起和密封凸起;焊垫凸起与半导体器件的焊垫之间形成电性连接;密封凸起呈环状,包围在半导体器件以及焊垫凸起的***;
第2步,切割基底晶圆得到各个基底芯片单元;
第3步,在封装基板上设置或生长焊垫或焊垫凸起和多个密封焊垫或密封凸起;封装基板上的焊垫或焊垫凸起的位置对应于各个基底芯片单元上的焊垫凸起的位置;封装基板上的密封焊垫或密封凸起也为环状,其位置对应于各个基底芯片单元上的密封凸起的位置;
第4步,将基底芯片单元倒装至封装基板上,基底芯片单元上的密封凸起与封装基板上的密封焊垫或焊垫凸起通过焊接连为一体,从而构成了保护每个半导体器件的密闭结构;基底芯片单元上的焊垫凸起还与封装基板上的焊垫或焊垫凸起通过焊接连为一体,并且在该密闭结构内;
第5步,进行封装,再切割封装基板得到封装好的半导体器件。
与现有的采用晶圆级封装技术的密闭结构相比,本申请的密闭结构采用芯片级封装技术实现,省略了晶圆刻蚀、晶圆键合、硅通孔技术,从而显著地降低了工艺成本,缩短了工艺周期。
附图说明
图1是现有的用于晶圆级封装的密闭结构的示意图。
图1a至图1h是现有的用于晶圆级封装的密闭结构的制造方法的各步骤示意图。
图2是本申请适用于芯片级封装的密闭结构的实施例一的示意图。
图2a至图2d是本申请的密闭结构制造方法的实施例一的各步骤示意图。
图3是本申请适用于芯片级封装的密闭结构的实施例二的示意图。
图3a至图3d是本申请的密闭结构制造方法的实施例二的各步骤示意图。
图中附图标记说明:1为基底晶圆;1a为基底芯片单元;2为半导体器件;3为盖帽晶圆;3a为盖帽芯片单元;4a为保护凸起;4b为连接凸起;5为键合材料;6为接触孔电极;6a为通孔;7为盖帽晶圆上的焊垫凸起;8为封装基板;8a为基板封装单元;9为封装基板上的焊垫或焊垫凸起;10为粘合剂;11为金属线;12为封装材料;13为基底晶圆上的焊垫凸起;14为基底晶圆上的密封凸起;15为封装基板上的密封焊垫或焊垫凸起;16为焊料。
具体实施方式
请参阅图2,这是本申请适用于对半导体器件进行芯片级封装的密闭结构的实施例一。基底芯片单元1a由基底晶圆1切割而来,在基底芯片单元1a上具有一个半导体器件2,所述半导体器件2包括MEMS器件以及除MEMS器件以外的IC器件。在基底芯片单元1a上具有金属材质的焊垫凸起13,还具有环形的密封凸起14,焊垫凸起13被环形的密封凸起14所包围。在封装基板8上具有金属材质的焊垫或焊垫凸起9,还具有环形的密封焊垫或焊垫凸起15,焊垫或焊垫凸起9被环形的密封焊垫或焊垫凸起15所包围。基底芯片单元1a倒装在封装基板8上,基底芯片单元1a上的密封凸起14与封装基板8上的密封焊垫或焊垫凸起15通过焊料16进行焊接连为一体,并在每个半导体器件2的***形成一个密闭结构。该密闭结构由基底芯片单元1a、基板封装单元8a、基底芯片单元1a上的密封凸起14、基板封装单元8a上的密封凸起15和焊料15构成。基板封装单元8a由封装基板8切割而来。基底芯片单元1a上的焊垫凸起13与封装基板8上的焊垫凸起9通过焊料16进行焊接连为一体,从而将每个半导体器件2的焊垫通过焊垫凸起13、焊料16电性连接封装基板8上的焊垫或焊垫凸起9。可选地,焊料16可以省略。优选地,所述密闭结构具有气密性,内部可以为真空或者填充气体。
本申请适用于芯片级封装的密闭结构的制造方法的实施例一包括如下各个步骤:
第1步,请参阅图2a,在基底晶圆1上制造完成多个半导体器件2,半导体器件2在基底晶圆1上具有输入输出焊垫。在基底晶圆1上生长焊垫凸起13和密封凸起14,例如为金、铜、焊锡等材料,可采用溅射和/或电镀工艺制造。焊垫凸起13与半导体器件2的焊垫之间形成电性连接,优选地焊垫凸起13在半导体器件2的焊垫之上。密封凸起14呈环状,包围在半导体器件2以及焊垫凸起13的***。优选地,密封凸起14位于基底芯片单元1a的外缘一周。
第2步,请参阅图2b,对基底晶圆1进行切割以得到各个基底芯片单元1a。每个基底芯片单元1a上具有一个半导体器件2及其焊垫、焊垫凸起13、环状的密封凸起14。
第3步,请参阅图2c,在封装基板8上设置或生长焊垫或焊垫凸起9和多个密封焊垫或密封凸起15,例如为金、铜、焊锡等材料,可采用溅射和/或电镀工艺制造。封装基板8上的焊垫或焊垫凸起9的位置对应于各个基底芯片单元1a上的焊垫凸起13的位置。封装基板8上的密封焊垫或密封凸起15也为环状,其位置对应于各个基底芯片单元1a上的密封凸起14的位置。
第4步,请参阅图2d,将基底芯片单元1a倒装至封装基板8上,基底芯片单元1a上的密封凸起14与封装基板8上的密封焊垫或焊垫凸起15通过焊料16进行焊接连为一体,从而构成了保护每个半导体器件2的密闭结构。基底芯片单元1a上的焊垫凸起13与封装基板8上的焊垫凸起9也通过焊料16进行焊接连为一体,从而将半导体器件2的焊垫电性引出到封装基板8的焊垫或焊垫凸起9。基底芯片单元1a上的焊垫凸起13与封装基板8上的焊垫凸起9在该密闭结构内。可选地,焊料时可以省略焊料16。
第5步,请参阅图2,采用封装材料12将封装基板8上的各部分予以封装,然后再对封装基板8进行切割以得到封装好的半导体器件。封装基板8切割后得到各个基板封装单元8a。常用的封装材料12包括塑料、陶瓷等。
本申请的实施例一提供了一种新型的用于芯片级封装的密闭结构,以基底芯片单元作为一个底面,以基板封装单元作为另一个底面,以基底芯片单元上的密封凸起与基板封装单元上的密封凸起焊接后(可选地包含焊料)作为侧壁来构成密闭结构。首先,该密闭结构采用芯片级封装技术取代了晶圆级封装技术,因而省略了晶圆键合,这可以显著降低工艺成本和周期。其次,该密闭结构省略了另一片晶圆(盖帽晶圆)的厚度,因此可以减小芯片体积。再次,该密闭结构主要以焊接工艺来制造,工艺简单且成本低廉。然后,该密闭结构省略了晶圆刻蚀、硅通孔技术,可以提高敏感器件的良品率。
请参阅图3,这是本申请适用于对半导体器件进行芯片级封装的密闭结构的实施例二。基底芯片单元1a由基底晶圆1切割而来,在基底芯片单元1a上具有一个半导体器件2,所述半导体器件2包括MEMS器件以及除MEMS器件以外的IC器件。在基底芯片单元1a上具有金属材质的焊垫凸起13,还具有环形的密封凸起14,焊垫凸起13在环形的密封凸起14的外部。在封装基板8上具有金属材质的焊垫或焊垫凸起9,还具有环形的密封焊垫或焊垫凸起15,焊垫或焊垫凸起9在环形的密封焊垫或焊垫凸起15的外部。基底芯片单元1a倒装在封装基板8上,基底芯片单元1a上的密封凸起14与封装基板8上的密封焊垫或焊垫凸起15通过焊料16进行焊接连为一体,并在每个半导体器件2的***形成一个密闭结构。该密闭结构由基底芯片单元1a、基板封装单元8a、基底芯片单元1a上的密封凸起14、基板封装单元8a上的密封凸起15和焊料15构成。基板封装单元8a由封装基板8切割而来。基底芯片单元1a上的焊垫凸起13与封装基板8上的焊垫凸起9通过焊料16进行焊接连为一体,从而将每个半导体器件2的焊垫通过焊垫凸起13、焊料16电性连接封装基板8上的焊垫或焊垫凸起9。可选地,焊料16可以省略。优选地,所述密闭结构具有气密性,内部可以为真空或者填充气体。
本申请适用于芯片级封装的密闭结构的制造方法的实施例二包括如下各个步骤:
第1步,请参阅图3a,在基底晶圆1上制造完成多个半导体器件2,半导体器件2在基底晶圆1上具有输入输出焊垫。在基底晶圆1上生长焊垫凸起13和密封凸起14,例如为金、铜、焊锡等材料,可采用溅射和/或电镀工艺制造。焊垫凸起13与半导体器件2的焊垫之间形成电性连接,优选地焊垫凸起13在半导体器件2的焊垫之上。密封凸起14呈环状,包围在半导体器件2的***。焊垫凸起13在环形的密封凸起14的外部。
第2步,请参阅图3b,对基底晶圆1进行切割以得到各个基底芯片单元1a。每个基底芯片单元1a上具有一个半导体器件2及其焊垫、焊垫凸起13、环状的密封凸起14。
第3步,请参阅图3c,在封装基板8上设置或生长焊垫或焊垫凸起9和多个密封焊垫或密封凸起15,例如为金、铜、焊锡等材料,可采用溅射和/或电镀工艺制造。封装基板8上的焊垫或焊垫凸起9的位置对应于各个基底芯片单元1a上的焊垫凸起13的位置。封装基板8上的密封焊垫或密封凸起15也为环状,其位置对应于各个基底芯片单元1a上的密封凸起14的位置。
第4步,请参阅图3d,将基底芯片单元1a倒装至封装基板8上,基底芯片单元1a上的密封凸起14与封装基板8上的密封焊垫或焊垫凸起15通过焊料16进行焊接连为一体,从而构成了保护每个半导体器件2的密闭结构。基底芯片单元1a上的焊垫凸起13与封装基板8上的焊垫或焊垫凸起9也通过焊料16进行焊接连为一体,从而将半导体器件2的焊垫电性引出到封装基板8的焊垫或焊垫凸起9。基底芯片单元1a上的焊垫凸起13与封装基板8上的焊垫凸起9在该密闭结构之外。可选地,焊料时可以省略焊料16。
第5步,请参阅图2,采用封装材料12将封装基板8上的各部分予以封装,然后再对封装基板8进行切割以得到封装好的半导体器件。封装基板8切割后得到各个基板封装单元8a。常用的封装材料12包括塑料、陶瓷等。
本申请的实施例二提供了一种新型的用于芯片级封装的密闭结构,以基底芯片单元作为一个底面,以基板封装单元作为另一个底面,以基底芯片单元上的密封凸起与基板封装单元上的密封凸起焊接后(可选地包含焊料)作为侧壁来构成密闭结构。实施例二与实施例一的区别在于:实施例一中半导体器件的焊垫及电连接结构位于该密闭结构的内部,而实施例二中半导体器件的焊垫及电连接结构位于该密闭结构的外部,从而可适用于不同的半导体器件。
以上仅为本申请的优选实施例,并不用于限定本申请。对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (10)
1.一种适用于芯片级封装的密闭结构,其特征是,在基底芯片单元上具有环形的密封凸起包围着半导体器件,在封装基板上也具有环形的密封焊垫或密封凸起对应于基底芯片单元上的密封凸起;将基底芯片单元倒装在封装基板上,基底芯片单元上的密封凸起与封装基板上的密封焊垫或密封凸起通过焊接连为一体,并在每个半导体器件的***形成一个密闭结构。
2.根据权利要求1所述的适用于芯片级封装的密闭结构,其特征是,在基底芯片单元上还具有与半导体器件的焊垫形成电性连接的焊垫凸起,在封装基板上也具有焊垫或焊垫凸起对应于基底芯片单元上的焊垫凸起;将基底芯片单元倒装在封装基板上,基底芯片单元上的焊垫凸起与封装基板上的焊垫或焊垫凸起通过焊接连为一体。
3.根据权利要求1所述的适用于芯片级封装的密闭结构,其特征是,基底芯片单元上的焊垫凸起被环形的密封凸起所包围,同时封装基板上的焊垫或焊垫凸起也被环形的密封焊垫或焊垫凸起所包围;
或者,基底芯片单元上的焊垫凸起在环形的密封凸起的外部,同时封装基板上的焊垫或焊垫凸起也在环形的密封焊垫或焊垫凸起的外部。
4.根据权利要求1或2所述的适用于芯片级封装的密闭结构,其特征是,基底芯片单元上的密封凸起、封装基板上的密封焊垫或密封凸起、基底芯片单元上的焊垫凸起、封装基板上的焊垫或焊垫凸起为金属材料,包括铜、金、银、锡以及它们所组成的合金。
5.根据权利要求1所述的适用于芯片级封装的密闭结构,其特征是,所述密闭结构具有气密性,内部为真空或者填充气体。
6.一种适用于芯片级封装的密闭结构的制造方法,其特征是,包括如下步骤:
第1步,在基底晶圆上制造半导体器件,还在基底晶圆上生长焊垫凸起和密封凸起;焊垫凸起与半导体器件的焊垫之间形成电性连接;密封凸起呈环状,包围在半导体器件以及焊垫凸起的***;
第2步,切割基底晶圆得到各个基底芯片单元;
第3步,在封装基板上设置或生长焊垫或焊垫凸起和多个密封焊垫或密封凸起;封装基板上的焊垫或焊垫凸起的位置对应于各个基底芯片单元上的焊垫凸起的位置;封装基板上的密封焊垫或密封凸起也为环状,其位置对应于各个基底芯片单元上的密封凸起的位置;
第4步,将基底芯片单元倒装至封装基板上,基底芯片单元上的密封凸起与封装基板上的密封焊垫或焊垫凸起通过焊接连为一体,从而构成了保护每个半导体器件的密闭结构;基底芯片单元上的焊垫凸起还与封装基板上的焊垫或焊垫凸起通过焊接连为一体,并且在该密闭结构内;
第5步,进行封装,再切割封装基板得到封装好的半导体器件。
7.根据权利要求6所述的适用于芯片级封装的密闭结构的制造方法,其特征是,所述方法第1步中,密封凸起位于基底芯片单元的外缘一周。
8.根据权利要求6所述的适用于芯片级封装的密闭结构的制造方法,其特征是,
所述方法第1步中,密封凸起改为仅包围在半导体器件的***,焊垫凸起在环形的密封凸起的外部;
所述方法第4步中,基底芯片单元上的焊垫凸起与封装基板上的焊垫或焊垫凸起改为在该密闭结构外部。
9.根据权利要求6或8所述的适用于芯片级封装的密闭结构的制造方法,其特征是,所述方法第2步中,每个基底芯片单元上具有一个半导体器件及其焊垫、焊垫凸起、环状的密封凸起。
10.根据权利要求6或8所述的适用于芯片级封装的密闭结构的制造方法,其特征是,所述方法第1步和第3步中,采用溅射和/或电镀工艺在基底晶圆或封装基板上生长焊垫或焊垫凸起、密封焊垫或密封凸起。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510650210.XA CN105347289A (zh) | 2015-10-09 | 2015-10-09 | 适用于芯片级封装的密闭结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510650210.XA CN105347289A (zh) | 2015-10-09 | 2015-10-09 | 适用于芯片级封装的密闭结构及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105347289A true CN105347289A (zh) | 2016-02-24 |
Family
ID=55323391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510650210.XA Pending CN105347289A (zh) | 2015-10-09 | 2015-10-09 | 适用于芯片级封装的密闭结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105347289A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110040683A (zh) * | 2019-04-12 | 2019-07-23 | 武汉耐普登科技有限公司 | 五金件、封装结构及其制造方法 |
CN111668180A (zh) * | 2019-03-06 | 2020-09-15 | 爱思开海力士有限公司 | 包括混合布线接合结构的层叠封装件 |
CN113200509A (zh) * | 2021-04-08 | 2021-08-03 | 日月光半导体制造股份有限公司 | 电子元件及半导体封装装置 |
CN113526454A (zh) * | 2021-07-16 | 2021-10-22 | 芯知微(上海)电子科技有限公司 | 一种mems封装结构及其制作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070035001A1 (en) * | 2005-08-11 | 2007-02-15 | Jochen Kuhmann | Chip scale package for a micro component |
CN101496162A (zh) * | 2005-04-01 | 2009-07-29 | 斯盖沃克斯瑟路申斯公司 | 包括与无源元件集成的器件晶片的晶片级封装 |
CN101552263A (zh) * | 2009-05-18 | 2009-10-07 | 中国电子科技集团公司第十三研究所 | 芯片圆片级封装及其封装方法 |
CN102064116A (zh) * | 2010-11-05 | 2011-05-18 | 上海凯虹电子有限公司 | 小尺寸芯片的倒装式封装方法 |
CN102148262A (zh) * | 2010-02-08 | 2011-08-10 | 艾普特佩克股份有限公司 | 电子装置封装及其制造方法 |
CN103964365A (zh) * | 2013-02-05 | 2014-08-06 | 台湾积体电路制造股份有限公司 | 用于密封环结构的方法和装置 |
-
2015
- 2015-10-09 CN CN201510650210.XA patent/CN105347289A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101496162A (zh) * | 2005-04-01 | 2009-07-29 | 斯盖沃克斯瑟路申斯公司 | 包括与无源元件集成的器件晶片的晶片级封装 |
US20070035001A1 (en) * | 2005-08-11 | 2007-02-15 | Jochen Kuhmann | Chip scale package for a micro component |
CN101552263A (zh) * | 2009-05-18 | 2009-10-07 | 中国电子科技集团公司第十三研究所 | 芯片圆片级封装及其封装方法 |
CN102148262A (zh) * | 2010-02-08 | 2011-08-10 | 艾普特佩克股份有限公司 | 电子装置封装及其制造方法 |
CN102064116A (zh) * | 2010-11-05 | 2011-05-18 | 上海凯虹电子有限公司 | 小尺寸芯片的倒装式封装方法 |
CN103964365A (zh) * | 2013-02-05 | 2014-08-06 | 台湾积体电路制造股份有限公司 | 用于密封环结构的方法和装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111668180A (zh) * | 2019-03-06 | 2020-09-15 | 爱思开海力士有限公司 | 包括混合布线接合结构的层叠封装件 |
CN111668180B (zh) * | 2019-03-06 | 2023-04-18 | 爱思开海力士有限公司 | 包括混合布线接合结构的层叠封装件 |
CN110040683A (zh) * | 2019-04-12 | 2019-07-23 | 武汉耐普登科技有限公司 | 五金件、封装结构及其制造方法 |
CN113200509A (zh) * | 2021-04-08 | 2021-08-03 | 日月光半导体制造股份有限公司 | 电子元件及半导体封装装置 |
CN113526454A (zh) * | 2021-07-16 | 2021-10-22 | 芯知微(上海)电子科技有限公司 | 一种mems封装结构及其制作方法 |
CN113526454B (zh) * | 2021-07-16 | 2024-04-19 | 芯知微(上海)电子科技有限公司 | 一种mems封装结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8399940B2 (en) | Package structure having MEMS elements and fabrication method thereof | |
US8217474B2 (en) | Hermetic MEMS device and method for fabricating hermetic MEMS device and package structure of MEMS device | |
US6441481B1 (en) | Hermetically sealed microstructure package | |
US6710461B2 (en) | Wafer level packaging of micro electromechanical device | |
US8633048B2 (en) | Method for fabricating package structure having MEMS elements | |
US8476087B2 (en) | Methods for fabricating sensor device package using a sealing structure | |
JP5834098B2 (ja) | 微小電気機械部品の製造方法、および微小電気機械部品とその用途 | |
US6528344B2 (en) | Chip scale surface-mountable packaging method for electronic and MEMS devices | |
JP4486229B2 (ja) | ウエハパッケージの製造方法 | |
US7396478B2 (en) | Multiple internal seal ring micro-electro-mechanical system vacuum packaging method | |
KR100541087B1 (ko) | 마이크로 디바이스를 위한 웨이퍼 레벨 패키지 및 제조방법 | |
CN105600738B (zh) | 一种用于晶圆级封装的密闭结构及其制造方法 | |
CN103818874B (zh) | Mems结构与处理电路集成***的封装方法 | |
US20120266684A1 (en) | Sensor device with sealing structure | |
KR20100039814A (ko) | 웨이퍼 레벨의 밀폐형 인터페이스 칩 구현 시스템 및 방법 | |
TWI267927B (en) | Method for wafer level package | |
US8288850B2 (en) | Method for packaging micromachined devices | |
CN105347289A (zh) | 适用于芯片级封装的密闭结构及其制造方法 | |
CN102084480B (zh) | 封装器件装置及封装件用基底构件 | |
CN103832964A (zh) | 微机电***器件的制造方法 | |
US20150162264A1 (en) | Package structure and fabrication method thereof | |
CN105174195A (zh) | 一种腔体mems器件的晶圆级封装结构及封装方法 | |
CN105347290A (zh) | 一种用于芯片级封装的密闭结构及其制造方法 | |
US10934158B2 (en) | Semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit | |
CN105347288A (zh) | 一种用于晶圆级封装的多器件密闭结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160224 |