CN103765597A - 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层 - Google Patents
薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层 Download PDFInfo
- Publication number
- CN103765597A CN103765597A CN201380002182.XA CN201380002182A CN103765597A CN 103765597 A CN103765597 A CN 103765597A CN 201380002182 A CN201380002182 A CN 201380002182A CN 103765597 A CN103765597 A CN 103765597A
- Authority
- CN
- China
- Prior art keywords
- metal barrier
- metal
- drain electrode
- barrier
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 648
- 239000000758 substrate Substances 0.000 title claims abstract description 229
- 239000010409 thin film Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000002184 metal Substances 0.000 claims abstract description 604
- 229910052751 metal Inorganic materials 0.000 claims abstract description 582
- 239000004065 semiconductor Substances 0.000 claims abstract description 279
- 239000000463 material Substances 0.000 claims abstract description 179
- 238000009792 diffusion process Methods 0.000 claims abstract description 42
- 238000009413 insulation Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 213
- 239000012212 insulator Substances 0.000 claims description 166
- 239000010949 copper Substances 0.000 claims description 142
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical group [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims description 132
- 229910052802 copper Inorganic materials 0.000 claims description 125
- 239000000203 mixture Substances 0.000 claims description 125
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 109
- 238000005530 etching Methods 0.000 claims description 105
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 102
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 88
- 230000015572 biosynthetic process Effects 0.000 claims description 72
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 68
- 229960004643 cupric oxide Drugs 0.000 claims description 66
- 229910044991 metal oxide Inorganic materials 0.000 claims description 65
- 150000004706 metal oxides Chemical group 0.000 claims description 65
- 229910052757 nitrogen Inorganic materials 0.000 claims description 50
- 239000011787 zinc oxide Substances 0.000 claims description 44
- 150000004767 nitrides Chemical class 0.000 claims description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 32
- 239000001301 oxygen Substances 0.000 claims description 32
- 229910052760 oxygen Inorganic materials 0.000 claims description 32
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 30
- 238000000576 coating method Methods 0.000 claims description 23
- -1 copper nitride Chemical class 0.000 claims description 23
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 22
- 238000011161 development Methods 0.000 claims description 19
- 239000003595 mist Substances 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 16
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 12
- 229910052733 gallium Inorganic materials 0.000 claims description 12
- 229910052738 indium Inorganic materials 0.000 claims description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 10
- 230000008569 process Effects 0.000 description 34
- 229910021645 metal ion Inorganic materials 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 18
- HPSHZZDEEIEFFA-UHFFFAOYSA-N chromium;oxotin Chemical compound [Cr].[Sn]=O HPSHZZDEEIEFFA-UHFFFAOYSA-N 0.000 description 16
- 239000011248 coating agent Substances 0.000 description 13
- 238000001259 photo etching Methods 0.000 description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 238000002161 passivation Methods 0.000 description 11
- 238000002207 thermal evaporation Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 229910020923 Sn-O Inorganic materials 0.000 description 8
- 229910010413 TiO 2 Inorganic materials 0.000 description 8
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 8
- 229910003437 indium oxide Inorganic materials 0.000 description 8
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 8
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 8
- 239000010955 niobium Substances 0.000 description 8
- 229910000484 niobium oxide Inorganic materials 0.000 description 8
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 8
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 8
- YSRUGFMGLKANGO-UHFFFAOYSA-N zinc hafnium(4+) indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[In+3].[Hf+4] YSRUGFMGLKANGO-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910021529 ammonia Inorganic materials 0.000 description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910001431 copper ion Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000003698 laser cutting Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000004062 sedimentation Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种薄膜晶体管及其制作方法、阵列基板及显示装置，用以提高薄膜晶体管的电学性能，提高显示装置显示图像的画质。本发明提供的薄膜晶体管包括：位于基板上的栅极、源极、漏极、半导体层、栅极绝缘层以及第一金属阻挡层；所述栅极绝缘层位于所述栅极和所述半导体层之间；所述第一金属阻挡层位于所述源极、漏极与栅极绝缘层之间；其中，所述第一金属阻挡层与所述半导体层同层设置，所述第一金属阻挡层阻止形成源极和漏极的材料与形成栅极的材料的相互扩散。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层。
背景技术
在显示技术领域，平板显示装置，如液晶显示器（Liquid Crystal Display，LCD）和有机电致发光显示器（Organic Light Emitting Display，OLED），因其具有轻、薄、低功耗、高亮度，以及高画质等优点，在平板显示领域占据重要的地位。尤其是大尺寸、高分辨率，以及高画质的平板显示装置，如液晶电视，在当前的平板显示器市场已经占据了主导地位。
目前，图像信号的延迟成为制约大尺寸、高分辨率及高画质平板显示装置的关键因素之一。具体地，图像信号的延迟主要由基板上的栅极、栅极线，或数据线等信号电阻R和相关电容C决定。随着显示装置尺寸的不断增大，分辨率不断提高，驱动电路施加的信号频率也不断提高，图像信号的延迟越来越严重。在图像显示阶段，栅极线打开，像素充电，由于图像信号的延迟，某些像素充电不充分，导致图像显示画面的亮度不均匀，严重影响图像的显示质量。降低栅极、栅极线，数据线等的电阻可以减小图像信号的延迟，改善图像的画质。
目前，降低栅极线和数据线的电阻的方法主要采用电阻较低的金属铜（Cu）制作栅极线和数据线。但是存在以下缺点：
铜（Cu）金属离子易扩散，尤其是在较高温度下很容易扩散到栅极保护层、半导体层、或钝化层中，严重影响薄膜晶体管（Thin Film Transistor，TFT）的性能。尤其是在TFT后续高温加热工艺中，铜（Cu）离子的活性增加，可以穿越绝缘阻挡层渗透到半导体层，严重影响TFT性能，使得图像的画质更差，甚至破坏TFT的正常工作。
现有基板上的TFT以及制作方法会引起TFT性能下降，图像画质较差的问题。
发明内容
本发明实施例提供一种薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层，用以提高TFT的性能，提高图像的画质。
为实现上述目的，本发明实施例提供的薄膜晶体管，包括：
位于基板上的栅极、源极、漏极、半导体层、栅极绝缘层以及第一金属阻挡层；所述栅极绝缘层位于所述栅极和所述半导体层之间；所述第一金属阻挡层位于所述源极、漏极与栅极绝缘层之间；其中，所述第一金属阻挡层与所述半导体层同层设置，所述第一金属阻挡层阻止形成源极和漏极的材料与形成栅极的材料的相互扩散，提高TFT的性能，提高图像的画质。
例如，较佳地，还包括位于所述源极、漏极与所述半导体层之间的刻蚀阻挡层，具有刻蚀阻挡层的TFT可以防止刻蚀源极和漏极时对半导体层的影响。
例如，较佳地，所述第一金属阻挡层与所述半导体层绝缘设置。
例如，较佳地，所述形成源极和漏极的材料和形成栅极的材料中的至少之一为铜或铜合金，铜或铜合金的电阻率较低，可以减小图像信号的延迟，改善图像的画质。
例如，较佳地，当所述TFT为金属氧化物TFT时，所述半导体层为金属氧化物半导体层。
例如，较佳地，所述第一金属阻挡层采用与所述半导体层相同的材料制作而成，首先所述金属氧化物半导体层具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能，其次同种材料形成第一金属阻挡层和半导体层可以简化TFT的结构，节约制作工艺流程。
例如，较佳地，所述第一金属阻挡层为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的氧化铜、氮化铜或氮氧化铜膜层。
例如，较佳地，所述第一金属阻挡层还可以采用与所述半导体层不相同的金属氧化物半导体材料制作而成，由于金属氧化物半导体材料可以阻止形成源极和漏极的材料与形成栅极的材料的相互扩散，可以实现提高TFT的性能，提高图像的画质。
例如，较佳地，所述薄膜晶体管还包括：第二金属阻挡层，所述第二金属阻挡层位于所述第一金属阻挡层与所述源极、漏极之间，所述第二金属阻挡层阻止形成源极和漏极的材料与形成栅极的材料的相互扩散，可以更进一步提高TFT的性能，提高图像的画质。
例如，较佳地，所述形成源极和漏极的材料为铜或铜合金，铜或铜合金的电阻率较低，可以减小图像信号的延迟，改善图像的画质。
例如，较佳地，所述第二金属阻挡层为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的氧化铜、氮化铜，或氮氧化铜膜层。
例如，较佳地，所述第二金属阻挡层采用具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的金属氧化物半导体材料制作而成。
例如，较佳地，所述薄膜晶体管的结构为：
所述栅极位于所述基板上；
所述栅极绝缘层位于所述栅极上；
所述半导体层和第一金属阻挡层位于所述栅极绝缘层上；
所述刻蚀阻挡层位于所述半导体层上；
所述第二金属阻挡层位于所述半导体层和第一金属阻挡层上；
所述源漏极层位于所述第二金属阻挡层上；
或者所述薄膜晶体管的结构为：
所述源漏极层位于所述基板上；
所述第二金属阻挡层位于所述源漏极层上；
所述刻蚀阻挡层位于所述第二金属阻挡层上；
所述半导体层和第一金属阻挡层位于所述刻蚀阻挡层上；
所述栅极绝缘层位于所述半导体层上；
所述栅极位于所述栅极绝缘层上。
例如，较佳地，所述薄膜晶体管的结构为：
所述栅极位于所述基板上；
所述栅极绝缘层位于所述栅极上；
所述半导体层和第一金属阻挡层位于所述栅极绝缘层上；
所述源极和漏极位于所述第一金属阻挡层上；
或者所述薄膜晶体管的结构为：
所述源极和漏极位于所述基板上；
所述半导体层和第一金属阻挡层位于所述源极和漏极上；
所述栅极绝缘层位于所述半导体层和第一金属阻挡层上；
所述栅极位于所述栅极绝缘层上。
例如，较佳地，所述薄膜晶体管的结构为：
所述栅极位于所述基板上；
所述栅极绝缘层位于所述栅极上；
所述半导体层和第一金属阻挡层位于所述栅极绝缘层上；
所述第二金属阻挡层位于所述半导体层和第一金属阻挡层上；
所述源极和漏极位于所述第一金属阻挡层上；
或者所述薄膜晶体管的结构为：
所述源极和漏极位于所述基板上；
所述第二金属阻挡层位于所述源极和漏极上；
所述半导体层和第一金属阻挡层位于所述第二金属阻挡层上；
所述栅极绝缘层位于所述半导体层和第一金属阻挡层上；
所述栅极位于所述栅极绝缘层上。
例如，较佳地，所述第一金属阻挡层位于与所述源极和漏极相对应的位置，尽可能地简化TFT的结构。
例如，较佳地，所述第二金属阻挡层位于与所述源极和漏极相对应的位置，尽可能地简化TFT的结构。
本发明实施例提供一种阵列基板，其特征在于，包括上述仅设置有第一金属阻挡层的薄膜晶体管，所述第一金属阻挡层阻止形成源极和漏极的材料与形成栅极的材料的相互扩散，提高TFT的性能，提高图像的画质。
例如，较佳地，所述阵列基板还包括：数据线和栅极线，所述数据线与所述薄膜晶体管的源极相连，所述栅极线与薄膜晶体管的栅极相连；
所述第一金属阻挡层位于与所述源极、漏极及数据线相对应的位置；或者
所述第一金属阻挡层位于与所述源极、漏极及栅极线相对应的位置；或者
所述第一金属阻挡层位于与所述源极、漏极、栅极线和数据线相对应的位置，所述第一金属阻挡层阻止形成源极和漏极的材料与形成栅极的材料的相互扩散，提高TFT的性能，提高图像的画质，同时还阻止形成栅极线和数据线的材料的相互扩散，提高TFT的性能，提高图像的画质。
本发明实施例提供一种阵列基板，包括上述设置有第一金属阻挡层和第二金属阻挡层的薄膜晶体管，进一步提高TFT的性能，提高图像的画质。
例如，较佳地，所述阵列基板还包括：数据线和栅极线，所述数据线与所述薄膜晶体管的源极相连，所述栅极线与薄膜晶体管的栅极相连；
所述第一金属阻挡层位于与所述源极、漏极及数据线相对应的位置，或者位于与所述源极、漏极及栅极线相对应的位置，或者位于与所述源极、漏极、栅极线和数据线相对应的位置；和/或
所述第二金属阻挡层位于与所述源极、漏极及数据线相对应的位置，或者位于与所述源极、漏极及栅极线相对应的位置，或者位于与所述源极、漏极、栅极线和数据线相对应的位置，第二金属阻挡层的设置可以进一步避免形成源极、漏极、栅极线、和数据线的材料的相互扩散，进一步提高TFT的性能，提高图像的画质。
本发明实施例提供一种显示装置，包括上述阵列基板，该阵列基板为仅设置有第一金属阻挡层的薄膜晶体管，可以实现一种信号延迟较小且图像的画质较佳的显示器件。
本发明实施例提供一种显示装置，包括上述阵列基板，该阵列基板为同时设置有第一金属阻挡层和第二金属阻挡层的薄膜晶体管。
本发明实施例提供一种薄膜晶体管的制作方法，包括：
形成包括栅极、源极、漏极和半导体层的图形；形成包括栅极绝缘层以及第一金属阻挡层的图形；
所述栅极绝缘层位于所述栅极和半导体层之间，所述第一金属阻挡层位于所述源极、漏极与栅极绝缘层之间，其中，所述第一金属阻挡层与所述半导体层同层设置。所述第一金属阻挡层阻止形成源极和漏极的材料与形成栅极的材料的相互扩散，提高TFT的性能，提高图像的画质。
例如，较佳地，还包括形成刻蚀阻挡层的图形，所述刻蚀阻挡层位于所述半导体层与源极、漏极之间，具有刻蚀阻挡层的TFT可以防止刻蚀源极和漏极时对半导体层的影响。
例如，较佳地，所述第一金属阻挡层与所述半导体层绝缘设置。
例如，较佳地，当所述TFT为金属氧化物TFT时，所述半导体层由金属氧化物半导体材料制作而成。
例如，较佳地，还包括形成第二金属阻挡层的图形，所述第二金属阻挡层位于所述第一金属阻挡层与所述源极、漏极之间，可以更进一步提高TFT的性能，提高图像的画质。
例如，较佳地，所述形成包括栅极、源极、漏极、半导体层、栅极绝缘层、第一金属阻挡层的图形，为：
采用构图工艺在基板上形成包括栅极的图形；
采用构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层的图形；
采用同一次构图工艺在形成有所述栅极绝缘层图形的基板上形成包括半导体层和第一金属阻挡层的图形；
采用同一次构图工艺在形成有半导体层和第一金属阻挡层的基板上形成包括源极、漏极的图形；
或者所述形成包括栅极、源极、漏极、半导体层、栅极绝缘层、第一金属阻挡层的图形，为：
采用同一次构图工艺在基板上形成包括源极、漏极的图形；
采用同一次构图工艺在形成有所述源极、漏极的基板上形成包括半导体层和第一金属阻挡层的图形；
采用构图工艺在形成有所述半导体层和第一金属阻挡层图形的基板上形成包括栅极绝缘层的图形；
采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括栅极的图形。
例如，较佳地，所述形成包括栅极、源极、漏极、半导体层、栅极绝缘层、刻蚀阻挡层、第一金属阻挡层和第二金属阻挡层的图形，为：
采用构图工艺在基板上形成包括栅极的图形；
采用构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层的图形；
采用同一次构图工艺在形成有所述栅极绝缘层图形的基板上形成包括半导体层和第一金属阻挡层的图形；
采用构图工艺在形成有半导体层和第一金属阻挡层图形的基板上形成包括刻蚀阻挡层的图形；
采用同一次构图工艺在形成有刻蚀阻挡层图形的基板上形成包括源极、漏极以及第二金属阻挡层的图形；
或者所述形成包括栅极、源极、漏极、半导体层、栅极绝缘层、刻蚀阻挡层、第一金属阻挡层和第二金属阻挡层的图形，为：
采用同一次构图工艺在基板上形成包括源极、漏极以及第二金属阻挡层的图形；
采用构图工艺在形成有所述源极、漏极和第二金属阻挡层图形的基板上形成包括刻蚀阻挡层的图形；
采用同一次构图工艺在形成有所述刻蚀阻挡层图形的基板上形成包括半导体层和第一金属阻挡层的图形；
采用构图工艺在形成有所述半导体层和第一金属阻挡层图形的基板上形成包括栅极绝缘层的图形；
采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括栅极的图形。
例如，较佳地，所述形成包括栅极、源极、漏极、半导体层、栅极绝缘层、第一金属阻挡层和第二金属阻挡层的图形，为：
采用构图工艺在基板上形成包括栅极的图形；
采用构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层的图形；
采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括半导体层的图形；
采用构图工艺在形成有所述半导体层图形的基板上形成第一金属阻挡层的图形；
采用同一次构图工艺在形成有第一金属阻挡层图形的基板上形成包括源极、漏极以及第二金属阻挡层的图形；
或者所述形成包括栅极、源极、漏极、半导体层、栅极绝缘层、第一金属阻挡层和第二金属阻挡层的图形，为：
采用同一次构图工艺在基板上形成包括源极、漏极以及第二金属阻挡层的图形；
采用构图工艺在形成有所述源极、漏极以及第二金属阻挡层图形的基板上形成包括半导体层的图形；
采用构图工艺在形成有所述半导体层图形的基板上形成第一金属阻挡层的图形；
采用构图工艺在形成有所述第一金属阻挡层图形的基板上形成包括栅极绝缘层的图形；
采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括栅极的图形。
例如，较佳地，所述形成源极和漏极的材料为电阻率较低的铜或铜合金。
例如，较佳地，所述采用同一次构图工艺在形成有刻蚀阻挡层图形的基板上形成包括源极、漏极以及第二金属阻挡层的图形为：
采用镀膜工艺在形成有所述刻蚀阻挡层图形或第一金属阻挡层图形的基板上形成所述铜金属或铜合金膜层；在形成所述铜金属或铜合金膜层的初始时间段内，向腔体内通入预设比例的氧气、氮气或氧气和氮气的混合气体形成铜或铜合金的氧化物、氮化物或氮氧化物用于形成第二金属阻挡层，除所述第二金属阻挡层之外的铜金属或铜合金膜层用于形成源极和漏极；采用一次曝光、显影、光刻刻蚀步骤形成所述源极、漏极以及第二金属阻挡层的图形；
所述采用同一次构图工艺在形成有第一金属阻挡层图形的基板上形成包括源极、漏极以及第二金属阻挡层的图形为：
采用镀膜工艺在形成有所述刻蚀阻挡层图形或第一金属阻挡层图形的基板上形成所述铜金属或铜合金膜层；在形成所述铜金属或铜合金膜层的初始时间段内，向腔体内通入预设比例的氧气、氮气或氧气和氮气的混合气体形成铜或铜合金的氧化物、氮化物或氮氧化物用于形成第二金属阻挡层，除所述第二金属阻挡层之外的铜金属或铜合金膜层用于形成源极和漏极；采用一次曝光、显影、光刻刻蚀步骤形成所述源极、漏极以及第二金属阻挡层的图形。
例如，较佳地，所述采用同一次构图工艺在基板上形成包括源极、漏极以及第二金属阻挡层的图形为：
采用镀膜工艺在基板上形成所述铜或铜合金膜层；在形成所述铜或铜合金膜层的结束时间段内，向腔体内通入预设比例的氧气、氮气或氧气和氮气的混合气体形成铜或铜合金的氧化物、氮化物或氮氧化物用于形成第二金属阻挡层，除所述第二金属阻挡层之外的铜金属或铜合金膜层用于形成源极和漏极；采用一次曝光、显影、光刻刻蚀步骤形成所述源极、漏极以及第二金属阻挡层的图形。
本发明实施例提供一种阻挡层，用于所述仅设置有第一金属阻挡层的阵列基板中阻止铜或铜合金的扩散的第一金属阻挡层。
例如，较佳地，所述阻挡层的材质为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的金属氧化物、金属氮化物或金属氮氧化物。
例如，较佳地，所述金属氧化物为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的铟镓锌氧化物或氧化铜。
例如，较佳地，所述金属氮化物为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的铜金属氮化物。
例如，较佳地，所述金属氮氧化物为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的铜金属氮氧化物。
本发明实施例提供一种阻挡层，用于所述同时设置有第一金属阻挡层和第二金属阻挡层的阵列基板中阻止铜或铜合金的扩散的第一金属阻挡层和/或第二金属阻挡层。
例如，较佳地，所述阻挡层的材质为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的金属氧化物、金属氮化物或金属氮氧化物。
例如，较佳地，所述金属氧化物为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的铟镓锌氧化物或氧化铜。
例如，较佳地，所述金属氮化物为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的铜金属氮化物。
例如，较佳地，所述金属氮氧化物为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的铜金属氮氧化物。
本发明实施例提供的薄膜晶体管，在源极、漏极与栅极绝缘层之间设置有第一金属阻挡层，所述第一金属阻挡层阻止形成源极和漏极的材料与形成栅极的材料的相互扩散，提高TFT的性能，提高图像的画质。进一步地，在源极、漏极与第一金属阻挡层之间设置第二金属阻挡层，所述第二金属阻挡层进一步阻止形成源极和漏极的材料与形成栅极的材料的相互扩散，提高TFT的性能，提高图像的画质。
附图说明
图1为本发明实施例一提供的阵列基板结构俯视示意图；
图2为图1所示的TFT在A-B向的截面示意图；
图3为图2所示的具有第二金属阻挡层的TFT结构示意图；
图4为本发明实施例二提供的阵列基板结构俯视示意图；
图5为图4所示的TFT在A-B向的截面图；
图6为图5所示的TFT具有第二金属阻挡层的TFT结构示意图；
图7为实施例二提供的TFT结构示意图；
图8为本发明实施例四提供的阵列基板俯视示意图；
图9为图8所示的阵列基板在C-D方向的截面示意图；
图10为本发明实施例四提供的阵列基板截面示意图；
图11为本发明实施例六提供的底栅型TTF的制作方法流程示意图；
图12为本发明提供的顶栅型TTF的制作方法流程示意图。
具体实施方式
本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板、显示装置及一种阻挡层，用以提高TFT的性能，提高图像的画质。
一般地，TFT至少包括位于基板上的栅极、源极、漏极、半导体层，以及位于所述栅极和半导体层之间的栅极绝缘层。源极和漏极可以称为源漏极层，源漏极层所在TFT的膜层称为SD层。进一步地，TFT还包括位于半导体层与源极和漏极之间的刻蚀阻挡层。一般地，对于非晶硅TFT和多晶硅TFT中无需设置刻蚀阻挡层。对于金属氧化物TFT，为了防止刻蚀源极和漏极图形对由金属氧化物形成的半导体层造成影响，可以设置刻蚀阻挡层，但是也不排除某些类型的金属氧化物作为半导体层不需要设置刻蚀阻挡层。本发明实施例提供的TFT还包括位于所述源极和漏极与栅极绝缘层之间的具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的阻挡层，所述阻挡层为第一金属阻挡层，所述第一金属阻挡层阻止形成源极和漏极的材料与形成栅极的材料的相互扩散，提高TFT的性能，提高图像的画质。
本发明实施例提供的TFT，源极、漏极、栅极至少之一的材质为电阻率较低的铜或铜合金。当然并不限于此，本发明实施例的目的在于采用第一金属阻挡层阻止形成源极、漏极的材料与形成栅极的材料的相互扩散，其他形成栅极、源极、漏极的材料具备很强的扩散性时也适用于本发明，例如金、银等。
以下简单介绍本发明实施例提供的薄膜晶体管。
根据TFT中是否设置刻蚀阻挡层，TFT分为以下两类：
第一类TFT结构为：位于基板上的栅极、源极、漏极、半导体层、位于所述栅极和半导体层之间的栅极绝缘层、位于半导体层与源极、漏极之间的刻蚀阻挡层，以及位于所述源漏极层与栅极绝缘层之间的第一金属阻挡层；其中，所述第一金属阻挡层与所述半导体层同层设置，所述第一金属阻挡层阻止形成源极、漏极的材料与形成栅极的材料的相互扩散。
需要说明的是，所述“源极、漏极”表示同层设置的源极和漏极，也可以称为源漏极层，即本发明提到的“源极、漏极”和“源漏极层”均表示同层设置的源极和漏极，同层设置的源极和漏极为源漏极层。
第二类TFT结构为：位于基板上的栅极、源极、漏极、半导体层、位于所述栅极和半导体层之间的栅极绝缘层、位于栅极绝缘层与源极和漏极之间的第一金属阻挡层；所述第一金属阻挡层位于源极、漏极与栅极绝缘层之间；其中，所述第一金属阻挡层与所述半导体层同层设置，所述第一金属阻挡层阻止形成源极、漏极的材料与形成栅极的材料的相互扩散。
本发明上述两类TFT中的第一金属阻挡层用于阻止形成源极、漏极的材料扩散至栅极绝缘层和/或栅极中，以及用于阻止形成栅极的材料扩散至半导体层和/或源漏极层中。
为了进一步阻止或避免本发明上述两类TFT中形成源极、漏极的材料与形成栅极的材料的相互扩散，例如，优选地，在第一金属阻挡层与源漏极层之间设置第二金属阻挡层。该第二金属阻挡层不仅可以阻挡形成源极、漏极的材料与形成栅极的材料扩散到半导体层，还可以进一步阻挡形成源极、漏极的材料扩散到栅极绝缘层和栅极。
第一类TFT的其中一种优选实施方式为：薄膜晶体管包括基板、形成在所述基板上的栅极、源漏极层、半导体层；以及形成在所述基板上位于所述栅极和半导体层之间的栅极绝缘层、位于半导体层与源漏极层之间的刻蚀阻挡层，以及位于所述源漏极层与栅极绝缘层之间的第一金属阻挡层；其中，所述第一金属阻挡层与所述半导体层同层绝缘设置。
所述源极和漏极由铜金属制作而成，为了避免铜金属离子扩散到栅极绝缘层、栅极，对栅极和栅极绝缘层造成污染，导致TFT性能下降，本发明在源漏极层和栅极绝缘层之间形成第一金属阻挡层，阻挡源漏极层金属离子扩散。
为了防止源漏极层金属铜离子扩散到半导体层，在半导体层和源漏极层之间设置具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的阻挡层，所述阻挡层为第二金属阻挡层，该第二金属阻挡层不仅可以阻挡形成源漏极层的材料扩散到半导体层，还可以进一步阻挡金属铜离子扩散到栅极绝缘层和栅极。
以下将结合附图以及不同的实施例具体说明本发明提供的上述薄膜晶体管TFT及其制作方法、阵列基板、显示装置和阻挡层。
本发明实施例提供的薄膜晶体管TFT可以是底栅型或顶栅型结构，以下将通过附图具体说明本发明实施例提供的底栅型和顶栅型TFT。
实施例一：对应上述第一类TFT。
实施例一提供的底栅型TFT，结构为：
栅极位于基板上；
栅极绝缘层位于所述栅极上；
半导体层和第一金属阻挡层位于所述栅极绝缘层上；
刻蚀阻挡层位于所述半导体层上；
源极和漏极位于所述刻蚀阻挡层上；
实施例一提供的顶栅型TFT，结构为：
源极和漏极位于所述基板上；
刻蚀阻挡层位于所述源极和漏极上；
所述半导体层和第一金属阻挡层位于所述刻蚀阻挡层上；
所述栅极绝缘层位于所述半导体层和第一金属阻挡层上；
所述栅极位于所述栅极绝缘层上。
所述半导体层与所述第一金属阻挡层可以同层设置也可以不同层设置，为了尽可能降低TFT的整体厚度，例如，较佳地，半导体层与所述第一金属阻挡层同层设置。
需要说明的是，本发明提供的所有TFT的结构，各膜层之间的上下位置关系除特别说明之外仅表示膜层之间同层或不同层，并不表示膜层的具体结构以及与其他膜层的具体相对位置。例如刻蚀阻挡层位于所述源极和漏极上，仅表示刻蚀阻挡层与源极和漏极不同层，相对于基板刻蚀阻挡层位于源极和漏极上，即刻蚀阻挡层相比较源极和漏极远离基板。
例如，较佳地，所述第一金属阻挡层与所述半导体层绝缘设置或不相绝缘设置。
该实施例中，半导体层与第一金属阻挡层不相绝缘设置。
进一步地，所述形成源极和漏极的材料和形成栅极的材料中的至少之一为低电阻率的铜或铜合金。
以下将通过附图具体说明，图1为实施例一提供的包括TFT的阵列基板俯视示意图，图2为图1所示的TFT在A-B向的截面图。
图1中所示的TFT，包括栅极2、源极8、漏极9，刻蚀阻挡层6以及半导体层。图1所示的阵列基板还包括与源极8相连的数据线81，与栅极2相连的栅极线21。源极8和漏极9可以称为源漏极层，源漏极层所在TFT的膜层称为SD层。
以底栅型TFT为例说明，图2所示的底栅型TFT包括：基板1、基板1上的栅极2；
基板1上位于栅极2上的栅极绝缘层3；
基板1上位于栅极绝缘层3上的半导体层4和第一金属阻挡层5，半导体层4和第一金属阻挡层5位于同一层；
基板1上位于半导体层4上的刻蚀阻挡层6，刻蚀阻挡层6位于半导体层4沟道的上方，用于保护刻蚀时沟道不受影响。
基板1上位于第一金属阻挡层5上的源极8和漏极9。
通过在源漏极层（SD层）以及栅极绝缘层3之间设置有第一金属阻挡层5，阻挡源漏极层的金属离子进入栅极绝缘层和栅极层。同理，也阻挡栅极层的金属离子进入半导体层和源漏极层，提高了TFT性能。
图2所示的TFT，半导体层4和第一金属阻挡层5位于同一层为一种优选的实施例，半导体层4和第一金属阻挡层5也可以位于不同层，这里不做具体限制。
例如，优选地，所述形成源极和漏极的材料和形成栅极的材料中的至少之一为铜或铜合金。
形成源极和漏极的材料和形成栅极的材料中的至少之一为铜或铜合金时，为了进一步避免形成源极和漏极的材料与形成栅极的材料的相互扩散。例如，较佳地，实施例一提供的TFT还包括：第二金属阻挡层，所述第二金属阻挡层位于所述第一金属阻挡层与所述源极、漏极之间，所述第二金属阻挡层阻止形成源极和漏极的材料与形成栅极的材料的相互扩散。
例如，底栅型TFT结构为：
所述栅极位于所述基板上；
所述栅极绝缘层位于所述栅极上；
所述半导体层和第一金属阻挡层位于所述栅极绝缘层上；
所述刻蚀阻挡层位于所述半导体层上；
所述第二金属阻挡层位于所述半导体层和第一金属阻挡层上；
所述源漏极层位于所述第二金属阻挡层上；
顶栅型TFT结构为：
所述源漏极层位于所述基板上；
所述第二金属阻挡层位于所述源漏极层上；
所述刻蚀阻挡层位于所述第二金属阻挡层上；
所述半导体层和第一金属阻挡层位于所述刻蚀阻挡层上；
所述栅极绝缘层位于所述半导体层上；
所述栅极位于所述栅极绝缘层上。
以下将通过附图具体说明，如图3所示，本发明实施例一提供的TFT，还包括：第二金属阻挡层7，位于源漏极层和第一金属阻挡层5之间。
所述TFT结构为：
位于基板1上的栅极2；
位于栅极2上的栅极绝缘层3；
位于栅极绝缘层3上的半导体层4和第一金属阻挡层5；
位于半导体层4上方的刻蚀阻挡层6；
位于半导体层4和第一金属阻挡层5上的第二金属阻挡层7；
位于第二金属阻挡层7上的源极8和漏极9。
图3所示的TFT，第二金属阻挡层7位于源漏极层和第一金属阻挡层5之间，更进一步阻挡了SD层的金属离子向栅极绝缘层和/或栅极扩散，更进一步提高了TFT的性能。
上述图2和图3提供的TFT，源漏极层和栅极至少之一的材质为金属铜（Cu）或铜合金。例如，优选地，所述形成源极和漏极的材料为铜或铜合金。
例如，优选地，栅极可以为金属铜（Cu）、金属铬（Cr）、金属钨（W）、金属钛（Ti）、金属钽（Ta）、金属钼（Mo）等，或者是上述至少两种金属的合金。
所述源极和漏极由铜金属制作而成，为了避免铜金属离子扩散到栅极绝缘层、栅极，对栅极和栅极绝缘层造成污染，导致TFT性能下降，本发明在源漏极层和栅极绝缘层之间形成第一金属阻挡层，阻挡源漏极层金属离子扩散。
为了防止源漏极层金属铜离子扩散到半导体层，在半导体层和源漏极层之间设置第二金属阻挡层，该第二金属阻挡层不仅可以阻挡金属铜离子扩散到半导体层，还可以进一步阻挡金属铜离子扩散到栅极绝缘层和栅极。
上述任一方式的TFT同层设置的第一金属阻挡层和半导体层可以采用同一种材料制备而成，或采用不同种材料制备而成。
例如，较佳地，所述半导体层为金属氧化物半导体层。
所述第一金属阻挡层采用金属氧化物半导体材料制作而成。
更进一步地，所述第一金属阻挡层采用与所述半导体层相同的材料制作而成。
例如，同层设置的第一金属阻挡层和半导体层采用同一种材料制备而成。第一金属阻挡层可以采用制备金属氧化物半导体层的材料，例如：可以是铟镓锌氧化物（IGZO）、铪铟锌氧化物（HIZO）、铟锌氧化物（IZO）、非晶铟锌氧化物（a-InZnO）、非晶氧化锌掺杂氟氧化物（ZnO:F）、氧化铟掺杂锡氧化物（In2O3:Sn）、非晶氧化铟掺杂钼氧化物（In2O3:Mo）、铬锡氧化物（Cd2SnO4）、非晶氧化锌掺杂铝氧化物（ZnO:Al）、非晶氧化钛掺杂铌氧化物（TiO2:Nb）、铬锡氧化物（Cd-Sn-O）或其他金属氧化物。同层设置的第一金属阻挡层和半导体层可以采用同一种材料制备而成时，第一金属阻挡层与半导体层为同一膜层，在实施过程中，半导体层和第一金属阻挡层通过同一次构图工艺制作而成，相对于现有制作TFT，没有增加工艺流程。
针对同层设置的第一金属阻挡层和半导体层采用不同种材料制备而成。例如，较佳地，第一金属阻挡层可以采用氧化铜（CuOx）、氮化铜（CuNy）或氮氧化铜（CuNyOx）等膜层，或者例如，较佳地，所述第一金属阻挡层采用与所述半导体层不相同的金属氧化物半导体材料制作而成。
上述两种优选方式的TFT（对应图2和图3所示的TFT）同层设置的第一金属阻挡层和半导体层可以绝缘或不绝缘设置，只要不影响TFT功能的实现即可，在此不作限定。所述绝缘设置的方法可以为多种，例如直接采用激光切割方式、掺杂工艺或构图工艺的方式使两者相绝缘。
当同层设置的第一金属阻挡层和半导体层采用同一种材料制备而成时，半导体层和第一金属阻挡层相绝缘设置的情况下，同层形成的半导体层与第一金属阻挡层可以通过构图工艺、直接采用激光切割方式、掺杂工艺或构图工艺的方式使两者相绝缘，当然只要可以使两者保持绝缘即可，并不限定具体的形成方法。所述绝缘设置的方法可以为多种，例如直接采用激光切割方式、掺杂工艺或构图工艺的方式使两者相绝缘。
例如，优选地，同层设置的第一金属阻挡层和半导体层采用同一种材料制备而成，二者不绝缘设置。在具体实施过程中，半导体层和第一金属阻挡层通过同一膜层，同一次构图工艺制作而成，相对于现有制作TFT，没有增加工艺流程。
例如，优选地，上述图2和图3提供的TFT，源漏极层和栅极至少之一的材质为金属铜（Cu）或铜合金。例如，优选地，所述形成源极和漏极的材料为铜或铜合金。
例如，优选地，栅极可以为金属铜（Cu）、金属铬（Cr）、金属钨（W）、金属钛（Ti）、金属钽（Ta）、金属钼（Mo）等，或者是上述至少两种金属的合金。
进一步地，第二金属阻挡层可以采用氧化铜（CuOx）、氮化铜（CuNy）或氮氧化铜（CuNyOx）等膜层；或者所述第二金属阻挡层采用金属氧化物半导体材料制作而成。例如：可以是铟镓锌氧化物（IGZO）、铪铟锌氧化物（HIZO）、铟锌氧化物（IZO）、非晶铟锌氧化物（a-InZnO）、非晶氧化锌掺杂氟氧化物（ZnO:F）、氧化铟掺杂锡氧化物（In2O3:Sn）、非晶氧化铟掺杂钼氧化物（In2O3:Mo）、铬锡氧化物（Cd2SnO4）、非晶氧化锌掺杂铝氧化物（ZnO:Al）、非晶氧化钛掺杂铌氧化物（TiO2:Nb）、铬锡氧化物（Cd-Sn-O）或其他金属氧化物。
上述任一方式的TFT，源极、漏极、栅极至少之一的材质为电阻率较低的铜或铜合金。例如，优选地，源漏极层为金属铜或铜合金，第二金属阻挡层为氧化铜（CuOx）、氮化铜（CuNy）或氮氧化铜（CuNyOx）等。在实施过程中，第二金属阻挡层和SD层可以采用同一次构图工艺制作而成。可以理解的是，第二金属阻挡层和SD层的形成方式不限于此。
首先，氧化铜（CuOx）、氮化铜（CuNy）或氮氧化铜（CuNyOx）可以与半导体层和第一金属阻挡层形成稳定的界面，其次，氧化铜（CuOx）、氮化铜（CuNy）或氮氧化铜（CuNyOx）的刻蚀性能与金属铜或铜合金形成的源漏极层的刻蚀性能类似，在同时对源漏极层、以及位于其下方的第一金属阻挡层进行湿法刻蚀时，由于二者之间存在第二金属阻挡层（氧化铜（CuOx）、氮化铜（CuNy）或氮氧化铜（CuNyOx）），解决了金属铜或铜合金直接与第一金属阻挡层结合湿法刻蚀比较难的问题，或者湿法刻蚀出的截面形貌不理想的问题。
基于上述任一方式的TFT，为了更好的阻止形成源极、漏极的材料与形成栅极的材料的相互扩散，第一金属阻挡层在基板上的投影面积应至少完全覆盖源漏极层在基板上的投影面积，但是应保证相互的位置关系不影响TFT性能的实现。
为了更好的阻止形成源极、漏极的材料与形成栅极的材料的相互扩散，本发明上述实施例中第二金属阻挡层在基板上的投影面积应至少完全覆盖源漏极层在基板上的投影面积，只要不影响TFT功能的实现即可，对具体的位置不作限定。
本发明上述实施例中，第一金属阻挡层与第二金属阻挡层在基板上的投影面积及相互的位置关系不作过多限定，只要不影响TFT功能的实现即可。
例如，优选地，为了提高氧化物TFT的性能，栅极绝缘层可设计为两层，第一层为氮化硅（SiNx）层，其与栅极相接触，第二层为氧化硅（SiOx）层，其直接与半导体层和第一金属阻挡层接触。双层绝缘层的设计一方面可以阻挡TFT中的各电极中的金属离子的扩散，另一方面可以避免外界的水、氧气等杂质的进入，提高TFT的性能。
例如，优选地，为了提高半导体层的导电性能，上述任一方式的TFT还包括：位于半导体层的上下两侧的第一欧姆接触层和第二欧姆接触层。第一欧姆接触层位于栅极绝缘层和半导体层之间，第二欧姆接触层位于半导体层和源极、漏极之间。该第一欧姆接触层和第二欧姆接触层可以是导电性能更好的掺杂半导体层。
例如，优选地，本发明实施例提供的基板可以是玻璃基板、石英或者柔性塑料。
需要说明的是，本发明中例举的结构没有具体阐明显示区域周边的引线区域的结构，各个膜层都是在进行显示区域制作时同时在周边形成的。而显示区域的膜层顺序可以有很多种变化，只要制作出面板驱动必要的元素（比如栅极、源极、漏极和像素电极等），确保面板正常驱动即可。所以周边的膜层结构也相应的有很多变化，比如栅极不一定就直接制作在基板上，有可能在其下方有别的膜层，为了提高基板与基板上金属膜层的附着性，还可以在基板与栅极之间设置缓冲层，所述缓冲层可以为铟锡氧化物（ITO）膜层或铟锌氧化物（IZO）膜层；比如绝缘层也不一定必须有2层，栅极和半导体层之间也有可能不止一层绝缘层。本发明实施例的结构中，只要确保各金属层彼此绝缘，且具有连接到外部的可导电部件（比如ITO材料制作的连接电极）即可。
上述实施例一与底栅型TFT为例说明，以下将简单介绍本发明实施例一提供的顶栅型TFT。
顶栅型TFT的结构与上述实施例一提供的任一种方式的底栅型TFT的结构类似，也就是说，实施例一上述提供的TFT中的第一金属阻挡层、第二金属阻挡层、栅极绝缘层、基板、欧姆接触层和缓冲层等相关技术特征均适用于顶栅型TFT。不同之处在于，源极、漏极、栅极、栅极绝缘层和半导体层与基板的相对位置发生变化。缓冲层位于基板和源漏极层之间，半导体部分结构与基板之间也有缓冲层。本发明实施例提供的顶栅型TFT中，除TFT结构与上述底栅型TFT结构不同外，其他说明均适用。
实施例二：对应实施例一的其中一种实施方式，即对应上述第一类TFT的其中一种实施方式。
以底栅型TFT为例。
图4为TFT俯视示意图，图5为图4所示的TFT在A-B向的截面图。
该实施例一提供的TFT，包括栅极2（如图4中的虚线内所示的结构）和与栅极2相连的栅极线21、源极8、漏极9，与源极8相连的数据线81，以及半导体层4。
源极8和漏极9可以称为源漏极层，源漏极层所在TFT的膜层称为SD层。
参见图5，本发明实施例提供的TFT，包括：
基板1、形成在基板1上的栅极2；
形成在基板1上位于栅极2上的栅极绝缘层3；
形成在基板1上位于栅极绝缘层3上的半导体层4和第一金属阻挡层5，半导体层4和第一金属阻挡层5位于同一层；
形成在基板1上位于半导体层4和第一金属阻挡层5上的刻蚀阻挡层6，刻蚀阻挡层6位于半导体层4的上方；
形成在基板1上位于刻蚀阻挡层6上的源极8和漏极9。
例如，较佳地，所述形成源极和漏极的材料和形成栅极的材料中的至少之一为铜或铜合金。
例如，较佳地，参见图5，第一金属阻挡层5位于与源漏极层（即源极8和漏极9）相对应的位置。即，源漏极层的垂直投影位于第一金属阻挡层5内以及半导体层4内，以保证源漏极层金属离子不会扩散到位于第一金属阻挡层5下方的栅极绝缘层3和栅极2中。
例如，较佳地，图5所示的第一金属阻挡层5由与半导体层4相同的材料制作而成。
在实施过程中，半导体层4和第一金属阻挡层5通过同一膜层，同一次构图工艺制作而成，相对于现有制作TFT，没有增加工艺流程。半导体层4和第一金属阻挡层5相绝缘，同层形成的半导体层4与第一金属阻挡层5可以通过构图工艺使其之间存在一定的间隙，当然只要可以使两者保持绝缘即可，并不限定具体的形成方法。
所述半导体层可以是金属氧化物，例如：可以是铟镓锌氧化物（IGZO）、铪铟锌氧化物（HIZO）、铟锌氧化物（IZO）、非晶铟锌氧化物（a-InZnO）、非晶氧化锌掺杂氟氧化物（ZnO:F）、氧化铟掺杂锡氧化物（In2O3:Sn）、非晶氧化铟掺杂钼氧化物（In2O3:Mo）、铬锡氧化物（Cd2SnO4）、非晶氧化锌掺杂铝氧化物（ZnO:Al）、非晶氧化钛掺杂铌氧化物（TiO2:Nb）、铬锡氧化物（Cd-Sn-O）或其他金属氧化物。
本发明所述第一金属阻挡层为金属氧化物膜层，该金属氧化物膜层可有效阻挡金属离子，提高了TFT的性能。
图4和图5所示的TFT，通过在源漏极层（SD层）以及栅极绝缘层3之间设置有第一金属阻挡层5，阻挡源漏极层的金属离子进入栅极绝缘层和栅极层。同理，也阻挡栅极层的金属离子进入半导体层和源漏极层，提高了TFT性能。
例如，较佳地，参见图6，本发明实施例提供的TFT，还包括：第二金属阻挡层7；位于源漏极层和第一金属阻挡层5之间。
例如，较佳地，第二金属阻挡层7，位于与源漏极层相对应的位置，位于第一金属阻挡层5和源漏极层之间。例如，较佳地，第一金属阻挡层5和第二金属阻挡层7在垂直方向的投影可以重叠。
图6所示的TFT，第二金属阻挡层7位于源漏极层和第一金属阻挡层5之间，更进一步阻挡了SD层的金属离子向栅极绝缘层或栅极扩散，也阻挡了栅极的金属离子向半导体层和SD层扩散，更进一步提高了TFT的性能。在实施过程中，第二金属阻挡层和SD层在同一次构图工艺中制作而成。
例如，较佳地，第二金属阻挡层7为氧化铜（CuO）、氮化铜（CuN），或氮氧化铜（CuNO）等。氧化铜（CuO）、氮化铜（CuN），或氮氧化铜（CuNO）可以与半导体层4和第一金属阻挡层5形成稳定的界面，在同时对源漏极层、数据线以及位于其下方的第一金属阻挡层5进行湿法刻蚀时，由于二者之间存在第二金属阻挡层7，例如氧化铜（CuO）、氮化铜（CuN），或氮氧化铜（CuNO），解决了金属铜直接与第一金属阻挡层5结合湿法刻蚀比较难的问题，或者湿法刻蚀出的截面形貌不理想的问题。
例如，较佳地，为了提高氧化物TFT的性能，栅极绝缘层可设计为两层，第一层为氮化硅（SiNx），与栅极相接触，第二层为氧化硅（SiOx）直接与半导体层和第一金属阻挡层接触。
例如，较佳地，为了提高半导体层的导电性能，所述TFT还包括：位于半导体层的上下两侧的第一欧姆接触层和第二欧姆接触层。第一欧姆接触层位于栅极绝缘层和半导体层之间，第二欧姆接触层位于半导体层和源极漏极之间。该第一欧姆接触层和第二欧姆接触层可以是导电性能更好的掺杂半导体层。
例如，较佳地，本发明实施例提供的基板可以是玻璃基板、石英，或者柔性塑料等。
需要说明的是，本发明中例举的结构没有具体阐明显示区域周边的引线区域的结构，各个膜层都是在进行显示区域制作时同时在周边形成的。而显示区域的膜层顺序可以有很多种变化，只要制作出面板驱动必要的元素（比如栅极、源极、漏极和像素电极等），确保面板正常驱动即可。所以周边的膜层结构也相应的有很多变化，比如栅极不一定就直接制作在基板上，有可能在其下方有别的膜层，为了提高基板与基板上金属膜层的附着性，还可以在基板与栅极之间设置缓冲层，所述缓冲层可以为铟锡氧化物（ITO）膜层或铟锌氧化物（IZO）膜层；比如绝缘层也不一定必须有两层，栅极和半导体层之间也有可能不止一层绝缘层。本发明实施例的结构中，只要确保各金属层彼此绝缘，且具有连接到外部的可导电部件（比如ITO材料制作的连接电极）即可。
以上实施例二提供的TFT为底栅型TFT，以下将简单介绍顶栅型TFT。
参见图7，与上述底栅型TFT结构类似，不同之处在于，栅极和半导体层所处的位置不同，所述TFT包括：
基板1、形成在基板1上的源极8和漏极9；
形成在基板1上位于源极8和漏极9上的刻蚀阻挡层6；
形成在基板1上位于刻蚀阻挡层6上的半导体层4和第一金属阻挡层5；
形成在基板1上位于半导体层4和第一金属阻挡层5上的栅极绝缘层3；
形成在基板1上位于栅极绝缘层3上的栅极2。
所述刻蚀阻挡层实际上是保护源极和漏极不受刻蚀的影响。
例如，较佳地，所述TFT还包括：形成在第一金属阻挡层5和源极8和漏极9之间的第二金属阻挡层7。
例如，较佳地，所述TFT还包括：形成在栅极2上覆盖整个TFT的钝化层10。
与实施例一类似，包括所述顶栅型TFT的阵列基板还包括像素电极11。
像素电极11通过过孔与TFT的漏极9相连。
其他结构与底栅型TFT的阵列基板结构类似，这里不再赘述。
实施例三：第二类TFT（至少包括非晶硅或多晶硅TFT）。
实施例三提供的第二类TFT与上述实施例一提供的TFT类似，例如实施例一提供的第一金属阻挡层、第二金属阻挡层、栅极绝缘层、基板、欧姆接触层和缓冲层等的膜层的材质、设置位置等相关技术特征均适用于实施例三提供的第二类TFT。不同之处包括以下几方面：
（1）半导体层的材质不同，非晶硅TFT和多晶硅TFT的半导体层为非晶硅或多晶硅。
（2）无刻蚀阻挡层。
（3）第一金属阻挡层与半导体层采用不同材料制作而成。
以下简单说明实施例三提供的TFT的结构。
例如，较佳地，对于仅设置第一金属阻挡层的底栅型TFT，为：
所述栅极位于所述基板上；
所述栅极绝缘层位于所述栅极上；
所述半导体层和第一金属阻挡层位于所述栅极绝缘层上；
所述源极和漏极位于所述第一金属阻挡层上；
例如，较佳地，对于仅设置第一金属阻挡层的顶栅型TFT，为：
所述源极和漏极位于所述基板上；
所述半导体层和第一金属阻挡层位于所述源极和漏极上；
所述栅极绝缘层位于所述半导体层和第一金属阻挡层上；
所述栅极位于所述栅极绝缘层上。
例如，较佳地，对于同时设置第一金属阻挡层和第二金属阻挡层的底栅型TFT，为：
栅极位于所述基板上；
栅极绝缘层位于所述栅极上；
半导体层和第一金属阻挡层位于所述栅极绝缘层上；
第二金属阻挡层位于所述半导体层和第一金属阻挡层上；
所述源漏极层位于所述第一金属阻挡层上。
例如，较佳地，对于同时设置第一金属阻挡层和第二金属阻挡层的顶栅型TFT，为：
所述源极和漏极位于所述基板上；
所述第二金属阻挡层位于所述源极和漏极上；
所述半导体层和第一金属阻挡层位于所述第二金属阻挡层上；
所述栅极绝缘层位于所述半导体层和第一金属阻挡层上；
所述栅极位于所述栅极绝缘层上。
实施例三提供的顶栅型TFT与底栅型TFT结构类似，例如第一金属阻挡层、第二金属阻挡层、栅极绝缘层、基板、欧姆接触层和缓冲层等的膜层材质、设置位置等相关技术特征均适用于顶栅型TFT。实施例三提供的TFT至少包括非晶硅或多晶硅TFT。
以上通过实施例一至实施例三说明本发明提供的TFT。本发明提供的TFT不限于为实施例一至实施例三提供的实施方式，任何包括实施例一至实施例三提供的第一金属阻挡层和第二金属阻挡层均包含在本发明范围之内。
实施例四：阵列基板。
本发明实施例三提供的阵列基板，包括实施例一至实施例三提供的任一方式的TFT，以下所述的TFT至少包括金属氧化物TFT、非晶硅TFT和多晶硅TFT。以下所述的TFT，至少包括第一金属阻挡层，所述TFT例如，优选地还包括第二金属阻挡层。
所述阵列基板包括上述任一方式的仅包括第一金属阻挡层的TFT。
所述阵列基板还包括：数据线和栅极线，所述数据线与所述薄膜晶体管的源极相连，所述栅极线与薄膜晶体管的栅极相连；
所述第一金属阻挡层位于与所述源极、漏极及数据线相对应的位置；或者
所述第一金属阻挡层位于与所述源极、漏极及栅极线相对应的位置；或者
所述第一金属阻挡层位于与所述源极、漏极、栅极线和数据线相对应的位置。
所述阵列基板包括上述任一方式的同时包括第一金属阻挡层和第二金属阻挡层的TFT。
所述阵列基板还包括：数据线和栅极线，所述数据线与所述薄膜晶体管的源极相连，所述栅极线与薄膜晶体管的栅极相连；
所述第一金属阻挡层位于与所述源极、漏极及数据线相对应的位置，或者位于与所述源极、漏极及栅极线相对应的位置，或者位于与所述源极、漏极、栅极线和数据线相对应的位置；和/或
所述第二金属阻挡层位于与所述源极、漏极及数据线相对应的位置，或者位于与所述源极、漏极及栅极线相对应的位置，或者位于与所述源极、漏极、栅极线和数据线相对应的位置。
以下通过附图具体说明，参见图1，阵列基板还包括：与所述TFT中栅极2相连的栅极线21，以及与源极8相连的数据线81。
一般地，数据线81和/或栅极线21的材质与源漏极层或栅极相同。
在上述TFT的基础上，为了更好的防止数据线和/或栅极线向TFT中的膜层扩散，或者阻止数据线和栅极线的材料相互扩散，包括上述TFT的阵列基板还包括：位于数据线对应区域的第一金属阻挡层，和/或位于栅极线对应区域的第一金属阻挡层。
为了更进一步防止数据线和/或栅极线向TFT中的膜层扩散，或者阻止数据线和栅极线的材料相互扩散，在数据线和/或栅极线对应区域设置第一金属阻挡层的基础上，阵列基板还包括：位于数据线对应区域的第二金属阻挡层，和/或位于栅极线对应区域的第二金属阻挡层。
第一金属阻挡层在基板上的投影面积不小于对应位置的源极、漏极、数据线和/或栅极的面积。第二金属阻挡层在基板上的投影面积不小于对应位置的源极、漏极、数据线和/或栅极的面积。数据线和/或栅极在基板上的投影位于第一金属阻挡层在基板上的投影内，但是应保证相互的位置关系不影响TFT性能的实现。数据线和/或栅极在基板上的投影位于第二金属阻挡层在基板上的投影内，但是应保证相互的位置关系不影响TFT性能的实现。
一种优选的实施方式为：参见图8和图9（图9为图8所示的阵列基板在C-D向的截面图），在数据线81和栅极线21相对应区域均设置第一金属阻挡层5和第二金属阻挡层7。例如，第一金属阻挡层5设置于源极8和漏极9相对应的区域，还设置在栅极线21和数据线81相对应的区域。
第二金属阻挡层也可以设置在与所述源极、漏极以及数据线或所述源极、漏极以及栅极线或所述源极、漏极、栅极线及数据线相对应的位置，这里不再赘述。
例如，优选地，第一金属阻挡层和/或第二金属阻挡层在垂直方向的投影，与数据线、源极和漏极在基板上的投影完全重合。
对于底栅型TFT，一种实施方式为：先制作栅极和栅极线，后制作第一金属阻挡层，最后制作数据线；第一金属阻挡层可以设置在栅极线上方和/或数据线下方。另一种实施方式为：栅极线和数据线同一次构图工艺形成，在形成栅极时形成栅极线和数据线，或者形成源漏极层时形成栅极线和数据线；第一金属阻挡层可以设置在栅极线和/或数据线的上方，或者设置在栅极线和/或数据线的下方。主要目的是避免栅极线和数据线的金属离子扩散到半导体层对TFT性能造成影响。
图8中所示的TFT，在栅极线21和数据线81对应的区域都设置有第一金属阻挡层。在形成栅极线21之后，形成半导体层的同时，形成与栅极线21区域对应的第一金属阻挡层（图8中未示出）。
由于数据线81和源极8在同一次构图工艺中制作而成，材料相同。在形成数据线81之前，形成半导体层4的同时，形成位于数据线81下方的第一金属阻挡层。
第一阻挡层可以阻挡数据线金属离子扩散到TFT的栅极或栅极线或其他膜层结构，进一步提高TFT的性能，更进一步提高了显示装置的图像显示效果。
例如，较佳地，该阵列基板还包括位于与基板较近的导电膜层和基板之间的缓冲层，提高导电膜层与基板之间的附着力。例如在栅极线与基板之间，以及第一阻挡层与基板之间设置缓冲层，提高栅极线和第一阻挡层分别与基板的附着力。
当然，本发明实施例一、实施例二和实施例三提供的TFT和阵列基板结构同样适用于源漏极层、栅极、数据线和栅极线至少之一由其他电阻率较低且金属离子扩散性较高的金属或合金制成的TFT和阵列基板。例如金、银、金合金或银合金等用作源漏极层、栅极、数据线和栅极线至少之一时，采用本发明实施例提供的TFT和阵列基板同样可以解决金属离子扩散导致的半导体性能下降的问题。
参见图9，本发明实施例提供的阵列基板还包括：位于TFT源漏极层上的钝化层10，以及与TFT的漏极9相连的像素电极11。像素电极11与漏极9通过过孔连接。
例如，优选地，本发明实施例提供的钝化层，由有机树脂材料制作而成。有机树脂可以是苯并环丁烯（BCB），也可以是其他有机感光材料。有机树脂相比较无机材料硬度较小，更有利于对阵列基板最外层起到平坦作用，有利于彩膜基板和阵列基板之间的液晶分子的理想排列。
在本发明中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
形成膜层的方式通常有沉积、涂敷、溅射等多种方式，下面均以其中的一种或几种方式举例进行说明。举例来说，采用构图工艺在基板上形成包括栅极的图形，为：首先在基板上沉积栅极膜层，然后涂布光刻胶，利用掩膜板对光刻胶进行曝光和显影处理来形成光刻胶图案，接着利用该光刻胶图案作为蚀刻掩模，通过刻蚀等工艺去除相应的膜层，并且去除剩余的光刻胶，最终在基板上形成栅极图形。
以实施例二提供的TFT为例具体介绍所述阵列基板。
图1为本发明实施例提供的阵列基板。其中，包括实施例二所述的的TFT。
还包括：与TFT中栅极2相连的栅极线21，以及与源极8相连的数据线81。
参见图10，本发明实施例提供的阵列基板，第一金属阻挡层5还可以设置在与栅极线和数据线（图10中栅极线和数据线位于第一金属阻挡层5的正下方，未在图10中体现出）相对应的区域。
对于底栅型TFT，可以设置在栅极线上方和/或数据线下方。
图10中所示的TFT，在栅极线和数据线（栅极线和数据线在图10中未示出）对应的区域都设置有第一金属阻挡层5。也就是说，第一金属阻挡层5和/或第二金属阻挡层7在垂直方向的投影，与数据线、源极8和漏极9在基板1上的投影重叠。
在形成栅极线之后，形成半导体层的同时，形成与栅极线区域对应的第一金属阻挡层。
由于数据线和源极在同一次构图工艺中制作而成，材料相同。在形成数据线之前，形成半导体层的同时，形成第一金属阻挡层。
第一金属阻挡层可以阻挡数据线金属离子扩散到TFT的栅极或栅极线或其他膜层结构，同时也可以阻挡栅极线或数据线的金属离子扩散到半导体层，进一步提高TFT的性能，更进一步提高了显示装置的图像显示效果。
同理，第二金属阻挡层也可以设置在与栅极线和数据线相对应的区域，这里不再赘述。
例如，较佳地，该阵列基板还包括位于栅极线和第一金属阻挡层与基板之间的缓冲层，提高栅极线和第一金属阻挡层与基板的附着力。
参见图9，本发明实施例提供的阵列基板还包括：位于TFT源漏极层上的钝化层10，以及与TFT的漏极8相连的像素电极11。像素电极11与漏极9通过过孔连接，这属于现有技术，不再赘述。
例如，较佳地，本发明实施例提供的钝化层，由有机树脂材料制作而成。有机树脂可以是苯并环丁烯（BCB），也可以是其他有机感光材料。有机树脂相比较无机材料硬度较小，更有利于对阵列基板最外层起到平坦作用，有利于彩膜基板和阵列基板之间的液晶分子的理想排列。
本发明实施例提供的TFT以及阵列基板，源漏极层以及数据线可以但不限于由金属铜（Cu）制作而成。
本发明实施例提供的栅极可以是金属膜层，例如可以为金属铬（Cr）、金属钨（W）、金属钛（Ti）、金属钽（Ta）、金属钼（Mo）等，或者是上述至少两种金属的合金。
实施例五：一种显示装置。
本发明实施例提供的显示装置为上述实施例一至实施例三提供的任一方式的TFT；或者所述显示装置为上述实施例四提供的任一方式的阵列基板。
所述显示装置可以为液晶面板、液晶显示器、液晶电视、OLED面板、OLED显示器、OLED电视或电子纸等显示装置。
该显示装置的一个示例为液晶显示装置，其中，阵列基板与对置基板彼此对置以形成液晶盒，在液晶盒中填充有液晶材料。该对置基板例如为彩膜基板。阵列基板的每个像素单元的像素电极用于施加电场对液晶材料的旋转的程度进行控制从而进行显示操作。在一些示例中，该液晶显示器还包括为阵列基板提供背光的背光源。
该显示装置的另一个示例为有机电致发光（OLED）显示装置，其中，阵列基板的每个像素单元的薄膜晶体管连接有机电致发光装置的阳极或阴极，用于驱动有机发光材料发光以进行显示操作。
以下将从工艺流程方面说明本发明实施例提供的薄膜晶体管TFT和阵列基板的制作方法。
实施例六：薄膜晶体管TFT及阵列基板的制作方法。
以上述实施例一至实施例三提供的TFT为例说明本发明提供的TFT的制作方法。
所述TFT的制作方法整体包括：
形成包括栅极、源漏极层和半导体层的图形；形成包括栅极绝缘层以及第一金属阻挡层的图形；所述栅极绝缘层位于所述栅极和半导体层之间，所述第一金属阻挡层位于所述源漏极层与栅极绝缘层之间，所述第一金属阻挡层与所述半导体层同层绝缘设置。
针对仅设置有第一金属阻挡层的TFT，所述形成包括栅极、源漏极层和半导体层的图形；形成包括栅极绝缘层以及第一金属阻挡层的图形，为：
针对底栅型TFT，所述方法为：
采用构图工艺在基板上形成包括栅极的图形；
采用构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层的图形；
采用同一次构图工艺在形成有所述栅极绝缘层图形的基板上形成包括半导体层和第一金属阻挡层的图形；
采用同一次构图工艺在形成有半导体层和第一金属阻挡层的基板上形成包括源极、漏极的图形；
针对顶栅型TFT，所述方法为：
采用同一次构图工艺在基板上形成包括源极、漏极的图形；
采用同一次构图工艺在形成有所述源极、漏极的基板上形成包括半导体层和第一金属阻挡层的图形；
采用构图工艺在形成有所述半导体层和第一金属阻挡层图形的基板上形成包括栅极绝缘层的图形；
采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括栅极的图形。
进一步的，在形成有上述第一金属阻挡层的TFT的基础上，还包括形成第二金属阻挡层的图形，所述第二金属阻挡层位于所述第一金属阻挡层与所述源极、漏极之间。
针对实施例一或实施例二提供的任一方式的TFT，即具有刻蚀阻挡层的TFT，还包括形成刻蚀阻挡层的图形，所述刻蚀阻挡层位于所述半导体层与所述源极和漏极之间。
进一步地，所述形成包括栅极、源极、漏极、半导体层、栅极绝缘层、刻蚀阻挡层、第一金属阻挡层和第二金属阻挡层的图形，为：
针对底栅型TFT，所述方法为：
采用构图工艺在基板上形成包括栅极的图形；
采用构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层的图形；
采用同一次构图工艺在形成有所述栅极绝缘层图形的基板上形成包括半导体层和第一金属阻挡层的图形；
采用构图工艺在形成有半导体层和第一金属阻挡层图形的基板上形成包括刻蚀阻挡层的图形；
采用同一次构图工艺在形成有刻蚀阻挡层图形的基板上形成包括源极、漏极以及第二金属阻挡层的图形；
针对顶栅型TFT，所述方法为：
采用同一次构图工艺在基板上形成包括源极、漏极以及第二金属阻挡层的图形；
采用构图工艺在形成有所述源极、漏极和第二金属阻挡层图形的基板上形成包括刻蚀阻挡层的图形；
采用同一次构图工艺在形成有所述刻蚀阻挡层图形的基板上形成包括半导体层和第一金属阻挡层的图形；
采用构图工艺在形成有所述半导体层和第一金属阻挡层图形的基板上形成包括栅极绝缘层的图形；
采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括栅极的图形。
例如，较佳地，所述采用同一次构图工艺在形成有刻蚀阻挡层图形的基板上形成包括源极、漏极以及第二金属阻挡层的图形为：
采用镀膜工艺在形成有所述刻蚀阻挡层图形或第一金属阻挡层图形的基板上形成所述铜金属或铜合金膜层；在形成所述铜金属或铜合金膜层的初始时间段内，向腔体内通入预设比例的氧气、氮气或氧气和氮气的混合气体形成铜或铜合金的氧化物、氮化物或氮氧化物用于形成第二金属阻挡层，除所述第二金属阻挡层之外的铜金属或铜合金膜层用于形成源极和漏极；采用一次曝光、显影、光刻刻蚀步骤形成所述源极、漏极以及第二金属阻挡层的图形。
例如，较佳地，所述采用同一次构图工艺在基板上形成包括源极、漏极以及第二金属阻挡层的图形为：
采用镀膜工艺在基板上形成所述铜或铜合金膜层；在形成所述铜或铜合金膜层的结束时间段内，向腔体内通入预设比例的氧气、氮气或氧气和氮气的混合气体形成铜或铜合金的氧化物、氮化物或氮氧化物用于形成第二金属阻挡层，除所述第二金属阻挡层之外的铜金属或铜合金膜层用于形成源极和漏极；采用一次曝光、显影、光刻刻蚀步骤形成所述源极、漏极以及第二金属阻挡层的图形。
其中一种较具体的与实施例二对应的实施方式，在上述实施方式（具有第一金属阻挡层、第二金属阻挡层）的基础上，进一步地，所述第一金属阻挡层与所述半导体层绝缘设置。所述半导体层由金属氧化物半导体材料制作而成，进一步地，所述第一金属阻挡层与所述半导体层采用相同的材料制作而成。
针对实施例三提供的TFT，即无刻蚀阻挡层的TFT，所述形成包括栅极、源极、漏极、半导体层、栅极绝缘层、刻蚀阻挡层、第一金属阻挡层和第二金属阻挡层的图形，为：
针对底栅型TFT，所述方法为：
所述形成包括栅极、源极、漏极、半导体层、栅极绝缘层、第一金属阻挡层和第二金属阻挡层的图形，为：
采用构图工艺在基板上形成包括栅极的图形；
采用构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层的图形；
采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括半导体层的图形；
采用构图工艺在形成有所述半导体层图形的基板上形成第一金属阻挡层的图形；
采用同一次构图工艺在形成有第一金属阻挡层图形的基板上形成包括源极、漏极以及第二金属阻挡层的图形；
针对顶栅型TFT，所述方法为：
采用同一次构图工艺在基板上形成包括源极、漏极以及第二金属阻挡层的图形；
采用构图工艺在形成有所述源极、漏极以及第二金属阻挡层图形的基板上形成包括半导体层的图形；
采用构图工艺在形成有所述半导体层图形的基板上形成第一金属阻挡层的图形；
采用构图工艺在形成有所述第一金属阻挡层图形的基板上形成包括栅极绝缘层的图形；
采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括栅极的图形。
例如，较佳地，所述采用同一次构图工艺在形成有第一金属阻挡层图形的基板上形成包括源极、漏极以及第二金属阻挡层的图形为：
采用镀膜工艺在形成有所述刻蚀阻挡层图形或第一金属阻挡层图形的基板上形成所述铜金属或铜合金膜层；在形成所述铜金属或铜合金膜层的初始时间段内，向腔体内通入预设比例的氧气、氮气或氧气和氮气的混合气体形成铜或铜合金的氧化物、氮化物或氮氧化物用于形成第二金属阻挡层，除所述第二金属阻挡层之外的铜金属或铜合金膜层用于形成源极和漏极；采用一次曝光、显影、光刻刻蚀步骤形成所述源极、漏极以及第二金属阻挡层的图形。
例如，较佳地，所述采用同一次构图工艺在基板上形成包括源极、漏极以及第二金属阻挡层的图形为：
采用镀膜工艺在基板上形成所述铜或铜合金膜层；在形成所述铜或铜合金膜层的结束时间段内，向腔体内通入预设比例的氧气、氮气或氧气和氮气的混合气体形成铜或铜合金的氧化物、氮化物或氮氧化物用于形成第二金属阻挡层，除所述第二金属阻挡层之外的铜金属或铜合金膜层用于形成源极和漏极；采用一次曝光、显影、光刻刻蚀步骤形成所述源极、漏极以及第二金属阻挡层的图形。
以下将以实施例二提供的TFT为例说明本发明提供的TFT的制作方法，下面从工艺流程方面说明本发明实施例提供的薄膜晶体管的制作方法。
本发明实施例提供的薄膜晶体管的制作方法整体包括：
形成包括栅极、源漏极层和半导体层的图形；以及形成包括栅极绝缘层、刻蚀阻挡层，以及第一金属阻挡层的图形；
所述栅极绝缘层位于所述栅极和半导体层之间，所述刻蚀阻挡层位于所述半导体层与源漏极层之间，所述第一金属阻挡层位于所述源漏极层与栅极绝缘层之间，其中，所述第一金属阻挡层与所述半导体层同层绝缘设置。
参见图11，制作底栅型TFT的阵列基板的方法具体包括以下步骤：
S11、采用构图工艺在基板上形成包括栅极的图形；
S12、采用构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层的图形；
S13、采用同一次构图工艺在形成有所述栅极绝缘层图形的基板上形成包括半导体层和第一金属阻挡层的图形；
S14、采用构图工艺在形成有半导体层和第一金属阻挡层图形的基板上形成包括刻蚀阻挡层的图形；
S15、采用同一次构图工艺在形成有刻蚀阻挡层图形的基板上依次形成包括源漏极层以及第二金属阻挡层的图形。
更进一步的，可以通过溅射或热蒸发的方法在形成有刻蚀阻挡层的基板上沉积一层金属膜层，沉积金属膜层的初始时间段内，向溅射或热蒸发腔体内通入预设比例的氧气O2和/或氮气N2。
如果不包括形成刻蚀阻挡层的步骤时，所述形成包括源漏极层，以及第二金属阻挡层的图形，为：
在形成有包括半导体层和第一金属阻挡层的图形的基板上形成一层金属膜层；
采用一次构图工艺形成所述包括源漏极层，以及第二金属阻挡层的图形；
其中，在形成金属膜层的初始时间段内，向腔体内通入预设比例的氧气或氮气或者氧气和氮气的混合气体。
例如，优选地，参见图12，制作顶栅型TFT的阵列基板的方法具体包括以下步骤：
S21、采用同一次构图工艺在基板上依次形成包括源漏极层，以及第二金属阻挡层的图形；
S22、采用构图工艺在形成有所述源漏极层和第二金属阻挡层图形的基板上形成包括刻蚀阻挡层的图形；
S23、采用同一次构图工艺在形成有所述刻蚀阻挡层图形的基板上形成包括半导体层和第一金属阻挡层的图形；
S24、采用构图工艺在形成有所述半导体层和第一金属阻挡层图形的基板上形成包括栅极绝缘层的图形；
S25、采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括栅极的图形。
例如，优选地，图12所示的TFT的阵列基板的制作方法，所述形成包括源漏极层，以及第二金属阻挡层的图形，为：
在基板上形成一层金属膜层；采用一次构图工艺形成包括源漏极层，以及第二金属阻挡层图形；
其中，在形成金属膜层的结束时间段内，向腔体内通入预设比例的氧气或氮气或者氧气和氮气的混合气体。
更进一步的，可以通过溅射或热蒸发的方法在形成有刻蚀阻挡层的基板上沉积一层金属膜层，沉积金属膜层的结束时间段内，向溅射或热蒸发腔体内通入预设比例的氧气或氮气或者氧气和氮气的混合气体。
本发明的上述方法的实施例中，所述形成源极和漏极的材料及形成栅极的材料中的至少一个为铜或铜合金，当然并不限于此，本发明实施例的目的在于采用第一金属阻挡层阻止形成源极、漏极的材料与形成栅极的材料的相互扩散，其他形成栅极、源极、漏极的材料具备很强的扩散性时也适用于本发明，例如金、银等。下述均以形成源极和漏极的材料及形成栅极的材料为金属铜举例说明。
本发明上述实施例中同层设置的第一金属阻挡层和半导体层可以采用同一种材料制备而成，当半导体层为金属氧化物半导体层时，第一金属阻挡层可以采用制备金属氧化物半导体层的材料，例如：可以是铟镓锌氧化物（IGZO）、铪铟锌氧化物（HIZO）、铟锌氧化物（IZO）、非晶铟锌氧化物（a-InZnO）、非晶氧化锌掺杂氟氧化物（ZnO:F）、氧化铟掺杂锡氧化物（In2O3:Sn）、非晶氧化铟掺杂钼氧化物（In2O3:Mo）、铬锡氧化物（Cd2SnO4）、非晶氧化锌掺杂铝氧化物（ZnO:Al）、非晶氧化钛掺杂铌氧化物（TiO2:Nb）、铬锡氧化物（Cd-Sn-O）或其他金属氧化物。
本发明上述实施例中同层设置的第一金属阻挡层和半导体层可以采用不同种材料制备而成，当半导体层为金属氧化物半导体层时，第一金属阻挡层可以采用氧化铜（CuOx）、氮化铜（CuNy）或氮氧化铜（CuNyOx）等，或，采用与形成半导体层的金属氧化物不同的其他金属氧化物；当半导体层为非晶硅或多晶硅半导体层时，第一金属阻挡层可以采用制备金属氧化物半导体层的材料，也可以采用氧化铜（CuOx）、氮化铜（CuNy）或氮氧化铜（CuNyOx）等。
本发明上述实施例中同层设置的第一金属阻挡层和半导体层可以绝缘或不绝缘设置，只要不影响TFT功能的实现即可，在此不作限定。所述绝缘设置的方法可以为多种，例如直接采用激光切割方式、掺杂工艺或构图工艺的方式使两者相绝缘。
为了更好的阻止形成源极、漏极的材料与形成栅极的材料的相互扩散，本发明上述实施例中，第一金属阻挡层在正投影方向上的面积应至少完全覆盖源漏极层的面积，但是应保证相互的位置关系不影响TFT性能的实现。
为了更好的阻止形成源极、漏极的材料与形成栅极的材料的相互扩散，本发明上述实施例中第二金属阻挡层在正投影方向上的面积应至少完全覆盖源漏极层的面积，只要不影响TFT功能的实现即可，对具体的位置不作限定。
本发明上述实施例中，所述第二金属阻挡层可以采用氧化铜（CuOx）、氮化铜（CuNy）或氮氧化铜（CuNyOx）等；也可以采用形成金属氧化物半导体层的材料，例如：可以是铟镓锌氧化物（IGZO）、铪铟锌氧化物（HIZO）、铟锌氧化物（IZO）、非晶铟锌氧化物（a-InZnO）、非晶氧化锌掺杂氟氧化物（ZnO:F）、氧化铟掺杂锡氧化物（In2O3:Sn）、非晶氧化铟掺杂钼氧化物（In2O3:Mo）、铬锡氧化物（Cd2SnO4）、非晶氧化锌掺杂铝氧化物（ZnO:Al）、非晶氧化钛掺杂铌氧化物（TiO2:Nb）、铬锡氧化物（Cd-Sn-O）或其他金属氧化物。
本发明上述实施例中，第一金属阻挡层与第二金属阻挡层在正投影方向上的面积及相互的位置关系不作过多限定，只要不影响TFT功能的实现即可。
下面以制作图9或图10所示的阵列基板为例，说明制作TFT或阵列基板的优选的工艺流程。
需要说明的是，下述以金属氧化物TFT为例说明，所述第一金属阻挡层5采用与半导体层4相同的金属氧化物制备形成，所述形成源极8和漏极9的材料为铜，所述第二金属阻挡层7为氧化铜（CuOx）、氮化铜（CuNy）或氮氧化铜（CuNyOx）等。
阵列基板制作方法包括：
步骤一：栅极2和栅极线21图形的形成过程。
在基板上采用溅射或热蒸发的方法，沉积栅极金属膜层，厚度优选为
通过一次曝光显影、光刻和刻蚀工艺形成栅极2和栅极线21图形。形成的栅极2和栅极线21的图形和位置与现有技术相同这里不再赘述。
所述形成栅极2和栅极线21图形的金属膜层可以为金属铜（Cu）、金属铬（Cr）、金属钨（W）、金属钛（Ti）、金属钽（Ta）、金属钼（Mo）等，或者是上述至少两种金属的合金。
步骤二：栅极绝缘层3图形的形成过程。
在完成步骤一的基板上通过化学气相沉积法（PECVD）连续沉积绝缘层，厚度优选为该绝缘层为待形成栅极绝缘层2图形的绝缘层；具体地，该绝缘层可以为氧化硅或者氮化硅层。氧化硅或者氮化硅层可以是氧化物、氮化物或者氧氮化合物与反应气体通过化学气相沉积法形成。所述反应气体可以是硅烷（SiH4）、氨气（NH3）和氮气（N2）的混合物，或者为二氯化硅（SiH2Cl2）、氨气（NH3）和氮气（N2）的混合物。
为了提高氧化物TFT的性能，栅极绝缘层2图形可通过两层材料不同的绝缘层形成，第一层为氮化硅（SiNx），第二层为氧化硅（SiOx），第一层氮化硅（SiNx）形成的栅极绝缘层直接与栅极相接触，第二层氧化硅（SiOx）直接与半导体层和第一金属阻挡层接触。双层栅极绝缘层图形是由双层绝缘层通过一次曝光显影、光刻和刻蚀工艺形成。
步骤三：半导体层4和第一金属阻挡层5图形的形成过程。
在形成有栅极绝缘层3的基板上，通过溅射方法连续沉积金属氧化物膜层，厚度优选为通过一次曝光显影、光刻和刻蚀工艺形成半导体层4和第一金属阻挡层5的图形。
所述金属氧化物可以是铟镓锌氧化物（IGZO）、铪铟锌氧化物（HIZO）、铟锌氧化物（IZO）、非晶铟锌氧化物（a-InZnO）、非晶氧化锌掺杂氟氧化物（ZnO:F）、氧化铟掺杂锡氧化物（In2O3:Sn）、非晶氧化铟掺杂钼氧化物（In2O3:Mo）、铬锡氧化物（Cd2SnO4）、非晶氧化锌掺杂铝氧化物（ZnO:Al）、非晶氧化钛掺杂铌氧化物（TiO2:Nb）、铬锡氧化物（Cd-Sn-O）或其他金属氧化物。
第一金属阻挡层5位于与待形成源漏极层和数据线81相对应的位置，以及与栅极2相对应的位置。
半导体层4和第一金属阻挡层5同层设置，没有增加工艺流程。该步骤通过一次图形化工艺形成第一金属阻挡层5图形，相对于现有技术没有增加工艺流程，但实现了源漏极层和数据线的金属离子的隔离功能，该结构可以很好地阻止金属离子的扩散，尤其是高温工艺下金属离子的扩散，提高了TFT的性能。
步骤四：刻蚀阻挡层图形6的形成过程。
在完成步骤三的基板上通过PECVD方法连续沉积绝缘层，厚度优选为绝缘层为刻蚀阻挡层6，刻蚀阻挡层6可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为硅烷（SiH4）、氨气（NH3）、氮气（N2）或二氯化硅（SiH2Cl2）、氨气（NH3）、氮气（N2），与形成栅极绝缘层类似，为了提高氧化物TFT的性能，刻蚀阻挡层可设计为两层，第一层为氮化硅（SiNx），第二层为氧化硅（SiOx），氧化硅（SiOx）层直接与金属氧化物接触。双层刻蚀阻挡层6图形是由双层绝缘层通过一次曝光显影、光刻和刻蚀工艺形成。
步骤五：第二金属阻挡层图形7和源漏极层（即源极8和漏极9）图形的形成过程。
通过溅射或热蒸发的方法，在基板上沉积金属铜薄膜，厚度优选为
以形成铜（Cu）金属膜层为例：具体地，在沉积金属（Cu）膜层的初始时间Δt内，向溅射或热蒸发腔体内通入预设比例的氧气（O2）、氮气（N2）或者二者的混合气体，形成一层氮化铜（CuNy）（通过氮气N2的情况）、氧化铜（CuOx）（通过氧气O2的情况）或氮氧化铜（CuNyOx）（通过O2和N2的混合气体），厚度优选为
形成的氮化铜（CuNy）、氧化铜（CuOx）、或氮氧化铜（CuNyOx）为第二金属阻挡层7。
所述初始时间Δt可以根据经验值设置。氮化铜（CuNy）、氧化铜（CuOx）、或氮氧化铜（CuNyOx）很稳定，与氧化物半导体层可以形成稳定的界面，该物质具有阻止铜（Cu）离子的扩散能力，其下的金属氧化物半导体层（第一金属阻挡层5）具有进一步阻止铜（Cu）离子的扩散能力，可以有效地阻止穿透氮化铜薄膜的铜（Cu）离子，这种设计可以有效地阻止铜（Cu）离子的扩散，同时还简化了生产工艺，同时解决了铜（Cu）和阻挡层金属结合刻蚀工艺难的问题。
在t-Δt时间段内，停止向腔体内通入预设比例的氧气（O2）、氮气（N2）或者二者的混合气体。此阶段形成的金属膜层为铜（Cu）金属膜层，也即源极和漏极，以及数据线。其中，t可以理解为形成第二金属阻挡层图形和源漏极层图形所需要的总时间。
通过一次曝光显影、光刻和刻蚀工艺形成第二金属阻挡层7、源漏极层，以及数据线81的图形。
例如，优选地，第二金属阻挡层7的图形与源极8和漏极9，以及数据线81的图形相同，且二者完全重合。
步骤六：钝化层10图形的形成过程。
在完成步骤五的基板上通过PECVD方法沉积钝化层10，厚度优选为
钝化层10可以选用氧化物、氮化物或者氧氮化合物，硅的氧化对应的反应气体可以为硅烷（SiH4）、氮的氧化物（N2O）；氮化物或者氧氮化合物对应反应气体是硅烷（SiH4）、氨气（NH3）、氮气（N2）或二氯化硅（SiH2Cl2）、氨气（NH3）、氮气（N2）；钝化层10可以使用氧化铝（Al2O3）膜层，或者双层或多层的阻挡结构。
此外，在该过程中还可以通过曝光显影、光刻和刻蚀工艺形成栅极焊接区域(Gate PAD)和源漏极层焊接区域（SD PAD），便于后续电路板与栅极线和数据线相连。
具体地，钝化层10的形成过程为：通过在形成有源漏极层以及数据线图形的基板上涂覆一层有机树脂，厚度优选为有机树脂可以是苯并环丁烯（BCB），也可以是其他的有机感光材料。
涂覆一层有机树脂，通过一次曝光显影、光刻和刻蚀工艺后，形成阵列基板上***区域的Gate PAD和SD PAD。
步骤七：像素电极图形11的形成过程。
在完成步骤六的基板上通过溅射或热蒸发的方法沉积透明导电层膜层，厚度优选为
通过一次曝光显影、光刻和刻蚀工艺后形成像素电极11。所述像素电极11可以是ITO或者IZO，或者其他的透明金属氧化物。
形成顶栅型金属氧化物TFT的阵列基板工艺流程和上述步骤一至步骤七形成底栅型金属氧化物TFT的阵列基板工艺流程类似，这里不再赘述。
但是形成第二金属阻挡层和7源极8、漏极9的过程有所不同，这是因为，第二金属阻挡层7是后形成在源漏极层上方的，形成过程如下：
通过溅射或热蒸发的方法在基板上沉积一层金属膜层；
其中，在沉积金属膜层的结束时间段内，向溅射或热蒸发腔体内通入预设比例的氧气（O2）和/或氮气（N2）。
其中，本发明所述的通入预设比例的气体与形成膜层的厚度以及各工艺参数相关，在此并不做限定。
实施例七：一种阻挡层。
本发明实施例提供一种阻挡层，用于上述实施例仅设置有第一金属阻挡层的薄膜晶体管或阵列基板中阻止铜或铜合金的扩散的第一金属阻挡层。
例如，较佳地，所述阻挡层的材质为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的金属氧化物、金属氮化物或金属氮氧化物。
例如，较佳地，所述金属氧化物为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的氧化铜（CuOx）、所述金属氧化物可以为具有半导体性质的铟镓锌氧化物（IGZO）、铪铟锌氧化物（HIZO）、铟锌氧化物（IZO）、非晶铟锌氧化物（a-InZnO）、非晶氧化锌掺杂氟氧化物（ZnO:F）、氧化铟掺杂锡氧化物（In2O3:Sn）、非晶氧化铟掺杂钼氧化物（In2O3:Mo）、铬锡氧化物（Cd2SnO4）、非晶氧化锌掺杂铝氧化物（ZnO:Al）、非晶氧化钛掺杂铌氧化物（TiO2:Nb）、铬锡氧化物（Cd-Sn-O）或其他金属氧化物等。
例如，较佳地，所述金属氮化物为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的铜金属氮化物，例如氮化铜（CuNy）等。
例如，较佳地，所述金属氮氧化物为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的铜金属氮氧化物，例如为氮氧化铜（CuNyOx）等。
本发明实施例提供另一种阻挡层，用于所述同时设置有第一金属阻挡层和第二金属阻挡层的薄膜晶体管或阵列基板中阻止铜或铜合金的扩散的第一金属阻挡层和/或第二金属阻挡层。
例如，较佳地，所述阻挡层的材质为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的金属氧化物、金属氮化物或金属氮氧化物。
例如，较佳地，所述金属氧化物为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的氧化铜（CuOx）、所述金属氧化物可以为具有半导体性质的铟镓锌氧化物（IGZO）、铪铟锌氧化物（HIZO）、铟锌氧化物（IZO）、非晶铟锌氧化物（a-InZnO）、非晶氧化锌掺杂氟氧化物（ZnO:F）、氧化铟掺杂锡氧化物（In2O3:Sn）、非晶氧化铟掺杂钼氧化物（In2O3:Mo）、铬锡氧化物（Cd2SnO4）、非晶氧化锌掺杂铝氧化物（ZnO:Al）、非晶氧化钛掺杂铌氧化物（TiO2:Nb）、铬锡氧化物（Cd-Sn-O）或其他金属氧化物等。
例如，较佳地，所述金属氮化物为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的铜金属氮化物，例如氮化铜（CuNy）等。
例如，较佳地，所述金属氮氧化物为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的铜金属氮氧化物，例如为氮氧化铜（CuNyOx）等。
所述阻挡层不限于用于TFT或阵列基板中，可以用于任何需要阻挡高扩散性金属离子的结构，这里就不一一列举。
综上所述，本发明实施例提供了一种薄膜晶体管，在源漏极层与栅极绝缘层之间设置有第一金属阻挡层，该第一金属阻挡层有效阻止源漏极层金属离子向栅极绝缘层和栅极扩散。提高TFT的性能，提高图像的画质。此外，所述薄膜晶体管在源漏极层以及第一金属阻挡层之间还设置了第二金属阻挡层，更进一步阻止源漏极层金属离子向栅极绝缘层和栅极扩散，提高TFT的性能，提高图像的画质。本发明实施例提供的阵列基板和显示装置，分别包括上述薄膜晶体管，实现图像画质较佳，信号延迟较小的显示装置。阻挡层为具有阻止形成源极和漏极的材料与形成栅极的材料的相互扩散功能的金属氧化物、金属氮化物或金属氮氧化物，且金属氧化物、金属氮化物或金属氮氧化物为较常见的材料。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (44)
1.一种薄膜晶体管，包括：
位于基板上的栅极、源极、漏极、半导体层、栅极绝缘层以及第一金属阻挡层；所述栅极绝缘层位于所述栅极和所述半导体层之间；所述第一金属阻挡层位于所述源极、漏极与栅极绝缘层之间；其中，所述第一金属阻挡层与所述半导体层同层设置，所述第一金属阻挡层阻止形成源极和漏极的材料与形成栅极的材料的相互扩散。
2.根据权利要求1所述的薄膜晶体管，还包括位于所述源极、漏极与所述半导体层之间的刻蚀阻挡层。
3.根据权利要求2所述的薄膜晶体管，其中所述第一金属阻挡层与所述半导体层绝缘设置。
4.根据权利要求1或3所述的薄膜晶体管，其中所述形成源极和漏极的材料和形成栅极的材料中的至少之一为铜或铜合金。
5.根据权利要求4所述的薄膜晶体管，其中所述半导体层为金属氧化物半导体层。
6.根据权利要求5所述的薄膜晶体管，其中所述第一金属阻挡层采用与所述半导体层相同的材料制作而成。
7.根据权利要求5所述的薄膜晶体管，其中所述第一金属阻挡层为氧化铜、氮化铜或氮氧化铜膜层。
8.根据权利要求5所述的薄膜晶体管，其中所述第一金属阻挡层采用与所述半导体层不相同的金属氧化物半导体材料制作而成。
9.根据权利要求4所述的薄膜晶体管，其中所述薄膜晶体管还包括：第二金属阻挡层，所述第二金属阻挡层位于所述第一金属阻挡层与所述源极、漏极之间，所述第二金属阻挡层阻止形成源极和漏极的材料与形成栅极的材料的相互扩散。
10.根据权利要求9所述的薄膜晶体管，其中所述形成源极和漏极的材料为铜或铜合金。
11.根据权利要求10所述的薄膜晶体管，其中所述第二金属阻挡层为氧化铜、氮化铜，或氮氧化铜膜层。
12.根据权利要求10所述的薄膜晶体管，其中所述第二金属阻挡层采用金属氧化物半导体材料制作而成。
13.根据权利要求9所述的薄膜晶体管，其中所述薄膜晶体管的结构为：
所述栅极位于所述基板上；
所述栅极绝缘层位于所述栅极上；
所述半导体层和第一金属阻挡层位于所述栅极绝缘层上；
所述刻蚀阻挡层位于所述半导体层上；
所述第二金属阻挡层位于所述半导体层和第一金属阻挡层上；
所述源漏极层位于所述第二金属阻挡层上；
或者所述薄膜晶体管的结构为：
所述源漏极层位于所述基板上；
所述第二金属阻挡层位于所述源漏极层上；
所述刻蚀阻挡层位于所述第二金属阻挡层上；
所述半导体层和第一金属阻挡层位于所述刻蚀阻挡层上；
所述栅极绝缘层位于所述半导体层上；
所述栅极位于所述栅极绝缘层上。
14.根据权利要求1所述的薄膜晶体管，其中所述薄膜晶体管的结构为：
所述栅极位于所述基板上；
所述栅极绝缘层位于所述栅极上；
所述半导体层和第一金属阻挡层位于所述栅极绝缘层上；
所述源极和漏极位于所述第一金属阻挡层上；
或者所述薄膜晶体管的结构为：
所述源极和漏极位于所述基板上；
所述半导体层和第一金属阻挡层位于所述源极和漏极上；
所述栅极绝缘层位于所述半导体层和第一金属阻挡层上；
所述栅极位于所述栅极绝缘层上。
15.根据权利要求9所述的薄膜晶体管，其中所述薄膜晶体管的结构为：
所述栅极位于所述基板上；
所述栅极绝缘层位于所述栅极上；
所述半导体层和第一金属阻挡层位于所述栅极绝缘层上；
所述第二金属阻挡层位于所述半导体层和第一金属阻挡层上；
所述源极和漏极位于所述第一金属阻挡层上；
或者所述薄膜晶体管的结构为：
所述源极和漏极位于所述基板上；
所述第二金属阻挡层位于所述源极和漏极上；
所述半导体层和第一金属阻挡层位于所述第二金属阻挡层上；
所述栅极绝缘层位于所述半导体层和第一金属阻挡层上；
所述栅极位于所述栅极绝缘层上。
16.根据权利要求4所述的薄膜晶体管，其中所述第一金属阻挡层位于与所述源极和漏极相对应的位置。
17.根据权利要求9所述的薄膜晶体管，其中所述第二金属阻挡层位于与所述源极和漏极相对应的位置。
18.一种阵列基板，包括权利要求1-8、14、16任一权项所述的薄膜晶体管。
19.根据权利要求18所述的阵列基板，其中所述阵列基板还包括：数据线和栅极线，所述数据线与所述薄膜晶体管的源极相连，所述栅极线与薄膜晶体管的栅极相连；
所述第一金属阻挡层位于与所述源极、漏极及数据线相对应的位置；或者
所述第一金属阻挡层位于与所述源极、漏极及栅极线相对应的位置；或者
所述第一金属阻挡层位于与所述源极、漏极、栅极线和数据线相对应的位置。
20.一种阵列基板，包括权利要求9-13、15、17任一权项所述的薄膜晶体管。
21.根据权利要求20所述的阵列基板，其中所述阵列基板还包括：数据线和栅极线，所述数据线与所述薄膜晶体管的源极相连，所述栅极线与薄膜晶体管的栅极相连；
所述第一金属阻挡层位于与所述源极、漏极及数据线相对应的位置，或者位于与所述源极、漏极及栅极线相对应的位置，或者位于与所述源极、漏极、栅极线和数据线相对应的位置；和/或
所述第二金属阻挡层位于与所述源极、漏极及数据线相对应的位置，或者位于与所述源极、漏极及栅极线相对应的位置，或者位于与所述源极、漏极、栅极线和数据线相对应的位置。
22.一种显示装置，包括权利要求18或19所述的阵列基板。
23.一种显示装置，包括权利要求20或21所述的阵列基板。
24.一种薄膜晶体管的制作方法，包括：
形成包括栅极、源极、漏极和半导体层的图形；形成包括栅极绝缘层以及第一金属阻挡层的图形；
所述栅极绝缘层位于所述栅极和半导体层之间，所述第一金属阻挡层位于所述源极、漏极与栅极绝缘层之间，其中，所述第一金属阻挡层与所述半导体层同层设置。
25.根据权利要求24所述的方法，还包括形成刻蚀阻挡层的图形，所述刻蚀阻挡层位于所述半导体层与源极、漏极之间。
26.根据权利要求25所述的薄膜晶体管，其中所述第一金属阻挡层与所述半导体层绝缘设置。
27.根据权利要求26所述的方法，其中所述半导体层由金属氧化物半导体材料制作而成。
28.根据权利要求24或27所述的薄膜晶体管，还包括形成第二金属阻挡层的图形，所述第二金属阻挡层位于所述第一金属阻挡层与所述源极、漏极之间。
29.根据权利要求24所述的方法，其中所述形成包括栅极、源极、漏极、半导体层、栅极绝缘层、第一金属阻挡层的图形，为：
采用构图工艺在基板上形成包括栅极的图形；
采用构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层的图形；
采用同一次构图工艺在形成有所述栅极绝缘层图形的基板上形成包括半导体层和第一金属阻挡层的图形；
采用同一次构图工艺在形成有半导体层和第一金属阻挡层的基板上形成包括源极、漏极的图形；
或者所述形成包括栅极、源极、漏极、半导体层、栅极绝缘层、第一金属阻挡层的图形，为：
采用同一次构图工艺在基板上形成包括源极、漏极的图形；
采用同一次构图工艺在形成有所述源极、漏极的基板上形成包括半导体层和第一金属阻挡层的图形；
采用构图工艺在形成有所述半导体层和第一金属阻挡层图形的基板上形成包括栅极绝缘层的图形；
采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括栅极的图形。
30.根据权利要求28所述的方法，其中所述形成包括栅极、源极、漏极、半导体层、栅极绝缘层、刻蚀阻挡层、第一金属阻挡层和第二金属阻挡层的图形，为：
采用构图工艺在基板上形成包括栅极的图形；
采用构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层的图形；
采用同一次构图工艺在形成有所述栅极绝缘层图形的基板上形成包括半导体层和第一金属阻挡层的图形；
采用构图工艺在形成有半导体层和第一金属阻挡层图形的基板上形成包括刻蚀阻挡层的图形；
采用同一次构图工艺在形成有刻蚀阻挡层图形的基板上形成包括源极、漏极以及第二金属阻挡层的图形；
或者所述形成包括栅极、源极、漏极、半导体层、栅极绝缘层、刻蚀阻挡层、第一金属阻挡层和第二金属阻挡层的图形，为：
采用同一次构图工艺在基板上形成包括源极、漏极以及第二金属阻挡层的图形；
采用构图工艺在形成有所述源极、漏极和第二金属阻挡层图形的基板上形成包括刻蚀阻挡层的图形；
采用同一次构图工艺在形成有所述刻蚀阻挡层图形的基板上形成包括半导体层和第一金属阻挡层的图形；
采用构图工艺在形成有所述半导体层和第一金属阻挡层图形的基板上形成包括栅极绝缘层的图形；
采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括栅极的图形。
31.根据权利要求28所述的方法，其中所述形成包括栅极、源极、漏极、半导体层、栅极绝缘层、第一金属阻挡层和第二金属阻挡层的图形，为：
采用构图工艺在基板上形成包括栅极的图形；
采用构图工艺在形成有所述栅极图形的基板上形成包括栅极绝缘层的图形；
采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括半导体层的图形；
采用构图工艺在形成有所述半导体层图形的基板上形成第一金属阻挡层的图形；
采用同一次构图工艺在形成有第一金属阻挡层图形的基板上形成包括源极、漏极以及第二金属阻挡层的图形；
或者所述形成包括栅极、源极、漏极、半导体层、栅极绝缘层、第一金属阻挡层和第二金属阻挡层的图形，为：
采用同一次构图工艺在基板上形成包括源极、漏极以及第二金属阻挡层的图形；
采用构图工艺在形成有所述源极、漏极以及第二金属阻挡层图形的基板上形成包括半导体层的图形；
采用构图工艺在形成有所述半导体层图形的基板上形成第一金属阻挡层的图形；
采用构图工艺在形成有所述第一金属阻挡层图形的基板上形成包括栅极绝缘层的图形；
采用构图工艺在形成有所述栅极绝缘层图形的基板上形成包括栅极的图形。
32.根据权利要求30或31所述的方法，其中所述形成源极和漏极的材料为铜或铜合金。
33.根据权利要求32所述的方法，其中所述采用同一次构图工艺在形成有刻蚀阻挡层图形的基板上形成包括源极、漏极以及第二金属阻挡层的图形为：
采用镀膜工艺在形成有所述刻蚀阻挡层图形或第一金属阻挡层图形的基板上形成所述铜金属或铜合金膜层；在形成所述铜金属或铜合金膜层的初始时间段内，向腔体内通入预设比例的氧气、氮气或氧气和氮气的混合气体形成铜或铜合金的氧化物、氮化物或氮氧化物用于形成第二金属阻挡层，除所述第二金属阻挡层之外的铜金属或铜合金膜层用于形成源极和漏极；采用一次曝光、显影、光刻刻蚀步骤形成所述源极、漏极以及第二金属阻挡层的图形；
所述采用同一次构图工艺在形成有第一金属阻挡层图形的基板上形成包括源极、漏极以及第二金属阻挡层的图形为：
采用镀膜工艺在形成有所述刻蚀阻挡层图形或第一金属阻挡层图形的基板上形成所述铜金属或铜合金膜层；在形成所述铜金属或铜合金膜层的初始时间段内，向腔体内通入预设比例的氧气、氮气或氧气和氮气的混合气体形成铜或铜合金的氧化物、氮化物或氮氧化物用于形成第二金属阻挡层，除所述第二金属阻挡层之外的铜金属或铜合金膜层用于形成源极和漏极；采用一次曝光、显影、光刻刻蚀步骤形成所述源极、漏极以及第二金属阻挡层的图形。
34.根据权利要求32所述的方法，其中所述采用同一次构图工艺在基板上形成包括源极、漏极以及第二金属阻挡层的图形为：
采用镀膜工艺在基板上形成所述铜或铜合金膜层；在形成所述铜或铜合金膜层的结束时间段内，向腔体内通入预设比例的氧气、氮气或氧气和氮气的混合气体形成铜或铜合金的氧化物、氮化物或氮氧化物用于形成第二金属阻挡层，除所述第二金属阻挡层之外的铜金属或铜合金膜层用于形成源极和漏极；采用一次曝光、显影、光刻刻蚀步骤形成所述源极、漏极以及第二金属阻挡层的图形。
35.一种阻挡层，包括用于权利要求18或19任一权项所述的阵列基板中阻止铜或铜合金的扩散的第一金属阻挡层。
36.根据权利要求35所述的阻挡层，其中所述阻挡层的材质为金属氧化物、金属氮化物或金属氮氧化物。
37.根据权利要求35所述的阻挡层，其中所述金属氧化物为铟镓锌氧化物或氧化铜。
38.根据权利要求35所述的阻挡层，其中所述金属氮化物为铜金属氮化物。
39.根据权利要求35所述的阻挡层，其中所述金属氮氧化物为铜金属氮氧化物。
40.一种阻挡层，包括用于权利要求20或21任一权项所述的阵列基板中阻止铜或铜合金的扩散的第一金属阻挡层和/或第二金属阻挡层。
41.根据权利要求40所述的阻挡层，其中所述阻挡层的材质为金属氧化物、金属氮化物或金属氮氧化物。
42.根据权利要求40所述的阻挡层，其中所述金属氧化物为铟镓锌氧化物或氧化铜。
43.根据权利要求40所述的阻挡层，其中所述金属氮化物为铜金属氮化物。
44.根据权利要求40所述的阻挡层，其中所述金属氮氧化物为铜金属氮氧化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201380002182.XA CN103765597B (zh) | 2012-11-02 | 2013-10-30 | 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210434914X | 2012-11-02 | ||
| CN201210434914.XA CN102956715B (zh) | 2012-11-02 | 2012-11-02 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN201210434914.X | 2012-11-02 | ||
| CN201380002182.XA CN103765597B (zh) | 2012-11-02 | 2013-10-30 | 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层 |
| PCT/CN2013/086250 WO2014067463A1 (zh) | 2012-11-02 | 2013-10-30 | 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103765597A true CN103765597A (zh) | 2014-04-30 |
| CN103765597B CN103765597B (zh) | 2016-09-28 |
Family
ID=50531055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380002182.XA Active CN103765597B (zh) | 2012-11-02 | 2013-10-30 | 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103765597B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617152A (zh) * | 2015-01-27 | 2015-05-13 | 深圳市华星光电技术有限公司 | 氧化物薄膜晶体管及其制作方法 |
| CN104867985A (zh) * | 2015-05-18 | 2015-08-26 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
| CN105261636A (zh) * | 2015-11-05 | 2016-01-20 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
| CN106531692A (zh) * | 2016-12-01 | 2017-03-22 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
| CN107293492A (zh) * | 2016-04-11 | 2017-10-24 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN107887275A (zh) * | 2017-11-03 | 2018-04-06 | 惠科股份有限公司 | 低温多晶硅薄膜及晶体管的制造方法 |
| CN107919270A (zh) * | 2017-11-03 | 2018-04-17 | 惠科股份有限公司 | 低温多晶硅薄膜及晶体管的制造方法 |
| CN108735602A (zh) * | 2017-04-13 | 2018-11-02 | 清华大学 | 薄膜晶体管的制备方法 |
| TWI671913B (zh) * | 2018-05-02 | 2019-09-11 | 友達光電股份有限公司 | 半導體裝置及其製造方法 |
| US11205712B2 (en) | 2017-11-03 | 2021-12-21 | HKC Corporation Limited | Methods of manufacturing low-temperature polysilicon thin film and transistor |
| CN117969631A (zh) * | 2024-04-01 | 2024-05-03 | 北京京东方技术开发有限公司 | 生物传感元件、生物传感器、生物检测芯片和使用方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090153056A1 (en) * | 2007-12-17 | 2009-06-18 | Au Optronics Corporation | Pixel structure, display panel, eletro-optical apparatus, and method thererof |
| WO2011142064A1 (ja) * | 2010-05-11 | 2011-11-17 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
| WO2011162177A1 (ja) * | 2010-06-21 | 2011-12-29 | 株式会社アルバック | 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 |
-
2013
- 2013-10-30 CN CN201380002182.XA patent/CN103765597B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090153056A1 (en) * | 2007-12-17 | 2009-06-18 | Au Optronics Corporation | Pixel structure, display panel, eletro-optical apparatus, and method thererof |
| WO2011142064A1 (ja) * | 2010-05-11 | 2011-11-17 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
| WO2011162177A1 (ja) * | 2010-06-21 | 2011-12-29 | 株式会社アルバック | 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617152A (zh) * | 2015-01-27 | 2015-05-13 | 深圳市华星光电技术有限公司 | 氧化物薄膜晶体管及其制作方法 |
| CN104867985A (zh) * | 2015-05-18 | 2015-08-26 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
| CN105261636B (zh) * | 2015-11-05 | 2018-04-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
| CN105261636A (zh) * | 2015-11-05 | 2016-01-20 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
| CN107293492B (zh) * | 2016-04-11 | 2021-10-29 | 三星电子株式会社 | 半导体器件的制造方法 |
| CN107293492A (zh) * | 2016-04-11 | 2017-10-24 | 三星电子株式会社 | 半导体器件及其制造方法 |
| US10490670B2 (en) | 2016-12-01 | 2019-11-26 | Boe Technology Group Co., Ltd. | Manufacturing method of array substrate, array substrate with active layer being above first electrode, and display device |
| CN106531692A (zh) * | 2016-12-01 | 2017-03-22 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
| CN108735602A (zh) * | 2017-04-13 | 2018-11-02 | 清华大学 | 薄膜晶体管的制备方法 |
| US11011628B2 (en) | 2017-04-13 | 2021-05-18 | Tsinghua University | Method for making thin film transistor with nanowires as masks |
| CN107919270A (zh) * | 2017-11-03 | 2018-04-17 | 惠科股份有限公司 | 低温多晶硅薄膜及晶体管的制造方法 |
| WO2019085011A1 (zh) * | 2017-11-03 | 2019-05-09 | 惠科股份有限公司 | 低温多晶硅薄膜及晶体管的制造方法 |
| CN107887275B (zh) * | 2017-11-03 | 2019-07-19 | 惠科股份有限公司 | 低温多晶硅薄膜及晶体管的制造方法 |
| CN107887275A (zh) * | 2017-11-03 | 2018-04-06 | 惠科股份有限公司 | 低温多晶硅薄膜及晶体管的制造方法 |
| US11205712B2 (en) | 2017-11-03 | 2021-12-21 | HKC Corporation Limited | Methods of manufacturing low-temperature polysilicon thin film and transistor |
| US11309407B2 (en) | 2017-11-03 | 2022-04-19 | HKC Corporation Limited | Methods of manufacturing low-temperature polysilicon thin film and transistor |
| TWI671913B (zh) * | 2018-05-02 | 2019-09-11 | 友達光電股份有限公司 | 半導體裝置及其製造方法 |
| CN117969631A (zh) * | 2024-04-01 | 2024-05-03 | 北京京东方技术开发有限公司 | 生物传感元件、生物传感器、生物检测芯片和使用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103765597B (zh) | 2016-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103765597A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层 | |
| CN103219389B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN102955312B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US11003012B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| CN102956713B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN103123429B (zh) | 边缘场切换模式液晶显示装置的阵列基板及其制造方法 | |
| US9331165B2 (en) | Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer | |
| CN103069334A (zh) | 显示装置用基板及其制造方法、显示装置 | |
| US10340392B2 (en) | Semiconductor device including mark portion and production method for same | |
| US8187929B2 (en) | Mask level reduction for MOSFET | |
| US11302718B2 (en) | Active matrix substrate and production method therefor | |
| KR102221845B1 (ko) | 표시 기판 및 그의 제조방법 | |
| US20120217493A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| CN102956715B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN103018977A (zh) | 一种阵列基板及其制造方法 | |
| CN105552028A (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| CN104241296A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN103915451A (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN103941448B (zh) | 一种薄膜晶体管阵列基板及其制备方法、液晶显示器 | |
| US20160104803A1 (en) | Display substrate and method of manufacturing the same | |
| CN202905721U (zh) | 一种薄膜晶体管、阵列基板和显示装置 | |
| CN102914927B (zh) | 一种阵列基板和制造阵列基板的方法 | |
| CN202855742U (zh) | 一种薄膜晶体管、阵列基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |