CN107887275A - 低温多晶硅薄膜及晶体管的制造方法 - Google Patents

低温多晶硅薄膜及晶体管的制造方法 Download PDF

Info

Publication number
CN107887275A
CN107887275A CN201711070813.8A CN201711070813A CN107887275A CN 107887275 A CN107887275 A CN 107887275A CN 201711070813 A CN201711070813 A CN 201711070813A CN 107887275 A CN107887275 A CN 107887275A
Authority
CN
China
Prior art keywords
layer
manufacture method
silicon
cushion
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711070813.8A
Other languages
English (en)
Other versions
CN107887275B (zh
Inventor
何怀亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201711070813.8A priority Critical patent/CN107887275B/zh
Priority to PCT/CN2017/110824 priority patent/WO2019085011A1/zh
Priority to US16/760,068 priority patent/US11309407B2/en
Publication of CN107887275A publication Critical patent/CN107887275A/zh
Application granted granted Critical
Publication of CN107887275B publication Critical patent/CN107887275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本申请提出一种低温多晶硅薄膜的制造方法，包括：形成一缓冲层在一衬底上；形成一闸电极在所述缓冲层上；形成一图案化垫高层在所述闸电极上，所述图案化垫高层包覆所述闸电极的顶面及侧面；形成一第一防扩散层在所述图案化垫高层上；形成一第二防扩散层在所述第一防扩散层上；形成一硅层在所述第二防扩散层上；对所述硅层进行退火以形成一多晶硅层，所述多晶硅层包括一图案化区域以及一要被移除的区域，所述图案化区域与所述图案化垫高层具有相同的图案，所述图案化区域全部位在所述图案化垫高层的正上方；以及移除所述多晶硅层中所述要被移除的区域，仅保留所述图案化区域。

Description

低温多晶硅薄膜及晶体管的制造方法
技术领域
本申请关于一种硅薄膜及晶体管的制造方法，特别关于一种低温多晶硅薄膜及晶体管的制造方法。
背景技术
平面显示装置已经广泛的被运用在各种领域，液晶显示装置因具有体型轻薄、低功率消耗及无辐射等优越特性，已经渐渐地取代传统阴极射线管显示装置，而应用至许多种类的电子产品中，例如行动电话、可携式多媒体装置、笔记型计算机、液晶电视及液晶屏幕等等。
液晶显示装置包括显示面板等组件，有源矩阵型液晶显示面板是目前一般的显示面板，其包括有源矩阵衬底、对向衬底、以及夹设在这二衬底间的液晶层。有源矩阵衬底上具有多个行导线、列导线以及像素，像素中有像素驱动组件，像素驱动组件和行导线及列导线连接。一般的像素驱动组件是薄膜晶体管，行导线及列导线通常是金属导线。
有源矩阵衬底的薄膜晶体管可分为传统的非晶硅薄膜晶体管以及导电能力较佳的低温多晶硅薄膜晶体管。低温多晶硅制程常采用准分子雷射退火技术，亦即利用准分子雷射作为热源，雷射光照设非晶硅薄膜使非晶硅再结晶，转变成为多晶硅结构，因整个处理过程都是在600℃以下完成，所以一般玻璃衬底皆可适用。但雷射退火中，除了硅膜被加热外，在硅膜下方的玻璃衬底也因吸收热能而温度上升，造成玻璃衬底中的杂质扩散至硅膜中，这些杂质会降低硅膜的半导体特性。
发明内容
有鉴于先前技术的不足，发明人经研发后得本申请。本申请的目的为提供一种能减轻硅膜中被衬底杂质扩散的低温多晶硅薄膜及其晶体管的制造方法。
本申请提出一种低温多晶硅薄膜的制造方法，包括：形成一缓冲层在一衬底上；形成一闸电极在所述缓冲层上；形成一图案化垫高层在所述闸电极上，所述图案化垫高层包覆所述闸电极的顶面及侧面；形成一第一防扩散层在所述图案化垫高层上；形成一第二防扩散层在所述第一防扩散层上；形成一硅层在所述第二防扩散层上；对所述硅层进行退火以形成一多晶硅层，所述多晶硅层包括一图案化区域以及一要被移除的区域，所述图案化区域与所述图案化垫高层具有相同的图案，所述图案化区域全部位在所述图案化垫高层的正上方；以及移除所述多晶硅层中所述要被移除的区域，仅保留所述所述图案化区域。
在一实施例中，所述图案化区域包括一中间部以及二侧边部，所述中间部位在所述侧边部间并位在所述闸电极的正上方，所述侧边部未位在所述闸电极的正上方。
在一实施例中，制造方法更包括：在所述第一防扩散层的上表面产生缺陷。
在一实施例中，制造方法更包括：在所述缓冲层的上表面产生缺陷。
在一实施例中，制造方法更包括：形成所述第二防扩散层前，形成一杂质捕捉层在所述第一防扩散层上，然后所述第二防扩散层形成在所述杂质捕捉层上。
在一实施例中，制造方法更包括：在退火前，形成一杂质捕捉层在所述硅层上。
在一实施例中，其中所述杂质捕捉层是一低密度多孔性氧化硅层。
在一实施例中，其中所述杂质捕捉层的孔隙作为再结晶成长空间。
在一实施例中，其中所述缓冲层包括多层子缓冲层。
在一实施例中，其中最顶层的子缓冲层包括多个孔隙，作为再结晶成长空间。
在一实施例中，制造方法更包括：在退火前，在所述硅层定义一图案，所述图案留有再结晶成长空间。
在一实施例中，其中所述再结晶成长空间位在所述图案的侧边。
在一实施例中，制造方法更包括：粗糙化所述第二硅层的表面，作为再结晶成长空间。
在一实施例中，其中所述退火是雷射退火。
本申请提出一种低温多晶硅薄膜晶体管的制造方法，包括：如前述低温多晶硅薄膜的制造方法的步骤；形成一源电极及一漏电极，所述源电极及所述漏电极电性连接所述多晶硅层。
综上所述，因本申请的低温多晶硅薄膜晶体管的制造方法中，采用下闸极架构，同时闸极上的闸极绝缘层采用多层的扩散障碍层结构。藉此，不仅可利用闸极来阻挡从衬底的杂质扩散到硅层，也藉由扩散障碍层结构进一步阻挡从衬底的杂质扩散到硅层。使得多晶硅膜保有一定水平的半导体特性。
另外，本申请的低温多晶硅薄膜及晶体管的制造方法，由于还可提供有非晶硅再结晶成长空间，可舒缓非晶硅再结晶过程中晶体间的挤压，进而使多晶硅层表面的突起物尺寸明显变小。在较佳的情况下，突起物的高宽比都小于0.3，甚至小于0.2。因此，除了降低多晶硅层的杂质数量外，还可改善低温多晶硅薄膜表面的突起问题。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1A至图1D为本申请的低温多晶硅薄膜的制造方法的一实施例的示意图。
图1E为本申请的低温多晶硅薄膜晶体管的制造方法的一实施例的示意图。
图2为本申请的杂质浓度分布的一实施例的示意图。
图3A至图3G为本申请的低温多晶硅薄膜的制造方法的一实施例的示意图。
图4A至图4E为本申请的低温多晶硅薄膜的制造方法的一实施例的示意图。
图5A至图5C为本申请的低温多晶硅薄膜的变化实施态样的实施例的示意图。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本申请的示例性实施例的目的。但是本申请可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本申请的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个组件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
以下将参照相关图式，说明依本申请较佳实施例的内嵌式触控显示装置，其中相同的组件将以相同的参照符号加以说明。
图1A至图1D为本申请的低温多晶硅薄膜的制造方法的一实施例的示意图。如图1A所示，低温多晶硅薄膜的制造方法首先提供一衬底11，衬底11例如是透光绝缘衬底，其可由玻璃、石英、或类似的材质来构成。然后，在衬底11上形成缓冲层12。缓冲层12可利用化学气相沈积法(CVD)或溅镀法(sputtering)沈积，缓冲层12可以由SiNx、SiOx或SiOxNy等材质所构成。
如图1B所示，在缓冲层12上形成一第一硅层131，第一硅层131可使用常规的方式沉积在缓冲层12，第一硅层131的材料是非晶硅。
如图1C所示，形成一第二硅层132在第一硅层131上，并形成一障碍衬底杂质界面130在第一硅层131及第二硅层132间。第二硅层132可使用常规的方式沉积在第一硅层131，第二硅层132的材料是非晶硅。第二硅层132厚于第一硅层131。硅层13包括第一硅层131及第二硅层132。
举例来说，第一硅层131以及第二硅层132为不连续沉积，连续沉积完成第一硅层131后，间隔一段时间再沉积第二硅层132，第一硅层131与第二硅层132间因不连续沉积产生的差排作为所述障碍衬底杂质界面130。
另外，制造方法可更包括：在图1B中形成或沉积第二硅层132前，先粗糙化第一硅层131的表面以形成障碍衬底杂质界面133，然后再接着在如图1C中第一硅层131的粗糙化表面上形成或沉积第二硅层，并形成障碍衬底杂质界面133。第一硅层131的粗糙化表面作为障碍衬底杂质界面133。粗糙化后的表面是不平整表面，粗糙化第一硅层131的表面的步骤是蚀刻第一硅层131的表面，举例来说，粗糙化表面的表面粗糙度介于5nm与30nm间。
粗糙化可包括蚀刻，蚀刻可以是干蚀刻或湿蚀刻，干蚀刻的制程参数包括频率、气压、离子密度、蚀刻时间等等，湿蚀刻的制程参数包括溶液浓度、蚀刻时间、反应温度、溶液的搅拌等等。藉由调整前述蚀刻参数，可以使蚀刻后表面有不同的粗糙度。
粗糙化的过程可以不需进行光掩膜图案转移，在缓冲层上不需设置光刻胶，也不需要光掩膜及曝光。
如图1D所示，形成非晶硅的硅层13后，对第一硅层131及第二硅层132进行退火以形成多晶硅层13。经退火后，在多晶硅层13中，第二硅层132中的杂质浓度低于第一硅层131中的杂质浓度。
退火例如是雷射退火，退火制程温度在摄氏600度以下，利用此种制程方式所得的多晶硅薄膜可称为低温多晶硅(low temperature poly-silicon，简称为LTPS)。相较于早期的多晶硅薄膜的制程温度高达摄氏1000度，低温多晶硅的制程温度较低，因而衬底材质较不受限制，例如衬底11可使用玻璃衬底。
多晶硅层13的制造是藉由雷射结晶化(laser crysta lization)或准分子雷射退火(excimer laser annealing，简称ELA)等退火制程将原本的非晶硅层转变成多晶硅层。
虽然退火及再结晶过程中衬底11的杂质仍会扩散，障碍衬底杂质界面133在第一硅层131及第二硅层132间，因而可增加阻挡杂质从衬底11扩散到上层第二硅层132的效果，杂质的浓度分布如图2所示。在较佳的情况下，硅层13中的大部分杂质扩散到下层的第一硅层131。又因第二硅层132厚于第一硅层133，因此，就算第一硅层131有较多的杂质，整个多晶硅膜13仍保有一定水平的半导体特性。
另外，在退火过程中，硅层13中的非晶硅会熔融后再结晶并重新排列而成为多晶硅，因而形成多晶硅层13，且在多晶硅层13的表面会形成有数个突起物，突起物可能形成在多晶硅层13的上表面或下表面。
由于非晶硅再结晶时，部分的非晶硅会先作为再结晶的晶种，然后长晶成为较大的晶体，这些晶体不断地成长并相互结合形成更大的晶体。但是在结合过程中，由于晶体彼此应力相互作用，使得部分晶体被推挤到多晶硅层14表面上而形成突起物。
为了缩小突起物的高宽比，在硅层13附近可预先留有再结晶空间。举例来说，图1A中的缓冲层12的表面可具有多个孔隙，孔隙可作为后续硅层再结晶的空间。在缓冲层12上形成硅层前，制造方法可更包括：粗糙化缓冲层12，以在缓冲层12的表面上形成孔隙。
然后，图1B中的第一硅层131形成在缓冲层12的表面后，缓冲层12的孔隙仍有空间未被第一硅层131的材料填入。后续在如图1D对硅层13进行退火以形成多晶硅层13，并使多晶硅层13的第一硅层131的部分硅材料填入至孔隙。
由于缓冲层12留有给再结晶突起物的孔隙，因此，至少多晶硅层13的下表面的突起物可填入至孔隙。孔隙也拘束突起物的尺寸及形状，避免突起物过大。虽然在多晶硅层13上表面也会有突起物(图未示)产生，但因为部分的突起以改至多晶硅层13下表面，使得上表面的突起情况改善。习知制程的多晶硅层的突起物的高宽比约为0.45左右，与习知制程相较，多晶硅层13的突起物的高宽比可下降至0.3以下，甚至可降至0.2以下。虽然多晶硅层13的上下表面都有突起物，但突起物的高宽比都不致过大而影响组件性能。
由于低温多晶硅薄膜的制造方法还可提供有非晶硅再结晶成长空间，可舒缓非晶硅再结晶过程中晶体间的挤压，进而使多晶硅层表面的突起物尺寸明显变小。在较佳的情况下，突起物的高宽比都小于0.3，甚至小于0.2。因此，除了降低多晶硅层的杂质数量外，还可改善低温多晶硅薄膜表面的突起问题。
图1E为本申请的低温多晶硅薄膜晶体管的制造方法的一实施例的示意图。如图1E所示，在如图1D衬底11上形成多晶硅层13后，进行后续制程以形成薄膜晶体管。低温多晶硅薄膜晶体管的制造方法包括：在多晶硅层13上形成一闸极绝缘层14；以及在闸极绝缘层14上形成一闸极15；形成一源电极17及一漏电极18，源电极17及漏电极18电性连接多晶硅层13。
举例来说，低温多晶硅薄膜晶体管包括多晶硅层13、闸极绝缘层14、闸极15、介电层16、源电极17以及漏电极18。多晶硅层13先经图案化，图案化后的多晶硅层13包括三区域分别作为源极133、漏极135以及信道区134，信道区134位于源极133与漏极135间。然后，在图案化后的多晶硅层13以及衬底11上方形成闸绝缘层14，闸极绝缘层14材质例如是氧化硅或是氮化硅。然后，在闸极绝缘层14以及信道区134上方形成闸极15。接着，形成一层介电层16于闸极15以与门极绝缘层14上，并图案化介电层16与闸极绝缘层14以形成通孔，通孔会露出源极133与漏极135。然后，形成源电极17与漏电极18在介电层16表面以及通孔，源电极17穿过通孔接触源极133，漏电极18穿过通孔接触漏极135，因此，源电极17及漏电极18分别电性连接多晶硅层13的源极133与漏极135。
另外，低温多晶硅薄膜晶体管不限用于液晶显示面板或有机发光二极管面板。
图3A至图3G为本申请的低温多晶硅薄膜的制造方法的一实施例的示意图。如图3A所示，低温多晶硅薄膜的制造方法首先提供一衬底21，衬底21例如是透光绝缘衬底，其可由玻璃、石英、或类似的材质来构成。然后，在衬底21上形成缓冲层22。缓冲层22可利用化学气相沈积法(CVD)或溅镀法(sputtering)沈积，缓冲层22可以由SiNx、SiOx或SiOxNy等材质所构成。
如图3B所示，形成一闸电极23在缓冲层22上。举例来说，一金属层先沉积在缓冲层22上，然后再对金属层图案化以形成闸电极23。金属层图案化经光掩膜图案转移制程，举例来说，未图案化的金属层上先沉积一整层光刻胶，然后光刻胶经光掩膜曝光，光掩膜图案会先转移到光刻胶上。然后，利用蚀刻制程来蚀刻未被光刻胶保护的金属层，因而光掩膜图案(闸极图案及线路图案)便转移到金属层。
如图3C所示，形成一图案化垫高层26在闸电极23上，图案化垫高层26的图案与后续硅层的图案相同，图案化垫高层26包覆闸电极23的顶面及侧面。举例来说，一非导电材料先沉积在闸电极23及缓冲层22上，然后再对沉积的非导电材料图案化以形成图案化垫高层26。
图案化垫高层26的图案化经光掩膜图案转移制程，举例来说，未图案化的非导电材料上先沉积一整层光刻胶，然后光刻胶经光掩膜曝光，光掩膜图案会先转移到光刻胶上。然后，利用蚀刻制程来蚀刻未被光刻胶保护的非导电材料，因而光掩膜图案(使用与后续信道区相同的图案)便转移到非导电材料。由于图案化垫高层26的图案和后续硅层的图案相同(如图3G中仅保留图案化区域25a)，故可共享同一个光掩膜。
图案化垫高层26的材料例如是SiNx、SiOx或SiOxNy等材质所构成，可以用化学气相沈积法(CVD)或溅镀法(sputtering)沈积。
如图3D所示，形成一第一防扩散层241在图案化垫高层26及缓冲层22上，然后形成一第二防扩散层242在第一防扩散层241上。第一防扩散层241可以用化学气相沈积法(CVD)或溅镀法(sputtering)沈积，其可以由SiNx、SiOx或SiOxNy等材质所构成。
在沉积第二防扩散层242前，对第一防扩散层241可进行表面粗糙处理，例如利用腐蚀性电浆(使用NF3或SF6气体)来侵蚀第一防扩散层241的表面，以增加第一防扩散层241表面粗糙度，并在第一防扩散层241上表面产生缺陷，这些缺陷会捕抓从衬底21因后续受热而扩散来的杂质原子，使其不再继续往上层扩散，因而能有效阻挡杂质不扩散至多晶硅层。接着，再沈积第二防扩散层242，防扩散结构24具有两层的扩散障碍层。
如图3E所示，形成一硅层25在第二防扩散层242上，硅层25可使用常规的方式沉积在第二防扩散层242，硅层25的材料是非晶硅。
如图3F所示，对硅层25进行退火以形成多晶硅层25，多晶硅层25包括一图案化区域25a以及一要被移除的区域25b(以下简称区域25b)，区域25b是图案化区域25a以外的部分，图案化区域25a与图案化垫高层26具有相同的图案，图案化区域25a全部位在图案化垫高层26的正上方。
相较于区域25b，图案化区域25a距离衬底21较远，区域25b距离衬底21较近。藉图案化垫高层26的配置将要留下的图案化区域25a垫高，让硅层25要被移除的区域25b离衬底21较近，因衬底21来的杂质扩散浓度会随距离而递减，衬底21来的杂质较容易累积在距离较近的区域25b。因此，图案化区域25a中因衬底21来的杂质浓度会较区域25b低，区域25b累积较多的衬底21来的杂质，使真的要留下的图案化区域25a累积较少的衬底杂质。另外，图案化垫高层26也有阻挡从衬底21来的杂质的功能。
如图3G所示，移除多晶硅层25中要被移除的区域25b，仅保留图案化区域25a。图案化区域25a包括一中间部A2以及二侧边部A1、A3，中间部A2位在侧边部A1、A3间并位在闸电极23的正上方，侧边部A1、A3未位在闸电极23的正上方。图案化区域25a至少包括信道区，在一般的晶体管架构下图案化区域25a还包括漏极及源极，例如图案化区域25a的中间部A1是信道区，侧边部A1、A3是漏极及源极。由于多晶硅层25的形成方式及结构与前述多晶硅层13类似，故此不再坠述。
形成多晶硅层25后，也可再进行后续制程以形成薄膜晶体管。低温多晶硅薄膜晶体管的制造方法包括：如前述低温多晶硅薄膜的制造方法的步骤；形成一源电极及一漏电极，源电极及漏电极电性连接多晶硅层。
另外，低温多晶硅薄膜晶体管不限用于液晶显示面板或有机发光二极管面板。
另外，在图3B中，制造方法可更包括：在缓冲层22的上表面产生缺陷。举例来说，在沉积第一防扩散层241前，对缓冲层22可进行表面粗糙处理，例如利用腐蚀性电浆(使用NF3或SF6气体)来侵蚀缓冲层22的表面，以增加缓冲层22表面粗糙度，并在缓冲层22上表面产生缺陷，这些缺陷会捕抓从衬底21因后续受热而扩散来的杂质原子，使其不再继续往上层扩散，因而能有效阻挡杂质不扩散至多晶硅层。接着，再沈积沉积第一防扩散层241，整体防扩散结构具有三层的扩散障碍层，即缓冲层22、第一防扩散层241及第二防扩散层242。另外，对缓冲层22的表面粗糙处理也可以更早，在形成闸电极23前进行。
另外，在图3C中，制造方法可更包括：形成第二防扩散层242前，形成一杂质捕捉层在第一防扩散层241上，然后第二防扩散层242形成在杂质捕捉层上。杂质捕捉层例如是一低密度多孔性氧化硅层，孔径小于20nm。
杂质补捉层的材料例如是SiNx、SiOx或SiOxNy等材质。举例来说，补捉层可藉由调整制程参数来达成，例如低密度的SiOx膜层可藉由调整反应物SiH4与N2O的比例，或是反应物TEOS与O2或O3的比例而形成。通常SiH4所占的比例愈大时，SiOx膜层的多孔性质愈加增；如果气所占的比例愈小，SiOx膜层的密度愈小。
综上所述，因本申请的低温多晶硅薄膜晶体管的制造方法中，采用下闸极架构，同时闸极上的闸极绝缘层采用多层的扩散障碍层结构。藉此，不仅可利用闸极来阻挡从衬底的杂质扩散到硅层，也藉由扩散障碍层结构进一步阻挡从衬底的杂质扩散到硅层。使得多晶硅膜保有一定水平的半导体特性。
由于多晶硅层对衬底有不同距离，图案化区域(后续作为信道区的部分)距离衬底较远，其他区域离衬底较近，因此，从衬底来的杂质不仅会被闸极阻挡，也会先扩散累积在其他区域，使得图案化区域中的衬底来的杂质较少。另外，图案化垫高层也可以提供阻挡杂质的功能，也协助降低图案化区域中的衬底来的杂质浓度。
另外，图3C中的第二防扩散层242也可类似前述实施例的缓冲层12留有给再结晶突起物的孔隙，因此，至少多晶硅层25的下表面的突起物可填入至孔隙。由于相关的说明可参考前面段落，故此不再坠述。
图4A至图4D为本申请的低温多晶硅薄膜的制造方法的一实施例的示意图。如图4A所示，低温多晶硅薄膜的制造方法首先提供一衬底31，衬底31例如是透光绝缘衬底，其可由玻璃、石英、或类似的材质来构成。然后，在衬底31上形成缓冲层32。缓冲层32可利用化学气相沈积法(CVD)或溅镀法(sputtering)沈积，缓冲层32可以由SiNx、SiOx或SiOxNy等材质所构成。
如图4B所示，形成一硅层33在缓冲层32上，硅层33可使用常规的方式沉积在缓冲层32，硅层33的材料是非晶硅。
如图4C所示，形成一杂质捕捉层34在硅层33上，杂质捕捉层34具有多孔性以容置从衬底31扩散来的杂质。
杂质捕捉层33可以是一低密度多孔性氧化硅层，孔径例如小于20nm。杂质补捉层的材料例如是SiNx、SiOx或SiOxNy等材质。举例来说，补捉层可藉由调整制程参数来达成，例如低密度的SiOx膜层可藉由调整反应物SiH4与N2O的比例，或是反应物TEOS与O2或O3的比例而形成。通常SiH4所占的比例愈大时，SiOx膜层的多孔性质愈加增；如果气所占的比例愈小，SiOx膜层的密度愈小。
杂质捕捉层33也可以是光刻胶，相较于杂质捕捉层33是低密度多孔性氧化硅层，使用光刻胶来制做比较简单。
在图4C的例子中，制造方法利用光刻蚀刻工序在杂质捕捉层34定义一图案，这个图案可以和闸极相同，如果薄膜晶体管是采上部闸极，闸极会在后续的工序制作。由于杂质捕捉层34与后续制作的闸极的图案相同，故可共享同一个光掩膜。杂质捕捉层33也可以是光刻胶，相较于杂质捕捉层33是低密度多孔性氧化硅层，使用光刻胶来制做比较简单。
如图4D所示，将杂质捕捉层34留在硅层33上并对硅层33利用雷射照射来进行退火以形成多晶硅层33。在图4D的例子中，雷射照射的行进方向如图中的箭头是从杂质捕捉层34的一侧横跨杂质捕捉层34到杂质捕捉层34的另一侧。
如图4E所示，从衬底31来的杂质因散热降温后会留在硅层33中，在雷射退火的过程中，由于硅层33未被杂质捕捉层34遮盖的部分331、333散热速度较快，杂质捕捉层34因有保温的作用使下方的硅层33的部分332散热速度较慢，因此，让从玻璃来的杂质留在硅层33内的所需时间不同，硅层33未被杂质捕捉层34遮盖的部分331、333所需时间较短，杂质捕捉层34下方的硅层33的部分332所需时间较长。
藉由如图4D中横跨杂质捕捉层34的雷射照射的行进方向，使得从玻璃来的杂质较早先留在位于杂质捕捉层34一侧的硅层33的部分331，尽可能使部分331中的杂质不要再扩散到部分332。在部分332受雷射照射时，从衬底31来的杂质还可以扩散到杂质捕捉层34，因而使部分332中的杂质浓度会较部分331低。在部分333受雷射照射后，因部分333的散热速度较部分332快，使停留在部分333中的杂质尽可能的不要再扩散到部分332。
另外，多晶硅层33在杂质捕捉层34的一侧的部分331及另一侧的部分333可以作为薄膜晶体管的源极与漏极，多晶硅层33在杂质捕捉层34下的部分可以作为薄膜晶体管的信道区。
由于多晶硅层33可参考前述多晶硅层13的相关说明，故此不再坠述。
形成多晶硅层33后，也可如图1E再进行后续制程以形成薄膜晶体管。由于晶体管的制造方法可参考图1E的相关说明，故此不再坠述。
另外，低温多晶硅薄膜晶体管不限用于液晶显示面板或有机发光二极管面板。
另外，图4C中的杂质捕捉层34可具有多个孔隙，孔隙作为再结晶成长空间。相关的说明可参考前述段落，故此不再赘述。
综上所述，因本申请的低温多晶硅薄膜晶体管的制造方法中，退火前硅层上已形成有一杂质捕捉层。在退火时，衬底的杂质也会扩散至杂质捕捉层，至少使信道区中杂质还可以留在杂质捕捉层而非全都在多晶硅层，因而可降低多晶硅层中的杂质数量，使得多晶硅膜保有一定水平的半导体特性。
图5A至图5C为本申请的低温多晶硅薄膜的变化实施态样的实施例的示意图。
如图5A所示，缓冲层52可具有多层。例如缓冲层52包括多层子缓冲层521、522。在本实施例是以二层为例，但层数不限于二层也可设有更多层。
举例来说，子缓冲层521、522中最顶层的子缓冲层522包括多个孔隙，作为再结晶成长空间。孔隙作为再结晶成长空间。
缓冲层52包括第一子缓冲层521以及第二子缓冲层522，形成缓冲层52的步骤包括：在衬底51上形成第一子缓冲层521，然后在第一子缓冲层521上形成第二子缓冲层522。
这些子缓冲层可以有不同的细致度，缓冲层52中最上层的子缓冲层可以有较低的细致度，藉以在最上层的子缓冲层的上表面形成孔隙以作为硅层再结晶所需的空间。例如第二子缓冲层522的细致度低于第一子缓冲层521，因此，第二子缓冲层522的上表面具有多个孔隙，孔隙可作为后续硅层再结晶的空间。
另外，在缓冲层上形成硅层前，制造方法可以粗糙化第二子缓冲层522，以在缓冲层的表面上形成孔隙。
第一子缓冲层是一扩散障碍层，由于退火过程中，衬底51中的杂质会扩散至其他层，扩散障碍层可挡下至少部分的杂质，避免过多的杂质扩散到硅层。第一子缓冲层相较于第二子缓冲层有较高的细致度，藉以有较佳的扩散障碍效果。
另外，在形成第二子缓冲层522前，制造方法可以粗糙化第一子缓冲层521，以有较佳的扩散障碍效果。
在缓冲层52的第二子缓冲层522上形成一硅层53，硅层53包括第一硅层531以极第二硅层532。此时大部分的第一硅层531是形成在第二子缓冲层522的上表面上，第二子缓冲层522的孔隙仍有空间未被第一硅层531的材料填入。第一硅层531可使用常规的方式沉积在第二子缓冲层222上，硅层23的材料是非晶硅。由于第一硅层531与第二硅层532的实施与变化可参考第一硅层131及第二硅层132的相关说明，故此不再赘述。
形成非晶硅的第一硅层531与第二硅层532后，对第一硅层531与第二硅层532进行退火以形成一多晶硅层53，并使多晶硅层53的部分硅材料填入至第二子缓冲层522的孔隙。由于退火以及再结晶的说明可参考前述段落，故此不再坠述。
如图5B所示，缓冲层52可具有多层结构，可参考前述图5A的说明，故此不再赘述。缓冲层52上的硅层53为单层，但也可以有如图1C具有多层结构。
在对硅层53进行退火以形成多晶硅层前，在硅层53上形成一补捉层54，补捉层54可参考图4C中补捉层34的说明，故此不再赘述。
如图5C所示，在下部闸极架构下，衬底61上有缓冲层62、图案化垫高层66、闸电极63、防扩散结构64、硅层65。缓冲层62为多层包括第一子缓冲层621及第二子缓冲层622，防扩散结构64包括第一防扩散层241以及第二防扩散层242，硅层64包括第一硅层651及第二硅层652，相关的实施方式及变化可参考前述实施例对应组件的说明，故此不再赘述。
另外，在图1C中，低温多晶硅薄膜的制造方法可更包括：粗糙化第二硅层132的表面，以形成再结晶成长空间。多晶硅层13的部分硅材料形成至再结晶成长空间。粗糙化第二硅层132的表面例如是蚀刻第二硅层132的表面。藉此，由于提供有更多的再结晶成长空间，可舒缓再结晶过程中晶体间的挤压，进而使多晶硅层13表面的突起物尺寸明显变小。图3D、图4B、图5A及图5C中的硅层或最上层的硅层也可以进行前述处理。
另外，在图1C中，低温多晶硅薄膜的制造方法可制造方法更包括：在对非晶硅硅层13进行退火以形成多晶硅层前，在硅层13定义一图案，所述图案留有再结晶成长空间。所述再结晶成长空间位在所述图案的侧边。藉此，由于提供有更多的再结晶成长空间，可舒缓再结晶过程中晶体间的挤压，进而使多晶硅层13表面的突起物尺寸明显变小。图3D、图4B、图4C、图5A、图5B及图5C中的硅层也可以进行前述处理。
综上所述，因本申请的低温多晶硅薄膜晶体管的制造方法中，硅层分成二次沉积，使一障碍衬底杂质界面在第一硅层及第二硅层间，因而可增加阻挡杂质从衬底扩散到上层硅层的效果，在较佳的情况下，大部分杂质扩散到下层的硅层。又第二硅层厚于第一硅层，因此，就算第一硅层有较多的杂质，整个多晶硅膜仍保有一定水平的半导体特性。
综上所述，因本申请的低温多晶硅薄膜晶体管的制造方法中，采用下闸极架构，同时闸极上的闸极绝缘层采用多层的扩散障碍层结构。藉此，不仅可利用闸极来阻挡从衬底的杂质扩散到硅层，也藉由扩散障碍层结构进一步阻挡从衬底的杂质扩散到硅层。使得多晶硅膜保有一定水平的半导体特性。
综上所述，因本申请的低温多晶硅薄膜晶体管的制造方法中，退火前硅层上已形成有一杂质捕捉层。在退火时，衬底的杂质也会扩散至杂质捕捉层，使杂质较容易留在杂质捕捉层而非多晶硅层，因而可降低多晶硅层中的杂质数量，使得多晶硅膜保有一定水平的半导体特性。
另外，本申请的低温多晶硅薄膜及晶体管的制造方法，由于还可提供有非晶硅再结晶成长空间，可舒缓非晶硅再结晶过程中晶体间的挤压，进而使多晶硅层表面的突起物尺寸明显变小。在较佳的情况下，突起物的高宽比都小于0.3，甚至小于0.2。因此，除了降低多晶硅层的杂质数量外，还可改善低温多晶硅薄膜表面的突起问题。
此外，由于多晶硅层表面突起物的高宽比都小于0.3，所以可以使组件的组件特性较为一致。采用这样的低温多晶硅薄膜晶体管作为显示面板的开关或驱动器时，可以使显示面板色彩均匀度较佳。
以上内容是结合具体的优选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (10)

1.一种低温多晶硅薄膜的制造方法，包括：
形成一缓冲层在一衬底上；
形成一闸电极在所述缓冲层上；
形成一图案化垫高层在所述闸电极上，所述图案化垫高层包覆所述闸电极的顶面及侧面；
形成一第一防扩散层在所述图案化垫高层上；
形成一第二防扩散层在所述第一防扩散层上；
形成一硅层在所述第二防扩散层上；
对所述硅层进行退火以形成一多晶硅层，所述多晶硅层包括一图案化区域以及一要被移除的区域，所述图案化区域与所述图案化垫高层具有相同的图案，所述图案化区域全部位在所述图案化垫高层的正上方；以及
移除所述多晶硅层中所述要被移除的区域，仅保留所述所述图案化区域。
2.如权利要求1所述的制造方法，更包括：
在所述第一防扩散层的上表面产生缺陷。
3.如权利要求1所述的制造方法，更包括：
在所述缓冲层的上表面产生缺陷。
4.如权利要求1所述的制造方法，更包括：
形成所述第二防扩散层前，形成一杂质捕捉层在所述第一防扩散层上，然后所述第二防扩散层形成在所述杂质捕捉层上。
5.如权利要求1所述的制造方法，更包括：
在退火前，形成一杂质捕捉层在所述硅层上。
6.如权利要求5所述的制造方法，其中所述杂质捕捉层是一低密度多孔性氧化硅层。
7.如权利要求5所述的制造方法，其中所述杂质捕捉层的孔隙作为再结晶成长空间。
8.如权利要求1所述的制造方法，其中所述缓冲层包括多层子缓冲层。
9.如权利要求1所述的制造方法，其中所述退火是雷射退火。
10.一种低温多晶硅薄膜晶体管的制造方法，包括：
如权利要求1至9其中任一项所述制造方法的步骤；
形成一源电极及一漏电极，所述源电极及所述漏电极电性连接所述多晶硅层。
CN201711070813.8A 2017-11-03 2017-11-03 低温多晶硅薄膜及晶体管的制造方法 Active CN107887275B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711070813.8A CN107887275B (zh) 2017-11-03 2017-11-03 低温多晶硅薄膜及晶体管的制造方法
PCT/CN2017/110824 WO2019085011A1 (zh) 2017-11-03 2017-11-14 低温多晶硅薄膜及晶体管的制造方法
US16/760,068 US11309407B2 (en) 2017-11-03 2017-11-14 Methods of manufacturing low-temperature polysilicon thin film and transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711070813.8A CN107887275B (zh) 2017-11-03 2017-11-03 低温多晶硅薄膜及晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN107887275A true CN107887275A (zh) 2018-04-06
CN107887275B CN107887275B (zh) 2019-07-19

Family

ID=61778754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711070813.8A Active CN107887275B (zh) 2017-11-03 2017-11-03 低温多晶硅薄膜及晶体管的制造方法

Country Status (3)

Country Link
US (1) US11309407B2 (zh)
CN (1) CN107887275B (zh)
WO (1) WO2019085011A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019085009A1 (zh) * 2017-11-03 2019-05-09 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
US11309407B2 (en) 2017-11-03 2022-04-19 HKC Corporation Limited Methods of manufacturing low-temperature polysilicon thin film and transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1530719A (zh) * 2003-03-11 2004-09-22 友达光电股份有限公司 薄膜晶体管液晶显示器的多层次扩散障碍层结构和制作方法
CN103765597A (zh) * 2012-11-02 2014-04-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
US8871566B2 (en) * 2007-05-29 2014-10-28 Samsung Display Co., Ltd. Method of manufacturing thin film transistor
CN106847824A (zh) * 2015-12-04 2017-06-13 昆山国显光电有限公司 低温多晶硅薄膜晶体管及其制作方法、amoled显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7507617B2 (en) 2003-12-25 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN100446274C (zh) 2005-07-07 2008-12-24 友达光电股份有限公司 像素电极的开关元件及其制造方法
US20090146264A1 (en) 2007-11-30 2009-06-11 Applied Materials, Inc. Thin film transistor on soda lime glass with barrier layer
CN102655115A (zh) 2011-03-18 2012-09-05 北京京东方光电科技有限公司 一种tft阵列基板、及其制作方法和制造设备
CN102629558B (zh) 2012-01-09 2015-05-20 深超光电（深圳）有限公司 低温多晶硅薄膜晶体管制造方法
CN103531640A (zh) * 2013-11-01 2014-01-22 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置
CN103887244B (zh) 2014-03-07 2017-05-31 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN107919270A (zh) 2017-11-03 2018-04-17 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
CN107887275B (zh) 2017-11-03 2019-07-19 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
CN107833835B (zh) * 2017-11-03 2019-08-06 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1530719A (zh) * 2003-03-11 2004-09-22 友达光电股份有限公司 薄膜晶体管液晶显示器的多层次扩散障碍层结构和制作方法
US8871566B2 (en) * 2007-05-29 2014-10-28 Samsung Display Co., Ltd. Method of manufacturing thin film transistor
CN103765597A (zh) * 2012-11-02 2014-04-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
CN106847824A (zh) * 2015-12-04 2017-06-13 昆山国显光电有限公司 低温多晶硅薄膜晶体管及其制作方法、amoled显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019085009A1 (zh) * 2017-11-03 2019-05-09 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
US11205712B2 (en) 2017-11-03 2021-12-21 HKC Corporation Limited Methods of manufacturing low-temperature polysilicon thin film and transistor
US11309407B2 (en) 2017-11-03 2022-04-19 HKC Corporation Limited Methods of manufacturing low-temperature polysilicon thin film and transistor

Also Published As

Publication number Publication date
WO2019085011A1 (zh) 2019-05-09
US20210074831A1 (en) 2021-03-11
US11309407B2 (en) 2022-04-19
CN107887275B (zh) 2019-07-19

Similar Documents

Publication Publication Date Title
CN100479170C (zh) 电子装置及制造该电子装置的方法
US8759205B2 (en) Semiconductor device and method for manufacturing semiconductor device
TWI414026B (zh) 製造薄膜電晶體之方法
KR101176539B1 (ko) 폴리 실리콘막 형성 방법, 이 방법으로 형성된 폴리실리콘막을 구비하는 박막 트랜지스터 및 그 제조방법
CN107910263A (zh) 低温多晶硅薄膜及晶体管的制造方法
CN107946173A (zh) 低温多晶硅薄膜及晶体管的制造方法
CN107919268A (zh) 低温多晶硅薄膜及晶体管的制造方法
CN105448999B (zh) 多晶硅薄膜晶体管元件及其制作方法
CN107887275B (zh) 低温多晶硅薄膜及晶体管的制造方法
CN107833835B (zh) 低温多晶硅薄膜及晶体管的制造方法
CN106784412B (zh) 柔性有机发光二极管显示器及其制作方法
WO2015192558A1 (zh) 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
CN107919270A (zh) 低温多晶硅薄膜及晶体管的制造方法
US20090155988A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
TW565944B (en) Method of forming a low temperature polysilicon thin film transistor
JP2005354028A (ja) 薄膜トランジスタ及びその製造方法
JP6434862B2 (ja) 半導体装置の製造方法
CN100448029C (zh) 薄膜晶体管及其制造方法
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
CN100413016C (zh) 多晶硅薄膜的制造方法
KR20020027775A (ko) 인이 도핑된 비정질 막의 금속 유도 결정화 방법
CN105742370A (zh) 低温多晶硅薄膜晶体管及其制备方法
JP2002299235A (ja) 半導体薄膜形成方法及び薄膜半導体装置
CN100388423C (zh) 多晶硅薄膜的制造方法以及由此获得的薄膜晶体管
KR20060032454A (ko) 다결정 실리콘 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant