CN103069334A - 显示装置用基板及其制造方法、显示装置 - Google Patents

显示装置用基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN103069334A
CN103069334A CN2011800398511A CN201180039851A CN103069334A CN 103069334 A CN103069334 A CN 103069334A CN 2011800398511 A CN2011800398511 A CN 2011800398511A CN 201180039851 A CN201180039851 A CN 201180039851A CN 103069334 A CN103069334 A CN 103069334A
Authority
CN
China
Prior art keywords
articulamentum
conductive layer
display device
titanium
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800398511A
Other languages
English (en)
Inventor
高西雄大
神崎庸辅
冈本哲也
齐藤裕一
中谷喜纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103069334A publication Critical patent/CN103069334A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

薄膜晶体管基板（20）包括：绝缘基板（10a）；设置在绝缘基板（10a）上的栅极绝缘层（12）；设置在栅极绝缘层（12）上且包括铟镓锌氧化物（IGZO）的连接层（25）；设置在连接层（25）上且包括钛的漏极电极（16b）；形成于连接层（25）和漏极电极（16b）的接触孔（Ca）；和设置在接触孔（Ca）的表面上且与连接层（25）接触的像素电极（19a）。并且，漏极电极（16b）与像素电极（19a）经由连接层（25）电连接。

Description

显示装置用基板及其制造方法、显示装置
技术领域
本发明涉及显示装置用基板，特别涉及使用有氧化物半导体的半导体层的显示装置用基板及其制造方法、显示装置。
背景技术
在薄膜晶体管基板（有源矩阵基板）中，按作为图像的最小单位的各像素，设置有薄膜晶体管（Thin Film Transistor，下面称为“TFT”）作为开关元件。
而且，在该薄膜晶体管基板中，通常，作为图像的最小单位即各像素的开关元件使用有薄膜晶体管，该薄膜晶体管使用有非晶硅的半导体层。
另外，普通的底栅型TFT例如具备：设置在绝缘基板上的栅极电极；以覆盖栅极电极的方式设置的栅极绝缘层；以与栅极电极重叠的方式呈岛状地设置在栅极绝缘层上的半导体层；和以相互对峙的方式设置在半导体层上的源极电极和漏极电极。
另外，在该底栅型TFT中，半导体层的沟道区域的上部由包括SiO2等的层间绝缘膜覆盖，并且层间绝缘膜的表面由包括丙烯酸树脂等的平坦化膜覆盖。另外，在该平坦化膜上形成有由铟锡氧化物（ITO）形成的像素电极，漏极电极经由在层间绝缘膜和平坦化膜的层叠膜形成的接触孔与像素电极连接。
而且，在该平坦化膜上形成像素电极，由此制造薄膜晶体管基板，并且以与薄膜晶体管基板相对的方式设置对置基板，并在薄膜晶体管基板与对置基板之间设置液晶层，由此制造液晶显示装置（例如，参照专利文献1）。
现有技术文献
专利文献
专利文献1：日本特开2000－199917号公报
发明内容
发明要解决的问题
在此，在上述现有的薄膜晶体管基板中，漏极电极包括由钛形成的第一导电层和设置在第一导电层上且由铝形成的第二导电层的层叠膜。该第二导电层作为用于提高层间绝缘膜的蚀刻时的选择性的蚀刻阻止层发挥作用。
但是，形成第二导电层的铝与由ITO形成的像素电极的连接困难，因此，产生第二导电层与像素电极的连接不良，结果，存在显示品质降低的情况。
另外，还考虑经由半导体层连接漏极电极的第一导电层与像素电极，但在半导体层由非晶硅形成的情况下，由于非晶硅为高电阻，因此经由非晶硅层连接像素电极与漏极电极的第一导电层困难。
因此，在上述现有的薄膜晶体管基板中，存在下述问题：为了避免第二导电层与像素电极的连接不良，经由上述接触孔连接像素电极与漏极电极，需要对第二导电层实施蚀刻（湿蚀刻）并使对第二导电层实施的蚀刻向层间绝缘膜的下方位移，使第一导电层露出，以进行第一导电层与像素电极的连接，因此制造工序数增加。
在此，本发明是鉴于上述问题而完成的，其目的在于提供一种不增加制造工序数就能够防止像素电极与漏极电极的连接不良，防止显示品质的降低的显示装置用基板及其制造方法、显示装置。
解决问题的手段
为了实现上述目的，本发明的显示装置用基板，其特征在于，包括：绝缘基板；设置在绝缘基板上的栅极绝缘层；设置在栅极绝缘层上且包括铟镓锌氧化物（IGZO）的连接层；设置在连接层上且包括钛或标准电极电位比钛低的金属的漏极电极；形成于连接层和漏极电极的接触孔；和设置在接触孔的表面上且与连接层接触的像素电极，其中，漏极电极与像素电极经由连接层电连接。
根据该结构，形成连接层的铟镓锌氧化物中的铟，被形成漏极电极的钛或标准电极电位比钛低的金属还原，连接层被低电阻化，因此能够经由被低电阻化的连接层将像素电极与漏极电极连接。因此，与上述现有技术不同，不需要进行用于连接像素电极与漏极电极的蚀刻处理。其结果，不增加制造工序数就能够防止像素电极与漏极电极的连接不良，防止显示品质的降低。
在本发明的显示装置用基板中，漏极电极包括：设置在连接层的表面上的第一导电层；和设置在该第一导电层的表面上的第二导电层，第一导电层包括钛。
根据该结构，即使在将漏极电极设为第一导电层和第二导电层的层叠结构并在像素电极与第二导电层之间发生连接不良的情况下，也能够经由被低电阻化的连接层将像素电极与漏极电极的第二导电层连接。
本发明的显示装置用基板，其特征在于，包括：绝缘基板；设置在绝缘基板上的栅极配线；以覆盖栅极配线的方式设置的栅极绝缘层；设置在栅极绝缘层上且包括铟镓锌氧化物（IGZO）的连接层；设置在连接层上且包括钛或标准电极电位比钛低的金属的源极配线；形成于栅极绝缘层、连接层和源极配线的接触孔；和设置在接触孔的表面上且与栅极配线和连接层接触的导电膜，其中，栅极配线与源极配线经由连接层和导电膜被电连接。
根据该结构，形成连接层的铟镓锌氧化物中的铟，被形成源极配线的钛或标准电极电位比钛低的金属还原，连接层被低电阻化，因此，能够经由被低电阻化的连接层将栅极配线与源极配线连接。因此，不需要用于连接栅极配线与源极配线的蚀刻处理。其结果，不增加制造工序数，就能够防止栅极配线与源极配线的连接不良，防止显示品质的降低。
在本发明的显示装置用基板中，源极配线包括：设置在连接层的表面上的第一导电层；和设置在该第一导电层的表面上的第二导电层，第一导电层包括钛。
根据该结构，即使在将源极配线设为第一导电层和第二导电层的层叠结构并在导电膜与第二导电层之间发生连接不良的情况下，也能够经由被低电阻化的连接层将栅极配线与源极配线的第二导电层连接。
另外，本发明的显示装置用基板具备如下特性：不增加制造工序数，就能够防止像素电极与漏极电极的连接不良或栅极配线与源极配线的连接不良，防止显示品质的降低。因此，本发明的显示装置用基板能够很好地应用于显示装置，该显示装置包括：与显示装置用基板相对地配置的其它显示装置用基板；和设置在显示装置用基板和其它显示装置用基板之间的显示介质层。另外，本发明的显示装置优选显示介质层为液晶层的显示装置。
本发明的显示装置用基板的制造方法，其特征在于，至少包括：在绝缘基板上形成栅极绝缘层的栅极绝缘层形成工序；在栅极绝缘层上形成包括铟镓锌氧化物（IGZO）的连接层的连接层形成工序；在连接层上形成包括钛或标准电极电位比钛低的金属的漏极电极的漏极电极形成工序；在连接层和漏极电极形成接触孔的接触孔形成工序；和以与连接层接触的方式在接触孔的表面上形成像素电极，由此经由连接层将漏极电极与像素电极电连接的像素电极形成工序。
根据该结构，形成连接层的铟镓锌氧化物中的铟，被形成漏极电极的钛或标准电极电位比钛低的金属还原，连接层被低电阻化，因此，能够经由被低电阻化的连接层将像素电极与漏极电极电连接。因此，与上述现有技术不同，不需要进行用于将像素电极与漏极电极连接的蚀刻处理。其结果，不增加制造工序数，就能够防止像素电极与漏极电极的连接不良，防止显示品质的降低。
在本发明的显示装置用基板的制造方法中，在漏极电极形成工序中，在连接层的表面上形成包括钛的第一导电层，并且在该第一导电层上形成第二导电层，由此形成包括第一导电层和第二导电层的层叠膜的漏极电极。
根据该结构，即使在将漏极电极设为第一导电层和第二导电层的层叠结构并在像素电极与第二导电层之间发生连接不良的情况下，也能够经由低电阻化的连接层将像素电极与漏极电极的第二导电层连接。
本发明的显示装置用基板的制造方法，其特征在于，至少包括：在绝缘基板上形成栅极配线的栅极配线形成工序；以覆盖栅极配线的方式形成栅极绝缘层的栅极绝缘层形成工序；在栅极绝缘层上形成包括铟镓锌氧化物（IGZO）的连接层的连接层形成工序；在连接层上形成包括钛或标准电极电位比钛低的金属的源极配线的源极配线形成工序；在栅极绝缘层、连接层和源极配线形成接触孔的接触孔形成工序；和以与栅极配线和连接层接触的方式在接触孔的表面上形成导电膜，由此经由配线层和导电膜将栅极配线与源极配线电连接的导电膜形成工序。
根据该结构，形成连接层的铟镓锌氧化物中的铟，被形成源极配线的钛或标准电极电位比钛低的金属还原，连接层被低电阻化，因此，能够经由被低电阻化的连接层将栅极配线与源极配线电连接。因此，不需要进行用于将像素电极与漏极电极连接的蚀刻处理。其结果，不增加制造工序数，就能够防止栅极配线与源极配线的连接不良，防止显示品质的降低。
在本发明的显示装置用基板的制造方法中，在源极配线形成工序中，在连接层的表面上形成包括钛的第一导电层，并且在该第一导电层上形成第二导电层，由此形成包括第一导电层和第二导电层的层叠膜的源极配线。
根据该结构，即使在将源极配线设为第一导电层和第二导电层的层叠结构并在导电膜与第二导电层之间发生连接不良的情况下，也能够经由被低电阻化的连接层将栅极配线与源极配线的第二导电层连接。
发明效果
根据本发明，不增加制造工序数，就能够防止像素电极与漏极电极的连接不良和栅极配线与源极配线的连接不良，防止显示品质的降低。
附图说明
图1是具有本发明实施方式的薄膜晶体管基板的液晶显示装置的剖面图。
图2是本发明实施方式的薄膜晶体管基板的平面图。
图3是将本发明实施方式的薄膜晶体管基板的像素部和端子部放大显示的平面图。
图4是图3中的沿A－A线的薄膜晶体管基板的剖面图。
图5是用于说明本发明实施方式的薄膜晶体管基板的配线转换区域的平面图。
图6是图5所示的E部分的放大图。
图7是沿图6的B－B线的薄膜晶体管基板的剖面图。
图8是表示用于说明本发明实施方式的薄膜晶体管基板中的像素电极与漏极电极的连接原理的俄歇电子分光（AES）分析的结果的图。
图9是用于对为了算出图8所示的结果而使用的结构体进行说明的剖面图。
图10是用剖面表示本发明实施方式的薄膜晶体管基板的制造工序的说明图。
图11是用剖面表示本发明实施方式的薄膜晶体管基板的制造工序的说明图。
图12是用剖面表示连接本发明实施方式的薄膜晶体管基板中的扫描配线与信号配线的连接区域的制造工序的说明图。
图13是用剖面表示连接本发明的实施方式的薄膜晶体管基板中的扫描配线与信号配线的连接区域的制造工序的说明图。
图14是用剖面表示本发明实施方式的对置基板的制造工序的说明图。
图15是用剖面表示本发明变形例的薄膜晶体管基板的制造工序的说明图。
图16是用剖面表示本发明变形例的薄膜晶体管基板的制造工序的说明图。
图17是用剖面表示本发明的变形例的连接薄膜晶体管基板中的扫描配线与信号配线的连接区域的制造工序的说明图。
具体实施方式
下面，参照附图对本发明的实施方式详细进行说明。另外，本发明不限定于下面的实施方式。
图1是具有本发明实施方式的薄膜晶体管基板的液晶显示装置的剖面图，图2是本发明实施方式的薄膜晶体管基板的平面图。另外，图3是将本发明实施方式的薄膜晶体管基板的像素部和端子部放大显示的平面图，图4是沿图3中的A－A线的薄膜晶体管基板的剖面图。另外，图5是用于说明本发明实施方式的薄膜晶体管基板的配线转换区域的平面图，图6是图5所示的E部分的放大图。另外，图7是沿图6的B－B线的薄膜晶体管基板的剖面图。
如图1所示，液晶显示装置50包括：作为以相互相对的方式设置的显示装置用基板的薄膜晶体管基板20；作为与薄膜晶体管基板20相对配置的其它显示装置用基板的对置基板30；作为设置在薄膜晶体管基板20和对置基板30之间的显示介质层的液晶层40；呈框状设置的密封材料35，其用于将薄膜晶体管基板20和对置基板30相互粘接，并且将液晶层40封入薄膜晶体管基板20和对置基板30之间。
另外，在液晶显示装置50中，如图1所示，在密封材料35的内侧的部分规定有进行图像显示的显示区域D，在薄膜晶体管基板20的从对置基板30突出的部分规定有端子区域T。
如图3和图4所示，薄膜晶体管基板20包括：绝缘基板10a；在显示区域D，以相互平行延伸的方式设置在绝缘基板10a上的多个栅极配线（扫描配线）11a；分别设置在各栅极配线11a之间且相互平行延伸的多个辅助电容配线11b；和在与各栅极配线11a正交的方向上相互平行延伸地设置的多个源极配线（信号配线）16a。另外，薄膜晶体管基板20还包括：在各栅极配线11a与各源极配线16a的每个交差部分即各像素分别设置的多个TFT5a；以覆盖各TFT5a的方式设置的层间绝缘膜17；和以覆盖层间绝缘膜17的方式设置的平坦化膜18。另外，薄膜晶体管基板20还包括：呈矩阵状设置在平坦化膜18上且分别与各TFT5a连接的多个像素电极19a；和以覆盖各像素电极19a的方式设置的取向膜（未图示）。
栅极配线11a被引出至图2所示的端子区域T的栅极端子区域Tg，如图3所示在该栅极端子区域Tg与栅极端子19b连接。
另外，在图2所示的端子区域T的源极端子区域Ts设置有图3所示的中继配线11c，在源极端子区域Ts，中继配线11c与源极端子19c连接。
在此，如图3所示，源极配线16a经由形成于栅极绝缘层12的接触孔Cb与中继配线11c连接。
如图3和图4所示，TFT5a具有底栅结构，其包括：设置在绝缘基板10a上的栅极电极11aa；以覆盖栅极电极11aa的方式设置的栅极绝缘层12；和以与栅极电极11aa重叠的方式呈岛状设置在栅极绝缘层12上的、具有沟道区域C的氧化物半导体层13a。另外，TFT5a包括以与栅极电极11aa重叠并且夹持沟道区域C地相互对峙的方式设置在氧化物半导体层13a上的源极电极16aa和漏极电极16b。
在此，在氧化物半导体层13a的沟道区域C上设置有覆盖源极电极16aa和漏极电极16b（即TFT5a）的层间绝缘膜17。
另外，如图3所示，栅极电极11aa为向栅极配线11a的侧方突出的部分。另外，如图3所示，源极电极16aa为向源极配线16a的侧方突出的部分，如图4所示，包括第一导电层14a和第二导电层15a的层叠膜。此外，如图4所示，漏极电极16b包括第一导电层14b和第二导电层15b的层叠膜。
第一导电层14a、14b包括例如钛等，第二导电层15a、15b包括例如铝等。另外，漏极电极16b隔着栅极绝缘层12与辅助电容配线11b重叠，由此构成辅助电容。
另外，氧化物半导体层13a包括例如铟镓锌氧化物（IGZO）等的氧化物半导体。
另外，在本实施方式中，如图2所示，在显示区域D与端子区域T的栅极端子区域Tg之间设置有配线转换区域T1，并且在显示区域D与端子区域T的源极端子区域Ts之间设置有配线转换区域T2。
为了将分别设置在各栅极配线11a间且相互平行延伸的多个辅助电容配线11b之间电连接，需要利用除与辅助电容配线11b同层设置的栅极配线11a之外的配线（即源极配线16a）进行连接，由此，该配线转换区域T1是用于利用源极配线16a连接多个辅助电容配线11b，确保栅极配线11a与信号配线16之间的电连接的区域。
另外，配线转换区域T2为进行源极配线16a与栅极配线11a的转换的区域，通过使源极端子19c和源极配线16a由与形成栅极配线11a的金属相同的金属形成，如源极配线16a例如由铝/钛、或銅/钛的层叠膜形成的情况下，具有降低在上层无阻挡金属的情况下因腐蚀等问题发生的安装不良的效果。并且，通过设置该配线转换区域T2，在形成栅极配线11a时，同时形成源极端子19c和源极配线16a，因此能够提高相对于形成源极端子19c和源极配线16a时的不良的再加工性。
如图6所示，在配线转换区域T1设置有连接栅极配线11a与源极配线16a的多个连接区域32，如图7所示，各连接区域32包括：设置在绝缘基板10a上的栅极配线11a；以覆盖栅极配线11a的方式设置的栅极绝缘层12；设置在栅极绝缘层12上的源极配线16a；设置在源极配线16a上的层间绝缘膜17；和以覆盖层间绝缘膜17的方式设置的平坦化膜18。
另外，源极配线16a与上述源极电极16aa同样，包括第一导电层14a和第二导电层15a的层叠膜。
如后述的图14（c）所示，对置基板30包括：绝缘基板10b；呈格子状设置在绝缘基板10b上的黑矩阵21；以及具有分别设置在黑矩阵21的各格子间的红色层、绿色层和蓝色层等的着色层22的彩色滤光片层。另外，对置基板30包括：以覆盖该彩色滤光片层的方式设置的共用电极23；设置在共用电极23上的光间隔物24；和以覆盖共用电极23的方式设置的取向膜（未图示）。
液晶层40例如包括具有电光学特性的向列型液晶材料等。
在上述结构的液晶显示装置50中，在各像素，栅极信号从栅极驱动器（未图示）经由栅极配线11a被传送至栅极电极11aa，在TFT5a为接通状态时，源极信号从源极驱动器（未图示）经由源极配线16a被传送至源极电极16aa，并经由氧化物半导体层13a和漏极电极16b将规定的电荷写入像素电极19a。
此时，在薄膜晶体管基板20的各像素电极19a与对置基板30的共用电极23之间产生电位差，由此规定的电压被施加于液晶层40即各像素的液晶电容和与该液晶电容并列连接的辅助电容。
并且，在液晶显示装置50中，在各像素，根据施加于液晶层40的电压的大小来改变液晶层40的取向状态，由此调整液晶层40的光透射率，以显示图像。
在此，在本实施方式中，如图3、图4所示具有以下特征：在像素电极19a与漏极电极16b连接的连接区域29，设置有将像素电极19a与漏极电极16b电连接的连接层25，该连接层25包括氧化物半导体。
如图4所示，在连接区域29，在栅极绝缘层12上设置有连接层25，在连接层25上设置有漏极电极16b。另外，如图3、图4所示，在连接区域29中，在漏极电极16b、层间绝缘膜17、平坦化膜18和连接层25形成有接触孔Ca，在该接触孔Ca的表面上设置有像素电极19a。
而且，像素电极19a与漏极电极16b经由包括氧化物半导体的连接层25，按照在图4中用箭头表示的连接路径31电连接。
作为构成连接层25的氧化物半导体，与上述氧化物半导体层13a的情况同样，例如能够使用铟镓锌氧化物（IGZO）等氧化物半导体。
接着，对经由包括氧化物半导体的连接层25将像素电极19a与漏极电极16b连接的原理进行说明。图8是表示用于说明本发明实施方式的薄膜晶体管基板中的像素电极与漏极电极的连接原理的俄歇电子分光（AES）分析的结果的图。
其中，图8所示的结果通过以下结果得出：使用图9所示的包括玻璃基板34、IGZO层36和钛层37的结构体33，从钛层37的表面37a一侧，使用Ar和溅射枪对结构体33进行规定时间的蚀刻，在各蚀刻时间进行俄歇电子分光（AES）分析，由此算出的原子比率。
从图8可知：在钛层37与IGZO层36的界面（即图9所示的与钛层37接触的IGZO层的表面36a），IGZO层36中作为单体存在的铟的原子比率大于IGZO层36中作为IGZO的一部分存在的铟的原子比率。因此，可知在IGZO层36中存在的所有的铟中，作为单体存在的铟占主要成分，由此可知在钛层37与lGZO层36的界面，IGZO层36中的铟被钛还原。
另外，同样，从图8所可知，在钛层37与IGZO层36的界面，钛层37中作为二氧化钛的一部分存在的钛的原子比率大于钛层37中作为单体存在的钛的原子比率。因此，可知在钛层37中存在的所有的钛中，钛层37中作为二氧化钛的一部分存在的钛占主要成分，由此可知在钛层37与IGZO层36的界面，钛被lGZO中的铟氧化。
即，在本实施方式中，形成连接层25的氧化物半导体（IGZO）被形成与连接层25接触的漏极电极16b的第一导电层14b的钛还原，因此能够实现由氧化物半导体形成的连接层25的低电阻化。
如上所述，在本实施方式中，能够经由被低电阻化的连接层25将像素电极19a与漏极电极16b连接，因此，与上述现有技术不同，不需要进行用于将像素电极19a与漏极电极16b连接的蚀刻处理。因此，不增加制造工序数，就能够防止像素电极19a与漏极电极16b的连接不良，防止显示品质的降低。
另外，在由铜形成第二导电层15b的情况下，在形成第二导电层15b上的层间绝缘膜17时，虽然氧化膜（氧化铜）形成于第二导电层15b的表面，但在本实施方式中，能够经由被低电阻化的连接层25将像素电极19a与漏极电极16b连接，因此不需要进行除去该氧化膜的工序。
另外，在本实施方式中，如图6、图7所示具有以下特征：在连接栅极配线11a与源极配线16a的连接区域32，设置有将栅极配线11a与源极配线16a电连接的连接层38，该连接层38包括氧化物半导体。
如图7所示，在连接区域32，在栅极绝缘层12上设置有连接层38，在连接层38上设置有源极配线16a。另外，如图6、图7所示，在连接区域32，在栅极绝缘层12、源极配线16a、层间绝缘膜17、平坦化膜18和连接层38形成有接触孔Cc，在该接触孔Cc的表面上设置有由包括铟锡氧化物的ITO膜等形成的透明导电膜41。
而且，栅极配线11a与源极配线16a经由包括氧化物半导体的连接层38和透明导电膜41，按照图7中用箭头表示的连接路径42电连接。
另外，作为构成连接层38的氧化物半导体，能够与上述氧化物半导体层13a和连接层25的情况同样地，例如使用铟镓锌氧化物（IGZO）等氧化物半导体。
而且，与设置有上述连接层25的连接区域29的情况同样地，在连接区域32，形成连接层38的氧化物半导体（IGZO）被形成与连接层38接触的源极配线16a的第一导电层14a的钛还原，由此能够实现包括氧化物半导体的连接层38的低电阻化。
因此，能够经由被低电阻化的连接层38将栅极配线11a与源极配线16a连接，因此，与连接区域29的情况同样地，不需要进行用于将栅极配线11a与源极配线16a连接的蚀刻处理。因此，不增加制造工序数，就能够防止栅极配线11a与源极配线16a的连接不良，防止显示品质的降低。
另外，在本实施方式中，将漏极电极16b设为第一导电层14b和第二导电层15b的层叠结构，利用钛形成与连接层25接触的漏极电极16b的第一导电层14b。因此，即使在将漏极电极16b设为第一导电层14b和第二导电层15b的层叠结构，且在像素电极19a与第二导电层15b之间发生连接不良的情况下，也能够经由被低电阻化的连接层25将像素电极19a与漏极电极的第二导电层16b连接。
另外，同样，将源极配线16a设为第一导电层14a和第二导电层15a的层叠结构，利用钛形成与连接层38接触的源极配线16a的第一导电层14a。因此，即使在将源极配线16a设为第一导电层14a和第二导电层15a的层叠结构，且在透明导电膜41与第二导电层15a之间发生连接不良的情况下，也能够经由低电阻化的连接层38将栅极配线11a与源极配线16a的第二导电层15a连接。
接着，使用图10～图14对本实施方式的液晶显示装置50的制造方法的一例进行说明。图10、图11为用剖面表示本发明的实施方式的薄膜晶体管基板的制造工序的说明图，图12、图13是用剖面表示本发明的实施方式的薄膜晶体管基板中的连接扫描配线与信号配线的连接区域的制造工序的说明图。另外，图14是用剖面表示本发明的实施方式的对置基板的制造工序。另外，本实施方式的制造方法包括薄膜晶体管基板制作工序、对置基板制作工序和液晶注入工序。
首先，对薄膜晶体管基板制作工序进行说明。
〈栅极电极、栅极配线形成工序〉
首先，对玻璃基板、硅基板、具有耐热性的塑料基板等绝缘基板10a的基板整体，通过溅射法，例如形成钼膜（厚度150nm左右）等。之后，对该钼膜，进行通过使用了第一光掩模的光刻而形成的抗蚀剂的图案化、湿蚀刻和抗蚀剂的剥离清洗，由此，如图3、图10（a）、图12（a）所示，在绝缘基板10a上形成栅极配线11a、栅极电极11aa、辅助电容配线11b和中继配线11c。
另外，在本实施方式中，作为构成栅极电极11aa的金属膜，示例了单层结构的钼膜，但也可以构成为例如利用铝膜、钨膜、钽膜、铬膜、钛膜、铜膜等金属膜、或者这些合金膜、金属氮化物的膜形成厚度50nm～300nm的栅极电极11aa。
另外，作为形成上述塑料基板的材料，例如可使用聚对苯二甲酸乙二醇酯树脂、聚萘二甲酸乙二醇酯树脂、聚醚砜树脂、丙烯酸树脂和聚酰亚胺树脂。
〈栅极绝缘层形成工序〉
接着，对形成有栅极配线11a、栅极电极11aa、辅助电容配线11b和中继配线11c的基板整体，通过CVD法，例如形成氮化硅膜（厚度200nm～500nm左右），如图10（b）和图12（b）所示，在绝缘基板10a上以覆盖栅极配线11a、栅极电极11aa和辅助电容配线11b的方式形成栅极绝缘层12。
此外，也可以将栅极绝缘层12设为由两层层叠结构形成的结构。在该情况下，除上述氮化硅膜（SiNx）之外，例如也能够使用氧化硅膜（SiOx）、氮氧化硅膜（SiOxNy，x＞y）、氧氮化硅膜（SiNxOy，x＞y）等。
另外，从防止来自绝缘基板10a的杂质等的扩散的观点出发，优选作为下层侧的栅极绝缘层，使用氮化硅膜或氧氮化硅膜，并且，作为上层侧的栅极绝缘层，使用氧化硅膜或氮氧化硅膜的结构。例如，作为下层侧的栅极绝缘层，将SiH4和NH3作为反应气体形成膜厚100nm至200nm的氮化硅膜，并且，作为上层侧的栅极绝缘层，将N2O、SiH4作为反应气体形成膜厚50nm至100nrn的氮化硅膜。
另外，从通过低的成膜温度形成栅极漏电流少的致密的栅极绝缘层12的观点出发，优选使氩气等稀有气体包含于反应气体中并混入绝缘层中。
〈半导体层、连接层形成工序〉
之后，通过溅射法，形成例如包括铟镓锌氧化物（IGZO）的氧化物半导体膜（厚度30nm～100nm左右），之后，对该氧化物半导体膜进行通过使用了第二光掩模的光刻而形成的抗蚀剂的图案化、湿蚀刻和抗蚀剂的剥离清洗，由此，如图10（c）、图12（c）所示，在栅极绝缘层12上形成氧化物半导体层13a和连接层25、38。
〈源极配线、漏极电极形成工序〉
接着，如图10（d）、图12（d）所示，对形成有氧化物半导体层13a和连接层25、38的基板整体通过溅射法，依次形成例如钛膜26（厚度30nm～150nm）和铝膜27（厚度50nm～400nm左右）等。
之后，进行通过使用了第三光掩模的光刻而形成的抗蚀剂的图案化、铝膜的湿蚀刻，并且对钛膜进行干蚀刻（等离子蚀刻）以及抗蚀剂的剥离和清洗。然后，如图10（e）所示，在氧化物半导体层13a上形成包括第一导电层14a和第二导电层15a的层叠膜的源极电极16aa，并且在连接层25上形成包括第一导电层14b和第二导电层15b的层叠膜的漏极电极16b，使氧化物半导体层13a的沟道区域C露出。另外，如图12（e）所示，在连接层38上形成包括第一导电层148和第二导电层15a的层叠膜的源极配线16a。
即，在本工序中，在通过连接层形成工序形成的连接层25上，通过干蚀刻形成漏极电极16b，使连接层25与漏极电极16b的第一导电层14b接触。
另外，同样，在通过连接层形成工序形成的连接层38上，通过干蚀刻形成源极配线16a，使连接层38与源极配线16a的第一导电层14a接触。
另外，作为蚀刻加工，可以使用上述干蚀刻和湿蚀刻中的任意一种，但在处理大面积基板的情况下，优选使用干蚀刻。作为蚀刻气体，能够使用CF4、NF3、SF6、CHF3等氟系气体、Cl2、BCl3、SiCl4、CCl4等氯系气体、氧气等，也可以添加氦气或氩气等惰性气体的构成。
〈层间绝缘膜形成工序〉
接着，对形成有源极电极16aa和漏极电极16b（即TFT5a）以及源极配线16a的基板整体，通过等离子CVD法，例如成膜氮化硅膜、氧化硅膜、氧氮化硅膜等，如图11（a）、图13（a）所示，形成厚度400nm左右的覆盖TFT5a（即氧化物半导体层13a、源极电极16aa、漏极电极16b和连接层25）、源极配线16a和连接层38的层间绝缘膜17。另外，层间绝缘膜17不限定于单层结构，也可以为两层结构或三层结构。
〈平坦化膜形成工序〉
接着，对形成有层间绝缘膜17的基板整体，通过旋涂法或狭缝涂布法，如图11（b）、图13（b）所示，塗布厚度1.0μm～3.0μm左右的包括光敏性的丙烯酸树脂等的感光性的有机绝缘膜28。
接着，对于有机绝缘膜28，进行通过使用了第四光掩模的光刻而形成的抗蚀剂的图案化、曝光和显影、以及抗蚀剂的剥离清洗，由此，如图11（c）、图13（c）所示，在层间绝缘膜17的表面上形成平坦化膜18。
〈接触孔形成工序〉
接着，将平坦化膜18、源极电极16aa和漏极电极16b作为掩模，进行使用了规定的蚀刻气体（例如CF4气体和O2气体）的干蚀刻，除去层间绝缘膜17和连接层25的一部分，由此如图11（d）所示，在连接层25和漏极电极16b形成接触孔Ca，并形成具有该接触孔Ca的连接区域29。
另外，将平坦化膜18、源极电极16aa和连接层38作为掩模，进行使用了规定的蚀刻气体（例如CF4气体和O2气体）的干蚀刻，除去层间绝缘膜17和栅极绝缘层12的一部分，如图13（d）所示，在栅极绝缘层12、连接层38、源极配线16a形成接触孔Cc，并形成具有该接触孔Cc的连接区域32。
另外，与形成这些接触孔Ca、Cc同时地，通过栅极绝缘层12的蚀刻形成上述接触孔Cb。
另外，在形成接触孔Ca、Cc时，通过对接触孔Ca一侧的连接层25与接触孔Cc一侧的栅极绝缘层12的蚀刻选择比进行调节，能够在接触孔Ca一侧利用连接层25阻止蚀刻，防止栅极绝缘层12的蚀刻。
〈像素电极、透明导电膜形成工序〉
最后，对形成有层间绝缘膜17和平坦化膜18的基板整体，通过溅射法，形成例如包括铟锡氧化物的ITO膜（厚度50nm～200nm左右）等后，对该ITO膜进行通过使用了第五光掩模的光刻而形成的抗蚀剂的图案化、湿蚀刻和抗蚀剂的剥离清洗，由此，如图4所示，在接触孔Ca的表面上形成像素电极19a，并且如图7所示，在接触孔Cc的表面上形成透明导电膜41。
此时，如图4所示，像素电极19a以与连接层25接触的方式形成，像素电极19a与漏极电极16b经由包括氧化物半导体的连接层25按照连接路径31电连接。
这样，在本实施方式中，不进行用于将像素电极19a与漏极电极16b连接的蚀刻处理，就能够经由连接层25将像素电极19a与漏极电极16b连接。因此，不增加制造工序数，就能够防止像素电极19a与漏极电极16b的连接不良，防止显示品质的降低。
另外，如图7所示，透明导电膜41以与栅极配线11a和连接层38接触的方式形成，栅极配线11a与源极配线16a，经由包括氧化物半导体的连接层38和透明导电膜41，按照连接路径42电连接。
因此，不进行用于将栅极配线11a与源极配线16a连接的蚀刻处理，就能够经由连接层38将栅极配线11a与源极配线16a连接。因此，不增加制造工序数，就能够防止栅极配线11a与源极配线16a的连接不良，防止显示品质的降低。
另外，在形成透射型的液晶显示装置50的情况下，像素电极19a能够使用包含氧化钨的铟氧化物或铟锌氧化物、包含氧化钛的铟氧化物或铟锡氧化物等。另外，除上述铟锡氧化物（ITO）之外，也能够使用铟锌氧化物（IZO）、含有氧化硅的铟锡氧化物（ITSO）等。
另外，在形成反射型液晶显示装置50的情况下，作为具有反射性的金属薄膜，使用包括钛、钨、镍、金、白金、银、铝、镁、钙、锂和它们的合金的导电膜，能够将该金属薄膜作为像素电极19a使用。
如上所述，能够制作如图4、图7所示的薄膜晶体管基板20。
〈对置基板制作工序〉
首先，在玻璃基板等绝缘基板10b的基板整体，通过旋涂法或狭缝涂布法，涂布例如被着色成黑色的感光性树脂，之后，对该塗布膜进行曝光和显影，如图14（a）所示，形成厚度1.0μm左右的黑矩阵21。
接着，对形成有黑矩阵21的基板整体通过旋涂法或狭缝涂布法，例如在涂布着色成红色、绿色或蓝色的感光性树脂后，对该塗布膜进行曝光和显影，如图14（a）所示，形成为厚度2.0μm左右的所选择的颜色的着色层22（例如红色层）。接着，对其它两种颜色也反复进行同样的工序，形成厚度2.0μm左右的其它两种颜色的着色层22（例如绿色层和蓝色层）。
接着，在形成有各色的着色层22的基板上，通过溅射法，堆积例如ITO膜等透明导电膜，如图14（b）所示，形成厚度50nm～200nm左右的共用电极23。
最后，在形成有共用电极23的基板整体，通过旋涂法或狭缝涂布法涂布感光性树脂，之后，对该塗布膜进行曝光和显影，如图14（c）所示，形成厚度4μm左右的光间隔物24。
这样，能够制作对置基板30。
〈液晶注入工序〉
首先，在通过上述薄膜晶体管基板制作工序制作的薄膜晶体管基板20和通过上述对置基板制作工序制作的对置基板30的各表面，通过印刷法涂布聚酰亚胺的树脂膜，之后，对该涂布膜进行烧成和摩擦处理，形成取向膜。
接着，例如在形成有上述取向膜的对置基板30的表面，呈框状地印刷包括UV（ultraviolet：紫外光）固化和热固化并用型树脂等的密封材料后，在密封材料的内侧滴下液晶材料。
接着，在减压下使滴下有上述液晶材料的对置基板30与形成有上述取向膜的薄膜晶体管基板20贴合，之后，通过将该贴合后的贴合体置于大气压下，对该贴合体的表面和背面进行加压。
接着，在对被夹持于上述贴合体的密封材料照射UV光后，加热该贴合体，使密封材料固化。
最后，例如通过切割将上述密封材料固化后的贴合体切断，除去其多余的部分。
如上所述，能够制造本实施方式的液晶显示装置50。
另外，上述实施方式也可以进行如下变更。
在上述实施方式中，设置有：在接触孔Ca设置连接层25并经由该连接层25将漏极电极16b与像素电极19a电连接的结构；和在接触孔Cc上设置连接层38并经由该连接层38将栅极配线11a与源极配线16a电连接的结构，但本发明不限定于这些结构，例如在上述接触孔Cb也可应用。
例如，与上述接触孔Cc同样地，在接触孔Cb中也可以为以下结构：在栅极绝缘层12与源极配线16a之间设置包括铟镓锌氧化物（IGZO）的连接层，并且在接触孔Cb的表面上设置与中继配线11c和连接层接触的透明导电膜，中继配线11c与源极配线16a经由透明导电膜和连接层被电连接。
另外，在上述实施方式中，作为形成连接层25、38的氧化物半导体使用铟镓锌氧化物（IGZO），使用钛形成与连接层25、38接触的漏极电极16b的第一导电层14b和源极配线16a的第一导电层14a，但是，由于利用形成漏极电极16b的第一导电层14b和源极配线16a的第一导电层14a的金属还原形成连接层25、38的氧化物半导体，因此，如果能够实现包括氧化物半导体的连接层25、38的低电阻化，则作为形成漏极电极16b的第一导电层14b和源极配线16a的第一导电层14a的金属，也能够使用除钛之外的材料。
更具体而言，如果是例如标准电极电位比钛低的金属，则能够在与铟镓锌氧化物接触的情况下与上述钛同样地还原铟镓锌氧化物。
具体而言，钛的标准电极电位为－1.63V，作为具有比其低的标准电极电位的金属，例如有铝（－1.676V）、钡（－2.92V）、铍（－1.847V）、钙（－2.84V）、铯（－2.923V）、钾（－2.925V）、锂（－3.045V）、镁（－2.37V）、钠（Na：－2.714V）、铷（－2.925）、锶（－2.89V）等。
另外，在该情况下，在连接层25上形成包括标准电极电位比钛低的金属的漏极电极16b（即第一导电层14b），在连接层38上形成包括标准电极电位比钛低的金属的源极配线16a（即第一导电层14a）。
另外，在上述实施方式中，通过使用5张光掩模，制作薄膜晶体管基板20，但也可以使用一张掩模进行半导体层、连接层形成工序和源极配线、漏极电极形成工序，使用总共4张光掩模，来制作薄膜晶体管基板。
在该情况下，首先，在薄膜晶体管基板制作工序中，与上述第一实施方式中说明的图10（a）、（b）和图12（a）、（b）同样地，使用第一光掩模，进行栅极电极、栅极配线形成工序和栅极绝缘层形成工序。
接着，如图15（a）、图17（a）所示，通过溅射法，形成例如包括铟镓锌氧化物（lGZO）的氧化物半导体膜（厚度30nm～100nm左右）51。接着，如图15（b）、图17（b）所示，通过溅射法，在形成有氧化物半导体膜51的基板整体，依次形成例如钛膜26（厚度30nm～150nm）和铝膜27（厚度50nm～400nm左右）等。
接着，在形成有钛膜26和铝膜27的基板整体上形成光致抗蚀剂，使用第二光掩模通过半曝光将该光致抗蚀剂以规定的形状图案化，如图15（c）、图17（c）所示，形成光致抗蚀剂52。接着，使用光致抗蚀剂52，对铝膜27和钛膜26进行湿蚀刻、干蚀刻（等离子蚀刻）或将它们组合的蚀刻处理（例如在湿蚀刻后进行干蚀刻），接着，对氧化物半导体膜51进行湿蚀刻。然后，如图15（d）所示，通过除去氧化物半导体膜51、钛膜26和铝膜27的一部分，形成氧化物半导体层13a和连接层25，并且如图17（d）所示在栅极绝缘层12上形成连接层38，接着，在连接层38上形成包括第一导电层14a和第二导电层15a的层叠膜的源极配线16a。
另外，在该情况下，如图15（d）所示，氧化物半导体层13a和连接层25整体形成。
接着，如图15（e）、图17（e）所示，对光致抗蚀剂52进行灰化，除去进行了半曝光的区域的光致抗蚀剂。之后，使用剩余的光致抗蚀剂52，对钛膜26和铝膜27进行干蚀刻，如图16所示，在氧化物半导体层13a上形成包括第一导电层14a和第二导电层15a的层叠膜的源极电极16aa，在连接层25上形成包括第一导电层14b和第二导电层15b的层叠膜的漏极电极16b，使氧化物半导体层13a的沟道区域C露出。
这样，使用一张光掩模就能够进行半导体层、连接层形成工序和源极配线、漏极电极形成工序。
之后，进行光致抗蚀剂52的剥离和清洗，接着，与上述的第一实施方式中说明的图11（a）～（d）和图13（a）～（d）同样地，进行层间绝缘膜形成工序、平坦化膜形成工序、接触孔形成工序、像素电极、透明导电膜形成工序，由此制作薄膜晶体管基板。此时，上述的实施方式中说明的第四和第五光掩模作为第三和第四光掩模使用，通过总共四张光掩模形成薄膜晶体管。
工业上的可利用性
作为本发明的实用例，能够列举使用有氧化物半导体的半导体层的显示装置用基板和其制造方法、显示装置。
符号说明
5a     薄膜晶体管
10a    绝缘基板
11a    栅极配线
11aa   栅极电极
12     栅极绝缘层
13a    氧化物半导体层
14a    第一导电层
14b    第一导电层
15a    第二导电层
15b    第二导电层
16a    源极配线
16aa   源极电极
16b    漏极电极
17     层间绝缘膜
18     平坦化膜
19a    像素电极
20     薄膜晶体管基板（显示装置用基板）
25     连接层
30     对置基板（其它显示装置用基板）
38     连接层
40     液晶层（显示介质层）
41     透明导电膜（导电膜）
50     液晶显示装置
C      沟道区域
Ca     接触孔
Cc     接触孔

Claims (10)

1.一种显示装置用基板，其特征在于，包括：
绝缘基板；
设置在所述绝缘基板上的栅极绝缘层；
设置在所述栅极绝缘层上且包括铟镓锌氧化物（IGZO）的连接层；
设置在所述连接层上且包括钛或标准电极电位比钛低的金属的漏极电极；
形成于所述连接层和所述漏极电极的接触孔；和
设置在所述接触孔的表面上且与所述连接层接触的像素电极，
所述漏极电极与所述像素电极经由所述连接层电连接。
2.如权利要求1所述的显示装置用基板，其特征在于：
所述漏极电极包括：设置在所述连接层的表面上的第一导电层；和设置在该第一导电层的表面上的第二导电层，所述第一导电层包括所述钛。
3.一种显示装置用基板，其特征在于，包括：
绝缘基板；
设置在所述绝缘基板上的栅极配线；
以覆盖所述栅极配线的方式设置的栅极绝缘层；
设置在所述栅极绝缘层上且包括铟镓锌氧化物（IGZO）的连接层；
设置在所述连接层上且包括钛或标准电极电位比钛低的金属的源极配线；
形成于所述栅极绝缘层、所述连接层和所述源极配线的接触孔；和
设置在所述接触孔的表面上且与所述栅极配线和所述连接层接触的导电膜，
所述栅极配线与所述源极配线经由所述连接层和所述导电膜被电连接。
4.如权利要求3所述的显示装置用基板，其特征在于：
所述源极配线包括：设置在所述连接层的表面上的第一导电层；和设置在该第一导电层的表面上的第二导电层，所述第一导电层包括所述钛。
5.一种显示装置，其特征在于，包括：
权利要求1至4中任一项所述的显示装置用基板；
与所述显示装置用基板相对地配置的其它显示装置用基板；和
设置在所述显示装置用基板和所述其它显示装置用基板之间的显示介质层。
6.如权利要求5所述的显示装置，其特征在于：
所述显示介质层为液晶层。
7.一种显示装置用基板的制造方法，其特征在于，至少包括：
在绝缘基板上形成栅极绝缘层的栅极绝缘层形成工序；
在所述栅极绝缘层上形成包括铟镓锌氧化物（IGZO）的连接层的连接层形成工序；
在所述连接层上形成包括钛或标准电极电位比钛低的金属的漏极电极的漏极电极形成工序；
在所述连接层和所述漏极电极形成接触孔的接触孔形成工序；和
以与所述连接层接触的方式在所述接触孔的表面上形成像素电极，由此经由所述连接层将所述漏极电极与所述像素电极电连接的像素电极形成工序。
8.如权利要求7所述的显示装置用基板的制造方法，其特征在于：
在所述漏极电极形成工序中，在所述连接层的表面上形成包括钛的第一导电层，并且在该第一导电层上形成第二导电层，由此形成包括所述第一导电层和所述第二导电层的层叠膜的所述漏极电极。
9.一种显示装置用基板的制造方法，其特征在于，至少包括：
在绝缘基板上形成栅极配线的栅极配线形成工序；
以覆盖所述栅极配线的方式形成栅极绝缘层的栅极绝缘层形成工序；
在所述栅极绝缘层上形成包括铟镓锌氧化物（IGZO）的连接层的连接层形成工序；
在所述连接层上形成包括钛或标准电极电位比钛低的金属的源极配线的源极配线形成工序；
在所述栅极绝缘层、所述连接层和所述源极配线形成接触孔的接触孔形成工序；和
以与所述栅极配线和所述连接层接触的方式在所述接触孔的表面上形成导电膜，由此经由所述配线层和所述导电膜将所述栅极配线与所述源极配线电连接的导电膜形成工序。
10.如权利要求9所述的显示装置用基板的制造方法，其特征在于：
在所述源极配线形成工序中，在所述连接层的表面上形成包括钛的第一导电层，并且在该第一导电层上形成第二导电层，由此形成包括所述第一导电层和所述第二导电层的层叠膜的所述源极配线。
CN2011800398511A 2010-08-18 2011-05-11 显示装置用基板及其制造方法、显示装置 Pending CN103069334A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-183225 2010-08-18
JP2010183225 2010-08-18
PCT/JP2011/002634 WO2012023226A1 (ja) 2010-08-18 2011-05-11 表示装置用基板及びその製造方法、表示装置

Publications (1)

Publication Number Publication Date
CN103069334A true CN103069334A (zh) 2013-04-24

Family

ID=45604897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800398511A Pending CN103069334A (zh) 2010-08-18 2011-05-11 显示装置用基板及其制造方法、显示装置

Country Status (5)

Country Link
US (1) US20130215370A1 (zh)
JP (1) JP5275519B2 (zh)
KR (1) KR101339607B1 (zh)
CN (1) CN103069334A (zh)
WO (1) WO2012023226A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035569A (zh) * 2012-12-25 2013-04-10 青岛盛嘉信息科技有限公司 一种薄膜晶体管生长工艺
CN103915451A (zh) * 2014-03-28 2014-07-09 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104538411A (zh) * 2015-01-22 2015-04-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104867935A (zh) * 2014-02-24 2015-08-26 乐金显示有限公司 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867936A (zh) * 2014-02-24 2015-08-26 乐金显示有限公司 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN110391186A (zh) * 2019-07-09 2019-10-29 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN110476200A (zh) * 2017-03-29 2019-11-19 夏普株式会社 Tft基板、tft基板的制造方法、显示装置
WO2023173507A1 (zh) * 2022-03-16 2023-09-21 Tcl华星光电技术有限公司 Tft 基板及其制作方法、液晶显示面板和 oled 显示面板

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104396019B (zh) * 2012-06-19 2017-04-12 夏普株式会社 半导体装置及其制造方法
CN104620389B (zh) * 2012-09-12 2017-11-17 夏普株式会社 半导体装置及其制造方法
CN103050413A (zh) * 2012-12-25 2013-04-17 青岛盛嘉信息科技有限公司 一种薄膜晶体管生长工艺
US9704894B2 (en) * 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
US10008513B2 (en) * 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102235443B1 (ko) 2014-01-10 2021-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911195B1 (en) 2014-02-24 2020-05-27 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9874775B2 (en) * 2014-05-28 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
CN105070725A (zh) * 2015-07-21 2015-11-18 深圳市华星光电技术有限公司 一种平板显示器中的面板结构及制作方法
CN108028202B (zh) * 2015-09-24 2021-05-25 夏普株式会社 半导体装置及其制造方法
CN105206678A (zh) * 2015-10-29 2015-12-30 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制作方法
US9793409B2 (en) * 2016-01-14 2017-10-17 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel
US11024656B2 (en) 2016-06-28 2021-06-01 Sharp Kabushiki Kaisha Active matrix substrate, optical shutter substrate, display device, and method for manufacturing active matrix substrate
CN108183132A (zh) * 2017-12-27 2018-06-19 深圳市华星光电半导体显示技术有限公司 一种igzo薄膜晶体管制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050122443A1 (en) * 2003-12-04 2005-06-09 Lg.Philips Lcd Co., Ltd. Array substrate for liquid crystal display device and fabricating method thereof
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US7737517B2 (en) * 2007-10-19 2010-06-15 Hitachi Displays, Ltd. Display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3463006B2 (ja) * 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
JP2010140919A (ja) 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
JP5685805B2 (ja) * 2009-07-23 2015-03-18 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050122443A1 (en) * 2003-12-04 2005-06-09 Lg.Philips Lcd Co., Ltd. Array substrate for liquid crystal display device and fabricating method thereof
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US7737517B2 (en) * 2007-10-19 2010-06-15 Hitachi Displays, Ltd. Display device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035569A (zh) * 2012-12-25 2013-04-10 青岛盛嘉信息科技有限公司 一种薄膜晶体管生长工艺
CN104867936B (zh) * 2014-02-24 2018-02-02 乐金显示有限公司 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867935B (zh) * 2014-02-24 2018-02-02 乐金显示有限公司 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867935A (zh) * 2014-02-24 2015-08-26 乐金显示有限公司 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867936A (zh) * 2014-02-24 2015-08-26 乐金显示有限公司 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
WO2015143818A1 (zh) * 2014-03-28 2015-10-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103915451A (zh) * 2014-03-28 2014-07-09 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104538411A (zh) * 2015-01-22 2015-04-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN110476200A (zh) * 2017-03-29 2019-11-19 夏普株式会社 Tft基板、tft基板的制造方法、显示装置
US11107845B2 (en) 2017-03-29 2021-08-31 Sharp Kabushiki Kaisha TFT substrate, TFT substrate production method, and display device
CN110476200B (zh) * 2017-03-29 2021-11-16 夏普株式会社 Tft基板、tft基板的制造方法、显示装置
CN110391186A (zh) * 2019-07-09 2019-10-29 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
WO2023173507A1 (zh) * 2022-03-16 2023-09-21 Tcl华星光电技术有限公司 Tft 基板及其制作方法、液晶显示面板和 oled 显示面板

Also Published As

Publication number Publication date
KR20130073947A (ko) 2013-07-03
WO2012023226A1 (ja) 2012-02-23
US20130215370A1 (en) 2013-08-22
JPWO2012023226A1 (ja) 2013-10-28
JP5275519B2 (ja) 2013-08-28
KR101339607B1 (ko) 2013-12-10

Similar Documents

Publication Publication Date Title
CN103069334A (zh) 显示装置用基板及其制造方法、显示装置
KR101363555B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US9087749B2 (en) Active matrix substrate, and display panel
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN102870221B (zh) 薄膜晶体管基板、具有它的液晶显示装置和薄膜晶体管基板的制造方法
US9177974B2 (en) Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate with gate insulating film not provided where auxiliary capacitor is provided
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
JP3964223B2 (ja) 薄膜トランジスタ装置
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN102723269A (zh) 阵列基板及其制作方法、显示装置
WO2014166176A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN102956713B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN107871753B (zh) 阵列基板及其制备方法
WO2015096371A1 (zh) 一种电极引出结构、阵列基板以及显示装置
US20130092923A1 (en) Active matrix substrate and method for manufacturing the same
TWI406420B (zh) 主動矩陣基板、顯示裝置及主動矩陣基板之製造方法
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
WO2014187113A1 (zh) 阵列基板及制备方法、显示装置
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
EP2916360A1 (en) Thin film transistor and manufacturing method, array substrate, display device and barrier layer thereof
CN103765597A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
US20200348784A1 (en) Touch display substrate, method of manufacturing the same and display device
EP3185287B1 (en) Array substrate and manufacturing method thereof, and display device
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130424