CN103715141A - 一种阵列基板及其制备方法 - Google Patents
一种阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN103715141A CN103715141A CN201310741939.9A CN201310741939A CN103715141A CN 103715141 A CN103715141 A CN 103715141A CN 201310741939 A CN201310741939 A CN 201310741939A CN 103715141 A CN103715141 A CN 103715141A
- Authority
- CN
- China
- Prior art keywords
- tft
- thickness
- grid
- area
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 57
- 238000002360 preparation method Methods 0.000 title claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 45
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 34
- 239000000203 mixture Substances 0.000 claims abstract description 26
- 239000012212 insulator Substances 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 abstract description 4
- 230000000903 blocking effect Effects 0.000 abstract 2
- 239000010408 film Substances 0.000 description 32
- 229920001621 AMOLED Polymers 0.000 description 14
- 239000000463 material Substances 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了阵列基板及其制备方法,方法包括:提供一基板,形成有包括第一、二TFT的栅极的图形的第一金属层、有源层和栅极绝缘层;在形成的刻蚀阻挡层薄膜上涂覆光刻胶,通过灰度曝光使光刻胶形成具有第一厚度的第一区域、具有第二厚度的第二区域和具有第三厚度的第三区域;通过构图工艺,在第一区域形成刻蚀阻挡层的图形,在第二区域形成连接过孔,在第三区域形成接触过孔;形成第二金属层薄膜,通过构图工艺形成第一、二TFT的源/漏极,两TFT的源/漏极通过接触过孔与有源层电连接;第一TFT的漏极通过连接过孔与第二TFT的栅极电连接。根据刻蚀深度不同设置不同厚度的光刻胶,避免较浅过孔的过刻。
Description
技术领域
本发明涉及显示器制造领域,尤其涉及一种AMOLED阵列基板及其制备方法。
背景技术
有源阵列有机发光显示器(Active Matrix Organic Light Emitting Diode,AMOLED)具有自发光、广视角、高对比度、薄型化和低功耗等优点,是目前广受关注的平板显示技术之一。通常AMOLED阵列基板采用2T1C(2个薄膜晶体管TFT和1个电容)结构或带有补偿结构的6T2C(6个TFT和2个电容)结构,其中TFT的有源层可以采用非晶硅、低温多晶硅和氧化物半导体材料,氧化物半导体材料如IGZO。以2T1C结构为例,在同一个像素单元中,一个TFT作为开关管,另一个TFT作为驱动管,开关管的漏极与驱动管的栅极须通过接触过孔进行电连接,通过控制驱动管的栅极电压(即开关管的漏极电压)来调整流过驱动管的电流大小,进而控制每个像素单元对应的有机发光层的发光量。但是,在上述AMOLED器件的制作过程中,技术人员发现AMOLED背板(阵列基板)上经常出现漏电现象,严重影响产品的良品率,而且该问题一直无法得到解决。
发明内容
本发明的目的是提供一种阵列基板及其制备方法,以解决AMOLED背板漏电导致良品率低的问题。
本发明的目的是通过以下技术方案实现的:
第一方面,提供一种阵列基板的制备方法,包括:
提供一基板,该基板上形成有第一金属层、栅极绝缘层和有源层,其中第一金属层包括第一薄膜晶体管TFT的栅极和第二TFT的栅极的图形;
在所述基板上形成刻蚀阻挡层薄膜;
在所述刻蚀阻挡层薄膜上涂覆光刻胶,通过灰度曝光使光刻胶形成具有第一厚度的第一区域、具有第二厚度的第二区域和具有第三厚度的第三区域;其中,所述第一厚度、所述第二厚度和所述第三厚度均不相等,所述第一厚度大于所述第二厚度和所述第三厚度;
通过构图工艺,在所述第一区域形成刻蚀阻挡层的图形,在所述第二区域形成用于连接第一TFT源极和第二TFT栅极的连接过孔,在所述第三区域形成用于连接源/漏极与有源层的接触过孔;
在完成上述步骤的基板上形成第二金属层薄膜,通过构图工艺形成所述第一TFT的源极和漏极,及形成第二TFT的源极和漏极;两TFT的源极和漏极分别通过所述接触过孔与所述有源层电连接;所述第一TFT的漏极通过所述连接过孔与所述第二TFT的栅极电连接。
优选的,所述第一TFT和所述第二TFT为底栅型结构,所述第三厚度大于所述第二厚度。
优选的,所述形成包括第一金属层、有源层和栅极绝缘层的图形,包括:
在提供的基板上形成第一金属薄膜,通过构图工艺形成包括第一TFT的栅极和第二TFT的栅极的栅极金属层的图形;
在完成上述步骤的基板上形成栅极绝缘层;
在完成上述步骤的基板上形成有源层薄膜,通过构图工艺形成包括有源层的图形。
优选的,所述第二厚度为0。
优选的,所述第一TFT和所述第二TFT为顶栅型结构,所述第二厚度大于所述第三厚度。
优选的,所述形成包括第一金属层、有源层和栅极绝缘层的图形,包括:
在提供的基板上形成有源层薄膜,通过构图工艺形成包括有源层的图形;
在完成上述步骤的基板上形成栅极绝缘层;
在完成上述步骤的基板上形成第一金属薄膜,通过构图工艺形成包括第一TFT的栅极和第二TFT的栅极的栅极金属层的图形。
优选的,所述第三厚度为0。
优选的,通过灰度曝光使光刻胶形成具有第一厚度的第一区域、具有第二厚度的第二区域和具有第三厚度的第三区域,包括:
采用灰度曝光光源、不同曝光强度的光源或不同掩模版使所述光刻胶形成所述第一区域、所述第二区域和所述第三区域。
本发明实施例有益效果如下:在TFT制备过程中,根据要刻蚀开关管漏极和驱动管栅极的连接过孔、与TFT的源/漏极金属和有源层的接触过孔的刻蚀深度的不同,在不同过孔对应的位置设置不同厚度的光刻胶,避免深度较浅过孔的过刻现象,解决由于过刻引起的有源层和栅极绝缘层的断裂所造成的源/漏极金属与栅极金属电连接引起的漏电现象,提高TFT制备的良品率。
第二方面,提供一种阵列基板,采用如上所述方法制备。
本发明实施例有益效果如下:深度较浅过孔的不会出现过刻现象,解决由于过刻引起的有源层和栅极绝缘层的断裂所造成的源/漏极金属与栅极金属电连接引起的漏电现象,提高TFT制备的良品率。
附图说明
图1为本发明实施例所述AMOLED阵列基板TFT的制备方法的流程图;
图2为本发明实施例底栅型TFT的制备方法的流程图;
图3A和图3B为本发明实施例底栅型TFT的剖视图;
图4A和图4B为本发明实施例顶栅型TFT的剖视图;
图5为本发明实施例提供的如图3A所示的底栅型TFT在未形成源/漏极时的剖视图。
具体实施方式
在采用底栅型TFT的AMOLED显示装置中,以采用2T1C为例,在同一个像素单元中,一个TFT作为开关管,另一个TFT作为驱动管,开关管的漏极与驱动管的栅极需通过接触过孔进行电连接。针对现有AMOLED显示装置中AMOLED背板(阵列基板)出现漏电的问题,本发明的发明人发现:通常情况下用以连接开关管漏极和驱动管栅极的连接过孔,与两个TFT的源/漏极金属和各自有源层的接触过孔是同时进行刻蚀的,由于驱动管栅极上方的连接过孔的刻蚀深度(至少为刻蚀阻挡层和栅绝缘层的厚度和)远大于源/漏极金属和有源层的接触过孔的刻蚀深度;因此在保证连接过孔的刻蚀深度符合要求的情况下,则可能单个TFT内源/漏极金属和有源层的接触过孔的刻蚀时间过长而造成过刻,从而使有源层和栅极绝缘层击穿断裂,在过孔刻蚀完成后沉积源/漏极金属薄膜时,源/漏极金属与栅极金属在有源层和栅极绝缘层的断裂处形成电连接,最终造成阵列基板的严重漏电甚至报废,降低了良品率。
下面结合说明书附图对本发明实施例的实现过程进行详细说明。需要注意的是,自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
下面结合说明书附图对本发明实施例的实现过程进行详细说明。
参见图1,本发明实施例提供一种AMOLED阵列基板的制备方法,包括:
101,提供一基板,形成有第一金属层、有源层和栅极绝缘层,其中第一金属层包括第一TFT的栅极和第二TFT的栅极的图形。
102,在基板上形成刻蚀阻挡层薄膜。
103,在刻蚀阻挡层薄膜上涂覆光刻胶,通过灰度曝光使光刻胶形成具有第一厚度的第一区域、具有第二厚度的第二区域和具有第三厚度的第三区域。
其中,所述第一厚度、所述第二厚度和所述第三厚度均不相等,所述第一厚度大于所述第二厚度和所述第三厚度;所述第二厚度根据所述连接过孔需刻蚀的深度设置,与所述连接过孔需刻蚀的深度成反比;所述第三厚度根据所述接触过孔需刻蚀的深度设置,与所述接触过孔需刻蚀的深度成反比。这也意味着,连接过孔或接触过孔的刻蚀的深度越深,相对应的第二厚度或第三厚度越薄。本领域技术人员应当理解的是,第一区域形成的光刻胶的第一厚度是最厚的,因此在第一区域的刻蚀深度也是最浅的。
需要说明的是,本实施例中的接触过孔为制备过程中在刻蚀阻挡层所形成的用于第一TFT、第二TFT的源/漏极与各自的有源层接触的过程,本领域技术人员应该了解,第一TFT、第二TFT在制备完成后,各自的源/漏极和各自的有源层实际为直接接触。在通常情况下,可以仅在源极和漏极上方的刻蚀阻挡层薄膜上制作接触过孔,也可以是仅将有源层上方的刻蚀阻挡层薄膜保留而将其他区域的刻蚀阻挡层薄膜去除以形成接触过孔。图3A中所示的方案倾向于前者,图3B中所示的方案更倾向于后者;不过,本发明实施例提供的方案可以适用于但不限于这两种实现方式。需要说明的是,图3B所示的底栅型TFT结构中,制备完成后的TFT结构并不能明显的示出TFT的源/漏极与有源层的接触过孔。
104,通过构图工艺,在第一区域形成刻蚀阻挡层的图形,在第二区域形成连接过孔,在第三区域形成接触过孔。
105,在完成上述步骤的基板上形成第二金属层薄膜,通过构图工艺形成第一TFT的源极和漏极,及形成第二TFT的源极和漏极;两TFT的源极和漏极通过接触过孔与有源层电连接;第一TFT的漏极通过连接过孔与第二TFT的栅极电连接。
优选的,第一TFT和第二TFT为底栅型结构,第三厚度大于第二厚度。
优选的,底栅型结构的第一TFT和第二TFT制备过程中,形成包括第一金属层、有源层和栅极绝缘层的图形,包括:
在提供的基板上形成第一金属薄膜,通过构图工艺形成包括第一TFT的栅极和第二TFT的栅极的栅极金属层的图形;
在完成上述步骤的基板上形成栅极绝缘层;
在完成上述步骤的基板上形成有源层薄膜,通过构图工艺形成包括有源层的图形。
优选的,底栅型结构的第一TFT和第二TFT制备过程中,第二厚度为0。
优选的,第一TFT和第二TFT为顶栅型结构,第二厚度大于第三厚度。
优选的,顶栅型结构的第一TFT和第二TFT制备过程中,形成包括第一金属层、有源层和栅极绝缘层的图形,包括:
在提供的基板上形成有源层薄膜,通过构图工艺形成包括有源层的图形;
在完成上述步骤的基板上形成栅极绝缘层;
在完成上述步骤的基板上形成第一金属薄膜,通过构图工艺形成包括第一TFT的栅极和第二TFT的栅极的栅极金属层的图形。
优选的,顶栅型结构的第一TFT和第二TFT制备过程中,第三厚度为0。
优选的,通过灰度曝光使光刻胶形成具有第一厚度的第一区域、具有第二厚度的第二区域和具有第三厚度的第三区域,包括:
采用灰度曝光光源、不同曝光强度的光源或不同掩模版使光刻胶形成第一区域、第二区域和第三区域。
本发明实施例有益效果如下:在阵列基板制备过程中,根据要刻蚀开关管漏极和驱动管栅极的连接过孔、与TFT的源/漏极金属和有源层的接触过孔的刻蚀深度的不同,在不同过孔对应的位置设置不同厚度的光刻胶,避免深度较浅过孔的过刻现象,解决由于过刻引起的有源层和栅极绝缘层的断裂所造成的源/漏极金属与栅极金属电连接引起的漏电现象,提高TFT制备的良品率。
参见图2,本发明实施例提供一种较具体的制备AMOLED阵列基板的方法,步骤如下:
201,在提供的基板上形成第一金属薄膜,通过构图工艺形成包括第一TFT的栅极和第二TFT栅极的第一金属层的图形。
202,在完成上述步骤的基板上形成栅极绝缘层。
203,在完成上述步骤的基板上形成有源层薄膜,通过构图工艺形成包括有源层的图形。
204,在完成上述步骤的基板上形成刻蚀阻挡层薄膜。
205,在完成上述步骤的基板上涂覆光刻胶,通过曝光使光刻胶形成具有第一厚度的第一区域、具有第二厚度的第二区域和具有第三厚度的第三区域;其中,第一区域与第一TFT的栅极位置对应,第二区域与第二TFT的栅极位置对应,第一厚度大于第三厚度,第三厚度大于第二厚度。
优选的,第二厚度可以为0,即在第二区域的光刻胶被完全去除。
206,通过刻蚀工艺在完成上述步骤的基板的第一区域形成刻蚀阻挡层,在第二区域形成连接过孔,在第三区域形成至少一个接触过孔。
207、在完成上述步骤的基板上形成第二金属层薄膜,通过构图工艺形成第二金属层,第二金属层包括第一TFT的源极、第一TFT的漏极、第二TFT的源极和第二TFT的漏极的图形,第一TFT、第二TFT的源/漏极均与有源层电连接,第一TFT的漏极与第二TFT的栅极通过连接过孔连接,从而形成第一TFT和第二TFT。
需要注意的是,第一TFT和第二TFT可以为2T1C(2个TFT和1个电容)结构中的两TFT,也可以为6T2C(6个TFT和2个电容)结构中的指定的两TFT,本领域技术人员根据本发明的容易得到,在此不再对6T2C结构进行说明。
可选的,步骤201包括:在提供的基板上通过溅射的沉积的方法形成第一金属薄膜,通过光刻形成包括第一TFT的栅极和第二TFT的栅极的第一金属层的图形。
可选的,步骤202包括:在上述步骤的基板上,通过CVD沉积的方法形成栅极绝缘层。优选的,栅极绝缘层的材料可以为SiO2或SiNx,厚度可以为1到300纳米。
可选的,步骤203包括:在上述步骤的基板上,通过磁控溅射的方法沉积IGZO薄膜,通过光刻形成包括有源层的图形,有源层的厚度可以为5到200纳米。
可选的,步骤204包括:在上述步骤的基板上,通过CVD溅射的方法沉积刻蚀阻挡层薄膜。优选的,刻蚀阻挡层薄膜的材料可以为SiO2或SiNx,厚度可以为5到500纳米。
可选的,步骤205包括:在上述步骤的基板上,涂覆光刻胶,采用灰度曝光光源、不同曝光强度的光源或掩模版使光刻胶形成第一区域、第二区域和第三区域。
可选的,步骤206包括:在完成上述步骤的基板上,通过干刻的方法在第一区域形成刻蚀阻挡层,在第二区域形成连接过孔,在第三区域形成至少一个接触过孔。
可选的,步骤207包括:在完成上述步骤的基板上,通过溅射的方法形成第二金属层薄膜,通过光刻形成包括第一TFT的源极、第二TFT的源极、第一TFT的漏极和第二TFT的漏极的源漏金属层的图形,第一TFT的漏极与第二TFT的栅极通过连接过孔连接,从而形成第一TFT和第二TFT。
可选的,本实施例中的第一金属层和第二金属层的材料为Mo、Al、Cr、Au或Ti中的一种或两种以上材料组合而成的复合金属层,厚度为1至500纳米。
根据本实施例制备的2T1C结构的第一TFT和第二TFT为底栅型TFT,参见图3A和图3B,示出了该2T1C结构TFT不同方向的剖视图。包括基板20,第一TFT的栅极21、漏极22和源极23,第二TFT的栅极24、漏极25和源极26,在第二TFT的栅极24(或者栅极24的延伸部)上方形成有过孔30;第一TFT的漏极22与第二TFT的栅极24通过连接过孔30电连接,漏极22、源极23、漏极25和源极26均与有源层27电连接,还包括栅绝缘层28和刻蚀阻挡层29。
通过3A和图3B可知,第一TFT的漏极22与第二TFT的栅极24电连接处的连接过孔30的刻蚀深度最深,在制备方法中该处曝光后的光刻胶厚度为第二厚度;其次为漏极22、源极23、漏极25和源极26与有源层27的电连接处(即与有源层27直接接触的位置),参见图5,图5是图3A所示的2T1C结构TFT未形成漏极22、源极23、漏极25和源极26时的剖视图,其中,包括接触过孔31,接触过孔的刻蚀深度相比连接过孔30处的刻蚀深度较浅,在制备方法中该处曝光后的光刻胶厚度为第三厚度;栅极21对应位置处、及其他不需要过孔的位置,曝光后的光刻胶厚度为第一厚度。
由于在阵列基板制备过程中,根据要刻蚀的第一TFT(开关管漏极)和第二TFT(驱动管栅极)的接触过孔、与TFT的源/漏极金属和有源层的接触过孔的刻蚀深度的不同,在不同过孔对应位置设置不同厚度的光刻胶,在刻蚀时可避免深度较浅过孔的过刻现象,解决由于过刻引起的有源层和栅极绝缘层的断裂所造成的源/漏极金属与栅极金属电连接引起的漏电现象,提高TFT制备的良品率。
本发明实施例,提供另一种较具体的制备AMOLED阵列基板的方法,以21TC结构中顶栅型TFT为例进行说明,步骤如下:
步骤一,在提供的基板上形成有源层薄膜,通过构图工艺形成包括有源层的图形。
步骤二,在完成上述步骤的基板上形成栅极绝缘层。
步骤三,在完成上述步骤的基板上形成第一金属薄膜,通过构图工艺形成包括第一TFT的栅极和第二TFT的栅极的栅极金属层的图形。
步骤四,在完成上述步骤的基板上形成刻蚀阻挡层薄膜。
步骤五,在完成上述步骤的基板上涂覆光刻胶,通过曝光使光刻胶形成具有第一厚度的第一区域、具有第二厚度的第二区域和具有第三厚度的第三区域;其中,第一区域与第一TFT的栅极位置对应,第二区域与第二TFT的栅极位置对应,第三区域与第一TFT和第二TFT的源极、漏极位置对应;第一厚度大于第二厚度,第二厚度大于第三厚度。
优选的,第三厚度可以为0,即在第三区域的光刻胶被完全去除。
步骤六,通过刻蚀工艺在完成上述步骤的基板上,在第一区域形成刻蚀阻挡层,在第二区域形成连接过孔,在第三区域形成至少一个接触过孔。
步骤七、在完成上述步骤的基板上形成第二金属层薄膜,通过构图工艺形成第二金属层,第二金属层包括第一TFT的源极、第一TFT的漏极、第二TFT的源极和第二TFT的漏极的图形,第一TFT、第二TFT的源/漏极均通过接触过孔与有源层电连接,第一TFT的漏极与第二TFT的栅极通过连接过孔连接,从而形成第一TFT和第二TFT。
优选的,在步骤一之前还包括在提供的基板形成缓冲层的步骤,所述缓冲层的材料为SiO2或SiNx,厚度为1到200纳米。
本实施例各层的材料与厚度参考底栅型结构各层的材料与厚度,在此不再赘述。
根据本实施例制备的2T1C结构的第一TFT和第二TFT为顶栅型TFT,参见图4A和图4B,示出了该2T1C结构TFT不同方向的剖视图。包括基板20,缓冲层32,第一TFT的栅极21、漏极22和源极23,第二TFT的栅极24、漏极25和源极26,第一TFT的漏极22与第二TFT的栅极24电连接,漏极22、源极23、漏极25和源极26均与有源层27电连接,还包括栅绝缘层28和刻蚀阻挡层29。通过图4A和图4B可知,最深的刻蚀深度为第一TFT和漏极22和源极23、第二TFT漏极25和源极26与有源层27的电连接处的过孔31的刻蚀深度,在制备方法中该处曝光后的光刻胶厚度为第三厚度,即为0;其次的刻蚀深度为第一TFT的漏极与第二TFT的栅极电连接处的过孔30的刻蚀深度,在制备方法中该处曝光后的光刻胶厚度为第二厚度;栅极21对应位置处、及其他不需要过孔的位置处,曝光后的光刻胶厚度为第一厚度。
对于该顶栅型结构2T1C的TFT,根据要刻蚀的第一TFT(开关管漏极)和第二TFT(驱动管栅极)的接触过孔、与TFT的源/漏极金属和有源层的接触过孔的刻蚀深度的不同,在不同过孔对应位置设置不同厚度的光刻胶,在刻蚀时可避免深度较浅过孔的过刻现象,解决由于过刻引起的有源层和栅极绝缘层的断裂所造成的源/漏极金属与栅极金属电连接引起的漏电现象,提高TFT制备的良品率。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种阵列基板的制备方法,其特征在于,包括:
提供一基板,该基板上形成有第一金属层、栅极绝缘层和有源层,其中第一金属层包括第一薄膜晶体管TFT的栅极和第二TFT的栅极的图形;
在所述基板上形成刻蚀阻挡层薄膜;
在所述刻蚀阻挡层薄膜上涂覆光刻胶,通过灰度曝光使光刻胶形成具有第一厚度的第一区域、具有第二厚度的第二区域和具有第三厚度的第三区域;其中,所述第一厚度、所述第二厚度和所述第三厚度均不相等,所述第一厚度大于所述第二厚度和所述第三厚度;
通过构图工艺,在所述第一区域形成刻蚀阻挡层的图形,在所述第二区域形成用于连接第一TFT漏极和第二TFT栅极的连接过孔,在所述第三区域形成用于连接源/漏极与有源层的接触过孔;
在完成上述步骤的基板上形成第二金属层薄膜,通过构图工艺形成所述第一TFT的源极和漏极,及形成第二TFT的源极和漏极;两TFT的源极和漏极分别通过所述接触过孔与所述有源层电连接;所述第一TFT的漏极通过所述连接过孔与所述第二TFT的栅极电连接。
2.根据权利要求1所述的方法,其特征在于,所述第一TFT和所述第二TFT为底栅型结构,所述第三厚度大于所述第二厚度。
3.根据权利要求2所述的方法,其特征在于,所述形成包括第一金属层、栅极绝缘层和有源层的图形,包括:
在提供的基板上形成第一金属薄膜,通过构图工艺形成包括第一TFT的栅极和第二TFT的栅极的栅极金属层的图形;
在完成上述步骤的基板上形成栅极绝缘层;
在完成上述步骤的基板上形成有源层薄膜,通过构图工艺形成包括有源层的图形。
4.根据权利要求2所述的方法,其特征在于,所述第二厚度为0。
5.根据权利要求1所述的方法,其特征在于,所述第一TFT和所述第二TFT为顶栅型结构,所述第二厚度大于所述第三厚度。
6.根据权利要求5所述的方法,其特征在于,所述形成包括第一金属层、有源层和栅极绝缘层的图形,包括:
在提供的基板上形成有源层薄膜,通过构图工艺形成包括有源层的图形;
在完成上述步骤的基板上形成栅极绝缘层;
在完成上述步骤的基板上形成第一金属薄膜,通过构图工艺形成包括第一TFT的栅极和第二TFT的栅极的栅极金属层的图形。
7.根据权利要求5所述的方法,其特征在于,所述第三厚度为0。
8.根据权利要求1所述的方法,其特征在于,通过灰度曝光使光刻胶形成具有第一厚度的第一区域、具有第二厚度的第二区域和具有第三厚度的第三区域,包括:
采用灰度曝光光源、不同曝光强度的光源或不同掩模版使所述光刻胶形成所述第一区域、所述第二区域和所述第三区域。
9.一种阵列基板,其特征在于,采用如权利要求1至8任一项所述方法制备。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310741939.9A CN103715141B (zh) | 2013-12-27 | 2013-12-27 | 一种阵列基板及其制备方法 |
US14/430,310 US9548324B2 (en) | 2013-12-27 | 2014-05-12 | Array substrate and method for fabricating the same |
PCT/CN2014/077285 WO2015096350A1 (zh) | 2013-12-27 | 2014-05-12 | 阵列基板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310741939.9A CN103715141B (zh) | 2013-12-27 | 2013-12-27 | 一种阵列基板及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103715141A true CN103715141A (zh) | 2014-04-09 |
CN103715141B CN103715141B (zh) | 2015-02-18 |
Family
ID=50408005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310741939.9A Active CN103715141B (zh) | 2013-12-27 | 2013-12-27 | 一种阵列基板及其制备方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9548324B2 (zh) |
CN (1) | CN103715141B (zh) |
WO (1) | WO2015096350A1 (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015096350A1 (zh) * | 2013-12-27 | 2015-07-02 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法 |
WO2017140056A1 (zh) * | 2016-02-17 | 2017-08-24 | 京东方科技集团股份有限公司 | 层堆叠结构、阵列基板和显示装置 |
EP3171411A4 (en) * | 2014-07-14 | 2018-02-28 | Boe Technology Group Co. Ltd. | Thin film transistor and preparation method therefor, array substrate, and display apparatus |
CN109100894A (zh) * | 2018-07-02 | 2018-12-28 | 深圳市华星光电技术有限公司 | Goa电路结构 |
CN110544671A (zh) * | 2019-08-26 | 2019-12-06 | 上海新微技术研发中心有限公司 | 半导体结构的形成方法 |
CN110556298A (zh) * | 2019-08-26 | 2019-12-10 | 上海新微技术研发中心有限公司 | 场效应晶体管的制造方法 |
CN110783263A (zh) * | 2019-08-26 | 2020-02-11 | 上海新微技术研发中心有限公司 | 半导体结构的形成方法 |
CN111722446A (zh) * | 2019-03-22 | 2020-09-29 | 夏普株式会社 | 有源矩阵基板的制造方法 |
CN112352332A (zh) * | 2018-06-25 | 2021-02-09 | 三星显示有限公司 | 制造有机发光显示装置的方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105742296B (zh) | 2016-03-31 | 2019-05-07 | 上海天马有机发光显示技术有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
CN111739841B (zh) * | 2020-05-08 | 2023-10-03 | 福建华佳彩有限公司 | 一种顶栅结构的In-cell触控面板及制作方法 |
CN111668236A (zh) * | 2020-06-08 | 2020-09-15 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1560901A (zh) * | 2004-03-08 | 2005-01-05 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及薄膜叠层结构的制造方法 |
CN101154346A (zh) * | 2006-09-29 | 2008-04-02 | 统宝光电股份有限公司 | 影像显示***及其制造方法 |
CN102651401A (zh) * | 2011-12-31 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制造方法和显示器件 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060019099A (ko) * | 2004-08-26 | 2006-03-03 | 삼성전자주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
KR20080060861A (ko) * | 2006-12-27 | 2008-07-02 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
CN101369077B (zh) * | 2007-08-17 | 2010-06-09 | 北京京东方光电科技有限公司 | 液晶显示器阵列基板及其制造方法 |
CN101546733B (zh) * | 2008-03-28 | 2011-07-27 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板和彩膜基板的制造方法 |
CN101916039A (zh) * | 2010-07-16 | 2010-12-15 | 深圳清溢光电股份有限公司 | 一种掩模板的制作方法 |
EP2658481B1 (en) * | 2010-12-27 | 2015-02-25 | Rijksuniversiteit Groningen | Lower leg prosthesis |
TWI483344B (zh) * | 2011-11-28 | 2015-05-01 | Au Optronics Corp | 陣列基板及其製作方法 |
CN102768992B (zh) | 2012-08-10 | 2014-10-01 | 广州新视界光电科技有限公司 | 一种薄膜晶体管驱动背板的制作方法 |
TWI489191B (zh) * | 2012-09-20 | 2015-06-21 | Au Optronics Corp | 畫素結構及薄膜電晶體 |
CN103715141B (zh) * | 2013-12-27 | 2015-02-18 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法 |
-
2013
- 2013-12-27 CN CN201310741939.9A patent/CN103715141B/zh active Active
-
2014
- 2014-05-12 WO PCT/CN2014/077285 patent/WO2015096350A1/zh active Application Filing
- 2014-05-12 US US14/430,310 patent/US9548324B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1560901A (zh) * | 2004-03-08 | 2005-01-05 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及薄膜叠层结构的制造方法 |
CN101154346A (zh) * | 2006-09-29 | 2008-04-02 | 统宝光电股份有限公司 | 影像显示***及其制造方法 |
CN102651401A (zh) * | 2011-12-31 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制造方法和显示器件 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015096350A1 (zh) * | 2013-12-27 | 2015-07-02 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法 |
US9548324B2 (en) | 2013-12-27 | 2017-01-17 | Boe Technology Group Co., Ltd. | Array substrate and method for fabricating the same |
EP3171411A4 (en) * | 2014-07-14 | 2018-02-28 | Boe Technology Group Co. Ltd. | Thin film transistor and preparation method therefor, array substrate, and display apparatus |
KR101901045B1 (ko) | 2014-07-14 | 2018-09-20 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 박막 트랜지스터 및 그 준비 방법, 어레이 기판, 및 디스플레이 장치 |
WO2017140056A1 (zh) * | 2016-02-17 | 2017-08-24 | 京东方科技集团股份有限公司 | 层堆叠结构、阵列基板和显示装置 |
US11997914B2 (en) | 2018-06-25 | 2024-05-28 | Samsung Display Co., Ltd. | Method of manufacturing organic light-emitting display device |
CN112352332A (zh) * | 2018-06-25 | 2021-02-09 | 三星显示有限公司 | 制造有机发光显示装置的方法 |
CN109100894A (zh) * | 2018-07-02 | 2018-12-28 | 深圳市华星光电技术有限公司 | Goa电路结构 |
CN109100894B (zh) * | 2018-07-02 | 2021-04-23 | Tcl华星光电技术有限公司 | Goa电路结构 |
CN111722446A (zh) * | 2019-03-22 | 2020-09-29 | 夏普株式会社 | 有源矩阵基板的制造方法 |
CN111722446B (zh) * | 2019-03-22 | 2023-01-31 | 夏普株式会社 | 有源矩阵基板的制造方法 |
CN110783263A (zh) * | 2019-08-26 | 2020-02-11 | 上海新微技术研发中心有限公司 | 半导体结构的形成方法 |
CN110556298A (zh) * | 2019-08-26 | 2019-12-10 | 上海新微技术研发中心有限公司 | 场效应晶体管的制造方法 |
CN110783263B (zh) * | 2019-08-26 | 2022-12-16 | 上海新微技术研发中心有限公司 | 半导体结构的形成方法 |
CN110544671A (zh) * | 2019-08-26 | 2019-12-06 | 上海新微技术研发中心有限公司 | 半导体结构的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103715141B (zh) | 2015-02-18 |
US9548324B2 (en) | 2017-01-17 |
WO2015096350A1 (zh) | 2015-07-02 |
US20160027819A1 (en) | 2016-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103715141B (zh) | 一种阵列基板及其制备方法 | |
CN104183601B (zh) | 具有氧化物薄膜晶体管的平板显示装置及其制造方法 | |
CN104362125A (zh) | 阵列基板及其制作方法、显示装置 | |
EP2743989A1 (en) | Thin film transistor and fabrication method thereof, array substrate, and display device | |
CN103972046B (zh) | 用于制造电容器的方法及包括该电容器的显示设备 | |
WO2016201609A1 (zh) | 金属氧化物薄膜晶体管、显示面板及两者的制备方法 | |
CN109378326A (zh) | 显示面板及其制作方法 | |
US10290666B2 (en) | Thin film transistor (TFT) array substrates and manufacturing methods thereof | |
CN103500710B (zh) | 一种薄膜晶体管制作方法、薄膜晶体管及显示设备 | |
KR20090041506A (ko) | 박막 트랜지스터 및 이를 포함하는 표시장치 | |
CN104241394A (zh) | 一种薄膜晶体管及相应的制备方法、显示基板和显示装置 | |
WO2015165174A1 (zh) | 一种薄膜晶体管及其制作方法、显示基板、显示装置 | |
CN103337479A (zh) | 一种阵列基板、显示装置及阵列基板的制作方法 | |
CN103219392A (zh) | 薄膜晶体管、阵列基板、制备方法以及显示装置 | |
CN103022355B (zh) | 一种低温多晶硅薄膜晶体管及其制作方法 | |
JP6440228B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
WO2016123979A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
CN108922892B (zh) | 阵列基板及其制作方法、显示面板 | |
CN203423187U (zh) | 薄膜晶体管、阵列基板以及显示装置 | |
CN102800705A (zh) | 一种金属氧化物半导体薄膜晶体管的制作方法 | |
US10347666B2 (en) | Method for fabricating a TFT backplane and TFT backplane | |
CN105977262B (zh) | 一种显示装置、阵列基板及其制造方法 | |
KR101257928B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
US11296174B2 (en) | Method of manufacturing display panel and display panel | |
CN203859117U (zh) | 氧化物半导体晶体管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |