CN103972046B - 用于制造电容器的方法及包括该电容器的显示设备 - Google Patents

用于制造电容器的方法及包括该电容器的显示设备 Download PDF

Info

Publication number
CN103972046B
CN103972046B CN201310625341.3A CN201310625341A CN103972046B CN 103972046 B CN103972046 B CN 103972046B CN 201310625341 A CN201310625341 A CN 201310625341A CN 103972046 B CN103972046 B CN 103972046B
Authority
CN
China
Prior art keywords
electrode
layer
pattern
capacitor
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310625341.3A
Other languages
English (en)
Other versions
CN103972046A (zh
Inventor
王盛民
金武谦
徐泰安
赵国来
李大荣
南重建
张大焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN103972046A publication Critical patent/CN103972046A/zh
Application granted granted Critical
Publication of CN103972046B publication Critical patent/CN103972046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种用于制造电容器的方法及包括该电容器的显示设备。该显示设备位于基板上,并包括薄膜晶体管、连接到薄膜晶体管的显示器件以及电容器,薄膜晶体管包括有源层、栅电极以及源电极和漏电极。该方法包括:在基板上形成电极层;在电极层上形成钝化层;图案化钝化层,以形成包括彼此平行的多个第一分支图案的第一图案,以及形成包括彼此平行并被***在多个第一分支图案之间的多个第二分支图案的第二图案;以及通过使用第一图案和第二图案作为掩膜蚀刻电极层来形成第一电极和第二电极。

Description

用于制造电容器的方法及包括该电容器的显示设备
相关专利申请的交叉引用
本申请要求2013年1月31日递交到韩国知识产权局的韩国专利申请No.10-2013-0011497的优先权和权益,该申请的公开通过引用整体合并于此。
技术领域
本发明的各方面涉及用于制造电容器的方法及包括该电容器的显示设备。
背景技术
具有液体和固体之间的属性的液晶被通常使用于液晶显示设备中。这样的液晶显示设备基于使液晶分子的排列根据施加到其上的外部电场而变化的电特性和诸如液晶元件的双折射、旋光性和光散射的光特性工作。
作为自发光显示设备的有机发光显示设备不需要单独的光源,因此,可以在低电压下驱动,并且很容易被制造的较薄。此外,因为有机发光显示设备的高分辨率特性,如更大的视角、更好的对比度和更快的响应速率,它们作为下一代显示器件已引起人们的注意。
诸如液晶显示设备或有机发光显示设备的显示设备包括例如用于电源和信号处理的各种类型布线和电容器。此外,由于各种需求,在显示设备中使用小尺寸的电容器的需求不断增加。
发明内容
本发明的方面提供了制造电容器的方法和包括该电容器的显示设备。
根据本发明的一个方面,提供了一种制造显示设备的电容器的方法,显示设备位于基板上,并包括薄膜晶体管、电连接到薄膜晶体管的显示器件以及电容器,薄膜晶体管包括有源层、栅电极、源电极和漏电极,该方法包括:在基板上形成电极层;在电极层上形成钝化层;图案化钝化层,以形成包括彼此平行的多个第一分支图案的第一图案,并形成包括彼此平行并被***在多个第一分支图案之间的多个第二分支图案的第二图案;通过使用第一图案和第二图案作为掩膜蚀刻电极层来形成电容器的第一电极和第二电极。
该方法可以进一步包括在蚀刻所述电极层之前,在包括第一图案和第二图案的钝化层的部分区域上形成光致抗蚀剂。
钝化层的形成有光致抗蚀剂的部分区域可以对应于薄膜晶体管的有源层、栅电极、以及源电极和漏电极中的任意一个。
形成第一电极和第二电极可以包括:通过使用光致抗蚀剂作为掩膜蚀刻电极层来形成有源层、栅电极、以及源电极和漏电极中的任意一个;以及通过使用第一图案和第二图案作为掩膜蚀刻电极层来形成第一电极和第二电极。
蚀刻电极层可以包括:通过使用第一图案作为掩膜蚀刻电极层来形成包括彼此平行的多个第一分支电极的第一电极;以及通过使用第二图案作为掩膜蚀刻电极层来形成包括彼此平行的多个第二分支电极的第二电极。
形成第一电极和形成第二电极可以在同一工艺中被执行。
根据一个实施例,多个第一分支电极与多个第二分支电极呈交指型。
第一电极和第二电极可以彼此间隔开。
该方法可以进一步包括在第一电极和第二电极之间的间隙中形成绝缘层。
钝化层的第一图案可以位于第一电极上,钝化层的第二图案可以位于第二电极上。
蚀刻电极层可以通过干蚀刻法被执行。
图案化钝化层可以包括:在钝化层上形成聚合物层;图案化聚合物层;通过使用经图案化的聚合物层作为掩膜蚀刻钝化层来形成第一图案和第二图案。
图案化聚合物层可以包括:通过使用加压构件加压并硬化聚合物层,加压构件包括朝聚合物层突出的凸图案和由于凸图案而凹陷的凹图案;以及通过移除在对应于加压构件的凸图案的位置剩余的剩余聚合物层在聚合物层中形成精细图案。
形成精细图案可以包括通过使用等离子移除剩余聚合物层。
通过蚀刻钝化层形成第一图案和第二图案可以通过干蚀刻法被执行。
电极层由与形成有源层、栅电极、以及源电极和漏电极的材料中的任意一种相同的材料形成。
根据一个实施例,提供了一种制造显示设备的电容器的方法,该显示设备位于基板上,并包括薄膜晶体管、电连接到薄膜晶体管的显示器件以及电容器,薄膜晶体管包括有源层、栅电极、源电极和漏电极,该方法包括:在基板上形成电极层;在电极层上形成钝化层;图案化钝化层,以形成包括彼此平行的多个第一分支图案的第一图案,并形成包括彼此平行并与多个第一分支图案呈交指型的多个第二分支图案的第二图案;在包括第一图案和第二图案的钝化层的部分区域上形成光致抗蚀剂;通过使用光致抗蚀剂与第一图案和第二图案作为掩膜蚀刻电极层,以与有源层、栅电极、以及源电极和漏电极中的任意一个相同的材料并在相同的层中形成第一电极和第二电极。
根据一个实施例,提供了一种包括由本发明的方法制造的电容器的显示设备。
第一电极可以包括彼此平行的多个第一分支电极;第二电极可以被形成在与第一电极相同的层中,并可以包括彼此平行的多个第二分支电极;多个第一分支电极和多个第二分支电极可以呈交指型。
电容器可以以与有源层、栅电极、以及源电极和漏电极中的任意一个相同的材料并在相同的层中被形成。
附图说明
通过参考附图详细描述示例性实施例,本发明的上述和其它特征和方面将变得更明显,附图中:
图1是示出了根据本发明的一个实施例的显示设备的示意性剖视图;
图2是示出了图1的电容器的俯视图;
图3是示意性地示出了根据本发明实施例的用于制造显示设备的电容器的方法的流程图;
图4是示出了根据图3的操作S10和S20的加工状态的剖视图;
图5A和图5C至图5F是示出了根据图3的操作S30的加工状态的剖视图;
图5B是示出了在操作S30中使用的加压构件的下表面的透视图;
图5G是图5F的透视图;
图6和图7是示出了根据图3的操作S40的加工状态的剖视图;
图8是示出了根据图3的操作S50的加工状态的剖视图;
图9是示出了根据图3的操作S60的加工状态的剖视图;和
图10是示出了根据图3的操作S70的加工状态的剖视图。
具体实施方式
本发明并不局限于本说明书中描述的实施例,因此,应当理解,本发明包括由本发明的精神和范围覆盖的各种变化、替代或等同方案。并且,在描述实施例时,可能省略了可能减少本发明的实施例的要点的清楚性的关于公知的功能或结构的详细说明。并且,尽管诸如“第一”或“第二”的术语被用来描述本发明的各个实施例中的各种元件、组件、区域、层和/或部分,但这些元件、组件、区域、层和/或部分并不受这些术语限制。
这里使用的专门名词仅仅是为了解释特定的实施例,而不是为了限制本发明。如这里所使用的,单数形式的“一”、“一个”和“该”意在也包括复数形式,除非上下文有明确的相反指示。可以进一步理解,如本申请文件中使用的术语“包括”指定存在所提到的特征、整数、步骤、操作、元件和/或组件,但并不排除存在或增加一个或更多其它特征、整数、步骤、操作、元件、组件和/或它们的组。如这里所使用的,术语“和/或”包括所涉及的列出项目中的一个或多个的任意和全部组合。当在一系列元件前之后时,诸如“中的至少一个”的表述修饰了整个系列的元件,而不是修饰该系列中的个别元件。
在图中,为了清楚起见,可能放大了层和区域的厚度。还将理解,在整个申请文件中,当诸如层、区域或基板的一个元件被称为在另一个元件“上”时,它可以直接位于另一个元件上,或者它们之间也可以***一个或更多中间元件。如这里所使用的,术语“和/或”包括所涉及的列出项目中的一个或多个的任意和全部组合。
图1是示出根据本发明的一个实施例的显示设备的示意性剖视图。图2是示出了图1的电容器的俯视图。图1的显示设备被显示为有机发光显示设备,然而,实施例不限于此,并且可以适用于其他类型的显示设备,如液晶显示设备。
参考图1,显示设备可包括形成在基板110上的显示元件D、形成在晶体管区TA并驱动显示元件D的薄膜晶体管TFT、以及形成在存储区SA中的一个或更多电容器Cst1、Cst2和Cst3。
基板110可以由例如具有优异的耐热性和耐用性的塑料形成。然而,本发明不限于此,基板110可以由诸如金属或玻璃的各种材料形成。
缓冲层120可以位于基板110上。缓冲层120在基板110上提供平坦的表面,并且防止杂质进入显示设备。缓冲层120可形成为包括氮化硅和/或氧化硅的单层或多层。
可以在缓冲层120上形成用于驱动显示元件D的薄膜晶体管TFT、一个或更多电容器Cst1、Cst2和Cst3、可被电连接到一个或更多电容器Cst1、Cst2和Cst3的开关薄膜晶体管(未示出)以及被电连接到薄膜晶体管TFT或电容器Cst1、Cst2和Cst3的布线(未示出)。尽管只有被电连接到显示元件D以施加电流的驱动薄膜晶体管TFT被显示在图1中,但显示设备还可以包括各种其它的薄膜晶体管,例如,开关薄膜晶体管。
薄膜晶体管TFT可以包括有源层131、栅电极132、源电极133S和漏电极133D。作为栅极绝缘层的第一绝缘夹层145被***在栅电极132和有源层131之间,以将栅电极132和有源层131彼此绝缘。有源层131可包括形成在有源层131的中间的沟道区,以及形成在沟道区两侧的源极区和漏极区。以沟道区为中心形成在两个边缘的源极区和漏极区可以通过使用栅电极132作为自对准掩膜掺杂高浓度的杂质来形成。有源层131可包括非晶硅或结晶硅,或者可以包括氧化物半导体。
分别被电连接到有源层131的源极区和漏极区的源电极133S和漏电极133D被提供在栅电极132上,第二绝缘夹层155被***在栅电极132与源电极133S和漏电极133D之间。第三绝缘夹层165可以被形成在源电极133S和漏电极133D上。
尽管顶部栅极型薄膜晶体管TFT被显示在图1中,但本发明并不局限于此。因此,在另一实施例中,显示设备可以包括底部栅极型薄膜晶体管。
显示元件D被形成在基板110上,并且可包括被电连接到薄膜晶体管TFT的源电极133S和漏电极133D中的一个的像素电极171、面对像素电极171的对电极173、以及被***在像素电极171和对电极173之间并包括有机发光层的中间层172。附图标记180表示像素限定层。
有机发光层可以包括低分子或高分子有机材料。当有机发光层包括低分子有机材料时,中间层172可以包括相对于该低分子有机材料朝向电极171形成的空穴传输层和空穴注入层,并且可包括朝向对电极173形成的电子传输层和电子注入层。可以按照需要形成各种其它层。当有机发光层包括高分子有机材料时,中间层172可以包括朝向像素电极171形成的空穴传输层(例如仅空穴传输层)。在有机发光层中,发出红光、绿光和蓝光的子像素可以共同定义一个单位像素。
像素电极171可以是反射电极,并正因为如此,可以在其中包括具有光反射性的金属。对电极173可以是透明/半透明的,因此,显示设备可以是顶部发射型显示设备。反射电极可以通过沉积具有低功函数的金属,例如,银、镁、铝、铂、钯、金、镍、钕、铱、铬、锂、钙、氟化锂/钙、氟化锂/铝或者它们的化合物,来形成。对电极173可以通过薄薄地沉积导电材料,例如,氧化铟锡(ITO)或金属层(如镁或银),来形成。虽然在当前实施例中已经描述了顶部发射型显示设备,但本发明并不局限于此。在另一实施例中,显示设备可以是底部发射型显示设备。
电容器Cst1、Cst2和Cst3可以在显示设备工作期间存储电荷(例如,可存储电荷,以即使在开关薄膜晶体管截止之后也施加信号给驱动薄膜晶体管TFT)。电容器Cst1、Cst2和Cst3可以与薄膜晶体管TFT的有源层131、栅电极132以及源电极133S和漏电极133D中的至少一个形成在同一层中。
根据一个实施例,当电容器Cst1与有源层131形成在同一层中时,电容器Cst1包括与有源层131的材料相同的材料;当电容器Cst2与栅电极132形成在同一层中时,电容器Cst2包括与栅电极132的材料相同的材料;当电容器Cst3与薄膜晶体管TFT的源电极133S和漏电极133D形成在同一层中时,电容器Cst3包括与源电极133S和漏电极133D的材料相同的材料。
电容器Cst1、Cst2和Cst3各自的第一电极141、151和161以及第二电极142、152和162沿水平方向彼此间隔,并且都可以通过同一工艺形成。因此,电容器Cst1、Cst2和Cst3各自的第一电极141、151和161以及第二电极142、152和162包括相同的材料,并形成在同一层中。
参考图2,第一电极141、151和161以及第二电极142、152和162可包括多个分支电极。第一电极141、151和161可以包括在一个方向延伸的多个第一分支电极21a,以及将第一分支电极21a彼此连接起来的第一汇流条21b。第二电极142、152和162可以包括在一个方向上延伸的多个第二分支电极22a,以及将第二分支电极22a彼此连接起来的第二汇流条22b。第一分支电极21a和第二分支电极22a可以被交替设置。例如,第一分支电极21a可以与第二分支电极22a穿插。第一分支电极21a和第二分支电极22a可以形成交指型结构。
返回参考图1,电容器Cst1、Cst2和Cst3各自的第一电极141、151和161以及第二电极142、152和162在同一层中形成,并且绝缘材料,也就是第一到第三绝缘夹层145、155和165,***在它们之间。因此,第一电极141、151和161以及第二电极142、152和162可分别沿水平方向形成电容器。例如,第一电极141和第二电极142可以沿水平方向形成电容器Cst1,第一电极151和第二电极152可以沿水平方向形成电容器Cst2,第一电极161和第二电极162可以沿水平方向形成电容器Cst3。
钝化层P可以被形成在构成各自电容器Cst1、Cst2和Cst3的第一电极141、151和161以及第二电极142、152和162上。钝化层P可以在制造电容器Cst1、Cst2和Cst3的工艺期间被形成,并且电容器Cst1、Cst2和Cst3可以分别通过与有源层131、栅电极132以及源电极133S和漏电极133D相同的工艺被同时形成。在这种情况下,钝化层P也可以被形成在有源层131、栅电极132以及源电极133S和漏电极133D上。
尽管已经描述了包括在水平方向形成的第一和第二电极的电容器Cst1、Cst2和Cst3被包括在有机发光显示设备中的情况,但本发明并不局限于此。在另一实施例中,包括在水平方向形成的第一和第二电极的电容器可以被形成在液晶显示设备中。液晶显示设备与有机发光显示设备之间的区别在于显示器件包括液晶,而不是有机发光层。在液晶显示设备中,薄膜晶体管可具有与薄膜晶体管TFT(包括有源层131、栅电极132、源电极133S和漏电极133D)基本相同的结构,并且可包括基本相同的材料。当显示器件被包括在液晶显示设备中时,电容器与有源层、栅电极以及源电极和漏电极中的至少一个形成在同一层中,并且构成电容器的第一和第二电极形成图2所示的交指型结构。
如上所述,包括在显示设备(例如有机发光显示设备或液晶显示设备)中的电容器包括在水平方向形成的第一和第二电极。
下面将参考图3至图10描述根据本发明实施例的用于制造显示设备的电容器的工艺。
图3是示意性地示出了根据本发明的一个实施例的制造显示设备的电容器的方法的流程图,图4至图10是示出了根据图3的制造方法的工艺的各状态的剖视图或透视图。
参考图3,根据本发明的一个实施例的制造显示设备的电容器的方法包括:形成电极层(S10);形成钝化层(S20);图案化钝化层(S30);形成光致抗蚀剂(S40);蚀刻电极层(S50);移除光致抗蚀剂(S60);以及形成绝缘层(S70)。
在操作S10和S20中,在基板110上形成电极层20,在电极层20上形成钝化层30,如图4所示。
电极层20被提供为用于形成电容器的在水平方向上通过后面描述的工艺形成的第一和第二电极。电极层20包括导电材料,并且电容量取决于第一和第二电极的相对面积。根据一个实施例,电极层20可以被形成为具有约150nm的厚度,以使电极层20可具有合适的电容量。
电极层20可以包括导电材料(如铝、钼、铜或钛)、非晶硅或结晶硅,或者可以包括氧化物半导体。
在一个实施例中,当根据本发明实施例的制造方法制造与源电极133S和漏电极133D或与栅电极132提供在同一层中的电容器时,电极层20可以包括导电金属,如铝、钛、铜或钼。
在另一实施例中,当根据本发明实施例的制造方法制造与有源层131提供在同一层中的电容器时,电极层20可以包括非晶硅或结晶硅,或者可以包括氧化物半导体。当电极层20包括氧化物半导体时,可以在形成栅电极之后,利用栅电极作为自对准掩膜,通过掺杂工艺向电极层20掺入杂质。
在电极层20上形成钝化层30,并且钝化层30可以包括SiOx。可替代地,钝化层30可以包括钛和/或钼。在用于形成电容器的第一和第二电极的电极层20蚀刻工艺期间,钝化层30可以被用作自掩膜。钝化层30可以被形成为比电极层20薄。例如,钝化层30可以被形成为具有电极层20的约1/5的厚度。
在操作S30中,如图5A至5G所示,图案化钝化层30。钝化层30包括第一图案31和第二图案32(参见图5G)。第一图案31包括彼此平行的多个第一分支图案31a和连接第一分支图案31a的第一汇流条图案31b,第二图案32包括彼此平行并***在第一分支图案31a之间的多个第二分支图案32a以及连接第二分支图案32a的第二汇流条图案32b。
下面将参考图5A至图5G描述图案化钝化层30的详细工艺。
参考图5A,在钝化层30上形成聚合物层40。聚合物层40可以包括具有光固化性或热固化性的聚酰胺(PA)基材料。聚合物层40可以被形成为比钝化层30厚,以由后面将要描述的加压构件PM形成精细图案。例如,聚合物层40可以被形成为比钝化层30厚二至四倍。聚合物层40可以使用各种方法中的任意一种,例如旋涂或喷涂,被形成。
此后,如图5B所示,使用加压构件PM按压聚合物层40。图5B是加压构件PM的透视图,其中精细图案被形成在加压构件PM的底部。为了便于描述,在图5B中,加压构件PM被示出为倒置,其底部向上。
参考图5B,加压构件PM包括精细图案。加压构件PM包括遍布加压构件PM的弯弯曲曲的凸图案和相对凸图案凹陷的凹图案。凹图案包括第一凹图案PM1和第二凹图案PM2。第一凹图案PM1包括彼此平行的多个第一分支凹图案PM1a、以及连接第一分支凹图案PM1a的第一汇流条凹图案PM1b。第二凹图案PM2包括彼此平行并***在第一分支凹图案PM1a之间的多个第二分支凹图案PM2a、以及连接第二分支凹图案PM2a的第二汇流条凹图案PM2b。
加压构件PM可包括石英,或诸如PET、PC或PEN的材料。通过紧压加压构件PM在聚合物层40中形成精细图案。例如,加压构件PM按压聚合物层40,因此,聚合物层40被填充在加压构件PM的凹图案之间,从而允许图案被转印到聚合物层40。
此后,在加压构件PM按压聚合物层40的状态下,硬化聚合物层40。可以通过如紫外线(UV)的光或热硬化聚合物层40。当通过如紫外线的光硬化聚合物层40时,加压构件PM可以由透明材料形成,使得光可以充分透射。
参考图5C,在硬化聚合物层40之后,移除加压构件PM。精细图案通过加压构件PM形成在聚合物层40中。换句话说,分别对应于加压构件PM的第一凹图案PM1和第二凹图案PM2的第一精细图案41和第二精细图案42被形成在聚合物层40中。第一精细图案41具有加压构件PM的第一凹图案PM1的反形状,第二精细图案42具有加压构件PM的第二凹图案PM2的反形状。
参考图5D,移除在聚合物层40的第一精细图案41和第二精细图案42之间剩下的剩余聚合物层43。剩余聚合物层43被形成在对应于加压构件PM的凸图案的位置。如图5D所示,剩余聚合物层43可以由使用例如CF4和/或O2的等离子体移除。图5E显示了剩余聚合物层43被移除的状态。
参考图5E和图5F,使用聚合物层40(其中第一精细图案41和第二精细图案42被形成)作为掩膜来图案化钝化层30。可以通过蚀刻没有被聚合物层40覆盖的一部分来图案化钝化层30。钝化层30可以通过使用选自由SF6、O2、C4F8、Ar、CF4和CHF3组成的组中的至少一种的干蚀刻法被图案化。在图案化钝化层30之后,移除聚合物层40。
通过参考图5A至图5F描述的工艺被图案化的钝化层30包括第一图案31和第二图案32,如图5G所示,其中第一图案31包括彼此平行的多个第一分支图案31a和连接第一分支图案31a的第一汇流条图案31b,并且其中第二图案32包括彼此平行并***在第一分支图案31a之间的多个第二分支图案32a以及连接第二分支图案32a的第二汇流条图案32b。
在操作S40中,可以在如图6所示图案化的钝化层30的部分区域上形成光致抗蚀剂50。在光致抗蚀剂50被沉积在整个钝化层30上之后,光致抗蚀剂50在该部分区域经由其中形成有开口的掩膜MK曝光,没有被曝光的剩余区域然后被去除,从而如图7所示完成光致抗蚀剂的形成。由光致抗蚀剂50覆盖的电极层20和钝化层30可以构成薄膜晶体管TFT的有源层131、栅电极132以及源电极133S和漏电极133D中的任意一个。
如图8所示,在操作S50中,蚀刻电极层20。电容器的第一电极和第二电极通过蚀刻电极层20被形成。第一和第二电极通过蚀刻电极层20被同时(或同步)形成,并且第一和第二电极层包括间隔开并形成交指型结构的第一和第二分支电极21a和22a。
可以使用光致抗蚀剂50和钝化层30作为掩膜通过干蚀刻法蚀刻电极层20。在一个实施例中,可以使用选自由CF4、C4F8、Cl2、BCL3、O2和Ar组成的组中的任意一种气体通过干蚀刻法蚀刻电极层20。可替代地,可以使用包括Cl2和O2的气体或包括Cl2和Ar的气体通过干蚀刻法蚀刻电极层20。
在操作S60中,如图9所示,移除光致抗蚀剂50,并且在操作S70中,在第一电极和第二电极之间,特别是在第一和第二分支电极21a和22a之间形成绝缘层60,如图10所示。其间***有绝缘层60的第一和第二分支电极21a和22a可以沿水平方向形成电容器。
如上所述,在如上所述的操作S50中形成的电容器的第一和第二电极形成第一和第二分支电极21a和22a,第一和第二分支电极21a和22a形成交指型结构,并且电极层的被光致抗蚀剂50覆盖的部分区域25形成图1所示的薄膜晶体管TFT的组件。换句话说,薄膜晶体管的组件和电容器被形成在同一层中,以便包括相同的材料。
在一个实施例中,当在形成图1的缓冲层120之后执行根据本发明实施例的制造方法时,图10的第一和第二分支电极21a和22a可以成为图1的电容器Cst1的第一电极141和第二电极142的分支电极,图10的电极层的部分区域25可以成为图1的有源层131,并且图10的绝缘层60可以成为图1的第一绝缘夹层145。
在一个实施例中,当在形成图1的第一绝缘夹层145之后执行制造方法时,第一和第二分支电极21a和22a可以成为图1所示的电容器Cst2的第一和第二电极151、152的分支电极,电极层的部分区域25可以成为栅电极132,并且绝缘层60可以成为第二绝缘夹层155。
在一个实施例中,当在形成图1的第二绝缘夹层155之后执行制造方法时,第一和第二分支电极21a、22a可以成为图1所示的电容器Cst3的第一和第二电极161和162的分支电极,电极层的部分区域25可以成为源/漏电极133S/133D,并且绝缘层60可以成为第三绝缘夹层165。
根据本发明实施例,薄膜晶体管的有源层、栅电极、以及源电极和漏电极中的任意一个可以和具有在水平方向上形成并形成交指型结构的分支电极的电容器同时形成。
在用于形成彼此呈交指型的分支电极的工艺中,通过使用钝化层作为自掩膜,可减少(或最小化)掩膜的数量。
根据一个实施例,可以通过相对容易的通过使用加压构件图案化钝化层的方法精密调整钝化层的第一和第二分支图案之间的间隔。例如,彼此相邻的第一和第二分支图案之间的间隔可以被调整为约20nm。钝化层的第一和第二分支图案的精密调整意味着使用钝化层作为掩膜被形成的电容器的第一和第二电极之间的间隔被精密调整。这样,第一和第二分支电极之间的间隔被精密调整,从而提高了电容器的集成度和每单位面积的电容量。
尽管参考本发明的示例性实施例特别示出和描述了本发明,但本领域普通技术人员将理解,可以在不背离下述权利要求所限定的本发明的精神和范围的情况下对形式和细节进行各种改变。

Claims (20)

1.一种制造显示设备的电容器的方法,所述显示设备位于基板上,并且所述显示设备包括薄膜晶体管、所述电容器以及电连接到所述薄膜晶体管的显示器件,所述薄膜晶体管包括有源层、栅电极、源电极和漏电极,该方法包括:
在所述基板上形成电极层;
在所述电极层上形成钝化层;
图案化所述钝化层,以形成包括彼此平行的多个第一分支图案的第一图案,以及形成包括彼此平行并被***在所述多个第一分支图案之间的多个第二分支图案的第二图案;以及
通过使用所述第一图案和所述第二图案作为掩膜蚀刻所述电极层,以与所述有源层、所述栅电极、以及所述源电极和所述漏电极中的任意一个在相同的层中形成所述电容器的第一电极和第二电极;
其中所述第一图案和所述第二图案包括无机材料。
2.如权利要求1所述的方法,进一步包括在蚀刻所述电极层之前,在包括所述第一图案和所述第二图案的所述钝化层的部分区域上形成光致抗蚀剂。
3.如权利要求2所述的方法,其中所述钝化层的形成有所述光致抗蚀剂的所述部分区域对应于所述薄膜晶体管的所述有源层、所述栅电极、以及所述源电极和所述漏电极中的任意一个。
4.如权利要求2所述的方法,其中形成第一电极和第二电极包括:
通过使用所述光致抗蚀剂作为掩膜蚀刻所述电极层,来形成所述有源层、所述栅电极、以及所述源电极和所述漏电极中的任意一个;和
通过使用所述第一图案和所述第二图案作为掩膜蚀刻所述电极层,来形成所述第一电极和所述第二电极。
5.如权利要求1所述的方法,其中蚀刻所述电极层包括:
通过使用所述第一图案作为掩膜蚀刻所述电极层,来形成包括彼此平行的多个第一分支电极的所述第一电极;和
通过使用所述第二图案作为掩膜蚀刻所述电极层,来形成包括彼此平行的多个第二分支电极的所述第二电极。
6.如权利要求5所述的方法,其中形成所述第一电极和形成所述第二电极在同一工艺中被执行。
7.如权利要求5所述的方法,其中所述多个第一分支电极与所述多个第二分支电极呈交指型。
8.如权利要求7所述的方法,其中所述第一电极和所述第二电极彼此间隔开。
9.如权利要求8所述的方法,进一步包括在所述第一电极和所述第二电极之间的间隙中形成绝缘层。
10.如权利要求1所述的方法,其中所述钝化层的所述第一图案位于所述第一电极上,并且所述钝化层的所述第二图案位于所述第二电极上。
11.如权利要求1所述的方法,其中蚀刻所述电极层通过干蚀刻法被执行。
12.如权利要求1所述的方法,其中图案化所述钝化层包括:
在所述钝化层上形成聚合物层;
图案化所述聚合物层;以及
通过使用经图案化的聚合物层作为掩膜蚀刻所述钝化层,来形成所述第一图案和所述第二图案。
13.如权利要求12所述的方法,其中图案化所述聚合物层包括:
通过使用加压构件按压并硬化所述聚合物层,所述加压构件包括朝所述聚合物层突出的凸图案和由于所述凸图案而凹陷的凹图案;以及
通过移除在对应于所述加压构件的所述凸图案的位置剩余的剩余聚合物层,在所述聚合物层中形成精细图案。
14.如权利要求13所述的方法,其中形成精细图案包括通过使用等离子体移除所述剩余聚合物层。
15.如权利要求12所述的方法,其中通过蚀刻所述钝化层形成所述第一图案和所述第二图案是通过干蚀刻法被执行的。
16.如权利要求1所述的方法,其中所述电极层由与形成所述有源层、所述栅电极、以及所述源电极和所述漏电极的材料中的任意一种相同的材料形成。
17.一种制造显示设备的电容器的方法,所述显示设备位于基板上,并且所述显示设备包括薄膜晶体管、所述电容器以及电连接到所述薄膜晶体管的显示器件,所述薄膜晶体管包括有源层、栅电极以及源电极和漏电极,该方法包括:
在所述基板上形成电极层;
在所述电极层上形成钝化层;
图案化所述钝化层,以形成包括彼此平行的多个第一分支图案的第一图案,以及形成包括彼此平行并与所述多个第一分支图案呈交指型的多个第二分支图案的第二图案;
在包括所述第一图案和所述第二图案的所述钝化层的部分区域上形成光致抗蚀剂;以及
通过使用所述光致抗蚀剂与所述第一图案和所述第二图案作为掩膜蚀刻所述电极层,以与所述有源层、所述栅电极、以及所述源电极和所述漏电极中的任意一个相同的材料并在相同的层中形成第一电极和第二电极;
其中所述第一图案和所述第二图案包括无机材料。
18.一种显示设备,包括由权利要求1所述的方法制造的电容器。
19.如权利要求18所述的显示设备,
其中所述第一电极包括彼此平行的多个第一分支电极,
其中所述第二电极形成在与所述第一电极相同的层中,并包括彼此平行的多个第二分支电极;和
所述多个第一分支电极和所述多个第二分支电极呈交指型。
20.如权利要求18所述的显示设备,其中所述电容器以与有源层、栅电极、以及源电极和漏电极中的任意一个相同的材料并在相同的层中被形成。
CN201310625341.3A 2013-01-31 2013-11-28 用于制造电容器的方法及包括该电容器的显示设备 Active CN103972046B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130011497A KR102032382B1 (ko) 2013-01-31 2013-01-31 표시장치의 커패시터 제조 방법 및 그에 따라 제조된 커패시터를 구비하는 표시장치
KR10-2013-0011497 2013-01-31

Publications (2)

Publication Number Publication Date
CN103972046A CN103972046A (zh) 2014-08-06
CN103972046B true CN103972046B (zh) 2018-10-12

Family

ID=49956097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310625341.3A Active CN103972046B (zh) 2013-01-31 2013-11-28 用于制造电容器的方法及包括该电容器的显示设备

Country Status (4)

Country Link
US (1) US9293522B2 (zh)
EP (1) EP2763173A1 (zh)
KR (1) KR102032382B1 (zh)
CN (1) CN103972046B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102032382B1 (ko) * 2013-01-31 2019-10-16 삼성디스플레이 주식회사 표시장치의 커패시터 제조 방법 및 그에 따라 제조된 커패시터를 구비하는 표시장치
CN104733492B (zh) * 2013-12-23 2018-11-13 昆山工研院新型平板显示技术中心有限公司 一种有机发光显示装置及其制备方法
US20160343796A1 (en) * 2015-05-22 2016-11-24 Mediatek Inc. Capacitor structure and method for forming the same
KR102047513B1 (ko) * 2016-04-29 2019-11-22 삼성디스플레이 주식회사 표시 장치
KR20180038600A (ko) 2016-10-06 2018-04-17 삼성디스플레이 주식회사 표시 장치
CN109659323B (zh) * 2018-12-18 2020-12-25 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
US11761830B2 (en) 2019-01-15 2023-09-19 Pixart Imaging Inc. Earphone with force sensor
US10921199B2 (en) * 2019-01-15 2021-02-16 Pixart Imaging Inc. Force sensor and manufacturing method thereof
CN110071163B (zh) * 2019-05-06 2021-07-06 深圳市华星光电半导体显示技术有限公司 有机发光显示面板
EP4356187A1 (en) * 2021-06-17 2024-04-24 Corning Incorporated Interdigitated electrode assemblies, liquid crystal devices, and methods for manufacture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW490792B (en) * 2000-02-16 2002-06-11 Agere Syst Guardian Corp Interdigitated capacitor structure for use in an integrated circuit
CN1618530A (zh) * 2003-11-17 2005-05-25 财团法人工业技术研究院 以压印技术制作微电容式超声波换能器的方法
CN102456624A (zh) * 2010-11-02 2012-05-16 乐金显示有限公司 有机电致发光显示器的阵列基板及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409608A (en) * 1981-04-28 1983-10-11 The United States Of America As Represented By The Secretary Of The Navy Recessed interdigitated integrated capacitor
US4571543A (en) * 1983-03-28 1986-02-18 Southwest Medical Products, Inc. Specific material detection and measuring device
DE19902029A1 (de) * 1999-01-20 2000-07-27 Philips Corp Intellectual Pty Spannungsfester Dünnschichtkondensator mit Interdigitalstruktur
US6458683B1 (en) * 2001-03-30 2002-10-01 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming aluminum bumps by CVD and wet etch
US6740922B2 (en) * 2001-08-14 2004-05-25 Agere Systems Inc. Interdigitated capacitor and method of manufacturing thereof
US20030234415A1 (en) * 2002-06-24 2003-12-25 Hwey-Ching Chien Scalable three-dimensional fringe capacitor with stacked via
US6819542B2 (en) * 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
US6955961B1 (en) * 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution
KR100651724B1 (ko) 2004-12-13 2006-12-01 한국전자통신연구원 수평 구조의 가변 축전기 및 이를 구비한 초고주파 가변소자
US7998330B2 (en) * 2006-03-16 2011-08-16 The Board Of Trustees Of The University Of Illinois Direct nanoscale patterning of metals using polymer electrolytes
KR100864886B1 (ko) * 2007-03-28 2008-10-22 삼성에스디아이 주식회사 평판 표시장치 및 그 제조방법
KR100965257B1 (ko) 2008-10-27 2010-06-22 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US7956438B2 (en) * 2008-11-21 2011-06-07 Xilinx, Inc. Integrated capacitor with interlinked lateral fins
FR2965942B1 (fr) * 2010-10-08 2013-02-22 Commissariat Energie Atomique Afficheur a cristal liquide de type transmissif en technologie cmos avec capacite de stockage auxiliaire
KR102032382B1 (ko) * 2013-01-31 2019-10-16 삼성디스플레이 주식회사 표시장치의 커패시터 제조 방법 및 그에 따라 제조된 커패시터를 구비하는 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW490792B (en) * 2000-02-16 2002-06-11 Agere Syst Guardian Corp Interdigitated capacitor structure for use in an integrated circuit
CN1618530A (zh) * 2003-11-17 2005-05-25 财团法人工业技术研究院 以压印技术制作微电容式超声波换能器的方法
CN102456624A (zh) * 2010-11-02 2012-05-16 乐金显示有限公司 有机电致发光显示器的阵列基板及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Effect of nano-patterning of p-GaN cladding layer on photon extraction efficiency;Eun-Ju Hong等;《Solid-State Electronics》;20091001;第53卷;第1099-1102页 *

Also Published As

Publication number Publication date
KR102032382B1 (ko) 2019-10-16
KR20140098614A (ko) 2014-08-08
US20140210050A1 (en) 2014-07-31
US9293522B2 (en) 2016-03-22
CN103972046A (zh) 2014-08-06
EP2763173A1 (en) 2014-08-06

Similar Documents

Publication Publication Date Title
CN103972046B (zh) 用于制造电容器的方法及包括该电容器的显示设备
JP6959337B2 (ja) 表示パネル及びその製造方法
US20190024469A1 (en) Flexible display apparatus and an encapsulation method thereof
CN103811530B (zh) 柔性有机电致发光装置及其制造方法
CN104752637B (zh) 有机发光显示装置及其制造方法
TWI489635B (zh) 含有金氧半導體的薄膜電晶體基板及其製造方法
CN102117824B (zh) 有机发光显示设备及其制造方法
CN103840090A (zh) 制造有机发光二极管显示装置的方法
WO2019041387A1 (zh) 薄膜晶体管及其制作方法以及阵列基板
KR102067968B1 (ko) 유기 발광 다이오드 디스플레이 장치 및 이의 제조 방법
CN104965362A (zh) 一种阵列基板及其制备方法、显示装置
CN104516166A (zh) 用于制造液晶显示器的方法
JP2009295966A (ja) キャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法
CN106024807B (zh) 一种显示面板及其制作方法
CN108550711A (zh) Oled器件及其制造方法、oled显示器
CN103500731B (zh) Oled背板及其制作方法
CN109390380A (zh) 显示面板及其制备方法、显示装置
CN108447874B (zh) 阵列基板及其制造方法、显示面板、电子装置
KR102033615B1 (ko) 유기전계발광표시장치 및 그 제조방법
CN104157608B (zh) Tft基板的制作方法及其结构
JP2017535961A (ja) 薄膜トランジスタ基板の製造方法及び製造装置
CN107180920A (zh) 一种有机发光二极管显示器件及其制造方法
CN103943631A (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
CN108832028B (zh) 一种oled显示面板的制备方法及oled显示面板、显示装置
CN103941448B (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant