CN103684440B - 时脉与数据回复电路以及时脉与数据回复方法 - Google Patents
时脉与数据回复电路以及时脉与数据回复方法 Download PDFInfo
- Publication number
- CN103684440B CN103684440B CN201210323865.2A CN201210323865A CN103684440B CN 103684440 B CN103684440 B CN 103684440B CN 201210323865 A CN201210323865 A CN 201210323865A CN 103684440 B CN103684440 B CN 103684440B
- Authority
- CN
- China
- Prior art keywords
- clock pulse
- circuit
- data recovery
- signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种时脉与数据回复电路,包含一序列数据输入端,用来接收一序列数据;一参考时脉输入端,用来接收一参考时脉;一控制电路,用来选择性地将该时脉与数据回复电路设定在多个阶段之一;一检测电路,用来于该时脉与数据回复电路操作于一频率锁定阶段时产生一第一调整信号,以及该时脉与数据回复电路操作于一时脉与数据回复阶段时产生一第二调整信号;以及一可控制振荡器,用来于该频率锁定阶段中根据该第一调整信号产生一回复时脉,以及于该时脉与数据回复阶段中根据该第二调整信号产生该回复时脉。
Description
技术领域
本发明相关于时脉与数据回复电路,尤指一种多模式的时脉与数据回复电路(multi-mode clock and data recovery circuit)以及相关方法。
背景技术
在一通信***中,接收端需要使用时脉与数据回复电路正确地取样接收到的信号,然而随着***规格的时脉与数据量大幅升高,且某些***,例如被动式光纤网路(passive optical network,PON)和十亿位元被动式光纤网路(Gigabit-capable passiveoptical network,GPON)要求接收端在短时间之内完成时脉与数据的回复,为达到要求,现有的作法是在一锁相回路中采用一电压控制振荡器来锁定频率以提供接收端一本地时脉,并另外设置一闸控振荡器来快速锁定相位,该闸控振荡器受到与该电压控制振荡器相同的控制电压所控制,并在频率锁定后接着立刻锁定相位。
虽然两个振荡器由相同的控制电压所控制,实务上却可能因为工艺或其他因素的影响而产生彼此频率上的不匹配,而使后续的数据回复更加困难,或是在极端状况时(例如连续相同位元(Consecutive Identical Digits,CIDs),亦即接收到较长数目的连续0或是连续1的序列数据)使误码率(bit error rate,BER)上升。
发明内容
本发明的目的在揭示一种时脉与数据回复电路以及相关方法来解决上述问题。
根据本发明的实施例,揭示一种时脉与数据回复电路。该时脉与数据回复电路包含有一序列数据输入端、一参考时脉输入端、一控制电路、一检测电路以及一可控制振荡器。该序列数据输入端用来接收一序列数据。该参考时脉输入端用来接收一参考时脉。该控制电路用来产生一控制信号来选择性地将该时脉与数据回复电路设定在多个阶段的其中之一。该检测电路用来于该时脉与数据回复电路操作于一频率锁定阶段时,至少依据该参考时脉来产生一第一调整信号,以及该时脉与数据回复电路操作于一时脉与数据回复阶段时,至少依据该序列数据来产生一第二调整信号。该可控制振荡器用来于该时脉与数据回复电路操作于该频率锁定阶段时,依据该第一调整信号来产生一回复时脉,以及该时脉与数据回复电路操作于该时脉与数据回复阶段时,依据该第二调整信号来产生该回复时脉。
根据本发明的实施例,另揭示一种时脉与数据回复方法。该时脉与数据回复方法包含有:接收一序列数据;接收一参考时脉;当操作于一频率锁定阶段时,至少依据该参考时脉来产生一第一调整信号,并使用一可控制振荡器来依据该第一调整信号以产生一回复时脉;以及当操作于一时脉与数据回复阶段时,至少依据该序列数据来产生一第二调整信号,并使用该可控制振荡器来依据该第二调整信号以产生该回复时脉。
于一实施例中,该可控制振荡器为一闸控振荡器。该时脉与数据回复电路可分三个阶段来分别完成频率锁定、快速相位锁定以及时脉与数据回复,其操作的方式共用该闸控振荡器和部分的该检测电路,并且利用该控制电路来切换共用部分的电路至三个阶段的其中之一。
于另一实施例中,该可控制振荡器为一闸控振荡器。该时脉与数据回复电路可分三个阶段来分别完成频率锁定、固定时间快速相位锁定以及时脉与数据回复,其操作的方式是共用该闸控振荡器和部分的该检测电路,并且利用该控制电路来切换共用部分的电路至三个阶段的其中之一。
于另一实施例中,该可控制振荡器不限定是一闸控振荡器。该时脉与数据回复电路可分两个阶段来分别完成频率锁定以及时脉与数据回复,其操作的方式是共用该可控制振荡器和部分的该检测电路,并且利用该控制电路来切换共用部分的电路至两个阶段的其中之一。
在本发明中,由于锁相回路电路与时脉与相位回复回路电路共用同一可控制振荡器(例如闸控振荡器),故相较于传统上使用两个闸控振荡器的做法,本发明揭示的实施例免除了两个闸控振荡器可能发生彼此不匹配的风险以及因此引起的不良效应。另外,共用了检测电路以及振荡器亦可以减少实作上的硬件成本。
附图说明
图1为本发明时脉与数据回复电路的第一实施例的示意图。
图2为图1所示的时脉与数据回复电路的多个操作阶段的时序图。
图3为本发明时脉与数据回复电路的第二实施例的示意图。
图4为本发明时脉与数据回复电路的第三实施例的示意图。
其中,附图标记说明如下:
100、300、400 时脉与数据回复电路;
102 序列数据输入端;
104 参考时脉输入端;
106、202、404 控制电路;
108 检测电路;
110 闸控振荡器;
112 锁相回路锁定检测电路;
114 时脉数据回复锁定检测电路;
116、204、406 控制器;
118 检测模块;
120 电荷泵;
122 回路滤波器;
123 除频器;
124 相位频率检测电路;
126 相位检测电路;
128 多路复用器;
402 可控制振荡器。
具体实施方式
在说明书及申请专利权利要求当中使用了某些词汇来指称特定的元件。所属领域中技术人员应可理解,制造商可能会用不同的名词来称呼同样的元件。本说明书及申请专利权利要求范围并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的“包含”为一开放式的用语,故应解释成“包含但不限定于”。另外,“耦接”一词在此包含任何直接及间接的电气连接手段。因此,若文中描述一第一装置耦接于一第二装置,则代表该第一装置可直接电气连接于该第二装置,或通过其他装置或连接手段间接地电气连接至该第二装置。
请参考图1,图1为本发明时脉与数据回复电路的第一实施例的示意图。本实施例中,时脉与数据回复电路100包含有一序列数据输入端102、一参考时脉输入端104、一控制电路106、一检测电路108以及一闸控振荡器(gated oscillator)110。序列数据输入端102接收一序列数据DIN(例如前一级的接收器所接收的待解码的数据),且分别耦接至控制电路106、检测电路108以及闸控振荡器110。参考时脉输入端104接收一参考时脉CLKREF(例如本地端的石英振荡器所产生的时脉),且分别耦接至控制电路106以及检测电路108。如图所示,控制电路106的输入端分别耦接至参考时脉输入端104、序列数据输入端102以及闸控振荡器110的输出端,而控制电路106的输出端则分别耦接至检测电路108的输入端以及闸控振荡器110的输入端。控制电路106包含有一锁相回路锁定检测电路(PLL lockingdetector)112、一时脉数据回复锁定检测电路(CDR locking detector)114以及一控制器116。
检测电路108的输入端分别耦接至参考时脉输入端104、序列数据输入端102、控制电路106的输出端以及闸控振荡器110的输出端,而检测电路108的输出端则耦接至闸控振荡器110的输入端。如图所示,检测电路108包含有一检测模块118、一电荷泵120、一回路滤波器122以及一除频器123,其中检测模块118包含有一相位频率检测电路124、一相位检测电路126以及一多路复用器128。此外,闸控振荡器110的输入端分别耦接至序列数据输入端102、控制电路106的输出端以及检测电路108的输出端,而闸控振荡器110的输出端则分别耦接至控制电路106的输入端以及检测电路108的输入端。
图2为图1所示的时脉与数据回复电路的多个操作阶段的时序图。应注意的是,本发明揭示的时脉与数据回复电路当中使用同一套硬件进行多模式的操作,详细说明如下。本发明第一实施例中的三个模式分别为一频率锁定阶段、一相位锁定阶段以及一时脉与数据回复阶段。该频率锁定阶段所执行的是锁相回路操作,在此阶段中,本地端(亦即接收端)会产生一接收时脉,后续的相位锁定阶段所执行的是快速锁定操作,在此阶段中,闸控振荡器110会快速地调整该接收时脉的相位。最后,时脉与数据回复阶段所执行的是时脉与数据回复回路操作,在此阶段中,频率锁定阶段的锁相回路会经过适当的切换和重新组态而成为时脉与数据回复回路。
进一步来说,当时脉与数据回复电路100操作在该频率锁定阶段(即时脉与数据回复电路100的初始操作状态)时可被视为一锁相回路电路,在该频率锁定阶段下,检测电路108中的多路复用器128、电荷泵120以及回路滤波器122受到来自控制电路106所输出的一控制信号SCTRL的控制而动态调整本身的组态,例如多路复用器128会将相位频率检测电路124所产生的一第一检测信号SD1输出至电荷泵120。一般而言,闸控振荡器110所产生的一回复时脉CLKRCV的频率会高于参考时脉CLKREF的频率,因此,除频器123会基于一预定数值来将除频回复时脉CLKRCV以产生一反馈时脉CLKFB,而相位频率检测电路124是用来将反馈时脉CLKFB与参考时脉CLKREF的差异反应出来,并且使电荷泵120产生一第一电荷泵输出信号SC1来输出至回路滤波器122。另外,除频器123可被选择是否实施(optional),而相位频率检测电路124是用来将回复时脉CLKRCV与参考时脉CLKREF的差异反应出来,并使电荷泵120产生第一电荷泵输出信号SC1来输出至回路滤波器122。综合上述,相位频率检测电路124会依据参考时脉CLKREF与回复时脉CLKRCV(直接参考回复时脉CLKRCV或通过反馈时脉CLKFB而间接参考回复时脉CLKRCV)来产生第一检测信号SD1。
回路滤波器122耦接于电荷泵120与闸控振荡器110之间,并可视为一低通滤波器,其用途主要为减少电荷泵输出信号SC1的高频噪声部分,而回路滤波器122所输出的一第一调整信号SLF1即为检测电路108在该频率锁定阶段的输出信号。在该频率锁定阶段中,闸控振荡器110仅为一可控制振荡器,并可根据第一调整信号SLF1来动态地改变所输出的回复时脉CLKRCV的频率。一旦锁相回路呈现锁定状态时(即锁相回路输出频率锁定在所要求的频率),控制电路106中的锁相回路锁定检测电路112输出的一第一锁定检测信号SL1将如图2所示由0升为1,表示锁相回路锁定检测电路112判断此时的频率已锁定,而控制器116输出的控制信号SCTRL(亦即控制电路106的输出)会同时作出改变以相对应地控制检测电路108和闸极振荡器110,换句话说,该频率锁定阶段已经完成并进入后续的该相位锁定阶段。
当时脉与数据回复电路100操作在该相位锁定阶段(即本发明第一实施例中时脉与数据回复电路100的第二个操作状态)时,控制电路106所输出的控制信号SCTRL会暂停检测电路108的动作,并将闸控振荡器110所输出的回复时脉CLKRCV的相位快速地锁定序列数据DIN的相位,此时控制电路106中的时脉数据回复锁定检测电路114会动态地检查回复时脉CLKRCV和序列数据DIN之间的相对关系,一旦时脉数据回复锁定检测电路114认定锁定完成,其所输出的一第二锁定检测信号SL2将如图2所示由0升为1,而控制器116输出的控制信号SCTRL(亦即控制电路106的输出)会同时作出改变以相对应地控制检测电路108和闸极振荡器110,换句话说,该相位锁定阶段已经完成并进入后续的该时脉与数据回复阶段。
当时脉与数据回复电路100操作在该时脉与数据回复阶段(即本发明第一实施例中时脉与数据回复电路100的第三个操作状态)时可被视为一时脉与数据回复电路,在该时脉与数据回复阶段下,检测电路108中的多路复用器128、电荷泵120以及回路滤波器122受到来自控制电路106所输出的一控制信号SCTRL的控制而动态调整本身的组态,例如多路复用器128会将相位检测电路126所产生的一第二检测信号SD2输出至电荷泵120,要注意的是,如前所述,闸控振荡器110所产生的回复时脉CLKRCV的频率会高于参考时脉CLKREF的频率,因此,除频器123会基于一预定数值来对回复时脉CLKRCV进行除频以产生反馈时脉CLKFB,而相位检测电路126用来将反馈时脉CLKFB与序列数据DIN的差异反应出来,并且使电荷泵120产生一第二电荷泵输出信号SC2来输出至回路滤波器122,同样地,于其它应用或实作方式中,除频器123可被选择是否实施,因此,相位检测电路126是用来将回复时脉CLKRCV与序列数据DIN的差异反应出来,并且使电荷泵120产生第二电荷泵输出信号SC2来输出至回路滤波器122。总而言之,相位检测电路124会依据序列数据DIN与回复时脉CLKRCV(直接参考回复时脉CLKRCV或通过反馈时脉CLKFB而间接参考回复时脉CLKRCV)来产生第二检测信号SD2。回路滤波器122可视为一低通滤波器,其用途主要为减少电荷泵输出信号SC2的高频噪声部分,此时回路滤波器122所输出的一第二调整信号SLF2即为检测电路108在时脉与数据回复阶段的输出信号。在该时脉与数据回复阶段中,闸控振荡器110的作用如同该频率锁定阶段而作为一单纯的可控制振荡器,并可根据第二调整信号SLF2来动态地改变所输出的回复时脉CLKRCV的频率。由于时脉与数据回复电路100在该相位锁定阶段结束的时候已经完成相位的锁定,因此在接下来的该时脉与数据回复阶段中,时脉与数据回复回路可稳定地追踪并且锁定序列数据DIN。
在某些***中,例如十亿位元被动式光纤网路,在相位锁定阶段(即上述的该相位锁定阶段)下时序列数据DIN是一连续0、1转换的调校序列(training sequence),并且要求时脉与数据回复电路要在二十五个位元时间之内完成相位锁定。由于闸控振荡器原本就具有快速锁定的特性,一般来说可以在一个位元时间完成锁定,故本发明所揭示的一第二实施例中,可进一步移除本发明第一实施例中的时脉数据回复锁定检测电路114,配合***规范而改成使用一固定的锁定时间,并于经过该固定的锁定时间之后,自动地由相位锁定阶段切换至时脉与数据回复阶段。
请参考图3,图3为本发明时脉与数据回复电路的第二实施例的示意图。本实施例中,时脉与数据回复电路300包含有一控制电路202与上述的序列数据输入端102、参考时脉输入端104、检测电路108以及闸控振荡器110。时脉与数据回复电路300与时脉与数据回复电路100的不同之处在于控制电路202包含一控制器204与前述的锁相回路锁定检测电路112,而未包含时脉数据回复锁定检测电路114。
本发明第二实施例中的频率锁定阶段的操作和本发明第一实施例中的频率锁定阶段的操作完全相同,在结束该频率锁定阶段后,时脉与数据回复电路300同样会进入一相位锁定阶段,并停留在该相位锁定阶段一固定时间(例如二十五个位元时间),例如,控制器204可使用一计数器在该固定时间已满足时,主动发出控制信号SCTRL来控制时脉与数据回复电路300由该相位锁定阶段切换至一时脉与数据回复阶段。然而,使用计数器来控制相位锁定阶段与时脉与数据回复阶段的切换仅为范例,非本发明的限制条件,任何能够达到类似功能的设计,均属本发明所涵盖的范围。此外,本发明第二实施例中的该时脉与数据回复阶段和本发明第一实施例中的时脉与数据回复阶段完全相同。控制器204的功能与操作类似于控制器110的功能与操作,不同在于控制器204会于一预设时间之后自行控制时脉与数据回复电路300由相位锁定阶段切换至时脉与数据回复阶段,无需参考时脉数据回复锁定检测电路114所提供的第二锁定检测信号SL2。本领域技术人员,应可了解图3所示的时脉与数据回复电路300的操作细节,故省略细述。
请参考图4,图4为本发明时脉与数据回复电路的第三实施例的示意图。本实施例中,时脉与数据回复电路400包含有一可控制振荡器402、一控制电路404与上述的序列数据输入端102、参考时脉输入端104、检测电路108以及可控制振荡器402。本实施例中,可控制振荡器402不一定是闸控振荡器,而控制电路404包含一控制器406与上述的锁相回路锁定检测电路112。
由于第一以及第二实施例中的时脉与数据回复阶段(即时脉与数据回复模式)具有相位锁定的功能,只是在初始状态下的相位锁定速度不如闸控振荡器来的快,又在一般的***中若没有规范严格的数据回复速度,实务上并不一定需要使用闸控振荡器,意即可以在频率锁定之后直接进入时脉与数据回复电路的模式。例如,第三实施例中以可控制振荡器402取代本发明第一以及第二实施例中的闸控振荡器110,且本实施例中的一频率锁定阶段的操作和本发明第一以及第二实施例中的频率锁定阶段的操作完全相同,而在结束该频率锁定阶段后,控制器406会根据锁相回路锁定检测电路112的第一锁定检测信号SL1来控制时脉与数据回复电路400直接进入一时脉与数据回复阶段,而该时脉与数据回复阶段的操作和本发明第一以及第二实施例中的时脉与数据回复阶段的操作完全相同。本领域技术人员应可了解图4所示的时脉与数据回复电路400的操作细节,故省略细述。
请注意,上述实施例中的电荷泵120另会根据控制信号SCTRL来动态调整电荷泵的组态。例如,相较于频率锁定阶段,电荷泵120于时脉与数据回复阶段具有不同的电路架构或者在同一电路架构之下具有不同的元件特性(例如不同的电阻值及/或电容值)。同样地,上述实施例中的回路滤波器122亦可根据控制信号SCTRL来动态调整回路滤波器的组态,例如,相较于频率锁定阶段,回路滤波器122于时脉与数据回复阶段会具有不同的电路架构或者在同一电路架构之下具有不同的元件特性(例如不同的电阻值及/或电容值)。
以上所述仅为本发明德实施例,凡依本发明申请专利范围所做的均等变化与修饰,皆应属本发明权利要求的涵盖范围。
Claims (13)
1.一种时脉与数据回复电路,包含有:
一序列数据输入端,用来接收一序列数据;
一参考时脉输入端,用来接收一参考时脉;
一控制电路,用来产生一控制信号来选择性地将该时脉与数据回复电路设定在一频率锁定阶段、一相位锁定阶段或一时脉与数据回复阶段的其中之一;
一检测电路,用来于该时脉与数据回复电路操作于一频率锁定阶段时,至少依据该参考时脉来产生一第一调整信号,以及于该时脉与数据回复电路操作于一时脉与数据回复阶段时,至少依据该序列数据来产生一第二调整信号;以及
一可控制振荡器,用来于该时脉与数据回复电路操作于该频率锁定阶段时,依据该第一调整信号来产生一回复时脉,以及于该时脉与数据回复电路操作于该时脉与数据回复阶段时,依据该第二调整信号来产生该回复时脉;
其中该控制电路的输入端分别耦接至该参考时脉输入端、该序列数据输入端以及该可控制振荡器的输出端,该控制电路的输出端分别耦接至该检测电路的输入端以及该可控制振荡器的输入端;
其中该控制电路包含:
一锁相回路锁定检测电路,用来根据该参考时脉以及该回复时脉来产生一第一锁定检测信号;以及
一控制器,耦接于该锁相回路锁定检测电路,用来依据该第一锁定检测信号来产生该控制信号,以控制该时脉与数据回复电路由该频率锁定阶段切换至一相位锁定阶段;
其中当该回复时脉与该参考时脉的频率锁定时,该控制电路输出的控制信号会同时作出改变以相对应地控制该检测电路和该可控制振荡器,暂停该检测电路的动作以及使该可控制振荡器所输出的该回复时脉锁定该序列数据的相位;
其中该可控制振荡器为一个闸控振荡器,以及当该时脉与数据回复电路操作于该相位锁定阶段时,该闸控振荡器接收该序列数据并根据该序列数据来使该回复时脉的相位与该序列数据的相位同步。
2.如权利要求1所述的时脉与数据回复电路,其中该控制电路另包含:
一时脉数据回复锁定检测电路,用来根据该序列数据以及该回复时脉来产生一第二锁定检测信号;
其中该控制器另依据该第二锁定检测信号来产生该控制信号,以控制该时脉与数据回复电路由该相位锁定阶段切换至该时脉与数据回复阶段。
3.如权利要求1所述的时脉与数据回复电路,其中该检测电路包含有:
一检测模块,用来于该时脉与数据回复电路操作于该频率锁定阶段时,依据该参考时脉与该回复时脉来产生一第一检测信号,以及于该时脉与数据回复电路操作于该时脉与数据回复阶段时,依据该序列数据与该回复时脉来产生一第二检测信号;
一电荷泵,耦接至该检测模块,用来于该时脉与数据回复电路操作于该频率锁定阶段时,依据该第一检测信号来产生一第一电荷泵输出信号,以及于该时脉与数据回复电路操作于该时脉与数据回复阶段时,依据该第二检测信号来产生一第二电荷泵输出信号;以及
一回路滤波器,耦接于该电荷泵以及该可控制振荡器之间,用来于该时脉与数据回复电路操作于该频率锁定阶段时,依据该第一电荷泵输出信号来产生该第一调整信号,以及于该时脉与数据回复电路操作于该时脉与数据回复阶段时,依据该第二电荷泵输出信号来产生该第二调整信号。
4.如权利要求3所述的时脉与数据回复电路,其中该电荷泵另根据该控制信号来动态调整该电荷泵的一组态。
5.如权利要求3所述的时脉与数据回复电路,其中该回路滤波器另根据该控制信号来动态调整该回路滤波器的一组态。
6.如权利要求3所述的时脉与数据回复电路,其中该检测模块包含有:
一相位频率检测电路,用来依据该参考时脉与该回复时脉来产生该第一检测信号;
一相位检测电路,用来依据该序列数据与该回复时脉来产生该第二检测信号;以及
一多路复用器,耦接于该相位频率检测电路与该相位检测电路,用来于该时脉与数据回复电路操作于该频率锁定阶段时,输出该第一检测信号至该电荷泵,以及于该时脉与数据回复电路操作于该时脉与数据回复阶段时,输出该第二检测信号至该电荷泵。
7.如权利要求1所述的时脉与数据回复电路,其中该锁相回路锁定检测电路,还用来根据该参考时脉以及该回复时脉来产生一锁定检测信号;以及
该控制器,耦接于该锁相回路锁定检测电路,还用以依据该锁定检测信号来产生该控制信号,以控制该时脉与数据回复电路由该频率锁定阶段切换至该时脉与数据回复阶段。
8.一种时脉与数据回复方法,包含有:
接收一序列数据;
接收一参考时脉;
当操作于一频率锁定阶段时,使用一检测电路至少依据该参考时脉来产生一第一调整信号,并使用一可控制振荡器来依据该第一调整信号以产生一回复时脉;以及
当操作于一时脉与数据回复阶段时,使用该检测电路至少依据该序列数据来产生一第二调整信号,并使用该可控制振荡器来依据该第二调整信号以产生该回复时脉;
当该回复时脉与该参考时脉的频率锁定时,一控制电路输出的控制信号会同时作出改变以相对应地控制该检测电路和该可控制振荡器,暂停该检测电路的动作以及使该可控制振荡器所输出的该回复时脉锁定该序列数据的相位;
根据该参考时脉以及该回复时脉来产生一第一锁定检测信号;
依据该第一锁定检测信号来控制由该频率锁定阶段切换至一相位锁定阶段;
其中该可控制振荡器为一个闸控振荡器,以及该方法另包含:
当操作于该相位锁定阶段时,使用该闸控振荡器来接收该序列数据并至少根据该序列数据以使该回复时脉的相位与该序列数据的相位同步。
9.如权利要求8所述的时脉与数据回复方法,另包含:
根据该序列数据以及该回复时脉来产生一第二锁定检测信号;以及
依据该第二锁定检测信号来控制由该相位锁定阶段切换至该时脉与数据回复阶段。
10.如权利要求8所述的时脉与数据回复方法,其中至少依据该参考时脉来产生该第一调整信号的步骤包含:
依据该参考时脉与该回复时脉来产生一第一检测信号;
使用一电荷泵来依据该第一检测信号以产生一第一电荷泵输出信号;以及
使用一回路滤波器来依据该第一电荷泵输出信号以产生该第一调整信号;以及
至少依据该序列数据来产生该第二调整信号的步骤包含:
依据该序列数据与该回复时脉来产生一第二检测信号;
使用该电荷泵来依据该第二检测信号以产生一第二电荷泵输出信号;以及
使用该回路滤波器来依据该第二电荷泵输出信号以产生该第二调整信号。
11.如权利要求10所述的时脉与数据回复方法,另包含:
动态调整该电荷泵的一组态。
12.如权利要求10所述的时脉与数据回复方法,另包含:
动态调整该回路滤波器的一组态。
13.如权利要求8所述的时脉与数据回复方法,另包含:
根据该参考时脉以及该回复时脉来产生一锁定检测信号;以及
依据该锁定检测信号来控制由该频率锁定阶段切换至该时脉与数据回复阶段。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210323865.2A CN103684440B (zh) | 2012-09-04 | 2012-09-04 | 时脉与数据回复电路以及时脉与数据回复方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210323865.2A CN103684440B (zh) | 2012-09-04 | 2012-09-04 | 时脉与数据回复电路以及时脉与数据回复方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103684440A CN103684440A (zh) | 2014-03-26 |
CN103684440B true CN103684440B (zh) | 2017-10-27 |
Family
ID=50320903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210323865.2A Active CN103684440B (zh) | 2012-09-04 | 2012-09-04 | 时脉与数据回复电路以及时脉与数据回复方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103684440B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI533608B (zh) * | 2014-06-30 | 2016-05-11 | 友達光電股份有限公司 | 資料接收器及資料接收方法 |
CN106533433A (zh) * | 2015-09-09 | 2017-03-22 | 晨星半导体股份有限公司 | 时脉数据回复装置、时脉数据回复方法及相位检测器 |
CN107612547B (zh) * | 2016-07-11 | 2020-10-02 | 创意电子股份有限公司 | 失锁侦测装置、失锁侦测方法及时脉数据回复电路 |
CN107800427B (zh) * | 2016-09-05 | 2021-04-06 | 创意电子股份有限公司 | 时脉数据回复模块 |
TWI640901B (zh) * | 2018-02-21 | 2018-11-11 | 友達光電股份有限公司 | 資料擷取方法及裝置 |
CN113285711B (zh) * | 2021-04-30 | 2023-03-24 | 山东英信计算机技术有限公司 | 一种回复电路和芯片 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200715795A (en) * | 2005-10-06 | 2007-04-16 | Samsung Electronics Co Ltd | Apparatus and method for recovering clock and data |
TW201039595A (en) * | 2009-04-17 | 2010-11-01 | Univ Nat Taiwan | Data and clock recovery circuit |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000059213A (ja) * | 1998-08-12 | 2000-02-25 | Nec Corp | クロック再生装置 |
GB2357382B (en) * | 1999-12-17 | 2004-03-31 | Mitel Corp | Clock recovery PLL |
US7457391B2 (en) * | 2003-03-26 | 2008-11-25 | Infineon Technologies Ag | Clock and data recovery unit |
WO2005099164A1 (en) * | 2004-04-01 | 2005-10-20 | Igor Anatolievich Abrosimov | Clock recovery in an oversampled serial communications system |
US7102403B2 (en) * | 2005-02-03 | 2006-09-05 | Mediatek Incorporation | Clock recovering circuit utilizing a delay locked loop for generating an output clock locked to an analog input signal and related method thereof |
US7580497B2 (en) * | 2005-06-29 | 2009-08-25 | Altera Corporation | Clock data recovery loop with separate proportional path |
US7667544B2 (en) * | 2006-01-12 | 2010-02-23 | Yokogawa Electric Corporation | Clock reproducing apparatus |
JP4784400B2 (ja) * | 2006-05-30 | 2011-10-05 | ソニー株式会社 | Pll回路および記録情報再生装置 |
KR100839488B1 (ko) * | 2006-08-30 | 2008-06-19 | 삼성전자주식회사 | 기준 클럭이 불필요한 클럭 데이터 복원 회로 |
CN100464503C (zh) * | 2006-09-12 | 2009-02-25 | 威盛电子股份有限公司 | 时脉信号调整方法与装置 |
JP5044434B2 (ja) * | 2008-02-14 | 2012-10-10 | 株式会社東芝 | 位相同期回路及びこれを用いた受信機 |
CN101247215B (zh) * | 2008-03-24 | 2010-11-03 | 无锡圆芯微电子有限公司 | 非线性时钟与数据恢复电路动态捕捉与跟踪范围的扩展技术 |
JP4735992B2 (ja) * | 2008-03-25 | 2011-07-27 | ソニー株式会社 | 信号処理装置 |
CN101582693A (zh) * | 2008-05-12 | 2009-11-18 | 智原科技股份有限公司 | 时钟数据恢复器的频率检测电路与方法 |
CN101674175B (zh) * | 2008-09-11 | 2013-11-27 | 财团法人工业技术研究院 | 利用相位选取技术的突发式时钟与数据回复电路 |
CN101674082B (zh) * | 2008-09-11 | 2012-07-04 | 奇景光电股份有限公司 | 时钟产生装置与时钟产生方法 |
CN101610083B (zh) * | 2009-06-19 | 2012-10-10 | 中兴通讯股份有限公司 | 一种高速多路时钟数据恢复电路 |
CN102045063B (zh) * | 2009-10-12 | 2013-10-30 | 晨星软件研发(深圳)有限公司 | 用于锁相回路的压控振荡器的控制电路及其控制方法 |
US8559582B2 (en) * | 2010-09-13 | 2013-10-15 | Altera Corporation | Techniques for varying a periodic signal based on changes in a data rate |
CN102447517B (zh) * | 2011-10-12 | 2014-09-17 | 中国电子科技集团公司第十研究所 | 适用于多种调制模式下的锁定检测方法 |
CN102611440B (zh) * | 2012-03-12 | 2014-02-12 | 东南大学 | 基于门控振荡器的超高速突发模式时钟恢复电路 |
-
2012
- 2012-09-04 CN CN201210323865.2A patent/CN103684440B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200715795A (en) * | 2005-10-06 | 2007-04-16 | Samsung Electronics Co Ltd | Apparatus and method for recovering clock and data |
TW201039595A (en) * | 2009-04-17 | 2010-11-01 | Univ Nat Taiwan | Data and clock recovery circuit |
Also Published As
Publication number | Publication date |
---|---|
CN103684440A (zh) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103684440B (zh) | 时脉与数据回复电路以及时脉与数据回复方法 | |
CN105703767B (zh) | 一种高能效低抖动的单环路时钟数据恢复电路 | |
CN101599755B (zh) | 时钟产生电路、与主机通信的装置、通信***和用于产生输出时钟信号的方法 | |
TWI495318B (zh) | 時脈與資料回復電路以及時脈與資料回復方法 | |
US9720380B2 (en) | Time-to-digital converter, frequency tracking apparatus and method | |
US7450677B2 (en) | Clock and data recovery apparatus and method thereof | |
CN111565046B (zh) | 基于jesd204b的多板同步采集电路与方法 | |
US10057050B2 (en) | Signal recovery circuit, electronic device, and signal recovery method | |
CN111435827B (zh) | 一种快速起振电路、方法、晶体振荡器以及集成芯片 | |
US8958513B1 (en) | Clock and data recovery with infinite pull-in range | |
CN103931103A (zh) | 具有突波消除的集成式锁相与倍增延迟锁定环路 | |
US9136949B1 (en) | Circuits and methods for data detection | |
KR101706196B1 (ko) | 위상 동기 성능을 개선한 뱅뱅 위상 검출기 | |
US9503104B2 (en) | Low power loss of lock detector | |
CN106385252A (zh) | 一种实现高精度相位差控制的多相时钟产生方法和电路 | |
US8456205B2 (en) | Phase-frequency comparator and serial transmission device | |
KR101619693B1 (ko) | 디스플레이 장치 및 그 구동 방법 | |
US20190115927A1 (en) | Phase locked loop sampler and restorer | |
US9419629B1 (en) | Delay-locked loop circuit with fractional phase frequency detector | |
JP5177905B2 (ja) | Cdr回路 | |
JP2008541685A (ja) | 到達時間同期ループ | |
CN105450221B (zh) | 多信道时序恢复装置 | |
JP2009014363A (ja) | 半導体試験装置 | |
US20130271198A1 (en) | Clock generation method and system | |
US11334110B1 (en) | Systems and methods for communicating clock signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |