CN101599755B - 时钟产生电路、与主机通信的装置、通信***和用于产生输出时钟信号的方法 - Google Patents

时钟产生电路、与主机通信的装置、通信***和用于产生输出时钟信号的方法 Download PDF

Info

Publication number
CN101599755B
CN101599755B CN2009101431865A CN200910143186A CN101599755B CN 101599755 B CN101599755 B CN 101599755B CN 2009101431865 A CN2009101431865 A CN 2009101431865A CN 200910143186 A CN200910143186 A CN 200910143186A CN 101599755 B CN101599755 B CN 101599755B
Authority
CN
China
Prior art keywords
clock signal
frequency
signal
clock
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101431865A
Other languages
English (en)
Other versions
CN101599755A (zh
Inventor
赵冠华
刘学欣
蔡政宏
陈志清
刘铨
徐哲祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101599755A publication Critical patent/CN101599755A/zh
Application granted granted Critical
Publication of CN101599755B publication Critical patent/CN101599755B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种时钟产生电路、与主机通信的装置、通信***和用于产生输出时钟信号的方法。该时钟产生电路用于根据输出时钟信号传输数据的发射器。该时钟产生电路包含：锁相环，用于接收第一时钟信号并产生该输出时钟信号，当该输出时钟信号的频率不在发射器的规格书所要求的范围之内时，该锁相环增加接收一控制信号；以及校准器，用于接收该输出时钟信号和一频率在该发射器的规格书所要求的范围之内的第二时钟信号，并根据该输出时钟信号与第二时钟信号的频率，对该输出时钟信号与第二时钟信号执行频率校准，及根据该频率校准的结果产生该控制信号并输出至锁相环，使锁相环根据该控制信号调整该输出时钟信号的频率并输出至发射器。本发明可确保信号频率在要求规格书所定义的范围内。

Description

时钟产生电路、与主机通信的装置、通信***和用于产生输出时钟信号的方法
技术领域
本发明有关于一种时钟产生电路，特别是有关于一种时钟产生电路、与主机通信的装置、通信***和用于产生输出时钟信号的方法。
背景技术
图1表示现有发射装置1的示意图，发射装置1包括发射器10、锁相环(PhaseLock Loop，PLL)11以及时钟产生器12。时钟产生器12产生参考时钟信号CLKref给PLL 11。PLL 11根据参考时钟信号CLKref产生时钟信号TXCLK，发射器10则根据时钟信号TXCLK来传输数据。由于时钟信号TXCLK是根据参考时钟信号CLKref而产生，因此，时钟信号TXCLK的以百万分之一(parts permillion，ppm)为单位的频率差异范围(以下称为频率ppm范围)受到参考时钟信号CLKref的频率所支配，例如，串行先进技术附件(Serial AdvancedTechnology Attachment，SATA)规格书(specification)限制在不使用展频时钟(Spread Spectrum Clock，SSC)成分时，输出时钟频率在+/-350ppm范围之内。高速连接的规格书通常会定义传输数据的频率ppm范围。若参考时钟信号CLKref的频率不符合规格书所定义的频率ppm范围，时钟信号TXCLK的频率则难以符合所定义的频率ppm范围，从而使得最后传输的数据也无法满足规格书的要求。
一般而言，时钟产生器12可以通过板上(on-board)时钟源来实现，例如晶体或谐振器。晶体具有集中的频率ppm范围，但与谐振器相比，晶体的成本较高。另一方面，虽然谐振器是用来实施时钟产生器12的一个成本较低的选择，但难以控制谐振器频率以使其符合要求规格书所定义的频率ppm范围。因此，若为低成本实施而使用谐振器，参考时钟信号CLKref的频率很可能无法符合所定义的频率ppm范围。
因此，期望提供一种用于发射器的时钟产生装置，其使用低成本参考时钟产生器，且其产生的时钟信号的频率能符合规格书所定义的频率ppm范围，使得发射器的输出数据满足规格书的要求。
发明内容
为解决现有技术无法同时满足低成本与频率要求的技术问题，本发明提供时钟产生电路、与主机通信的装置、通信***和用于产生输出时钟信号的方法。
本发明提供一种时钟产生电路，用于发射器，其中该发射器根据输出时钟信号传输数据，该时钟产生电路包含：锁相环，用于接收第一时钟信号并产生该输出时钟信号，当该输出时钟信号的频率不在该发射器的规格书所要求的范围之内时，该锁相环增加接收一控制信号；以及校准器，用于接收从该锁相环输出的该输出时钟信号和一频率在该发射器的规格书所要求的范围之内的第二时钟信号，并根据该输出时钟信号与第二时钟信号的频率，对该输出时钟信号与该第二时钟信号执行频率校准，及根据该频率校准的结果产生该控制信号并将控制信号输出至锁相环，使得锁相环根据该控制信号调整该输出时钟信号的频率，并将调整过的输出时钟信号输出至所述发射器。
本发明另提供一种与主机通信的装置，包含：接收器，用于从该主机接收并恢复主机数据，以产生主机时钟信号，该主机时钟信号的频率在该发射器的规格书所要求的范围之内；锁相环，用于接收本地时钟信号，受控制信号控制，并根据该本地时钟信号和该控制信号产生输出时钟信号，当该输出时钟信号的频率不在该发射器的规格书所要求的范围之内时，该锁相环增加接收一控制信号；校准器，用于接收该输出时钟信号和该主机时钟信号，并根据该输出时钟信号与该主机时钟信号的频率，对该输出时钟信号和该主机时钟信号操作频率校准，及根据该频率校准的结果产生该控制信号并输出至锁相环，使得锁相环能够根据该控制信号调整该输出时钟信号的频率；以及发射器，用于接收从锁相环输出的调整过的该输出时钟信号，并根据该输出时钟信号传输装置数据。
本发明还提供一种通信***，包含：主机，包含主机发射器和主机接收器，其中该主机发射器传输主机数据；以及装置，用于与该主机通信并接收该主机数据，该装置包含装置接收器、时钟单元、锁相环、校准器和装置发射器，其中，该装置接收器用于接收并恢复该主机数据，以产生主机时钟信号，该主机时钟信号的频率在该发射器的规格书所要求的范围之内；该时钟单元用于产生本地时钟信号；该锁相环用于接收该本地时钟信号，并根据该本地时钟信号和控制信号产生输出时钟信号，当该输出时钟信号的频率不在该发射器的规格书所要求的范围之内时，该锁相环增加接收一控制信号；该校准器用于接收该输出时钟信号和该主机时钟信号，并根据该输出时钟信号与该主机时钟信号的频率，对该输出时钟信号和该主机时钟信号进行频率校准，及根据该频率校准的结果产生该控制信号，其中，该锁相环根据该控制信号调整该输出时钟信号的频率；以及，该装置发射器用于接收从锁相环输出的调整过频率的该输出时钟信号，并根据该输出时钟信号传输装置数据至该主机发射器。
本发明又提供一种用于产生输出时钟信号的方法，用于一发射器以传输数据，该方法包含：接收第一时钟信号；用锁相环处理该第一时钟信号，并输出相应的该输出时钟信号；当该输出时钟信号的频率不在该发射器的规格书所要求的范围之内时，增加接收一频率在该发射器的规格书所要求的范围之内的第二时钟信号；以及根据该输出时钟信号与第二时钟信号的频率，校准该输出时钟信号，并为该锁相环产生校准结果；根据该校准结果调整该输出时钟信号的频率；输出调整过频率的该输出时钟信号至所述发射器，其中，该输出时钟信号根据该校准结果追踪该第二时钟信号。
本发明可确保信号频率在要求规格书所定义的范围内。
附图说明
图1表示现有发射装置的示意图。
图2表示根据本发明实施例的时钟产生电路的示意图。
图3是校准器的示例实施例。
图4展示通信***的示例实施例。
图5A是图4通信***的细节的实施例示意图。
图5B是图4通信***的细节另一实施例的示意图。
图5C展示图5B信号的波形。
图6是N分数PLL实施例的示意图。
图7是基于数字延迟线的N分数PLL实施例的示意图。
图8是基于数字延迟线的N分数PLL另一实施例的示意图。
图9是用于产生输出时钟信号方法的实施例的流程图。
具体实施方式
在说明书及后续的权利要求当中使用了某些词汇来指称特定元件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同一个元件。本说明书及后续的权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包括”和“包含”为一开放式的用语，故应解释成“包含但不限定于”。以外，“耦接”一词在此包含任何直接及间接的电性连接手段。间接的电性连接手段包括通过其它装置进行连接。
本发明的实施例提供时钟产生电路。在图2所示的时钟产生电路的实施例中，时钟产生电路2产生输出时钟信号CLKout，并将输出时钟信号CLKout提供至发射器TX。按照期望，输出时钟信号CLKout应符合要求规格书所定义的频率ppm范围。发射器TX根据输出时钟信号CLKout传输数据。参考图2，时钟产生电路2包含PLL 21和校准器22，以接收时钟信号CLK20和时钟信号CLK21(时钟信号CLK21可以是精确时钟信号)，用于产生输出时钟信号CLKout。此外，时钟单元20用以产生输入至PLL 21的时钟信号CLK20。在此实施例中，时钟单元20可以通过板上时钟源(例如晶体、谐振器或环形振荡器)来实现，因此时钟信号CLK20可用作本地时钟信号。PLL 21接收作为本地时钟信号的时钟信号CLK20。PLL 21进一步受到控制信号Scol的控制，并根据时钟信号CLK20(此实施例中本地时钟信号CLK20可以是参考时钟信号)和控制信号Scol产生输出时钟信号CLKout。具体而言，根据控制信号Scol，PLL 21调整时钟信号CLK20的频率，以产生输出时钟信号CLKout。校准器22接收输出时钟信号CLKout以及时钟信号CLK21。在此实施例中，典型的时钟信号CLK21是由时钟产生电路2之外的外部装置提供的，而非由时钟产生电路2的板上时钟或内部产生的时钟所提供，且时钟信号CLK21的频率精确符合所定义的频率ppm范围。
当时钟信号CLK20的频率不符合所定义的频率ppm范围时，则基于时钟信号CLK20产生的输出时钟信号CLKout的频率通常也不太符合所定义的频率ppm范围。在此实施例中，校准器22经由配置对输出时钟信号CLKout和时钟信号CLK21实施校准，并根据校准结果产生控制信号Scol。接着，PLL 21根据控制信号Scol调整输出时钟信号CLKout的频率。因此，时钟产生电路2可视为校准回路，用于从时钟单元20接收时钟信号CLK20，并接收符合所定义的频率ppm范围的时钟信号CLK21。校准回路产生输出时钟信号CLKout，输出时钟信号CLKout由此根据校准结果追踪时钟信号CLK21。
在一些实施例中，在校准器22接收时钟信号CLK21之前，PLL 21根据时钟信号CLK20产生输出时钟信号CLKout。在校准器22接收时钟信号CLK21之后，当根据时钟信号CLK20产生的输出时钟信号CLKout的频率不符合发射器的规格书所要求的频率ppm范围时，PLL 21切换至根据时钟信号CLK21产生输出时钟信号CLKout。根据时钟单元20的类型或质量，可以手动(manually)选择时钟信号CLK21或精确时钟信号CLK20输入至PLL 21。例如，若时钟单元20不是可产生高质量时钟信号CLK21的合格时钟产生器，用户可经由多任务器(图中未示出)手动选择精确时钟信号CLK20。在其它实施例中，可由例如比较器的决定单元(图中未示出)产生切换信号。决定单元侦测并决定输出时钟信号CLKout是否符合所定义的频率ppm范围，由此产生切换信号。因此，时钟信号CLK21与精确时钟信号CLK20之间的选择可以自动(automatically)操作或者在线(on-line)操作。
此外，在时钟产生电路2的一个实施例中进一步配置分频器25(可以是第一分频器)和分频器27(可以是第二分频器)。分频器25接收时钟信号CLK21，并以预设值M对时钟信号CLK21分频，以产生已分频时钟信号S25。分频器27接收输出时钟信号CLKout，并以预设值N对输出时钟信号CLKout分频，以产生已分频时钟信号S27。因此，分频器25和分频器27用于调整时钟信号CLK21和输出时钟信号CLKout至相同频域。例如，若时钟信号CLK21频率为100MHz，而输出时钟信号CLKout频率为1MHz，则预设值M和N可分别设为10和0.1，使已分频时钟信号S25和已分频时钟信号S27均达到10MHz这一相同频域。
应当注意，预设值M和N可选择为1。但是，当分频器25和分频器27的预设值选择为1时，分频器25和分频器27就是不必要的，可以从时钟产生电路2中省略。这样，校准器22直接接收时钟信号CLK21和输出时钟信号CLKout。另外，在其它实施例中，分频器25和分频器27可配置于校准器22之内，并以相同功能操作，此处为简洁省略相关描述。
此外，可以用锁频环(frequency locked loop，图未示)代替PLL 21，以产生输出时钟信号CLKout。此处为简洁省略相关细节。
图3是校准器22的示例实施例。校准器22包含频率侦测器32、计算单元33、增益级34和滤波器35。频率侦测器32接收已分频时钟信号S25和已分频时钟信号S27。频率侦测器32确定已分频时钟信号S25、已分频时钟信号S27哪一个频率较高，并根据确定结果产生侦测信号S32a和侦测信号S32b。计算单元33(例如加法器或减法器)是用于对侦测信号S32a和侦测信号S32b进行计算。
当频率侦测器32侦测到来自时钟信号CLK21的已分频时钟信号S25的频率高于来自输出时钟信号CLKout的已分频时钟信号S27的频率(换言之，输出时钟信号CLKout的频率低于时钟信号CLK21的频率)时，频率侦测器32与计算单元33合作以改变侦测信号S32a的导出值，使得侦测信号S32a的导出值大于侦测信号S32b的导出值。计算单元33从侦测信号S32a中减去侦测信号S32b，以产生具有正值的计算信号S33。增益级34处理计算信号S33，接着，滤波器35对已放大的计算信号S33进行滤波，以产生控制信号Scol。这时，根据具有正值的计算信号S33，控制信号Scol的导出值变大，使得PLL 21根据具有更大值的控制信号Scol增大输出时钟信号CLKout的频率。
与之相反，当频率侦测器32侦测到来自时钟信号CLK21的已分频时钟信号S25的频率低于来自输出时钟信号CLKout的已分频时钟信号S27的频率(换言之，输出时钟信号CLKout的频率高于时钟信号CLK21的频率)时，频率侦测器32与计算单元33合作以改变侦测信号S32b的导出值，使得侦测信号S32b的导出值大于侦测信号S32a的导出值。计算单元33从侦测信号S32a中减去侦测信号S32b，以产生具有负值的计算信号S33。增益级34处理计算信号S33，接着，滤波器35对已放大的计算信号S33进行滤波，以产生控制信号Scol。这时，根据具有负值的计算信号S33，控制信号Scol的导出值变小，使得PLL 21根据具有更小值的控制信号Scol减小输出时钟信号CLKout的频率。
在一些实施例中，频率侦测器32和计算单元33可实现为一个单一元件，例如一个侦测/计算单元(未示出)。因此，侦测/计算单元产生计算信号S33，以指示已分频时钟信号S25与已分频时钟信号S27的差异。另外，在其它实施例中，增益级34可以省略，也可与计算单元33实现为一个单一元件，例如计算/增益单元(未示出)。因此，计算/增益单元可计算侦测信号S32a与侦测信号S32b，并调整侦测信号S32a与侦测信号S32b的增益，以供滤波器35的进一步处理。
根据上述实施例，发射器TX根据输出时钟信号CLKout传输数据。为符合所定义的频率ppm范围，根据输出时钟信号CLKout与时钟信号CLK21之间的校准来调整输出时钟信号CLKout的频率。详言之，输出时钟信号CLKout通过时钟产生电路2追踪时钟信号CLK21。另外，输出时钟信号CLKout的频率随时钟信号CLK21的频率变化，进一步，伴随校准后某种程度的电路延迟，输出时钟信号CLKout的频率近似等于时钟信号CLK21的频率。因此，即使时钟单元20是用较便宜的元件实现，该元件自身难以控制以符合所定义的频率ppm范围，输出时钟信号CLKout仍然可以符合所定义的频率ppm范围。因此，发射器TX传输的数据符合规格书的要求。
此外，频率侦测器32可由相位-频率侦测器代替，相位-频率侦测器用于侦测已分频时钟信号S25与已分频时钟信号S27之间的相位和频率差异。也就是说，相位-频率侦测器用于确定已分频时钟信号S25与已分频时钟信号S27的哪一个超前于另一个，由此，校准器22用侦测结果执行校准过程。
在一些实施例中，如图2所示的时钟产生电路2可应用于通信***，例如SATA***。图4展示通信***的示例实施例。参考图4，通信***4包含主机40和装置41。主机40包含主机发射器400和主机接收器401。装置41包含装置发射器410、装置接收器411和时钟产生电路412。主机40的主机发射器400将主机数据DH传输至装置41的装置接收器411。时钟产生电路412产生输出时钟信号CLKout，装置41的装置发射器410根据输出时钟信号CLKout传输装置数据DD至主机40的主机接收器401。
图5A是图4通信***的细节的实施例示意图。参考图5A，装置接收器411包含时钟数据恢复电路413。时钟产生电路412可通过与图2的时钟产生电路2相同的元件来实现。时钟产生电路412和时钟产生电路2的相同元件用相同标号标示，且实施相同的操作。在图5A的实施例中，时钟数据恢复电路413从主机发射器400接收主机数据DH，并恢复主机数据DH以产生主机时钟信号CLKH，其中，与校准器22所接收的时钟信号CLK21一样，主机时钟信号CLKH也用作精确时钟信号。输出时钟信号CLKout的频率随主机时钟信号CLKH的频率变化，进一步，输出时钟信号CLKout的频率等于主机时钟信号CLKH的频率。在实践中，主机时钟信号CLKH符合通信***4要求的规格书所定义的频率ppm范围，因此，输出时钟信号CLKout也符合所定义的频率ppm范围。由此，从装置发射器410传输至主机接收器401的装置数据DD符合所要求的频率ppm范围。
另外，由于时钟调整是由PLL 21和校准器22形成的闭合反馈回路来实施，且PLL 21和校准器22配置在一起以实施低通滤波器的效果，因此限制了来自主机数据DH的抖动(jitter)，进一步，时钟数据恢复电路413导致的抖动也减少了。采用闭合反馈回路也限制了输出时钟信号CLKout产生的噪声。
在一些实施例中，主机时钟信号CLKH可包含SSC成分。这种情况下，由于输出时钟信号CLKout的频率随主机时钟信号CLKH的频率变化，则根据输出时钟信号CLKout从装置发射器410传输的装置数据DD也包含SSC成分。
图5B是图4通信***的细节另一实施例的示意图。参考图5B，与图5A相比，通信***4进一步包含信号侦测单元45。在一些实施例中，主机发射器400间歇的产生主机数据DH，信号侦测单元45则用于侦测主机数据DH的产生，以控制校准器22的动作。当侦测到不存在主机数据DH时，信号侦测单元45产生标志(flag)信号S45至校准器22(或者设定输出至校准器22的标志信号S45为第一电势，例如高电势)，用于阻止校准器22执行输出时钟信号CLKout与主机时钟信号CLKH间的频率校准。与之相反，当侦测到存在主机数据DH时，信号侦测单元45不产生标志信号S45至校准器22(或者设定标志信号S45为第二电势，例如低电势)，接着，校准器22执行输出时钟信号CLKout与主机时钟信号CLKH间的频率校准。
图5C展示图5B信号的波形。波形以如下例子描述：通信***初始化上电(power on)之后，输出时钟信号CLKout经由频率校准从较低的装置初始时钟频率Fini开始增大，以到达主机时钟频率FH。首先，由于主机时钟信号CLKH通过时钟数据恢复电路413根据主机数据DH被恢复，则当主机数据DH不存在时，主机时钟信号CLKH的频率不等于主机时钟频率FH。换言之，在主机数据DH不存在期间，主机时钟信号CLKH会漂移(drift)至错误的频率。这时，若校准器22基于具有错误频率的主机时钟信号CLKH执行频率校准，校准器22就不能产生正确的控制信号Scol以控制PLL 21产生正确的输出时钟信号CLKout。因此，校准器22不能有效率的产生正确的输出时钟信号CLKout。
为避免这种情况，使用根据主机数据DH是否存在而产生的标志信号S45的电势改变来控制校准器22是否执行频率校准。如图5C的曲线501所示，当主机数据DH存在时，主机时钟信号CLKH的频率等于主机时钟频率FH的频率。这时，标志信号S45位于低电势，因此校准器22执行频率校准，且输出时钟信号CLKout的频率开始增加，以追踪主机时钟信号CLKH的频率。当主机数据DH不存在时，如图中网状标记所示，主机时钟信号CLKH的频率不等于主机时钟频率FH的频率。这时，标志信号S45变为高电势，使校准器22停止执行频率校准，且输出时钟信号CLKout的频率保持不变，等待执行下一次频率校准，以继续追踪主机时钟信号CLKH的频率。在执行几次频率校准之后，输出时钟信号CLKout在时间点T1追上主机时钟信号CLKH，即具有与主机时钟信号CLKH相同的频率。
相反，若没有使用根据主机数据DH是否存在而产生的标志信号S45来控制校准器22执行频率校准，当主机数据DH不存在时，校准器22可能根据错误的主机时钟信号CLKH执行频率校准。在如图5C曲线505所示的例子中，当主机数据DH不存在时，输出时钟信号CLKout的频率变小。因此，输出时钟信号CLKout追上主机时钟信号CLKH的时间点从T1推迟至T2。
在图2和图5所示的实施例中，PLL 21可实施为如图6所示的N分数(fractional-N)PLL，或者如图7、图8所示的基于数字延迟线(digital delay linedbased)的N分数PLL。图6是N分数PLL实施例的示意图。参考图6，N分数PLL 6包含相位-频率侦测器60，电荷泵61，滤波器62，压控振荡器(VCO)63和具有分数控制端Tfr的1/N分频器64。相位-频率侦测器60接收作为参考时钟信号的时钟信号CLK20，并进一步接收反馈已分频信号S64。相位-频率侦测器60根据时钟信号CLK20和反馈已分频信号S64产生侦测信号S60。通过电荷泵61、滤波器62和VCO 63处理侦测信号S60，即产生输出时钟信号CLKout。1/N分频器64的分数控制端Tfr从图2的校准器22接收控制信号Scol。1/N分频器64根据控制信号Scol对输出时钟信号CLKout进行分频，以产生反馈已分频信号S64。另外，在其它实施例中，可以有相位调整装置65耦接在1/N分频器64与VCO 63之间，以处理输出时钟信号CLKout，其中，在输出时钟信号CLKout输入至1/N分频器64之前，相位调整装置65受控制信号Scol控制以调整输出时钟信号CLKout的相位。
图7是基于数字延迟线的N分数PLL实施例的示意图。如图7所示，基于数字延迟线的N分数PLL 7包含可控延迟线70、相位-频率侦测器71、电荷泵72、滤波器73、VCO 74和具有分数控制端Tfr的1/N分频器75。经由受控制信号Scol控制的可控延迟线70，作为参考时钟信号的时钟信号CLK20提供至相位-频率侦测器71。相位-频率侦测器71根据时钟信号CLK20和反馈已分频信号S75产生侦测信号S71。通过电荷泵72、滤波器73和VCO 74处理侦测信号S71，即产生输出时钟信号CLKout。1/N分频器75的分数控制端Tfr从校准器22接收控制信号Scol。1/N分频器75根据控制信号Scol对输出时钟信号CLKout进行分频，以产生反馈已分频信号S75。另外，在其它变形实施例中，也可以有相位调整装置(未示出)耦接在1/N分频器75与VCO 74之间，以处理输出时钟信号CLKout，此处细节与图6描述相似，为简洁省略细节描述。应当注意，可控延迟线70用于在控制信号Scol控制下调整电路的分数延迟，其中，可控延迟线70可以示例配置为多个延迟反相器串联。
图8是基于数字延迟线的N分数PLL另一实施例的示意图。如图8所示，提供另一基于数字延迟线的N分数PLL 8。基于数字延迟线的N分数PLL 7与基于数字延迟线的N分数PLL 8的区别在于，在基于数字延迟线的N分数PLL8中，时钟信号CLK20直接提供至相位-频率侦测器71，同时，在基于数字延迟线的N分数PLL 8中，反馈已分频信号S75是经由可控延迟线80提供至相位-频率侦测器71。数字可控延迟线80受控制信号Scol控制。类似的，在其它变形实施例中，也可以有相位调整装置(未示出)耦接在1/N分频器75与VCO 74之间，以处理输出时钟信号CLKout，此处为简洁省略细节描述。
图6至图8中的N分数PLL是图2中PLL 21的举例，但本发明并不以此为限。PLL21可用任何类型的N分数PLL实现。
图9是用于产生输出时钟信号方法的实施例的流程图，用于发射器传输数据。以下参考图9描述本方法。首先，接收第一时钟信号(步骤S90)。在此实施例中，第一时钟信号是从谐振器导出。PLL处理第一时钟信号，并输出相应的输出时钟信号(步骤S91)。接着，依据第二时钟信号校准输出时钟信号，并产生校准结果至PLL(步骤S92)，其中，第二时钟信号是从主机导出，该主机使用发射器与装置通信。在一些实施例中，当第二时钟信号不稳定时，校准步骤S92就保持原状以等待第二时钟信号稳定(hold)。根据本方法的上述步骤，输出时钟信号可根据校准结果追踪第二时钟信号，且输出时钟信号可应用于SATA***以传输数据。
任何熟习此项技术者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims (39)

1.一种时钟产生电路，用于发射器，其特征在于，该发射器根据输出时钟信号传输数据，该时钟产生电路包含：
锁相环，用于接收第一时钟信号并产生该输出时钟信号，当该输出时钟信号的频率不在该发射器的规格书所要求的范围之内时，该锁相环增加接收一控制信号；以及
校准器，用于接收该输出时钟信号和一频率在该发射器的规格书所要求的范围之内的第二时钟信号，并根据该输出时钟信号与该第二时钟信号的频率，对该输出时钟信号与该第二时钟信号执行频率校准，及根据该频率校准的结果产生该控制信号并将该控制信号输出至锁相环，使得锁相环根据该控制信号调整该输出时钟信号的频率，并将调整过的输出时钟信号输出至所述发射器。
2.如权利要求1所述的时钟产生电路，其特征在于，在该校准器接收该第二时钟信号之前，该锁相环根据该第一时钟信号产生该输出时钟信号。
3.如权利要求1所述的时钟产生电路，其特征在于，当该校准器确定该输出时钟信号的该频率低于该第二时钟信号的频率时，该校准器改变从该控制信号导出的值，该锁相环根据具有已改变的该值的该控制信号增大该输出时钟信号的该频率。
4.如权利要求1所述的时钟产生电路，其特征在于，当该校准器确定该输出时钟信号的该频率高于该第二时钟信号的频率时，该校准器改变从该控制信号导出的值，该锁相环根据具有已改变的该值的该控制信号减小该输出时钟信号的该频率。
5.如权利要求1所述的时钟产生电路，其特征在于，该第一时钟信号是由板上时钟源实现的时钟单元产生的。
6.如权利要求1所述的时钟产生电路，其特征在于，该第二时钟信号是由该时钟产生电路之外的外部装置提供的。
7.如权利要求1所述的时钟产生电路，其特征在于，该校准器包含：
频率侦测器，用于接收该输出时钟信号和该第二时钟信号，确定该输出时钟信号和该第二时钟信号中哪一个的频率较高；
计算单元，用于根据来自该频率侦测器的确定结果实施计算，并产生计算信号；以及
滤波器，用于接收并滤波该计算信号，以产生该控制信号。
8.如权利要求7所述的时钟产生电路，其特征在于，当该频率侦测器确定该输出时钟信号的该频率高于该第二时钟信号的该频率时，该计算单元产生该计算信号，以使该锁相环减小该输出时钟信号的该频率。
9.如权利要求7所述的时钟产生电路，其特征在于，当该频率侦测器确定该输出时钟信号的该频率低于该第二时钟信号的该频率时，该计算单元产生该计算信号，以使该锁相环增大该输出时钟信号的该频率。
10.如权利要求7所述的时钟产生电路，其特征在于，更包含第一分频器，用于接收该第二时钟信号，并以第一预设值对该第二时钟信号分频，以产生第一已分频时钟信号，该频率侦测器相应地产生该第一侦测信号。
11.如权利要求7所述的时钟产生电路，其特征在于，更包含第二分频器，用于接收该输出时钟信号，并以第二预设值对该输出时钟信号分频，以产生第二已分频时钟信号，该频率侦测器相应地产生该第二侦测信号。
12.如权利要求1所述的时钟产生电路，其特征在于，该锁相环是用于接收该控制信号的分数锁相环。
13.一种与主机通信的装置，包含：
接收器，用于从该主机接收并恢复主机数据，以产生主机时钟信号，该主机时钟信号的频率在该发射器的规格书所要求的范围之内；
锁相环，用于接收本地时钟信号，并根据该本地时钟信号产生输出时钟信号，当该输出时钟信号的频率不在该发射器的规格书所要求的范围之内时，该锁相环增加接收一控制信号；
校准器，用于接收该输出时钟信号和该主机时钟信号，并根据该输出时钟信号与该主机时钟信号的频率，对该输出时钟信号和该主机时钟信号进行频率校准，及根据该频率校准的结果产生该控制信号并输出至锁相环，使得锁相环能够根据该控制信号调整该输出时钟信号的频率；以及
发射器，用于接收从锁相环输出的调整过的该输出时钟信号，并根据该输出时钟信号传输装置数据。
14.如权利要求13所述的与该主机通信的装置，其特征在于，更包含信号侦测单元，用于产生标志信号，以控制该校准器对该输出时钟信号和该主机时钟信号进行的该频率校准。
15.如权利要求13所述的与该主机通信的装置，其特征在于，当该校准器确定该输出时钟信号的该频率低于该主机时钟信号的频率时，该校准器改变从该控制信号导出的值，该锁相环根据具有已改变的该值的该控制信号增大该输出时钟信号的该频率。
16.如权利要求13所述的与该主机通信的装置，其特征在于，当该校准器确定该输出时钟信号的该频率高于该主机时钟信号的频率时，该校准器改变从该控制信号导出的值，该锁相环根据具有已改变的该值的该控制信号减小该输出时钟信号的该频率。
17.如权利要求13所述的与该主机通信的装置，其特征在于，该输出时钟信号的已调整的频率在该发射器的规格书所要求的范围之内。
18.如权利要求13所述的与该主机通信的装，其特征在于，更包含时钟单元，该时钟单元由板上时钟源实现，以产生该本地时钟信号。
19.如权利要求13所述的与该主机通信的装置，其特征在于，该校准器更包含：
频率侦测器，用于接收该输出时钟信号和该主机时钟信号，确定该输出时钟信号和该主机时钟信号中哪一个的频率较高，并根据确定的结果分别产生第一侦测信号和第二侦测信号；
计算单元，用于接收该第一侦测信号和该第二侦测信号，并对该第一侦测信号和该第二侦测信号实施计算，以产生计算信号；以及
滤波器，用于接收并滤波该计算信号，以产生该控制信号。
20.如权利要求19所述的与该主机通信的装置，其特征在于，当该频率侦测器确定该输出时钟信号的该频率高于该主机时钟信号的该频率时，该计算单元通过从该第一侦测信号中减去该第二侦测信号，产生具有负值的该计算信号，并根据具有该负值的该计算信号减小从该控制信号导出的值，使该锁相环根据已减小的该值减小该输出时钟信号的该频率。
21.如权利要求19所述的与该主机通信的装置，其特征在于，当该频率侦测器确定该输出时钟信号的该频率低于该主机时钟信号的该频率时，该计算单元通过从该第一侦测信号中减去该第二侦测信号，产生具有正值的该计算信号，并根据具有该正值的该计算信号增大从该控制信号导出的值，使该锁相环根据已增大的该值增大该输出时钟信号的该频率。
22.如权利要求19所述的与该主机通信的装置，其特征在于，更包含第一分频器，用于接收该主机时钟信号，并以第一预设值对该主机时钟信号分频，以产生第一已分频时钟信号。
23.如权利要求19所述的与该主机通信的装置，其特征在于，更包含第二分频器，用于接收该输出时钟信号，并以第二预设值对该输出时钟信号分频，以产生第二已分频时钟信号。
24.如权利要求13所述的与该主机通信的装置，其特征在于，该锁相环是用于接收该控制信号的分数锁相环。
25.如权利要求13所述的与该主机通信的装置，其特征在于，该接收器包含时钟数据恢复电路，用于恢复该主机数据以产生该主机时钟信号。
26.一种通信***，包含：
主机，包含主机发射器和主机接收器，其中该主机发射器传输主机数据；以及
装置，用于与该主机通信并接收该主机数据，该装置包含装置接收器、时钟单元、锁相环、校准器和装置发射器，其中，该装置接收器用于接收并恢复该主机数据，以产生主机时钟信号，该主机时钟信号的频率在该发射器的规格书所要求的范围之内；该时钟单元用于产生本地时钟信号；该锁相环用于接收该本地时钟信号，并根据该本地时钟信号产生输出时钟信号，当该输出时钟信号的频率不在该发射器的规格书所要求的范围之内时，该锁相环增加接收一控制信号；该校准器用于接收该输出时钟信号和该主机时钟信号，并根据该输出时钟信号与该主机时钟信号的频率，对该输出时钟信号和该主机时钟信号进行频率校准，及根据该频率校准的结果产生该控制信号，其中，该锁相环根据该控制信号调整该输出时钟信号的频率；以及，该装置发射器用于接收从锁相环输出的调整过频率的该输出时钟信号，并根据该输出时钟信号传输装置数据至该主机接收器。
27.如权利要求26所述的通信***，其特征在于，当该校准器确定该输出时钟信号的该频率低于该主机时钟信号的频率时，该校准器改变从该控制信号导出的值，该锁相环根据具有已改变的该值的该控制信号增大该输出时钟信号的该频率。
28.如权利要求26所述的通信***，其特征在于，当该校准器确定该输出时钟信号的该频率高于该主机时钟信号的频率时，该校准器改变从该控制信号导出的值，该锁相环根据具有已改变的该值的该控制信号减小该输出时钟信号的该频率。
29.如权利要求26所述的通信***，其特征在于，该时钟单元由板上时钟源实现。
30.如权利要求26所述的通信***，其特征在于，该校准器包含：
第一分频器，用于接收该主机时钟信号，并以预设值对该主机时钟信号分频，以产生第一已分频时钟信号；
第二分频器，用于接收该输出时钟信号，并以该预设值对该输出时钟信号分频，以产生第二已分频时钟信号；
相位-频率侦测器，用于接收该第一已分频时钟信号和该第二已分频时钟信号，确定该第一已分频时钟信号和该第二已分频时钟信号中哪一个超前于另一个，并根据确定的结果产生第一侦测信号和第二侦测信号；
计算单元，用于接收该第一侦测信号和该第二侦测信号，对该第一侦测信号和该第二侦测信号实施计算，以产生计算信号；
增益级，用于接收并放大该计算信号；以及
滤波器，用于接收并滤波已放大的该计算信号，以产生该控制信号。
31.如权利要求30所述的通信***，其特征在于，当该相位-频率侦测器确定该第一已分频信号超前于该第二已分频信号时，该计算单元通过从该第一侦测信号中减去该第二侦测信号，产生具有正值的该计算信号，根据具有该正值的该计算信号增大从该控制信号导出的值，使得该锁相环根据具有已增大的该值的该控制信号增大该输出时钟信号的该频率。
32.如权利要求30所述的通信***，其特征在于，当该相位-频率侦测器确定该第一已分频信号落后于该第二已分频信号时，该计算单元通过从该第一侦测信号中减去该第二侦测信号，产生具有负值的该计算信号，根据具有该负值的该计算信号减小从该控制信号导出的值，使得该锁相环根据具有已减小的该值的该控制信号减小该输出时钟信号的该频率。
33.如权利要求26所述的通信***，其特征在于，该锁相环是分数锁相环，该锁相环具有用于接收该控制信号的分数控制端。
34.如权利要求26所述的通信***，其特征在于，该装置接收器包含时钟数据恢复电路，用于恢复该主机数据以产生该主机时钟信号。
35.一种用于产生输出时钟信号的方法，用于一发射器传输数据，该方法包含：
接收第一时钟信号；
使用锁相环处理该第一时钟信号，并输出相应的该输出时钟信号；
当该输出时钟信号的频率不在该发射器的规格书所要求的范围之内时，增加接收一频率在该发射器的规格书所要求的范围之内的第二时钟信号；以及
根据该输出时钟信号与第二时钟信号的频率，校准该输出时钟信号，并产生校准结果至该锁相环；
根据该校准结果调整该输出时钟信号的频率；
输出调整过频率的该输出时钟信号至所述发射器，其中，该输出时钟信号还根据该校准结果追踪该第二时钟信号。
36.如权利要求35所述的用于产生输出时钟信号的方法，其特征在于，该第一时钟信号是从谐振器导出。
37.如权利要求35所述的用于产生输出时钟信号的方法，其特征在于，该第二时钟信号是从主机导出。
38.如权利要求35所述的用于产生输出时钟信号的方法，其特征在于，该输出时钟信号用于在串行先进技术附件***中传输数据。
39.如权利要求35所述的用于产生输出时钟信号的方法，其特征在于，当该第二时钟信号不稳定时，该校准步骤保持原状以等待该第二时钟信号稳定。
CN2009101431865A 2008-05-30 2009-05-19 时钟产生电路、与主机通信的装置、通信***和用于产生输出时钟信号的方法 Active CN101599755B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US5722608P 2008-05-30 2008-05-30
US61/057,226 2008-05-30
US12/407,226 2009-03-19
US12/407,226 US8451971B2 (en) 2008-05-30 2009-03-19 Communication systems, clock generation circuits thereof, and method for generating clock signal

Publications (2)

Publication Number Publication Date
CN101599755A CN101599755A (zh) 2009-12-09
CN101599755B true CN101599755B (zh) 2011-11-30

Family

ID=41379807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101431865A Active CN101599755B (zh) 2008-05-30 2009-05-19 时钟产生电路、与主机通信的装置、通信***和用于产生输出时钟信号的方法

Country Status (3)

Country Link
US (1) US8451971B2 (zh)
CN (1) CN101599755B (zh)
TW (1) TWI390850B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8938042B2 (en) * 2009-05-27 2015-01-20 Stmicroelectronics, Inc. Automatically synchronizing ring oscillator frequency of a receiver
US8861669B2 (en) * 2009-09-30 2014-10-14 Synaptics Incorporated Stream clock recovery in high definition multimedia digital system
US8284888B2 (en) * 2010-01-14 2012-10-09 Ian Kyles Frequency and phase acquisition of a clock and data recovery circuit without an external reference clock
TWI429199B (zh) 2010-06-22 2014-03-01 Phison Electronics Corp 產生參考時脈訊號的方法及資料收發系統
CN102315849B (zh) * 2010-07-01 2014-05-14 群联电子股份有限公司 产生参考时钟信号的方法及数据收发***
US8988122B2 (en) * 2011-09-30 2015-03-24 Intel Corporation Apparatus and method for performing spread-spectrum clock control
TWI469541B (zh) * 2011-11-21 2015-01-11 Realtek Semiconductor Corp 無晶體振盪器的收發器
CN103138793B (zh) * 2011-11-25 2015-03-11 瑞昱半导体股份有限公司 无晶体振荡器的收发器
CN103780227B (zh) * 2012-10-18 2016-05-04 晨星软件研发(深圳)有限公司 本地振荡源产生器与相关通信***及本地振荡源产生方法
US9083356B1 (en) 2013-03-14 2015-07-14 Gsi Technology, Inc. Systems and methods of phase-locked loop involving closed-loop, continuous frequency range, auto calibration and/or other features
EP2782255A1 (en) * 2013-03-19 2014-09-24 Imec Fractional-N frequency synthesizer using a subsampling pll and method for calibrating the same
US9025713B2 (en) * 2013-10-04 2015-05-05 M31 Technology Corporation Method for portable device processing data based on clock extracted from data from host
CN105871370B (zh) * 2015-01-20 2018-12-21 瑞昱半导体股份有限公司 时钟数据恢复电路及其频率侦测方法
CN106549663A (zh) * 2015-09-16 2017-03-29 北京信威通信技术股份有限公司 频踪快速锁定的方法及装置
US10847213B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Write data processing circuits and methods associated with computational memory cells
US10854284B1 (en) 2016-12-06 2020-12-01 Gsi Technology, Inc. Computational memory cell and processing array device with ratioless write port
US10770133B1 (en) 2016-12-06 2020-09-08 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits
US10860320B1 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Orthogonal data transposition system and method during data transfers to/from a processing array
US10943648B1 (en) 2016-12-06 2021-03-09 Gsi Technology, Inc. Ultra low VDD memory cell with ratioless write port
US10860318B2 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US10777262B1 (en) 2016-12-06 2020-09-15 Gsi Technology, Inc. Read data processing circuits and methods associated memory cells
US10891076B1 (en) 2016-12-06 2021-01-12 Gsi Technology, Inc. Results processing circuits and methods associated with computational memory cells
US10847212B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers
US11227653B1 (en) 2016-12-06 2022-01-18 Gsi Technology, Inc. Storage array circuits and methods for computational memory cells
US10249362B2 (en) 2016-12-06 2019-04-02 Gsi Technology, Inc. Computational memory cell and processing array device using the memory cells for XOR and XNOR computations
US10930341B1 (en) 2019-06-18 2021-02-23 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10877731B1 (en) 2019-06-18 2020-12-29 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10958272B2 (en) 2019-06-18 2021-03-23 Gsi Technology, Inc. Computational memory cell and processing array device using complementary exclusive or memory cells
CN110289851A (zh) * 2019-06-21 2019-09-27 武汉星旗科技有限公司 一种同步脉冲信号的输出方法、装置、设备及计算机介质
CN114430272A (zh) * 2020-10-29 2022-05-03 爱普存储技术(杭州)有限公司 具有频率校准功能的时钟产生单元及其相关的电子***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1052772A1 (fr) * 1999-05-10 2000-11-15 Alcatel Dispositif et procédé pour produire un signal filtré
CN101044681A (zh) * 2004-08-20 2007-09-26 德州仪器公司 锁相环路电路
CN101098220A (zh) * 2006-06-29 2008-01-02 中兴通讯股份有限公司 一种基于数字锁相环的时钟同步方法及其***

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719445B2 (ja) * 1987-12-17 1995-03-06 パイオニア株式会社 記録再生用クロック生成回路
JPH05204634A (ja) * 1991-08-29 1993-08-13 Internatl Business Mach Corp <Ibm> マイクロプロセツサ回路
US5319680A (en) * 1991-09-03 1994-06-07 The Whitaker Corporation Phase locked loop synchronization system for use in data communications
US5483201A (en) 1993-09-30 1996-01-09 At&T Corp. Synchronization circuit using a high speed digital slip counter
DE4336239A1 (de) * 1993-10-23 1995-04-27 Sel Alcatel Ag Schaltungsanordnung für einen Taktgenerator
US6337589B1 (en) * 1997-09-11 2002-01-08 Mitsubishi Denki Kabushiki Kaisha Phase-lock loop with independent phase and frequency adjustments
US6297705B1 (en) * 2000-02-23 2001-10-02 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US6606365B1 (en) * 2000-03-02 2003-08-12 Lsi Logic Corporation Modified first-order digital PLL with frequency locking capability
JP2002101316A (ja) * 2000-09-26 2002-04-05 Mitsubishi Electric Corp クロック生成回路及び画像表示装置
AU2002251700A1 (en) * 2000-12-20 2002-07-30 Primarion, Inc. Pll/dll dual loop data synchronization
JP2002230915A (ja) * 2001-02-05 2002-08-16 Sanyo Electric Co Ltd Ｐｌｌ回路
US7194059B2 (en) * 2001-08-17 2007-03-20 Zarlink Semiconductor, Inc. Method and apparatus for skip-free retiming transmission of digital information
DE10150536B4 (de) * 2001-10-12 2010-04-29 Infineon Technologies Ag Vorrichtung zur Rekonstruktion von Daten aus einem empfangenen Datensignal sowie entsprechende Sende- und Empfangsvorrichtung
US7082177B2 (en) * 2001-11-28 2006-07-25 Agere Systems Inc. Methods and devices for improving the switching times of PLLs
TW561694B (en) * 2002-09-13 2003-11-11 Winbond Electronics Corp Phase locked loop operating method and apparatus
US7263153B2 (en) * 2002-10-09 2007-08-28 Marvell International, Ltd. Clock offset compensator
US8138972B2 (en) * 2003-09-02 2012-03-20 Csr Technology Inc. Signal processing system for satellite positioning signals
JP4545510B2 (ja) * 2004-07-30 2010-09-15 パナソニック株式会社 同期追従装置
KR100611512B1 (ko) * 2004-12-07 2006-08-11 삼성전자주식회사 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프
US20060119443A1 (en) 2004-12-08 2006-06-08 Via Technologies Inc. Damping coefficient variation mechanism in a phase locked loop
US7408420B2 (en) 2005-09-27 2008-08-05 Intel Corporation Multi mode clock generator
CN1953332B (zh) 2005-10-17 2011-01-12 联芯科技有限公司 时钟发生器和使用该时钟发生器的通信终端
KR100710127B1 (ko) * 2006-03-17 2007-04-20 지씨티 세미컨덕터 인코포레이티드 지연 동기 루프를 이용한 클록 생성기 및 클록 생성 방법
US7573420B2 (en) * 2007-05-14 2009-08-11 Infineon Technologies Ag RF front-end for a radar system
US7839965B2 (en) * 2006-11-21 2010-11-23 Agere Systems Inc. High-speed serial data link with single precision clock source

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1052772A1 (fr) * 1999-05-10 2000-11-15 Alcatel Dispositif et procédé pour produire un signal filtré
CN101044681A (zh) * 2004-08-20 2007-09-26 德州仪器公司 锁相环路电路
CN101098220A (zh) * 2006-06-29 2008-01-02 中兴通讯股份有限公司 一种基于数字锁相环的时钟同步方法及其***

Also Published As

Publication number Publication date
US20090296869A1 (en) 2009-12-03
TW200950343A (en) 2009-12-01
TWI390850B (zh) 2013-03-21
CN101599755A (zh) 2009-12-09
US8451971B2 (en) 2013-05-28

Similar Documents

Publication Publication Date Title
CN101599755B (zh) 时钟产生电路、与主机通信的装置、通信***和用于产生输出时钟信号的方法
US7680232B2 (en) Method and apparatus for multi-mode clock data recovery
US8681914B2 (en) Clock offset compensator
US7920665B1 (en) Symmetrical range controller circuit and method
US7719329B1 (en) Phase-locked loop fast lock circuit and method
US5566204A (en) Fast acquisition clock recovery system
US7003065B2 (en) PLL cycle slip detection
EP2797234B1 (en) Local oscillator signal generator with automatic quadrature phase imbalance compensation
JP5792582B2 (ja) 半導体装置、受信機、送信機、送受信機及び通信システム
US8803573B2 (en) Serializer-deserializer clock and data recovery gain adjustment
US8427219B1 (en) Clock generator and a method of generating a clock signal
US8923468B2 (en) Clock and data recovery circuit selectively configured to operate in one of a plurality of stages and related method thereof
KR20060025566A (ko) 지연 락 루프의 시작 회로
US20120051479A1 (en) Clock frequency adjusting circuit and clock frequency adjusting method thereof
US10483989B2 (en) Phase-locked loop, phase-locking method, and communication unit
US9467092B1 (en) Phased locked loop with multiple voltage controlled oscillators
US8526559B2 (en) Communication systems and clock generation circuits thereof with reference source switching
US9979403B1 (en) Reference clock architecture for integrated circuit device
US7236025B2 (en) PLL circuit and program for same
TWI478501B (zh) 收發裝置、其壓控震盪裝置與其控制方法
US9407480B2 (en) Electric and electronic apparatus, circuit, and communication system
US9673826B2 (en) Receiving device
US10698439B1 (en) Efficient clock forwarding scheme
KR102366972B1 (ko) 전류 제어 발진기를 이용한 클럭 및 데이터 복구장치 및 방법
EP0388701A2 (en) Clock recovery circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant