CN107612547B - 失锁侦测装置、失锁侦测方法及时脉数据回复电路 - Google Patents

失锁侦测装置、失锁侦测方法及时脉数据回复电路 Download PDF

Info

Publication number
CN107612547B
CN107612547B CN201610541515.1A CN201610541515A CN107612547B CN 107612547 B CN107612547 B CN 107612547B CN 201610541515 A CN201610541515 A CN 201610541515A CN 107612547 B CN107612547 B CN 107612547B
Authority
CN
China
Prior art keywords
sampling signal
signal
lock
data
data sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610541515.1A
Other languages
English (en)
Other versions
CN107612547A (zh
Inventor
陈昱竹
康文柱
吴正宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd, Global Unichip Corp filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201610541515.1A priority Critical patent/CN107612547B/zh
Priority to US15/468,127 priority patent/US9942062B2/en
Publication of CN107612547A publication Critical patent/CN107612547A/zh
Application granted granted Critical
Publication of CN107612547B publication Critical patent/CN107612547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/14—Preventing false-lock or pseudo-lock of the PLL
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种失锁侦测装置、失锁侦测方法及时脉数据回复电路。此失锁侦测装置包含校验器、累加器以及比较器。校验器电性连接至累加器，且累加器电性连接至比较器。校验器包含多个校验单元，且此校验器用以接收数据取样信号与边缘取样信号，并透过校验单元分别对数据取样信号与边缘取样信号进行校验而产生多个校验结果。累加器用以依据校验结果而进行计数，据以产生计数值。比较器用以比较计数值与门槛值而产生失锁侦测结果。因此，本发明所揭示的失锁侦测装置不仅可以有效地避免时脉数据回复电路锁定于错误的取样频率，更可以直接地设置于时脉数据回复电路中，不须额外设置用以产生参考时脉信号的产生电路，从而大幅地缩小时脉数据回复电路的面积。

Description

失锁侦测装置、失锁侦测方法及时脉数据回复电路
技术领域
本发明是关于一种侦测装置、侦测方法及数据处理电路，特别是关于一种失锁侦测装置、失锁侦测方法及时脉数据回复电路。
背景技术
随着信号传输技术的快速发展，对于接收信号的还原精准度的重视日渐增加。为了精准地还原接收信号，目前多数的做法会于接收端中设置时脉数据回复(Clock andData Recovery，CDR)电路以提升接收信号的还原效果。
然而，当时脉数据回复电路运作于错误的取样频率时，接收信号的还原效果将会大幅地降低。为了避免上述情形，通常会于时脉数据回复电路中设置失锁侦测装置以依据参考时脉信号进行取样频率的失锁侦测。尽管失锁侦测装置可以有效地避免时脉数据回复电路运作于错误的取样频率，但为了产生参考时脉信号而对应地设置的电路却可能导致时脉数据回复电路的面积的增加，如此，明显地与目前缩小电路面积的趋势背道而驰。
因此，如何在兼顾维持失锁侦测功能与缩小时脉数据回复电路面积的前提下而进行失锁侦测装置的设计，可是一大挑战。
发明内容
本发明揭示的一方面是关于一种失锁侦测装置，此失锁侦测装置包含校验器、累加器以及比较器。校验器电性连接至累加器，且累加器电性连接至比较器。校验器包含多个校验单元，且此校验器用以接收数据取样信号与边缘取样信号，并透过校验单元分别对数据取样信号与边缘取样信号进行校验而产生多个校验结果。累加器用以依据校验结果而进行计数，据以产生计数值。比较器用以比较计数值与门槛值而产生失锁侦测结果。
在一个或多个实施方式中，每一校验单元对数据取样信号中的第一数据取样信号与第二数据取样信号进行反互斥或运算而产生第一输出，每一校验单元对第二数据取样信号与边缘取样信号中的第一边缘取样信号进行互斥或运算而产生第二输出，每一校验单元对第一输出与第二输出进行及运算，据此产生校验结果。
在一个或多个实施方式中，每一校验单元包含与门、反互斥或门以及互斥或门。与门电性连接至累加器。反互斥或门电性连接至与门，且反互斥或门用以接收数据取样信号中的第一数据取样信号与第二数据取样信号。互斥或门电性连接至与门，且互斥或门用以接收数据取样信号中的第二数据取样信号与边缘取样信号中的第一边缘取样信号。另外，互斥或门并联于反互斥或门。
在一个或多个实施方式中，计数值为非负整数。当计数值大于门槛值时，失锁侦测装置判定失锁发生；当计数值小于或等于门槛值时，失锁侦测装置判定失锁未发生。
在一个或多个实施方式中，失锁侦测装置还包含抹除器，且抹除器电性连接至比较器。抹除器用以抹除比较器所产生的失锁侦测结果。
本发明揭示的另一方面是关于一种失锁侦测方法，此失锁侦测方法包含以下步骤：接收数据取样信号与边缘取样信号；依据数据取样信号与边缘取样信号而进行校验，据以产生多个校验结果；依据校验结果而进行计数，据以产生计数值；以及将计数值与门槛值进行比较而产生失锁侦测结果。
在一个或多个实施方式中，依据数据取样信号与边缘取样信号而进行校验，据以产生校验结果的步骤包含：撷取数据取样信号中的第一数据取样信号与第二数据取样信号以及边缘取样信号中的第一边缘取样信号；依据第一数据取样信号、第一边缘取样信号以及第二数据取样信号而产生第一输出与第二输出；以及依据第一输出与第二输出而产生校验结果。
在一个或多个实施方式中，依据数据取样信号与边缘取样信号而进行校验，据以产生校验结果的步骤还包含：对第一数据取样信号与第二数据取样信号进行反互斥或运算，据以产生第一输出；对第二数据取样信号与第一边缘取样信号进行互斥或运算，据以产生第二输出；以及对第一输出与第二输出进行及运算，据此产生校验结果。
在一个或多个实施方式中，将计数值与门槛值进行比较而产生失锁侦测结果的步骤包含：当计数值大于门槛值时，判定失锁发生；当计数值小于或等于门槛值时，判定失锁未发生。另外，计数值为非负整数。
在一个或多个实施方式中，失锁侦测方法还包含以下步骤：于失锁侦测结果产生后，若判定失锁未发生则抹除失锁侦测结果。
本发明揭示的又一方面是关于一种时脉数据回复电路，此时脉数据回复电路包含信号取样器、相位侦测器、回路滤波器、相位调整器、时脉信号产生器以及失锁侦测装置。信号取样器用以依据数据信号与时脉信号而产生数据取样信号与边缘取样信号。相位侦测器用以依据数据取样信号与边缘取样信号而产生误差信号。回路滤波器用以依据误差信号而产生调整信号。相位调整器用以依据调整信号而产生更新信号。时脉信号产生器用以产生时脉数据，并依据更新信号而调整时脉信号。失锁侦测装置包含校验器、累加器以及比较器。校验器电性连接至累加器，且累加器电性连接至比较器。校验器包含多个校验单元，且此校验器用以接收数据取样信号与边缘取样信号，并透过校验单元分别对数据取样信号与边缘取样信号进行校验而产生多个校验结果。累加器用以依据校验结果而进行计数，据以产生计数值。比较器用以比较计数值与门槛值而产生失锁侦测结果。
在一个或多个实施方式中，校验器中的每一校验单元对数据取样信号中的第一数据取样信号与第二数据取样信号进行反互斥或运算而产生第一输出，校验器中的每一校验单元对第二数据取样信号与边缘取样信号中的第一边缘取样信号进行互斥或运算而产生第二输出，校验器中的每一校验单元对第一输出与第二输出进行及运算，据此产生校验结果。
在一个或多个实施方式中，校验器中的每一校验单元包含与门、反互斥或门以及互斥或门。与门电性连接至累加器。反互斥或门电性连接至与门，且反互斥或门用以接收数据取样信号中的第一数据取样信号与第二数据取样信号。互斥或门电性连接至与门，且互斥或门用以接收数据取样信号中的第二数据取样信号与边缘取样信号中的第一边缘取样信号。另外，互斥或门并联于反互斥或门。
在一个或多个实施方式中，计数值为非负整数。当计数值大于门槛值时，失锁侦测装置判定失锁发生，且时脉数据回复电路停止运作并修正失锁状态；当计数值小于或等于门槛值时，失锁侦测装置判定失锁未发生，且时脉数据回复电路维持运作。
在一个或多个实施方式中，失锁侦测装置还包含抹除器，且抹除器电性连接至该比较器。抹除器用以抹除比较器所产生的失锁侦测结果。
综上所述，本发明的技术方案与现有技术相比具有明显的优点和有益效果。通过上述技术方案，可达到相当的技术进步，并具有产业上的广泛利用价值。本发明所揭示的失锁侦测装置是依据数据取样信号与边缘取样信号而为时脉数据回复电路进行失锁侦测，且数据取样信号与边缘取样信号均由时脉数据回复电路自身所产生。因此，本发明所揭示的失锁侦测装置及失锁侦测方法不仅可以有效地避免时脉数据回复电路锁定于错误的取样频率，另一方面，相较于依据参考时脉信号运作的传统失锁侦测装置，本发明所揭示的失锁侦测装置可以直接地设置于时脉数据回复电路中，不须额外设置用以产生参考时脉信号的产生电路，从而大幅地缩小时脉数据回复电路的面积。
附图说明
图1A为依据本发明揭示的实施例所绘制的失锁侦测装置的方块图；
图1B为依据本发明揭示的实施例所绘制的时脉数据回复电路的方块图；
图1C为依据本发明揭示的实施例所绘制的时脉数据回复电路于正确取样时的波形示意图；
图1D为依据本发明揭示的实施例所绘制的时脉数据回复电路于不正确取样时的波形示意图；
图2A为依据本发明揭示的实施例所绘制的失锁侦测装置中的校验器的电路示意图；
图2B为依据本发明揭示的实施例所绘制的时脉数据回复电路于正确取样时的波形示意图；
图2C为依据本发明揭示的实施例所绘制的时脉数据回复电路于不正确取样时的波形示意图；
图2D为依据本发明揭示的实施例所绘制的失锁侦测装置中的累加器的电路示意图；以及
图3为依据本发明揭示的实施例所绘制的失锁侦测方法的流程图。
具体实施方式
下文是举实施例配合所附附图作详细说明，以更好地理解本发明的实施方式，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，根据业界的标准及惯常做法，附图仅以辅助说明为目的，并未依照原尺寸作图，实际上各种特征的尺寸可任意地增加或减少以便于说明。下述说明中相同元件将以相同的符号标示来进行说明以便于理解。
在全篇说明书与权利要求书所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭示的内容中与特殊内容中的平常意义。某些用以描述本发明揭示的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本发明揭示的描述上额外的引导。
此外，在本发明中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指“包含但不限于”。此外，本发明中所使用的“及/或”，包含相关列举项目中一或多个项目的任意一个以及其所有组合。
于本发明中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本发明中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本发明。
图1A为依据本发明揭示的实施例所绘制的失锁侦测装置100A的方块图。如图1A所示，失锁侦测装置100A包含校验器102、累加器104以及比较器106。累加器104电性连接至校验器102，比较器106电性连接至累加器104。
校验器102包含多个校验单元(未绘示于图1A)，且校验器102用以接收由时脉数据回复电路(如图1B所示，时脉数据回复电路100B)所产生的数据取样信号Sdata与边缘取样信号Sedge，并透过这些校验单元分别对数据取样信号Sdata与边缘取样信号Sedge进行校验而产生多个校验结果。累加器104用以依据这些校验结果而进行计数，从而产生计数值，且计数值为非负整数。举例而言，校验结果可为二进制数值(即，数值0或1)。当校验结果表示为二进制数值1时，累加器104依据此校验结果而增加计数次数；当校验结果表示为二进制数值0时，累加器104依据此校验结果而维持计数次数。比较器106依据计数值与预设的门槛值而产生失锁侦测结果Sout。
于一实施例中，首先，校验器102中的每一校验单元对数据取样信号Sdata中的第一数据取样信号与第二数据取样信号进行反互斥或运算而产生第一输出。随后，校验单元对数据取样信号Sdata中的第二数据取样信号与边缘取样信号Sedge中的第一边缘取样信号进行互斥或运算而产生第二输出。最后，校验单元对第一输出与第二输出进行及运算，从而产生这些校验结果。举例而言，第一数据取样信号与第二数据取样信号均为撷取自数据取样信号Sdata的部分信号，第一边缘取样信号为撷取自边缘取样信号Sedge的部分信号，且第一数据取样信号与第二数据取样信号之间存在时序差异。另外，不同的校验单元所接收到的第一数据取样信号、第一边缘取样信号以及第二数据取样信号之间亦存在时序差异。
于一实施例中，当比较器106产生失锁侦测结果Sout后，失锁侦测装置100A用以判断失锁发生与否。当失锁侦测结果Sout表示为计数值大于预设的门槛值时，失锁侦测装置100A判定失锁发生；当失锁侦测结果Sout表示为计数值小于或等于预设的门槛值时，失锁侦测装置100A判定失锁未发生。应了解到，上述关于失锁侦测结果Sout的表示仅用以示范，并非用以限制本发明的实施。
于一实施例中，失锁侦测装置100A还包含抹除器108，且抹除器108电性连接至比较器106。抹除器108用以抹除比较器106所产生的失锁侦测结果Sout，从而重置比较器106。举例而言，当比较器106产生失锁侦测结果Sout，且失锁侦测装置100A判定失锁未发生后，透过抹除器108抹除失锁侦测结果Sout而让失锁侦测装置100A重新执行失锁侦测。另一方面，当比较器106产生失锁侦测结果Sout，且失锁侦测装置100A判定失锁发生后，时脉数据回复电路即时地停止运作并修正失锁状态。
图1B为依据本发明揭示的实施例所绘制的时脉数据回复电路100B的方块图。于一实施例中，失锁侦测装置100A可实施于时脉数据回复电路100B中，但本发明并不以此为限。时脉数据回复电路100B包含信号取样器112、相位侦测器114、回路滤波器116、相位调整器118、时脉信号产生器120以及失锁侦测装置100A。
信号取样器112用以接收并依据数据信号Vdata与时脉信号Clk而产生数据取样信号Sdata与边缘取样信号Sedge，并将数据取样信号Sdata与边缘取样信号Sedge传送至失锁侦测装置100A与相位侦测器114。相位侦测器114用以比较数据取样信号Sdata与边缘取样信号Sedge之间的相位差而产生误差信号，并将误差信号传送至回路滤波器116。回路滤波器116用以接收并依据误差信号而产生调整信号，并将调整信号传送至相位调整器118。相位调整器118用以接收并依据调整信号而产生更新信号，并将更新信号传送至时脉信号产生器120。时脉信号产生器用以产生上述的时脉信号Clk，并依据更新信号而调整时脉信号Clk的频率或相位。
于一实施例中，当时脉数据回复电路100B中的失锁侦测装置100A接收并依据数据取样信号Sdata与边缘取样信号Sedge而产生失锁侦测结果Sout，且失锁侦测装置100A判定失锁未发生后，则透过设置于失锁侦测装置100A中的抹除器108抹除失锁侦测结果Sout而让失锁侦测装置100A重新执行失锁侦测。当时脉数据回复电路100B中的失锁侦测装置100A接收并依据数据取样信号Sdata与边缘取样信号Sedge而产生失锁侦测结果Sout，且失锁侦测装置100A判定失锁发生后，时脉数据回复电路100B即时地停止运作并修正失锁状态。
图1C为依据本发明揭示的实施例所绘制的时脉数据回复电路100B于正确取样时的波形示意图，图1D为依据本发明揭示的实施例所绘制的时脉数据回复电路100B于不正确取样时的波形示意图。如图1C、图1D所示，当时脉信号Clk处于上升边缘(rising edge)时，时脉数据回复电路100B中的信号取样器112依据上升边缘所对应的时序而为数据信号Vdata进行取样，从而产生数据取样信号Sdata；当时脉信号Clk处于下降边缘(fallingedge)时，时脉数据回复电路100B中的信号取样器112依据下降边缘所对应的时序而为数据信号Vdata进行取样，从而产生边缘取样信号Sedge。
于一实施例中，请先参阅图1C，失锁侦测装置100A中的校验器102在校验点A对数据取样信号Sdata与边缘取样信号Sedge进行校验而判定其均具有低位准电压(即，逻辑信号0)，而在校验点B对数据取样信号Sdata与边缘取样信号Sedge进行校验而判定其均具有高位准电压(即，逻辑信号1)。因此，于此实施例中，失锁侦测装置100A判定失锁未发生。换句话说，当失锁未发生时，数据取样信号Sdata与边缘取样信号Sedge之间仅存在时序差异，而数据取样信号Sdata所对应的波形是相似于边缘取样信号Sedge。应了解到，尽管上述实施例仅以校验点A、B作为判断失锁发生的依据，但实际操作上可通过多个不同的校验点而作为判断失锁发生的依据。
于另一实施例中，再参阅图1D，失锁侦测装置100A中的校验器102在校验点C对数据取样信号Sdata进行校验而判定其具有高位准电压(即，逻辑信号1)，而在校验点C对边缘取样信号Sedge进行校验而判定其具有低位准电压(即，逻辑信号0)。因此，于此实施例中，失锁侦测装置100A判定失锁发生。换句话说，当失锁发生时，数据取样信号Sdata与边缘取样信号Sedge除存在时序差异外，数据取样信号Sdata所对应的波形亦相异于边缘取样信号Sedge。应了解到，尽管上述实施例仅以校验点C作为判断失锁发生的依据，但实际操作上可通过多个不同的校验点而作为判断失锁发生的依据。
图2A为依据本发明揭示的实施例所绘制的失锁侦测装置100A中的校验器102的电路示意图。如图2A所示，校验器102包含多个校验单元202与校验单元204，每一校验单元202/204均包含与门AND、互斥或门XOR以及反互斥或门NXOR，且不同的校验单元202之间为并联配置、不同的校验单元204之间为并联配置，且校验单元202与校验单元204之间亦为并联配置。与门AND电性连接至累加器104，互斥或门XOR与反互斥或门NXOR电性连接至与门AND，且互斥或门XOR并联于反互斥或门NXOR。举例而言，由于不同的校验单元202之间为并联配置、不同的校验单元204之间为并联配置，且校验单元202与校验单元204之间亦为并联配置，校验器102可以依据数据取样信号Sdata与边缘取样信号Sedge而同时地进行校验并产生多个校验结果，从而大幅减少于校验上所需花费的时间。
反互斥或门NXOR用以接收数据取样信号Sdata中的第一数据取样信号与第二数据取样信号，再对第一数据取样信号与第二数据取样信号进行反互斥或运算而产生第一输出S1。互斥或门XOR用以接收数据取样信号Sdata中的第二数据取样信号与边缘取样信号Sedge中的第一边缘取样信号，再对第二数据取样信号与第一边缘取样信号进行互斥或运算而产生第二输出S2。与门AND用以接收第一输出S1与第二输出S2，再对第一输出S1与第二输出S2进行及运算，从而产生这些校验结果。于一实施例中，互斥或门XOR可用以接收数据取样信号Sdata中的第一数据取样信号与边缘取样信号Sedge中的第一边缘取样信号，再对第一数据取样信号与第一边缘取样信号进行互斥或运算而产生第二输出S2。
举例而言，第一数据取样信号与第二数据取样信号均为撷取自数据取样信号Sdata的部分信号，第一边缘取样信号为撷取自边缘取样信号Sedge的部分信号，且第一数据取样信号与第二数据取样信号之间存在时序差异。如图2A所示，校验单元202与校验单元204所接收到的第一数据取样信号、第一边缘取样信号以及第二数据取样信号之间分别存在时序差异。校验单元202用以接收第一数据取样信号Sdata[1]、第一边缘取样信号Sedge[1]以及第二数据取样信号Sdata[2]，校验单元204用以接收第一数据取样信号Sdata[2]、第一边缘取样信号Sedge[2]以及第二数据取样信号Sdata[3]。换句话说，校验单元204所接收到的第一数据取样信号Sdata[2]、第一边缘取样信号Sedge[2]以及第二数据取样信号Sdata[3]所对应的撷取时序可以早于或晚于校验单元202所接收到的第一数据取样信号Sdata[1]、第一边缘取样信号Sedge[1]以及第二数据取样信号Sdata[2]。应了解到，上述关于不同的校验单元202与校验单元204所接收到的信号之间的时序关系仅用以示范，并非用以限制本发明的实施。
图2B为依据本发明揭示的实施例所绘制的时脉数据回复电路100B于正确取样时的波形示意图。于一实施例中，如图2B所示，当第一数据取样信号Sdata[1]、第二数据取样信号Sdata[2]以及第一边缘取样信号Sedge[1]为低位准信号时，校验单元202中的反互斥或门NXOR对第一数据取样信号Sdata[1]与第二数据取样信号Sdata[2]进行反互斥或运算而产生具有高位准的第一输出S1；校验单元202中的互斥或门XOR对第二数据取样信号Sdata[2]与第一边缘取样信号Sedge[1]进行互斥或运算而产生具有低位准的第二输出S2。因此，校验单元202中的与门AND对具有高位准的第一输出S1与具有低位准的第二输出S2进行及运算，从而产生具有低位准的校验结果。于另一实施例中，校验单元202中的互斥或门XOR可以对具有低位准的第一数据取样信号Sdata[1]与具有低位准的第一边缘取样信号Sedge[1]进行互斥或运算而产生具有低位准的第二输出S2。于此实施例中，当校验结果为低位准信号时，累加器104并不进行计数。
图2C为依据本发明揭示的实施例所绘制的时脉数据回复电路100B于不正确取样时的波形示意图。于一实施例中，如图2C所示，当第一数据取样信号Sdata[1]与第二数据取样信号Sdata[2]为高位准信号，且第一边缘取样信号Sedge[1]为低位准信号时，校验单元202中的反互斥或门NXOR对第一数据取样信号Sdata[1]与第二数据取样信号Sdata[2]进行反互斥或运算而产生具有高位准的第一输出S1；校验单元202中的互斥或门XOR对第二数据取样信号Sdata[2]与第一边缘取样信号Sedge[1]进行互斥或运算而产生具有高位准的第二输出S2。因此，校验单元202中的与门AND对具有高位准的第一输出S1与具有高位准的第二输出S2进行及运算，从而产生具有高位准的校验结果。于另一实施例中，校验单元202中的互斥或门XOR可以对具有高位准的第一数据取样信号Sdata[1]与具有低位准的第一边缘取样信号Sedge[1]进行互斥或运算而产生具有高位准的第二输出S2。于此实施例中，当校验结果为高位准信号时，累加器104依据具有高位准的校验结果而进行计数。
图2D为依据本发明揭示的实施例所绘制的失锁侦测装置100A中的累加器104的电路示意图。如图2D所示，累加器104是由加法单元、减法单元以及延迟单元所组成，且累加器104用以接收上述的校验结果而进行计数，从而产生为非负整数的计数值。应了解到，上述累加器104的具体设置仅用以示范累加器的可行实作方式，并非用以限制本发明的实施方式。于一实施例中，抹除器108的功能可以由多工器(multiplexer，MUX)所实施，且抹除器108用以接收并依据抹除信号Serase而将累加器104的计数结果归零，从而让失锁侦测装置100A重新执行失锁侦测。
图3为依据本发明揭示的实施例所绘制的失锁侦测方法300的流程图。于一实施例中，失锁侦测方法300可由上述失锁侦测装置100A执行，但本发明并不以此为限。为了易于理解失锁侦测方法300，下述将以失锁侦测装置100A作为实施失锁侦测方法300的示范标的。
如图3所示，首先，于步骤S301中，透过校验器102接收数据取样信号Sdata与边缘取样信号Sedge。于步骤S302中，透过校验器102依据数据取样信号Sdata与边缘取样信号Sedge而进行校验，从而产生多个校验结果。于步骤S303中，透过累加器104依据这些校验结果而进行计数，从而产生计数值。举例而言，校验结果可为二进制数值(即，数值0或1)。当校验结果表示为二进制数值1时，累加器104依据此校验结果而增加计数次数；当校验结果表示为二进制数值0时，累加器104依据此校验结果而维持计数次数。最后，于步骤S304中，透过比较器106将计数值与预设的门槛值进行比较而产生失锁侦测结果Sout。
于一实施例中，请参阅步骤S302，当透过校验器102依据数据取样信号Sdata与边缘取样信号Sedge而进行校验时，校验器102撷取数据取样信号Sdata中的第一数据取样信号与第二数据取样信号以及边缘取样信号Sedge中的第一边缘取样信号，再依据第一数据取样信号、第一边缘取样信号以及第二数据取样信号而产生第一输出S1与第二输出S2。随后，透过校验器102依据第一输出S1与第二输出S2而产生这些校验结果。举例而言，第一数据取样信号与第二数据取样信号均为撷取自数据取样信号Sdata的部分信号，第一边缘取样信号为撷取自边缘取样信号Sedge的部分信号，且第一数据取样信号与第二数据取样信号之间存在时序差异。另外，校验器102包含多个校验单元，且不同的校验单元所接收到的第一数据取样信号、第一边缘取样信号以及第二数据取样信号之间亦存在时序差异。
于另一实施例中，请再参阅步骤S302，首先，透过校验器102中的校验单元对第一数据取样信号与第二数据取样信号进行反互斥或运算，从而产生第一输出S1。随后，透过校验单元对第二数据取样信号与第一边缘取样信号进行互斥或运算，从而产生第二输出S2。最后，透过校验单元对第一输出S1与第二输出S2进行及运算，从而产生这些校验结果。
于一实施例中，当透过比较器106产生失锁侦测结果Sout后，透过失锁侦测装置100A判断失锁发生与否。当失锁侦测结果Sout表示为计数值大于预设的门槛值时，透过失锁侦测装置100A判定失锁发生；当失锁侦测结果Sout表示为计数值小于或等于预设的门槛值时，透过失锁侦测装置100A判定失锁未发生。应了解到，上述关于失锁侦测结果Sout的表示仅用以示范，并非用以限制本发明的实施。
于一实施例中，失锁侦测方法300透过抹除器108抹除比较器106所产生的失锁侦测结果Sout，从而重置比较器106而重新产生另一失锁侦测结果Sout。举例而言，当透过比较器106产生失锁侦测结果Sout，且透过失锁侦测装置100A判定失锁未发生后，透过抹除器108抹除失锁侦测结果Sout而让失锁侦测装置100A重新执行失锁侦测。当透过比较器106产生失锁侦测结果Sout，且透过失锁侦测装置100A判定失锁发生后，时脉数据回复电路即时地停止运作并修正失锁状态。
于上述实施例中，本发明所揭示的失锁侦测装置是依据数据取样信号与边缘取样信号而为时脉数据回复电路进行失锁侦测，且数据取样信号与边缘取样信号均由时脉数据回复电路自身所产生。因此，本发明所揭示的失锁侦测装置及失锁侦测方法不仅可以有效地避免时脉数据回复电路锁定于错误的取样频率，另一方面，相较于依据参考时脉信号运作的传统失锁侦测装置，本发明所揭示的失锁侦测装置可以直接地设置于时脉数据回复电路中，不须额外设置用以产生参考时脉信号的产生电路，从而大幅地缩小时脉数据回复电路的面积。
技术领域通常知识者可以容易理解到揭示的实施例实现一或多个前述举例的优点。阅读前述说明书的后，技术领域通常知识者将有能力对如同此处揭示内容作多种类的更动、置换、等效物以及多种其他实施例。因此本发明的保护范围当视权利要求书所界定的范围与其均等范围为主。

Claims (12)

1.一种失锁侦测装置，其特征在于，包含：
一校验器，包含多个校验单元，用以接收一数据取样信号与一边缘取样信号，并透过所述多个校验单元分别对该数据取样信号与该边缘取样信号进行校验而产生多个校验结果；
一累加器，电性连接至该校验器，用以依据所述多个校验结果而进行计数，据以产生一计数值；以及
一比较器，电性连接至该累加器，用以比较该计数值与一门槛值而产生一失锁侦测结果；
其中每一所述校验单元对该数据取样信号中的一第一数据取样信号与一第二数据取样信号进行反互斥或运算而产生一第一输出，每一所述校验单元对该第二数据取样信号与该边缘取样信号中的一第一边缘取样信号进行互斥或运算而产生一第二输出，每一所述校验单元对该第一输出与该第二输出进行及运算，据此产生所述多个校验结果。
2.根据权利要求1所述的失锁侦测装置，其特征在于，每一所述校验单元包含：
一与门，电性连接至该累加器；
一反互斥或门，电性连接至该与门，用以接收该数据取样信号中的该第一数据取样信号与该第二数据取样信号；以及
一互斥或门，电性连接至该与门，用以接收该数据取样信号中的该第二数据取样信号与该边缘取样信号中的该第一边缘取样信号，其中该互斥或门并联于该反互斥或门。
3.根据权利要求2所述的失锁侦测装置，其特征在于，该计数值为一非负整数，当该计数值大于该门槛值时，该失锁侦测装置判定失锁发生；当该计数值小于或等于该门槛值时，该失锁侦测装置判定失锁未发生。
4.根据权利要求1所述的失锁侦测装置，其特征在于，还包含：
一抹除器，电性连接至该比较器，用以抹除该比较器所产生的该失锁侦测结果。
5.一种失锁侦测方法，其特征在于，包含：
接收一数据取样信号与一边缘取样信号；
依据该数据取样信号与该边缘取样信号而进行校验，据以产生多个校验结果；
依据所述多个校验结果而进行计数，据以产生一计数值；以及
将该计数值与一门槛值进行比较而产生一失锁侦测结果；
其中依据该数据取样信号与该边缘取样信号而进行校验，据以产生所述多个校验结果包含：
撷取该数据取样信号中的一第一数据取样信号与一第二数据取样信号以及该边缘取样信号中的一第一边缘取样信号；
依据该第一数据取样信号、该第一边缘取样信号以及该第二数据取样信号而产生一第一输出与一第二输出；以及
依据该第一输出与该第二输出而产生所述多个校验结果。
6.根据权利要求5所述的失锁侦测方法，其特征在于，依据该数据取样信号与该边缘取样信号而进行校验，据以产生所述多个校验结果还包含：
对该第一数据取样信号与该第二数据取样信号进行反互斥或运算，据以产生该第一输出；
对该第二数据取样信号与该第一边缘取样信号进行互斥或运算，据以产生该第二输出；以及
对该第一输出与该第二输出进行及运算，据此产生所述多个校验结果。
7.根据权利要求6所述的失锁侦测方法，其特征在于，将该计数值与该门槛值进行比较而产生该失锁侦测结果包含：
当该计数值大于该门槛值时，判定失锁发生；当该计数值小于或等于该门槛值时，判定失锁未发生，其中该计数值为一非负整数。
8.根据权利要求5所述的失锁侦测方法，其特征在于，还包含：
于该失锁侦测结果产生后，若判定失锁未发生则抹除该失锁侦测结果。
9.一种时脉数据回复电路，其特征在于，包含：
一信号取样器，用以依据一数据信号与一时脉信号而产生一数据取样信号与一边缘取样信号；
一相位侦测器，用以依据该数据取样信号与该边缘取样信号而产生一误差信号；
一回路滤波器，用以依据该误差信号而产生一调整信号；
一相位调整器，用以依据该调整信号而产生一更新信号；
一时脉信号产生器，用以产生该时脉信号，并依据该更新信号而调整该时脉信号；以及
一失锁侦测装置，包含：
一校验器，包含多个校验单元，用以接收该数据取样信号与该边缘取样信号，并透过所述多个校验单元分别对该数据取样信号与该边缘取样信号进行校验而产生多个校验结果；
一累加器，电性连接至该校验器，用以依据所述多个校验结果而进行计数，据以产生一计数值；以及
一比较器，电性连接至该累加器，用以比较该计数值与一门槛值而产生一失锁侦测结果；
其中该校验器中的每一所述校验单元对该数据取样信号中的一第一数据取样信号与一第二数据取样信号进行反互斥或运算而产生一第一输出，该校验器中的每一所述校验单元对该第二数据取样信号与该边缘取样信号中的一第一边缘取样信号进行互斥或运算而产生一第二输出，该校验器中的每一所述校验单元对该第一输出与该第二输出进行及运算，据此产生所述多个校验结果。
10.根据权利要求9所述的时脉数据回复电路，其特征在于，该校验器中的每一所述校验单元包含：
一与门，电性连接至该累加器；
一反互斥或门，电性连接至该与门，用以接收该数据取样信号中的该第一数据取样信号与该第二数据取样信号；以及
一互斥或门，电性连接至该与门，用以接收该数据取样信号中的该第二数据取样信号与该边缘取样信号中的该第一边缘取样信号，其中该互斥或门并联于该反互斥或门。
11.根据权利要求10所述的时脉数据回复电路，其特征在于，该计数值为一非负整数，当该计数值大于该门槛值时，该失锁侦测装置判定失锁发生，且该时脉数据回复电路停止运作并修正失锁状态；当该计数值小于或等于该门槛值时，该失锁侦测装置判定失锁未发生，且该时脉数据回复电路维持运作。
12.根据权利要求9所述的时脉数据回复电路，其特征在于，该失锁侦测装置还包含：
一抹除器，电性连接至该比较器，用以抹除该比较器所产生的该失锁侦测结果。
CN201610541515.1A 2016-07-11 2016-07-11 失锁侦测装置、失锁侦测方法及时脉数据回复电路 Active CN107612547B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610541515.1A CN107612547B (zh) 2016-07-11 2016-07-11 失锁侦测装置、失锁侦测方法及时脉数据回复电路
US15/468,127 US9942062B2 (en) 2016-07-11 2017-03-24 Unlock detector, unlock-detecting method and clock and data recovery circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610541515.1A CN107612547B (zh) 2016-07-11 2016-07-11 失锁侦测装置、失锁侦测方法及时脉数据回复电路

Publications (2)

Publication Number Publication Date
CN107612547A CN107612547A (zh) 2018-01-19
CN107612547B true CN107612547B (zh) 2020-10-02

Family

ID=60911195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610541515.1A Active CN107612547B (zh) 2016-07-11 2016-07-11 失锁侦测装置、失锁侦测方法及时脉数据回复电路

Country Status (2)

Country Link
US (1) US9942062B2 (zh)
CN (1) CN107612547B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4457005A (en) * 1981-12-07 1984-06-26 Motorola, Inc. Digital coherent PSK demodulator and detector
CN101741380A (zh) * 2009-12-22 2010-06-16 北京中星微电子有限公司 用于锁相环锁定检测的方法、***和锁相环电路
US20130163706A1 (en) * 2011-12-27 2013-06-27 Lianliang Tai Clock and Data Recovery Circuit and Parallel Output Circuit
CN103376357A (zh) * 2012-04-27 2013-10-30 瑞昱半导体股份有限公司 时脉相位差的估计装置及方法
CN103684440A (zh) * 2012-09-04 2014-03-26 瑞昱半导体股份有限公司 时脉与数据回复电路以及时脉与数据回复方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754467A (en) * 1987-07-01 1988-06-28 Motorola, Inc. Digital signal detection with signal buffering and message insertion
US5299237A (en) * 1991-12-20 1994-03-29 Honeywell Inc. Asymmetrical data tracking digital phase locked loop
US6633201B1 (en) * 2001-01-12 2003-10-14 Applied Micro Circuits Corporation System and method for determining frequency tolerance without a reference
KR100667154B1 (ko) * 2004-10-26 2007-01-12 한국전자통신연구원 주파수 락 검출기
TWI328353B (en) * 2005-06-14 2010-08-01 Via Tech Inc Digital lock detector for phase-locked loop
WO2008152456A1 (en) * 2007-06-14 2008-12-18 Freescale Semiconductor, Inc. Circuit arrangement for filtering unwanted signals from a clock signal, processing system and method of filtering unwanted signals from a clock signal
US7936853B2 (en) * 2007-11-09 2011-05-03 Applied Micro Circuits Corporation False frequency lock detector
EP2220773B1 (en) * 2007-12-06 2012-09-05 Rambus Inc. Edge-based loss-of-signal detection
US8699647B2 (en) * 2009-06-23 2014-04-15 Intel Mobile Communications GmbH Fast phase alignment for clock and data recovery
US9537663B2 (en) * 2012-06-20 2017-01-03 Alcatel Lucent Manipulation and restoration of authentication challenge parameters in network authentication procedures
US9716582B2 (en) * 2015-09-30 2017-07-25 Rambus Inc. Deserialized dual-loop clock radio and data recovery circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4457005A (en) * 1981-12-07 1984-06-26 Motorola, Inc. Digital coherent PSK demodulator and detector
CN101741380A (zh) * 2009-12-22 2010-06-16 北京中星微电子有限公司 用于锁相环锁定检测的方法、***和锁相环电路
US20130163706A1 (en) * 2011-12-27 2013-06-27 Lianliang Tai Clock and Data Recovery Circuit and Parallel Output Circuit
CN103376357A (zh) * 2012-04-27 2013-10-30 瑞昱半导体股份有限公司 时脉相位差的估计装置及方法
CN103684440A (zh) * 2012-09-04 2014-03-26 瑞昱半导体股份有限公司 时脉与数据回复电路以及时脉与数据回复方法

Also Published As

Publication number Publication date
US20180013593A1 (en) 2018-01-11
CN107612547A (zh) 2018-01-19
US9942062B2 (en) 2018-04-10

Similar Documents

Publication Publication Date Title
US8929138B2 (en) Error recovery for flash memory
US8923463B1 (en) Offset calibration and adaptive channel data sample positioning
US7869544B2 (en) System for measuring an eyewidth of a data signal in an asynchronous system
US20050246600A1 (en) Device for protection against error injection into an asynchronous logic block of an elementary logic module
US11277272B2 (en) Integrated circuit and method for challenge-response physically unclonable function
US8966355B2 (en) Apparatus and method for comparing pairs of binary words
US7260493B2 (en) Testing a device under test by sampling its clock and data signal
US10326622B2 (en) Equalizer tuning method, signal receiving circuit and a memory storage device
CN112507396B (zh) 使用门控时钟进行数据取样完整性检查的电子装置及方法
US9378840B2 (en) Systems and methods for sub-zero threshold characterization in a memory cell
US20080165913A1 (en) Detection of a digital counter malfunction
CN107612547B (zh) 失锁侦测装置、失锁侦测方法及时脉数据回复电路
US9197396B1 (en) Out-of-lock based clock acquisition
US8275085B2 (en) Apparatus and method for recovering data
CN112949231A (zh) 一种基于uvm验证平台的模块验证***、方法及设备
US7302365B2 (en) Apparatus and method for performing eye scan
US10511464B2 (en) Baud rate tracking and compensation apparatus and method
TWI620415B (zh) 失鎖偵測裝置、失鎖偵測方法及時脈資料回復電路
US9665421B2 (en) Safe secure bit storage with validation
US9479148B2 (en) Serial data signal edge detection
KR20160068571A (ko) 반도체 장치
US10491342B1 (en) Bit error ratio tests with two-sided bit error ratio frequentist intervals
US7085970B2 (en) Fast detection of incorrect sampling in an oversampling clock and data recovery system
CN111800272B (zh) 一种针对ro puf输出响应的可靠性自检电路及方法
KR101581507B1 (ko) 신호 손실 검출기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant