CN103681867B - 具有场电极的晶体管器件 - Google Patents

具有场电极的晶体管器件 Download PDF

Info

Publication number
CN103681867B
CN103681867B CN201310556439.8A CN201310556439A CN103681867B CN 103681867 B CN103681867 B CN 103681867B CN 201310556439 A CN201310556439 A CN 201310556439A CN 103681867 B CN103681867 B CN 103681867B
Authority
CN
China
Prior art keywords
region
field plate
transistor device
semiconductor
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310556439.8A
Other languages
English (en)
Other versions
CN103681867A (zh
Inventor
F·希尔勒
A·毛德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN103681867A publication Critical patent/CN103681867A/zh
Application granted granted Critical
Publication of CN103681867B publication Critical patent/CN103681867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及具有场电极的晶体管器件。一种晶体管器件包括半导体主体，所述半导体主体具有源区、漂移区以及处于源区和漂移区之间的体区。源电极与所述源区电耦合。邻近所述体区的栅电极通过栅极电介质与所述体区介电绝缘。邻近所述漂移区的场电极通过场电极电介质与所述漂移区介电绝缘，且与所述栅电极和所述源电极之一电耦合。整流元件将所述场电极与所述栅电极和所述源电极之一电耦合。

Description

具有场电极的晶体管器件
技术领域
本发明实施例涉及一种晶体管器件，尤其是一种具有场电极的晶体管器件。
背景技术
功率晶体管器件(诸如功率MOS晶体管)包括漂移区以及处于漂移区和体区之间的p-n结。漂移区的掺杂浓度低于体区的掺杂浓度，从而在器件阻断时，即在p-n结反向偏置时，耗尽区(空间电荷区)主要在漂移区中扩张。
器件的电流流动方向上漂移区的长度以及漂移区的掺杂浓度主要限定半导体器件的电压阻断能力。在单极器件(诸如功率MOSFET)中，漂移区的掺杂浓度还限定了器件的接通电阻。接通电阻是半导体器件处于接通状态时的电阻。
当p-n结反向偏置时，在p-n结两侧上电离掺杂剂原子，导致与电场相关联的空间电荷区。电场的场强的量值的积分与反向偏置p-n结的电压相对应，其中，电场的最大值位于p-n结处。当电场的最大值达到临界场强时，发生雪崩击穿，该临界场强依赖于用于实现漂移区的半导体材料类型。
当在漂移区中提供在p-n结反向偏置时、即在耗尽区在漂移区中扩张时可充当漂移区中电离掺杂剂原子的反电荷的电荷时，在不降低器件的电压阻断能力的情况下，可以增加漂移区的掺杂浓度。可以在漂移区中提供场电极或场板且通过场电极电介质将该场电极或场板与漂移区介电绝缘。这些场电极可以提供所需的反电荷。这些场电极可以电连接至固定电势，诸如MOS晶体管中的栅极或源极电势。
具有场电极和场电极电介质的场电极结构形成电容性结构，当场电极与源极电势连接时，该电容性结构形成MOS晶体管的漏-源电容的一部分。由场电极结构形成的电容性结构具有下述电容：其依赖于晶体管的负载端子(漏和源端子)之间的负载电压，且随着负载电压的增加而减小。在操作时，当晶体管从接通状态切换到关断状态时，晶体管的负载电压增加。处于关断状态的减小的漏-源电容降低了晶体管器件吸收电压尖峰的能力。这些电压尖峰尤其可能发生在晶体管从接通状态切换到关断状态时，且可能由连接至晶体管器件的负载和／或寄生器件引起。
发明内容
第一实施例涉及一种晶体管器件。该晶体管器件包括半导体主体。半导体主体包括源区、漂移区、以及处于源区和漂移区之间的体区。晶体管器件进一步包括：源电极，与源区电耦合；栅电极，靠近体区且通过栅极电介质与体区介电绝缘；场电极，靠近漂移区，通过场电极电介质与漂移区介电绝缘且电耦合到栅电极和源电极之一；以及整流元件，将场电极与栅电极和源电极之一电耦合。
在阅读下面的详细描述以及查看附图后，本领域技术人员将认识到附加特征和优点。
附图说明
现在将参考附图来解释示例。附图用于示出基本原理，从而仅示出理解基本原理所必需的方面。附图不是按比例绘制的。在附图中，相同的附图标记表示类似特征。
图1示出了根据第一实施例的具有场电极和整流元件的晶体管器件的垂直横截面图。
图2示出了晶体管器件作为用于切换负载的开关的使用；
图3示出了根据第一实施例的场电极的垂直横截面图；
图4示出了半导体器件的顶视图；
图5示出了集成在晶体管器件的半导体主体中的整流元件的第一实施例；
图6示出了整流元件的第二实施例；
图7示出了集成在晶体管器件的半导体主体中的电阻元件的第一实施例；
图8示出了电阻元件的第二实施例；
图9示出了图5或6以及图7或8各自的整流元件和电阻元件的顶视图；
图10示出了集成在晶体管器件的半导体主体中的整流元件的另外的实施例；
图11，包括图11A至11F，示出了用于生产图10的场电极的方法；
图12示出了根据另外的实施例的具有场电极和整流元件的晶体管器件的垂直横截面图；以及
图13示出了根据另外的实施例的具有场电极和整流元件的晶体管器件的垂直横截面图。
具体实施方式
在下面的详细描述中，对附图进行了参考，附图形成该详细描述的一部分，且在附图中，通过图示的方式示出了可实施本发明的特定实施例。
图1示出了根据第一实施例的晶体管器件1的垂直横截面图。晶体管器件1包括具有第一表面101的半导体主体100，以及在半导体主体100中，包括漂移区11、源区13以及处于源区13和漂移区11之间的体区12。栅电极21靠近体区12且通过栅极电介质22与体区12介电绝缘。源区13和体区12与源电极41电连接。源电极41形成源极端子S或者与晶体管器件1的源极端子S电连接。
参考图1，晶体管器件1进一步包括连接到漏极端子D(在图1中仅示意性示出)的漏区14。漂移区11布置在漏区14和体区12之间。如图1中所示，漏区14可邻接漂移区11。根据另外的实施例，与漂移区11相同掺杂类型但更高掺杂的场停止区(未示出)布置在漂移区11和漏区14之间。
晶体管器件1进一步包括靠近漂移区11且通过场电极电介质32与漂移区11介电绝缘的场电极31。所述场电极31与源电极41(如图1中所示)和栅电极21(未示出)之一电耦合。整流元件50(诸如二极管)连接在源极41和栅电极21之一之间，并将场电极31与源电极41和栅电极21之一电耦合。可选地，电阻元件60附加地连接在源电极41和栅电极21之一与场电极31之间。在图1中，整流元件50以及电阻元件60仅利用电路符号示意性地示出。下面解释实施整流元件50以及电阻元件60的实施例。
晶体管器件1可包括多个相同的器件结构，被称为晶体管单元。每个晶体管单元包括源区13、体区12、邻近体区12的栅电极21、漂移区11、漏区14、以及邻近漂移区11的场电极31。在图1的实施例中，示出了2个晶体管单元(4个晶体管半单元)10，其中各个晶体管单元10共享漂移区11和漏区14。两个晶体管半单元共享栅电极21和场电极31。通过使源区13和体区12与源电极41电连接以及通过使各个栅电极21电连接到栅极端子G，并联连接各个晶体管单元10。在图1中仅示意性示出栅电极21和栅极端子G之间的连接。可通过传统的方式实现该连接。
图1的晶体管器件1被实施为垂直晶体管器件。即，源区13和漏区14在半导体主体100的垂直方向上远离。半导体主体100的垂直方向为垂直于第一表面101的方向。在图1的晶体管器件1中，源区13位于半导体100的第一表面101的区中，而漏区14位于与第一表面101相对的第二表面102的区中。
图1的晶体管器件是利用沟槽栅电极21实施的。即，栅电极21布置在下述沟槽中：该沟槽从第一表面101延伸到半导体主体100中并延伸穿过源区13以及体区12至漂移区11或到漂移区11中。在本实施例中，场电极31布置在与栅电极21相同的沟槽中且位于栅电极21之下。在该沟槽中，场电极31和栅电极21通过介电层33介电绝缘。
利用沟槽栅电极21以及利用与栅电极21处于相同沟槽中的场电极31将晶体管器件1实施为垂直晶体管器件仅是一个示例。下面解释的操作原理同样适用于横向晶体管器件，其是在其中源区和漏区在半导体主体的横向(水平)方向上远离的晶体管器件。在该种情况下，场板可以布置在沟槽中，但是也可以布置在表面上。其同样适用于具有平面栅电极的垂直晶体管，或适用于具有处于分离沟槽中的栅电极和场电极的垂直晶体管器件，仅提及一些可能的修改。
晶体管器件1可被实施为n型晶体管器件或p型晶体管器件。在n型晶体管器件中，源区13和漂移区11为n掺杂，而体区12为p掺杂。在p型晶体管器件中，源区13和漂移区11为p掺杂，而体区12为n掺杂。晶体管器件1可被实施为增强型(常关型(normally-off))晶体管器件或耗尽型(常开型(normally-on))晶体管器件。在常关型器件中，体区12邻接栅极电介质22。在常开型器件中，与源区13和漂移区11相同掺杂类型的沟道区在栅极电介质22和体区12之间从源区13延伸至漂移区11。此外，晶体管器件1可被实施为MOSFET(金属氧化物半导体场效应晶体管)或IGBT(绝缘栅双极晶体管)。在MOSFET中，漏区14与漂移区11具有相同的掺杂类型，而在IGBT中，漏区14具有与漂移区11的掺杂类型互补的掺杂类型。
漂移区11的掺杂浓度例如处于1E11cm-3与1E17cm-3之间，源区和漏区13、14的掺杂浓度例如处于1E18cm-3与1E21cm-3之间，以及体区12的掺杂浓度例如处于1E15cm-3与1E18cm-3之间。
下面参考图1和2解释图1的晶体管器件1的操作原理。为了解释的目的，假设晶体管器件1为n型增强型MOSFET。图2中示出了该n型增强型MOSFET的电路符号。参考图2，进一步假设晶体管器件1用作电子开关，其用于切换与晶体管器件1的负载路径(漏-源路径)D-S串联连接的电负载Z。在操作中，具有晶体管器件1和负载Z的串联电路连接在分别针对正供给电势V+和负供给电势或参考电势GND的端子之间。
通过对栅极端子G施加适当的驱动信号(驱动电势)，可以像传统晶体管器件那样接通和关断晶体管器件1。图1和图2的晶体管器件(MOSFET)1为电压控制器件，其依靠施加在栅极和源极端子G、S之间的驱动电压(栅-源电压)VGS来接通和关断。当驱动电压VGS高于阈值电压时，n型MOSFET接通，而当驱动电压VGS低于阈值电压时，n型MOSFET关断。在n型增强型MOSFET中，阈值电压为正电压。当晶体管器件1接通时，晶体管器件1的负载路径电压(漏-源电压)VDS相对较低，同时在供给端子之间可用的大部分供给电压跨越负载Z下降。然而，当晶体管器件1关断和阻断时，供给电压跨越晶体管器件1的漏-源路径D-S下降。
参考图1，当通过施加经过栅电极21的适当驱动电势来接通晶体管器件1时，沿着源区13和漂移区11之间的栅极电介质22在体区12中存在传导沟道，从而当在这些端子D、S之间施加电压时，电流可以在漏极和源极端子D-S之间流动。当在漏极和源极端子D、S之间施加反向偏置体区12和漂移区11之间的p-n结的电压时以及当晶体管器件1关断时，耗尽区(空间电荷区)在漂移区11中扩张，开始于漂移区11和体区12之间的p-n结处。耗尽区的宽度(其是耗尽区在垂直于p-n结的方向上的尺寸)依赖于反向偏置p-n结的电压，其中，耗尽区的宽度随着反向偏置电压的增加而增加。在耗尽区内，在漂移区11中存在电离掺杂剂原子。当漂移区11为n掺杂时，这些电离掺杂剂原子具有正电荷(且当漂移区11为p掺杂时，这些电离掺杂剂原子具有负电荷)。与漂移区11中的正电荷相对应的负电荷位于体区12中。由于场电极31电耦合到源极端子S(或栅极端子G)的事实，以及由于当耗尽区扩张时源极端子S处(或者栅极端子G处)的电势低于漂移区11中的电势的事实，负电荷还由场电极31提供。因而，漂移区11中的每个电离掺杂剂原子具有场电极31的体区12中的对应反电荷。
当由漂移区11中的电离掺杂剂原子以及体区12中的对应反电荷产生的电场达到临界电场时，达到半导体器件1的电压阻断能力。临界电场是半导体主体100的半导体材料的材料属性，其稍稍依赖于载流子平均自由程长度。半导体主体100的半导体材料为例如硅或另一传统半导体材料。在p-n结处达到临界电场时的反向偏置电压依赖于漂移区11的掺杂浓度，且因此依赖于在漏极和源极端子D、S之间施加反向偏置电压时可电离的掺杂剂原子的数量。然而，当漂移区11中的电离掺杂剂原子不仅在p-n结的另一侧上的体区12中、而且在漂移区11内(即，在场电极31中)找到对应的反电荷时，可以在不降低半导体器件的电压阻断能力的情况下增加漂移区11的掺杂浓度。关于半导体器件的接通电阻，增加漂移区11的掺杂浓度是有益的。在单极半导体器件(诸如MOSFET)中，接通电阻主要由漂移区11的欧姆电阻限定，其中，当漂移区11的掺杂浓度增加时，欧姆电阻减小。
在具有场电极的传统晶体管器件中，当晶体管器件关断且耗尽区在漂移区中扩张时，对场电极充电，而当晶体管器件接通且耗尽从漂移区11中移除时，对场电极放电。参考图1，具有场电极31和场电极电介质32的场电极结构形成连接在源极端子S和漏极端子D之间的电容性结构。该电容性结构对晶体管器件1的漏-源电容作出贡献。该漏-源电容CDS由图2的电路图中的电容器(标记为CDS)表示。由场电极结构形成的电容性结构的电容依赖于反向偏置电压VDS并随着反向偏置电压VDS的增加而减小。当晶体管器件1从接通状态切换到关断状态时，由负载Z和／或寄生器件(未在图2中示出)引起的电压尖峰可能出现在晶体管器件1的漏极和源极端子D、S之间。这种电压尖峰可以被电容性结构CDS吸收(抑制)，从而防止这些电压尖峰使漏极和源极端子D、S之间的电压增加至超出电压阻断能力。然而，电容性结构CDS的吸收这种电压尖峰的能力随着负载电压VDS的增加而降低，场电极31被越来越多地充电，且电容性结构CDS的电容减小。
在图1的晶体管器件1中，在晶体管器件1关断时对场电极31的充电由于连接在源极端子S和场电极31之间的电阻元件60而延迟。这有助于防止电容性结构CDS的电容快速减小，且因此有助于在从接通状态向关断状态的转移期间吸收电压尖峰。此外，电容性结构CDS和寄生电感(未在图1中示出)(诸如晶体管器件1的内部连接线和／或处于晶体管器件1和负载Z之间以及处于供给端子各自之间的外部连接线的电导形成谐振电路。每当晶体管器件从接通状态切换到关断状态，都激励该谐振电路，导致跨越电容性结构CDS和处于负载端子D、S之间的电压振荡。该电阻元件60有助于减少那些振荡的电压尖峰以及减弱那些振荡，以便减少那些振荡对晶体管器件的开关特性的负面效应。
电阻元件60的总电阻处于例如1Ω(欧姆)和10Ω(欧姆)之间。电阻元件60可被实施为分立电阻器或可被实施为分布电阻器。
尽管期望在晶体管器件1从接通状态切换到关断状态时延迟对场电极31的充电(以及减弱寄生谐振电路中的振荡)，但是不期望在晶体管器件1从关断状态切换到接通状态时延迟对场电极31的放电。如果场电极31的放电被延迟，则在晶体管器件1接通时的时刻与场电极31已被放电时的时刻之间，晶体管器件1将具有增加的接通电阻。为了防止电阻元件60延迟场电极31的放电过程以及为了在电阻元件60中保持损耗较低，整流元件50连接在源极端子S和栅极端子G中的一个与场电极31之间。
在图1的实施例中，整流元件50和电阻元件60连接在源极端子S和栅极端子G中的相同的一个与场电极31之间。根据另外的实施例(未示出)，整流元件50以及电阻元件60中的一个连接在源极端子S和栅极端子G中的一个与场电极31之间，并且整流元件50以及电阻元件60中的另一个连接在源极端子S和栅极端子G中的另一个与场电极31之间。
整流元件50和电阻元件60的操作原理如下。当晶体管器件1关断且场电极结构周围的漂移区11中的电势增加时，场电极31的电势首先也增加至高于源极端子S的电势，诸如例如增加至高于源极端子S的电势5V和10V之间，直到场电极31已经由电阻元件60充电。当晶体管器件1接通且漂移区11中的电势降低时，凭借整流元件50与漂移区11电容性耦合的场电极31被保持在与源极电势减去二极管50的正向电压相对应的电势处。二极管50的正向电压例如大约是1V。因而，当漂移区11的电势降低时，场电极31的电势无法降至低于源极电势减去二极管50的正向电压，从而场电极31大致被保持在源极电势处。
整流元件50和电阻元件60可通过多种不同方式实施。下面解释一些实施例。
图3示出了晶体管器件1的垂直横截面图，其中，场电极31布置在相同沟槽中的栅电极21之下，并且其中，场电极31和栅电极21为细长电极。图3中所示的横截面是沿垂直于图1的A-A截平面的B-B截平面的横截面。图3示出了穿过栅电极21和场电极31的横截面，其中，在图3中主要示出了细长栅电极21和细长场电极31的纵向端的区中栅电极21和场电极31的那些部分。在图3中，附图标记211表示栅电极21的纵向端，而附图标记311表示场电极31的纵向端。参考图3，场电极31在纵向端311的区中具有端部34。该端部34延伸至半导体主体100的第一表面101且与栅电极21介电绝缘，尤其与纵向端211和栅电极21介电绝缘，以及与场电极31周围的半导体主体100的区介电绝缘。场电极31的端部34在第一表面101处与连接电极42电连接。连接电极42在半导体主体100的横向(水平)方向上远离源电极41。整流元件50和电阻元件60连接在源电极41和连接电极42之间。在图3中，整流元件50和电阻元件60仅利用电路符号示意性示出。
图4示出了根据实施例的图3的晶体管器件1的顶视图。在图4的晶体管器件1中，存在多个实质上垂直的沟槽。在这些沟槽中的每一个中，如参考图3所解释的那样布置栅电极21和场电极31。在图4中，以虚线示出了源电极41和连接电极42之下的沟槽。各个场电极31的端部34延伸至处于源电极41和连接电极42之间半导体主体100的第一表面。在图4中未示出半导体主体100的第一表面101上的可选钝化层(图3中的35)。源电极41连接到各个晶体管单元的源区(在图4中未示出源区)，并且连接电极42经由端部34电连接到各个场电极31。
参考图4，整流元件50和电阻元件60连接在半导体主体100的远离具有栅电极21和场电极31的沟槽的区中源电极41和连接电极42之间。
图5示出了在其中集成有整流元件50的区中半导体主体100的垂直横截面图。参考图5，整流元件50包括形成p-n结的两个掺杂半导体区51、52。这些半导体区51中的一个与源电极41电连接，并且这些半导体区52中的另一个与连接电极42电连接。第一和第二半导体区51、52形成二极管。在n型晶体管器件1中，该二极管具有连接到源电极41的阳极区，而阴极区连接到连接电极42。因此，在n型晶体管器件1中，第一半导体区(阳极区)51为P掺杂，而第二半导体区(阴极区)52为n掺杂。根据一个实施例(在图5中以虚线示出)，在半导体主体100中阳极区51围绕阴极区52。在图5的实施例中，二极管的阳极区51和阴极区52可被实施为单晶半导体区。
图6示出了在其中集成有根据另外实施例的整流元件50的区中半导体主体100的垂直横截面图。在该实施例中，阳极区51和阴极区52布置在第一表面101之上且通过介电层53(诸如氧化物层)与半导体主体100介电绝缘。像在图5的实施例中那样，阳极区51与源电极41电连接，并且阴极区52与连接电极42电连接。阳极区51和阴极区52形成pn结且在该实施例中可以包括多晶半导体材料。
图7示意性地示出了在其中集成有电阻元件60的区中半导体主体100的垂直横截面图。在该实施例中，电阻元件60包括与源电极41和连接电极42电连接的掺杂半导体区61。电阻元件60的电阻由半导体区61的掺杂浓度限定。
图8示意性地示出了在其中集成有根据另外实施例的电阻元件60的区中半导体主体100的垂直横截面图。在该实施例中，电阻元件60包括电阻材料层61，该电阻材料层61处于半导体主体100的第一表面101之上且通过介电层62(诸如氧化物层)与半导体主体100介电绝缘。像在图7的实施例中那样，电阻元件61与源电极41电连接且在远离源电极41的位置处与连接电极42电连接。电阻元件60的电阻层61可以包括多晶半导体材料。电阻层61的掺杂浓度以及源电极41和连接电极42接触电阻层61的位置之间的距离限定了电阻元件60的电阻。根据一个实施例(未示出)，电阻元件60包括如图7和8中示出的若干结构，其中各个结构并联连接。源电极41和连接电极42之间的电阻元件60的总电阻为例如1Ω(欧姆)和10Ω(欧姆)之间。
图9示出了在其中实施整流元件50和电阻元件60的半导体主体100的区上的顶视图。形成整流元件50的阳极和阴极区51、52远离形成电阻元件60的电阻层61。阳极和阴极区51、52可以集成在半导体主体100中，如参考图5所解释的那样，或可以布置在半导体主体100的第一表面之上，如参考图6所解释的那样。此外，电阻层61可以集成在半导体主体100中，如参考图7所解释的那样，或可以布置在半导体主体100的第一表面之上，如参考图8所解释的那样。
图10示出了实施整流元件50和电阻元件60的另外的实施例。在该实施例中，整流元件50和电阻元件60二者均被形成在其中布置有场电极32的沟槽中。图10的实施例基于图3的实施例，其中图10的实施例与图3的实施例的不同之处在于：在场电极31的端部中，形成整流元件50。在图10中示出了整流元件50的电路符号。在图10的实施例中，场电极31包括第一掺杂类型的掺杂半导体材料。互补掺杂类型的整流元件区36邻接场电极31。整流元件区36延伸至半导体主体100的第一表面101且在第一表面101的区中与源电极41电连接。场电极31以及整流元件区36形成p-n结，其中该p-n结形成整流元件50。在n型晶体管器件1中，场电极31包括n掺杂半导体材料，而整流元件区36包括p掺杂半导体材料。场电极31和整流元件区36的半导体材料可以是单晶半导体材料或多晶半导体材料。
可选地，场电极32包括沿着将场电极31与栅电极21介电绝缘的介电层33的高度导电材料层38。该高度导电层38例如是金属层或硅化物层。可与整流元件区36间隔开的该高度导电层38有助于将电势全部均匀分布在场电极31上。
参考图10，场电极31进一步经由场电极31的处于整流元件区36和场电极电介质32之间的部分与源电极41连接。可选地，场电极31包括具有与场电极31相同的掺杂类型且更高掺杂的连接区37。该连接区37可以从第一表面101延伸至整流元件区36之下。在该种情况下，处于整流元件区36以及连接区37之下的场电极部分的掺杂浓度和尺寸主要限定了将场电极31连接至源电极41的电阻元件60的电阻。
参考图11A至11F来解释用于生产图10的晶体管器件1的方法的实施例。这些图示出了半导体主体100沿图10的C-C或D-D截平面的垂直横截面图。在第一截平面C-C的区中，产生场电极31和栅电极21，而在第二截平面D-D的区中，产生具有整流元件区36的场电极31的端部。
图11A和11B示出了在第一方法步骤之后在第一和第二区中半导体主体100的垂直横截面图。在这些方法步骤中，形成沟槽，在沟槽的底部、侧壁上以及可选地在表面101上形成场电极电介质32，并且利用场电极材料31填充沟槽。该场电极材料例如是轻度n掺杂多晶硅。下面解释的方法步骤仅在第一区中执行，而在这些方法步骤期间，第二区由合适的保护层覆盖，或者，在第二区中移除在半导体主体100上任意位置沉积的材料。
参考图11C，场电极31被回刻蚀。然后，参考图11D，高度导电层38被形成在场电极31顶部上。根据一个实施例，高度导电层38为硅化物层。在该种情况下，场电极31可以包括多晶硅，并且，形成高度导电层38包括沉积金属层以及执行温度处理，其中硅化物由仅场电极31上的金属和多晶硅形成。
参考图11E，从场电极32之上的沟槽的侧壁移除场电极电介质32。在场电极电介质32还已经被形成在第一表面101上的情况下，在该方法步骤中，从第一表面101移除场电极电介质32。
最后，参考图11F，栅极电介质22和栅电极21以及绝缘层33被形成在场电极32之上的沟槽中，并且表面101被暴露。
在移除第二区中的保护层后，可以通过适当地掺杂场电极31的端部来形成整流元件区36(见图10)以及连接区37(见图10)。
图12示出了图1的晶体管器件的修改的垂直横截面图。在图12的晶体管器件中，场电极32以及栅电极21处于在半导体主体100的横向(水平)方向上远离的分离沟槽中。
图13示出了进一步的修改。尽管在图10的晶体管器件1中栅电极21为沟槽电极，但是图13的晶体管器件的栅电极是布置在半导体主体100的第一表面101之上的平面或栅电极。
尽管已经公开了本发明的各种示例性实施例，但是对于本领域技术人员而言将显而易见的是，在不脱离本发明精神和范围的情况下，可以作出将实现本发明一些优点的各种变化和修改。对于本领域技术人员而言将显而易见的是，可以适当地替换为执行相同功能的其他部件。应当提及，参考特定图所解释的特征可以与其他图的特征组合，甚至在未显式提及这一点的那些情况下。此外，可以利用适当的处理器指令、以全软件实施方式实现本发明的方法，或者可以以利用硬件逻辑和软件逻辑的组合实现相同结果的混合实施方式实现本发明的方法。所附权利要求意图覆盖对本发明构思的这种修改。
为了便于描述，使用诸如“在……下面”、“在……之下”、“下”、“在……上面”、“在……之上”等的空间相对术语来解释一个元件相对于第二个元件的定位。除了与在图中描绘的定向不同的定向，这些术语还意图涵盖器件的不同定向。此外，诸如“第一”、“第二”等的术语也用于描述各种元件、区、部分等且同样不意图进行限制。贯穿该描述，类似术语指代类似元件。
如这里所使用的那样，术语“具有”、“包含”、“包括”、“含有”等是指示所声明的元件或特征的存在但不排除附加元件或特征的开放式术语。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文以其他方式清楚地指示。
应当理解，这里描述的各种实施例的特征可以彼此组合，除非以其他方式具体指出。
尽管这里已经示出和描述了具体实施例，但是本领域普通技术人员将意识到，在不脱离本发明的范围的情况下，可以用各种各样的可替换和／或等同实施方式来替代所示出和描述的具体实施例。本申请意图覆盖这里讨论的具体实施例的任何改编或变形。因此，意图是，本发明仅由权利要求及其等同物来限定。

Claims (14)

1.一种晶体管器件，包括：
半导体主体，其包括源区、漂移区以及处于源区和漂移区之间的体区；
源电极，其与所述源区电耦合；
栅电极，其邻近所述体区且通过栅极电介质与所述体区介电绝缘；
场电极，其邻近所述漂移区，通过场电极电介质与所述漂移区介电绝缘，且与所述源电极电耦合；
漏区，其通过所述漂移区与所述场电极隔开；以及
整流元件，其将所述场电极与所述源电极电耦合，
其中所述整流元件包括第一半导体区和第二半导体区，第一和第二半导体区中的一个半导体区连接至所述源电极，并且第一和第二半导体区中的另一个半导体区连接至与所述场电极电连接但不与所述漏区连接的连接电极。
2.根据权利要求1所述的晶体管器件，其中所述源区为n掺杂，并且第一和第二半导体区中连接至所述源电极的一个半导体区是阳极区。
3.根据权利要求1所述的晶体管器件，其中所述源区为p掺杂，并且第一和第二半导体区中连接至所述源电极的一个半导体区是阴极区。
4.根据权利要求1所述的晶体管器件，进一步包括将所述场电极与所述源电极耦合的电阻元件。
5.根据权利要求4所述的晶体管器件，其中所述电阻元件与所述整流元件并联连接。
6.根据权利要求1所述的晶体管器件，其中所述整流元件连接在所述源电极和所述连接电极之间。
7.根据权利要求6所述的晶体管器件，其中所述半导体主体具有第一表面，所述源电极和所述连接电极布置在所述第一表面之上且彼此远离，并且所述整流元件集成在所述半导体主体中所述第一表面之下。
8.根据权利要求7所述的晶体管器件，其中第一和第二半导体区是形成p-n结的两个掺杂半导体区。
9.根据权利要求8所述的晶体管器件，其中所述两个掺杂半导体区是单晶半导体区。
10.根据权利要求8所述的晶体管器件，其中所述两个掺杂半导体区是多晶半导体区。
11.根据权利要求1所述的晶体管器件，其中所述场电极包括第一掺杂类型的多晶半导体材料，以及其中第一和第二半导体区一起形成与第一掺杂类型互补的第二掺杂类型的多晶整流元件区，所述整流元件区邻接所述场电极且与所述源电极连接。
12.根据权利要求11所述的晶体管器件，其中所述场电极布置在所述半导体主体的沟槽中。
13.根据权利要求12所述的晶体管器件，其中所述整流元件区布置在所述沟槽中。
14.根据权利要求12所述的晶体管器件，其中所述栅电极布置在所述沟槽中所述场电极和所述半导体主体的第一表面之间，所述源电极和所述连接电极布置在所述第一表面上。
CN201310556439.8A 2012-09-21 2013-09-18 具有场电极的晶体管器件 Active CN103681867B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/624040 2012-09-21
US13/624,040 US8823081B2 (en) 2012-09-21 2012-09-21 Transistor device with field electrode

Publications (2)

Publication Number Publication Date
CN103681867A CN103681867A (zh) 2014-03-26
CN103681867B true CN103681867B (zh) 2016-12-07

Family

ID=50235563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310556439.8A Active CN103681867B (zh) 2012-09-21 2013-09-18 具有场电极的晶体管器件

Country Status (3)

Country Link
US (1) US8823081B2 (zh)
CN (1) CN103681867B (zh)
DE (1) DE102013218959A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431392B2 (en) * 2013-03-15 2016-08-30 Infineon Technologies Austria Ag Electronic circuit having adjustable transistor device
US9570553B2 (en) 2013-08-19 2017-02-14 Infineon Technologies Austria Ag Semiconductor chip with integrated series resistances
US9570577B2 (en) * 2014-05-12 2017-02-14 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with source zones formed in semiconductor mesas
JP6416056B2 (ja) * 2015-08-26 2018-10-31 株式会社東芝 半導体装置
DE102015116099B3 (de) * 2015-09-23 2017-03-23 Infineon Technologies Austria Ag Integrierte schaltung mit einer vielzahl von transistoren und zumindest einer spannungsbegrenzenden struktur
EP3296727B1 (en) * 2016-09-19 2019-04-17 Murata Integrated Passive Solutions Electrical stimulation and monitoring device
US10593664B2 (en) * 2016-12-27 2020-03-17 Infineon Technologies Americas Corp. Controlled resistance integrated snubber for power switching device
EP3435420B1 (en) 2017-07-26 2023-05-17 Infineon Technologies Austria AG Transistor device with a rectifier element between a field electrode and a source electrode
JP2019114643A (ja) * 2017-12-22 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102018113145B4 (de) 2018-06-01 2020-06-04 Infineon Technologies Ag Gleichrichtereinrichtung
DE102018113146B4 (de) 2018-06-01 2020-02-06 Infineon Technologies Ag Gleichrichtereinrichtung und Halbleitereinrichtung
EP3706314B1 (en) * 2019-03-08 2022-10-19 Infineon Technologies Austria AG Method for operating a superjunction transistor device
EP4092740A1 (en) * 2021-05-21 2022-11-23 Infineon Technologies Austria AG Semiconductor die with a vertical transistor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525372B2 (en) * 2000-11-16 2003-02-25 Silicon Wireless Corporation Vertical power devices having insulated source electrodes in discontinuous deep trenches

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US20050199918A1 (en) * 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode
DE102005041358B4 (de) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
US7768064B2 (en) * 2006-01-05 2010-08-03 Fairchild Semiconductor Corporation Structure and method for improving shielded gate field effect transistors
US8686493B2 (en) * 2007-10-04 2014-04-01 Fairchild Semiconductor Corporation High density FET with integrated Schottky
US8610235B2 (en) * 2011-09-22 2013-12-17 Alpha And Omega Semiconductor Incorporated Trench MOSFET with integrated Schottky barrier diode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525372B2 (en) * 2000-11-16 2003-02-25 Silicon Wireless Corporation Vertical power devices having insulated source electrodes in discontinuous deep trenches

Also Published As

Publication number Publication date
US20140084295A1 (en) 2014-03-27
US8823081B2 (en) 2014-09-02
DE102013218959A1 (de) 2014-03-27
CN103681867A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
CN103681867B (zh) 具有场电极的晶体管器件
US6229180B1 (en) MOS type semiconductor apparatus
CN103367361B (zh) 具有功率晶体管和高电压器件的半导体装置
US10522675B2 (en) Integrated circuit including field effect transistor structures with gate and field electrodes and methods for manufacturing and operating an integrated circuit
CN102842576B (zh) 半导体装置
US6936866B2 (en) Semiconductor component
CN102569298B (zh) 包括二极管的半导体器件
CN107086247A (zh) 包括温度传感器的半导体装置及其制造方法和电路
CN103441148A (zh) 一种集成肖特基二极管的槽栅vdmos器件
CN103811553B (zh) 带有通过电阻器电路互连的有源器件和隔离结构的半导体器件和驱动电路及其制作方法
JP2009038318A (ja) 半導体装置
CN103383966A (zh) 具有改善的鲁棒性的半导体器件
EP2680300B1 (en) Semiconductor device and driver circuit with drain and isolation structure interconnected through a diode circuit
CN104103691A (zh) 具有补偿区的半导体器件
CN110098124A (zh) 功率半导体器件和用于制造功率半导体器件的方法
CN112786679A (zh) 碳化硅mosfet器件的元胞结构及碳化硅mosfet器件
CN104183596B (zh) 静电放电保护结构
CN106252413A (zh) 具有改进的雪崩击穿特性的晶体管
CN105609487A (zh) 半导体器件和绝缘栅双极晶体管
CN106169464A (zh) 包括功率晶体管和电压限制装置的晶体管布置
CN102687274B (zh) 沟槽式金属氧化物半导体场效应晶体管
CN103579223B (zh) 包括二极管的半导体装置和制造半导体装置的方法
US10991812B2 (en) Transistor device with a rectifier element between a field electrode and a source electrode
CN210489616U (zh) 一种多叉指ldmos-scr静电防护器件
CN113054016B (zh) 一种碳化硅mosfet器件的元胞结构及功率半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant