CN104103691A - 具有补偿区的半导体器件 - Google Patents

具有补偿区的半导体器件 Download PDF

Info

Publication number
CN104103691A
CN104103691A CN201410149318.6A CN201410149318A CN104103691A CN 104103691 A CN104103691 A CN 104103691A CN 201410149318 A CN201410149318 A CN 201410149318A CN 104103691 A CN104103691 A CN 104103691A
Authority
CN
China
Prior art keywords
region
doping
semiconductor device
terminal
doping type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410149318.6A
Other languages
English (en)
Other versions
CN104103691B (zh
Inventor
F.希尔勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104103691A publication Critical patent/CN104103691A/zh
Application granted granted Critical
Publication of CN104103691B publication Critical patent/CN104103691B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了具有补偿区的半导体器件。一种半导体器件包括：半导体基体，所述半导体基体包括内区和边缘区；在所述内区和边缘区中并且耦合到第一端子的第一掺杂类型的第一掺杂器件区；以及在所述内区中并耦合到第二端子的与所述第一掺杂类型互补的第二掺杂类型的至少一个第二掺杂器件区。此外，所述半导体器件包括所述边缘区中的少数载流子转换器结构。所述少数载流子转换器结构包括：与第一掺杂器件区邻接的第二掺杂类型的第一阱区，以及将所述第一阱区电耦合到第一掺杂器件区的导体。

Description

具有补偿区的半导体器件
技术领域
本发明的实施例涉及具有边缘终止的半导体器件，具体而言，涉及垂直功率半导体器件。
背景技术
诸如功率二极管或功率MOSFET的功率半导体器件设计用来承受高阻断电压。那些功率器件包括在p型掺杂半导体区和n型掺杂半导体区之间形成的pn结。当pn结反向偏置时，该组件阻断（被关闭）。在这种情况下，耗尽区（也被称为空间电荷区）在p型掺杂和n型掺杂区中传播。通常，这些半导体区中的一个区是比这些半导体区中的另一个区更轻度掺杂的，从而使得耗尽区主要在更轻度掺杂的区中延伸，其主要支持跨pn结施加的电压。支持阻断电压的半导体区在二极管中被称为基极区，而在MOSFET中被称为漂移区。
pn结支持高电压的能力受限于雪崩击穿现象。随着跨pn结施加的电压增加，形成pn结的那些半导体区中的电场增加。电场导致半导体区中存在的移动电荷载流子的加速。当由于电场导致电荷载流子加速，使得它们通过碰撞电离产生电子-空穴对时，雪崩击穿发生。由碰撞电离产生的电荷载流子产生新的电荷载流子，从而存在倍增效应。在雪崩击穿开始时，极大的电流在相反方向上流过pn结。雪崩击穿发生时的电压被称为击穿电压。
雪崩击穿发生时的电场被称为临界电场（Ecrit）。临界电场的绝对值主要取决于用于形成pn结的半导体材料的类型，并且弱依赖于较轻度掺杂的半导体区的掺杂浓度。
临界电场是针对在与电场的场强矢量垂直的方向上具有无限尺寸的半导体区定义的理论值。然而，功率半导体组件具有在横向方向上终止于边缘表面的有限尺寸的半导体基体。在垂直功率半导体器件中，pn结通常不会延伸到半导体基体的边缘表面，而是在横向方向上远离半导体基体的边缘表面，所述垂直功率半导体器件是pn结主要在半导体基体的水平面中延伸的半导体器件。在这种情况下，在横向方向上邻接pn结的半导体基体的半导体区（边缘区）也必须承受阻断电压。
在所谓的超结器件中，pn结具有相对大的面积。这些器件包括与漂移区互补掺杂并且与漂移区邻接的补偿区。补偿区和漂移区之间的pn结形成半导体器件的整体pn结的一部分。补偿区用于当pn结反向偏置时，对漂移区中的掺杂载流子进行补偿。补偿效果允许具有比常规（非超结）器件更高掺杂浓度的漂移区的实现，从而以给定的电压阻断能力导致较低的导通电阻。
当pn结为正向偏置时，从补偿区发射到漂移区中的少数电荷载流子以及漂移区中的多数电荷载流子形成电荷载流子等离子体。当pn结为反向偏置时，该电荷载流子等离子体必须在半导体器件阻断之前从漂移区移除。当pn结为正向偏置时，存储在边缘区中的大量的电荷载流子可能导致边缘区的降低的电压阻断能力，并且可能导致半导体器件的破坏。
发明内容
第一实施例涉及半导体器件。所述半导体器件包括：半导体基体，所述半导体基体包括内区和边缘区；在所述内区和所述边缘区中并且耦合到第一端子的第一掺杂类型的第一掺杂器件区；以及在所述内区中并耦合到第二端子的与所述第一掺杂类型互补的第二掺杂类型的至少一个第二掺杂器件区。此外，所述半导体器件包括所述边缘区中的少数载流子转换器结构。所述少数载流子转换器结构包括：与第一器件区邻接的第二掺杂类型的第一阱区，以及将所述第一阱区电耦合到第一器件区的导体。
附图说明
现在将参考附图来解释示例。附图用来示出基本操作，从而仅示出用于理解基本原理的必要方面。附图不是按比例的。在附图中，相同的参考字符表示相同的特征。
图1示意性地示出了在半导体基体的边缘区中包括少数电荷载流子转换器的半导体器件的垂直横截面视图；
图2示出了根据一个实施例的少数电荷载流子转换器；
图3示出了根据另外实施例的少数电荷载流子转换器；
图4示出了根据一个实施例的包括具有水平拓扑的少数电荷载流子转换器的半导体器件的顶视图；
图5示出了根据一个实施例的包括具有水平拓扑的少数电荷载流子转换器的半导体器件的顶视图；
图6示出了根据一个实施例的包括具有水平拓扑的少数电荷载流子转换器的半导体器件的顶视图；
图7示出了根据一个实施例的包括具有水平拓扑的电荷载流子转换器的半导体器件的顶视图；
图8示出了在半导体基体的边缘区中包括少数电荷载流子转换器的MOS晶体管的垂直横截面视图；以及
图9示出了在半导体基体的边缘区中包括少数电荷载流子转换器的二极管的垂直横截面视图。
具体实施方式
在下面的详细描述中，参考了附图。附图形成了说明书的一部分，并且通过图示的方式示出了可以在其中实施本发明的具体实施例。应当理解的是：除非特别另外指出，否则本文中描述的各个实施例的特征可以互相组合。
图1示出了根据一个实施例的半导体器件的垂直横截面视图。所述半导体器件包括具有第一表面101、内区110以及边缘区120的半导体基体100。图1在垂直剖面中示出了半导体器件，该垂直剖面是与第一表面101垂直的剖面。例如，该半导体基体包括诸如硅（Si）、碳化硅（SiC）、氮化镓（GaN）、砷化镓（GaAs）等的常规半导体材料。
参照图1，在内区110和边缘区120中布置了第一掺杂类型的第一掺杂器件区11。至少一个第二掺杂器件区21与内区110中的第一器件区11形成pn结J。
第一器件区11电耦合或连接到第一电极或端子31，并且第二器件区21电耦合到第二电极或端子32。第一器件区11在下面也将被称为漂移区或基极区，并且第二器件21也将被称为补偿区。根据一个实施例，有多个补偿区21位于内区110中。
半导体器件还包括边缘区中的少数载流子转换器结构40。下面在本文中进一步详细解释该少数载流子转换器结构40。
器件结J所在的内区110也可以被称为半导体器件的活动区。边缘区120在半导体基体100的横向方向上与内区或活动区110邻接，并且包围内区110。半导体基体100的“横向方向”是与半导体基体100的第一表面101平行的方向。由于边缘区120包围活动区110，因此边缘区120总是位于半导体基体100的活动区110与边缘表面102之间。“边缘表面102”是半导体基体100的表面，其在横向方向上终止半导体基体100。参照图1，边缘区120可以与边缘表面102邻接。然而，边缘区120不一定与边缘表面102邻接。根据另外的实施例（未示出），边缘区120还可以位于内区110与在半导体基体100中实现的另外半导体器件（未示出）的活动区之间。因此，边缘区120和实现在边缘区120中的边缘终止结构40以活动区110“终止”半导体器件，但不一定终止半导体基体100，在半导体基体100中可以实现额外的半导体器件。换句话说，在一个半导体基体100中，可以单片集成两个或更多个半导体器件，其中，这些半导体器件中的每一个具有其自己的终止***。不言自明的是：单个半导体器件的这些终止***可以彼此不同，这取决于每一个集成半导体器件的需求，尤其是所期望的电压阻断能力。
在图1中示出的实施例中，第一区11经由具有与第一区11相同的掺杂类型但较高掺杂浓度的第三区12耦合到第一端子31。第一区11的掺杂浓度在例如1E12 cm-3与1E16 cm-3之间；第二区21的掺杂浓度在例如1E12 cm-3与1E16 cm-3之间；以及第三区12的掺杂浓度在例如1E18 cm-3与1E21 cm-3之间。根据一个实施例，第一区11中的掺杂剂原子的总数量基本上与至少一个第二区21中的掺杂剂原子的总数量相对应。
根据一个实施例，第三区12由具有第三区的所期望掺杂浓度的掺杂的半导体衬底形成。在该实施例中，可以将第一区11和第二区21布置在衬底上形成的外延层中。外延层可以使用与第一区11的所期望掺杂浓度相对应的掺杂浓度形成，并且第二区21（以及在第一区11中形成的其它区）可以通过注入和扩散过程中的至少一个过程来产生。然而，也有可能在形成外延层的外延生长过程中产生第一区11、第二区21。
根据另外的实施例，半导体基体100包括具有第一区11的掺杂浓度的半导体衬底。在该衬底中，第二区21和第三区12（以及在第一区11中形成的其它区）可以通过注入和扩散过程中的至少一个过程来产生。
参照图1，边缘区120可选地包括第二掺杂类型的至少一个另外器件区22。该至少一个另外器件区22在下文中将被称为补偿区。然而，不同于内区110中的至少一个补偿区21，边缘区120中的该补偿区22可以是浮置的。也就是说，边缘区120中的至少一个补偿区22可以没有电连接到端子之一，诸如第二端子32。
当半导体器件实现为MOS晶体管时，半导体器件可以包括另外器件特征，诸如，例如基体区、源极区、漏极区、以及栅极电极。然而，在图1以及在图2至7中，仅示出了对于当结J正向偏置时，理解边缘终止结构40的一种操作方式来说必要的半导体器件的那些特征。可以在包括漂移区（诸如图1中示出的漂移区11）和结（诸如图1中示出的漂移区11和补偿区21之间的结J）的任意半导体器件中采用该边缘终止结构40。例如，具有漂移区以及漂移区和补偿区之间的结的半导体器件包括：诸如MOSFET（金属氧化物栅型场效应晶体管）的MOS晶体管、IGBT（绝缘栅双极晶体管）、或p-i-n二极管。在IGBT中，第三区12与第一区11互补掺杂。
在图1中描绘了半导体器件的一种操作方式，并且具体而言，在下文中解释了边缘终止结构40的一种操作方式。图1的半导体器件可以假定两种不同的操作状态，即，在其中pn结J是正向偏置的第一操作状态以及在其中pn结J是反向偏置的第二操作状态。pn结J是正向偏置还是反向偏置取决于施加于第一和第二端子31、32之间的电压。仅出于解释的目的，假定第一器件区11是n型掺杂的，而第二器件区21是p型掺杂的。在这种情况下，当正电压施加于第一端子31与第二端子32之间时，pn结J是反向偏置的；并且当负电压施加于第一端子31与第二端子32之间时（这对应于第二端子32与第一端子31之间的正电压），pn结J是正向偏置的。然而，下面解释的操作方式相应地应用于具有p型第一区11和n型第二区21的半导体器件（差别在于：与具有n型第一区11的器件相比，电压的极性必须反转）。当pn结J反向偏置时，耗尽区（空间电荷区）在第一器件区11中和开始于pn结J处的第二器件区21中扩展。随着对pn结J进行反向偏置的电压增加，耗尽区向第一器件区11和第二器件区21中扩展得越深。
当pn结J正向偏置时，第三区12发射第一类型的电荷载流子到第一区11中，并且至少一个第二器件区21发射第二类型的电荷载流子到第一区11中。当第一区11和第三区12是n型掺杂时，第一类型的电荷载流子是n型载流子（电子），并且当第二器件区21是p型掺杂时，第二类型的电荷载流子是p型载流子（空穴）。导致pn结J正向偏置的施加于第一和第二端子31、32之间的电压造成第二区21和第三区12处的电位之间的电压差。该电压差导致电场，该电场继而导致n型载流子向第二区21行进并且p型载流子向第三区12行进，从而使得电流在第一和第二端子31、32之间流动。
在n型第一器件区11中，p型电荷载流子（空穴）是少数电荷载流子。当半导体从正向偏置状态切换到反向偏置时，这些少数电荷载流子必须在半导体器件能够阻断之前从第一器件区11移除。由第二器件区21发射的p型电荷载流子的一部分行进到半导体器件的边缘区120中。然而，在边缘区中，没有与第二和第三区21、12之间的电场类似的电场，从而在边缘区120中，p型电荷载流子不会被迫进入第三器件区12。
当在内区中包括如图1中所示的第一和第二器件区的常规半导体器件反向偏置时，p型电荷载流子必须从边缘区移除。然而，p型电荷载流子从边缘区的移除可能导致从半导体器件的边缘区到内区的电流，这可能导致常规半导体器件的破坏。参照图1，第二区21连接到第二端子32，其中，在图1中仅示意性地示出了该电连接。来自边缘区的电流导致流向第二端子32的电流。该电流主要集中在内区110靠近边缘区120的那些区中，并且可能导致第二区21与第二端子之间的接触区（图1中未示出）中的热过载。此外，从边缘区120到内区110的电流可能造成电荷载流子的倍增，并因此导致雪崩击穿。最后，从边缘区120向内区110（电荷载流子在那些区中流动）的电荷载流子流动具有与增加的掺杂浓度相同的效果，并因此可以导致器件在那些区中的降低的电压阻断。
因此，期望总地降低半导体器件的边缘区120中的少数电荷载流子的浓度。图1中示出的半导体器件包括具有少数电荷载流子阱的边缘结构40，少数电荷载流子阱收集边缘区120中的少数电荷载流子并导致少数电荷载流子与多数电荷载流子重新组合。由此，少数载流子的密度在边缘结构40附近降低到接近于零，并且在整个边缘区120中降低。多数电荷载流子基本上在半导体基体100的垂直方向上从第三区12向少数电荷载流子阱流动，在少数电荷载流子阱中它们与少数电荷载流子重新组合。因此，去往电荷载流子阱中的少数电荷载流子流导致从第三区到少数电荷载流子阱的相应的多数电荷载流子流。当半导体器件从第一操作状态（当pn结J正向偏置时）切换到第二操作状态（当pn结J反向偏置时）时，极大地降低了少数电荷电流在半导体器件的横向方向上的流动。
参照图1，少数电荷载流子阱40包括第二掺杂类型的第一阱区41。例如，第一阱区41的掺杂浓度在1E18 cm-3与1E21 cm-3之间。第一阱区41通过导体42电连接到第一区11。在图1的实施例中，第一阱区41与第一表面101相邻，并且导体42布置在第一表面101上，并且电连接到第一阱区41和第一器件区11的与第一表面101邻接的区。在图1的实施例中，第一阱区41位于内区110与导体42接触第一器件区11的位置之间。少数电荷载流子阱40在半导体基体100的横向（水平）方向上与内区110间隔开。根据一个实施例，最外面的第二器件区21和第一阱区41之间的距离d在2μm与几百μm之间。例如，该距离取决于半导体器件的所期望的电压阻断能力，并且随着所期望的电压阻断能力增加而增加。例如，当电压阻断能力约为20V时，距离d约为2μm，并且当电压阻断能力为几百V时距离d可以高达几百μm。“最外面的第二区21”是距离边缘区120最近的第二区21。
根据另外实施例（未示出），导体42不位于第一表面101的顶部，而是位于从第一表面101延伸到半导体基体100中的沟槽中。
参照图2，其示出了仅边缘区120的垂直横截面视图，少数电荷载流子阱40可以附加地包括第二掺杂类型的并且比第一阱区41更低掺杂的第二阱区44。第二阱区44与第一阱区41邻接，并且与第一阱区41相比，可以从第一表面101向半导体基体100中延伸得更深。导体42可以接触第一和第二阱区41、44二者。此外，少数电荷载流子阱40可以包括与第一区11邻接并且比第一区11更高掺杂的第一掺杂类型的接触区43。接触区43电连接到导体42。接触区43可以与第一阱区41（如图所示）或第二阱区44邻接，或者可以与阱区41、44间隔开。根据一个实施例，第二阱区的掺杂浓度基本与第三区12的掺杂浓度相对应。
根据一个实施例，未由导体42覆盖的边缘区120中的第一表面101的那些区域由钝化层49覆盖。钝化层49可以包括诸如氧化物、氮化物、和酰亚胺、或DLC（类金刚石碳）的常规钝化材料。
参照图2，边缘区120中的可选补偿区22和第二阱区44在半导体基体100的横向方向上分别具有宽度w1和w2。半导体基体100的“第一横向方向”是从内区110朝具有少数电荷载流子阱的边缘结构的方向。根据一个实施例，补偿区22的第一宽度w1小于第二阱区44的第二宽度w2。根据一个实施例，第二宽度w2在第一宽度w1的1.5倍与3倍之间，也就是说：                                                。
在边缘区120中存在至少两个补偿区22的一个实施例中，两个相邻的补偿区22具有相互的第一距离d1。此外，在最外面的补偿区22和第二阱区44之间存在第二距离d2。“最外面的补偿区22”是距离第二阱区44最近的补偿区22。根据一个实施例，第一距离d1小于第二距离d2。根据一个实施例，第二距离d2大于第一距离d1的1.5倍，也就是说：。
在图2中示出的实施例中，补偿区22和第二阱区44的低端基本上在半导体基体100的同一垂直位置处。补偿区22和第二阱区44的“低端”是那些面向第三器件区12的端。然而，实现半导体器件从而使得补偿区22和第二阱区44的低端基本上结束于同一垂直水平仅是示例。根据另外实施例（未示出），第二阱区44的低端比补偿区22的低端更靠近第一表面101。
根据另一个实施例，第二阱区44的低端比补偿区22的低端更靠近12。也就是说，第二阱区44比补偿区22向第三区12延伸得更远。根据又一个实施例，第二阱区44的宽度w2朝向第三区12增加，从而与在靠近第三区12的区中相比，第二阱区44在靠近第一表面101的区中具有更小的宽度w2。
在图2的半导体器件中，第一和第二阱区41、44位于内区110（图2中未示出）和接触区43之间。根据图3中示出的另外实施例，接触区43位于内区110（图3中未示出）与第一和第二阱区41、44之间。在该实施例中，第二阱区44可以延伸到半导体基体100的边缘表面102。在该实施例中，接触区43和接触区43下面的区用作横向场停止（field-stop）。
图4示意性地示出半导体基体100的第一表面101的顶视图。图4示意性地示出半导体器件的内区110中的若干补偿区21的位置。在本实施例中，这些补偿区21是细长的半导体区。边缘区120中的可选补偿区22是环形的并且包围内区110。等同地，在图4的实施例中，第一阱区41和接触区43是环形的，并且包围内区110（和可选的补偿区22）。图4中没有示出半导体基体100的第一表面101顶部上的导体（图1--3中的42）。
参照图5中示出的另外实施例，第一阱区41包围内区110（其中，在图5中，仅示出了内区110和边缘区120的一段），而有若干相互隔开的接触区43。根据一个实施例，第一阱区41形成基本矩形的环（具有圆角），其中，接触区43位于该矩形环的每一个角中。根据另外实施例（图5中的虚线示出的），接触区43也沿第一阱区41位于第一阱区41的角之间。
根据图6中示出的另一个实施例，在内区110（其中，在图6中，仅示出了内区110和边缘区120的一段）周围有多个相互隔开的第一阱区41和接触区43。在图5和6中，没有示出电连接第一阱区41和接触区43的导体。
根据图7中示出的另外实施例，第一阱区41和接触区43交替布置在内区110周围，并且形成包围内区110（其中，在图7中，仅示出了内区110和边缘区120的一段）的环。在该实施例中，每一个第一阱区41与两个接触区43邻接。然而，这仅是示例。根据另外实施例（未示出），每一个第一阱区41仅与一个接触区43邻接。
图8示出了实现为MOS晶体管的半导体器件的垂直横截面视图。该半导体器件的基本拓扑与参考图1解释的基本拓扑相对应。也就是说，半导体器件包括：具有内区110和边缘区120的半导体基体100、在内区110和边缘区120中的漂移区11、在内区110中的多个补偿区21，以及在边缘区120中的少数电荷载流子阱40。在图8中仅示意性地示出了少数电荷载流子阱40。可以根据前文中参考图1至7解释的实施例中的一个实施例来实现少数电荷载流子阱40。
在图8的半导体器件中，第三半导体区12形成MOS晶体管的漏极区。此外，半导体器件包括多个晶体管单元50，其中，每一个晶体管单元50包括：第一掺杂类型的源极区51；第二掺杂类型的基体区52；与基体区52相邻并且通过栅极电介质54与基体区52介电绝缘的栅极电极53。基体区52将源极区51与漂移区11分离。常规方式的栅极电极53用来控制源极区51和漂移区11之间的基体区52中的导电沟道。晶体管单元50中的每一个晶体管单元还包括一个补偿区21或一个补偿区21的一部分，其中，补偿区耦合到基体区52。单独晶体管单元50的源极区和基体区通过源极电极34电连接到第二端子32。单独补偿区21经由基体区52和源极电极34连接到第二端子32。在图8中没有示出可以覆盖边缘区中的第一表面101的钝化层。该钝化层可以包括绝缘层。根据一个实施例，栅极电介质54和栅极电极53不仅在单独晶体管单元的沟槽中形成，也在它们形成钝化层的边缘区中的第一表面101上形成。
单独晶体管单元50通过使它们的源极区和基体区51、52连接到第二端子32并且通过使它们的栅极电极53连接到共栅端子55而并联连接。单独晶体管单元50共享漂移区11和漏极区12，其中，在本实施例中，漏极区12经由漏极电极（未示出）连接到第一端子31（漏极端子）。
MOSFET可以实现为n型或p型MOSFET。在n型MOSFET中，源极区51、漂移区11和漏极区12是n型掺杂的，而基体区52和补偿区21是p型掺杂的。在p型MOSFET中，单独器件区的掺杂类型与n型MOSFET中相应器件区的掺杂类型是互补的。
图8的MOSFET可以像常规MOSFET那样操作。也就是说，MOSFET可以操作在正向偏置状态或反向偏置状态中。在正向偏置状态中，可以通过适当地控制单独晶体管单元50的栅极电极53处的电位（驱动电势）来打开和关闭MOSFET。在MOSFET的正向偏置状态中，补偿区21和漂移区11之间的pn结是反向偏置的，从而使得当栅极电极53在源极区51和漂移区11之间的基体区52中生成导电沟道时，MOSFET处于导通状态，并且当源极区51和漂移区11之间的导电沟道中断时，MOSFET处于关断状态。在关断状态中，空间电荷区在漂移区11中扩展，分别开始于基体区52和漂移区11之间以及基体区52和补偿区21之间的pn结。当漏极端子31和源极端子32之间存在正电压时，n型MOSFET处于正向偏置状态。在p型MOSFET中，漏极端子和源极端子32之间的负电压对MOSFET进行反向偏置。
当基体区52和漂移区11之间以及补偿区21和漂移区11之间的pn结分别正向偏置时，MOSFET处于反向偏置状态。在该操作状态中，MOSFET像二极管那样进行动作，其中，在n型MOSFET中，基体区52和补偿区21形成阳极，并且漂移区和漏极区11、12形成该二极管的基极和阴极。该二极管也被称为MOSFET的体二极管。
图9示出了根据包括参考图1解释的基本器件拓扑的另外实施例的半导体器件的垂直横截面视图。图9的半导体器件实现为二极管，其中，第一器件区11形成基极区，第三器件区12形成第一发射极区，并且二极管附加地包括连接到第二端子32的第二发射极区61。补偿区21耦合到第二发射极区61，并且经由第二发射极区61耦合到第二端子32。第一发射极区12连接到第一端子31。
在图9中仅示意性地示出了少数电荷载流子阱40。可以根据前文中参考图1至7解释的实施例中的一个实施例来实现该少数电荷载流子阱。
二极管可以操作在正向偏置状态和反向偏置状态中。在正向偏置状态中，第二发射极区61和漂移区11之间以及补偿区21和基极区11之间的pn结分别是正向偏置的。在反向偏置状态中，pn结是反向偏置的。在基极区11和第一发射极区12是n型掺杂并且第二发射极区61和补偿区21是p型掺杂的情况下，当在第二端子32和第一端子31之间施加正电压时，二极管是正向偏置的，并且当在第一端子31和第二端子32之间施加正电压时，二极管是反向偏置的。
在前文的描述中，方向术语，例如“顶部”、“底部”、“前”、“后”、“引导”、“尾随”等，参考正被描述的图的定向来使用。因为实施例的组件可以被置于多个不同的定向上，所以是出于说明的目的而绝非限制性的目的来使用方向术语。应当理解的是：可以在不脱离本发明的范围的情况下使用其它实施例并进行结构或逻辑上的变化。因此，下面的详细描述不应被视为具有限制意义，并且本发明的范围由所附的权利要求限定。
虽然公开了本发明的各个示例性实施例，但对于本领域的技术人员来说将清楚的是：可以在不脱离本发明的精神和范围的情况下进行将实现本发明的某些优点的各种变化和修改。对本领域的技术人员来说将合理地清楚的是：可以适当地替换执行相同功能的其它组件。应该提及的是：即使在对此没有明确提及的那些情况下，参照具体的图解释的特征可以与其它图中的特征相组合。对本发明构思的这种修改意图被所附权利要求覆盖。
为了描述方便，使用诸如“下面”，“以下”，“下部”，“以上”，“上部”等的空间相关的术语来解释一个要素相对于第二要素的定位。除了与在图中描绘的那些不同的定向之外，这些术语旨在涵盖器件的不同定向。此外，例如“第一”、“第二”等的术语也用来描述各种要素、区、段等，并且也并非意图是限制性的。在整个说明书中，相同的术语指代相同的要素。
如本文中所使用的，术语“具有”、“含有”、“包括”、“包含”等是开放式术语，其指示所陈述的要素或特征的存在，但并不排除附加要素或特征。冠词“一”（“a”、“an”）和“该”旨在包括复数以及单数，除非上下文另有清楚指示。
考虑到上述范围的变型和应用，应当理解的是，本发明并不受限于上述描述，也不受限于附图。而是，本发明仅由所附权利要求及其法律等同物限定。
应当理解的是：除非特别另外指出，否则本文中描述的各个实施例的特征可以互相组合。

Claims (17)

1. 一种半导体器件，包括：
半导体基体，其包括内区和边缘区；
第一掺杂类型的第一掺杂器件区，其在所述内区和所述边缘区中并且耦合到第一端子；
与所述第一掺杂类型互补的第二掺杂类型的至少一个第二掺杂器件区，其在所述内区中并耦合到第二端子；
所述边缘区中的少数载流子转换器结构，所述少数载流子转换器结构包括与所述第一掺杂器件区邻接的所述第二掺杂类型的第一阱区，以及将所述第一阱区电耦合到所述第一掺杂器件区的导体。
2. 根据权利要求1所述的半导体器件，其中，所述少数载流子转换器结构还包括所述第一掺杂类型的并且比所述第一掺杂器件区更高掺杂的接触区，其中所述接触区连接到所述导体并且与所述第一掺杂器件区邻接。
3. 根据权利要求1所述的半导体器件，其中，所述少数载流子转换器结构还包括所述第二掺杂类型的并且比所述第一阱区更低掺杂的第二阱区，其中所述第二阱区与所述第一掺杂器件区和所述第一阱区邻接，并且与所述第一阱区相比，所述第二阱区从第一表面更深地延伸到所述半导体基体中。
4. 根据权利要求3所述的半导体器件，其中，所述第二阱区和所述第二掺杂器件区具有基本相同的掺杂浓度。
5. 根据权利要求4所述的半导体器件，其中，所述导体连接到所述第二阱区。
6. 根据权利要求1所述的半导体器件，还包括所述边缘区中的第二掺杂的至少一个另外器件区。
7. 根据权利要求6所述的半导体器件，其中，所述至少一个另外器件区是浮置的。
8. 根据权利要求1所述的半导体器件，其中，所述第一阱区在所述半导体基体的水平面中包围所述内区。
9. 根据权利要求7所述的半导体器件，还包括所述第一掺杂类型的接触区，其中，所述接触区比所述第一掺杂器件区更高掺杂，在所述半导体基体的水平面中包围所述内区，连接到所述导体，并且与所述第一掺杂器件区邻接。
10. 根据权利要求8所述的半导体器件，还包括所述第一掺杂类型的并且比所述第一掺杂器件区更高掺杂的多个接触区，其中，所述多个接触区在所述半导体基体的水平面中相互隔开，连接到所述导体并且与所述第一掺杂器件区邻接。
11. 根据权利要求1所述的半导体器件，包括在所述半导体基体的水平面中相互隔开的多个第一阱区。
12. 根据权利要求11所述的半导体器件，其中，所述多个第一阱区限定了围绕所述内区的环。
13. 根据权利要求11所述的半导体器件，还包括所述第一掺杂类型的并且比第一掺杂器件区更高掺杂的多个接触区，其中所述多个接触区中的每一个接触区连接到所述导体并且与所述第一掺杂器件区邻接。
14. 根据权利要求12所述的半导体器件，其中，所述多个第一阱区和所述多个接触区交替布置，并且限定了围绕所述内区的环。
15. 根据权利要求1所述的半导体器件，
其中，所述第一器件区是漂移区，所述第二器件区是补偿区，所述第一端子是漏极端子，并且所述第二端子是源极端子，并且
其中，所述半导体器件还包括：
所述第一掺杂类型的源极区以及所述第二掺杂类型的基体区，分别连接到所述源极端子，其中所述基体区布置在所述源极区和所述漂移区之间；
与所述基体区相邻并且通过栅极电介质与所述基体区介电绝缘的栅极电极。
16. 根据权利要求15所述的半导体器件，还包括所述第一掺杂类型的漏极区，其与所述漂移区邻接，并且比所述漂移区更高掺杂。
17. 根据权利要求1所述的半导体器件，
其中，所述第一器件区是基极区，所述第二器件区是补偿区，所述第一端子是阳极和阴极端子中的一个，并且所述第二端子是阳极和阴极端子中的另一个，
其中，所述半导体器件还包括：
所述第二掺杂类型的并且连接到所述第一端子的第一发射极区；以及
与所述基极区邻接并且比所述基极区更高掺杂的所述第一掺杂类型的第二发射极区。
CN201410149318.6A 2013-04-15 2014-04-15 具有补偿区的半导体器件 Expired - Fee Related CN104103691B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/862,835 2013-04-15
US13/862,835 US8946817B2 (en) 2013-04-15 2013-04-15 Semiconductor device with compensation regions
US13/862835 2013-04-15

Publications (2)

Publication Number Publication Date
CN104103691A true CN104103691A (zh) 2014-10-15
CN104103691B CN104103691B (zh) 2017-05-10

Family

ID=51618551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410149318.6A Expired - Fee Related CN104103691B (zh) 2013-04-15 2014-04-15 具有补偿区的半导体器件

Country Status (3)

Country Link
US (1) US8946817B2 (zh)
CN (1) CN104103691B (zh)
DE (1) DE102014105353B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026163A (zh) * 2016-01-29 2017-08-08 英飞凌科技奥地利有限公司 具有沿着晶体管单元区的过渡区中的晶体管单元和超结结构的半导体器件
CN115472495A (zh) * 2022-07-21 2022-12-13 上海林众电子科技有限公司 一种功率芯片终结区的制备方法及功率芯片的制备方法
CN115498013A (zh) * 2022-07-21 2022-12-20 上海林众电子科技有限公司 一种功率芯片终结区的制备方法、终结区的结构及功率芯片

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015106707A1 (de) 2015-04-30 2016-11-03 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102015110484B4 (de) * 2015-06-30 2023-09-28 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
CN113257888A (zh) * 2021-03-31 2021-08-13 华为技术有限公司 一种功率半导体器件、封装结构及电子设备
CN113421875B (zh) * 2021-06-23 2024-02-20 华北电力大学 一种压接型高压大功率芯片结构及功率器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795592B2 (ja) * 1987-04-14 1995-10-11 株式会社豊田中央研究所 静電誘導型半導体装置
DE102004006001B3 (de) * 2004-02-06 2005-06-23 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleiterbauelement mit Feldzonen-Feldelektroden-Strukturen
JP2008182054A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体装置
US8829614B2 (en) * 2009-08-31 2014-09-09 Alpha And Omega Semiconductor Incorporated Integrated Schottky diode in high voltage semiconductor device
CN101969073B (zh) * 2010-08-27 2012-06-13 东南大学 快速超结纵向双扩散金属氧化物半导体管

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026163A (zh) * 2016-01-29 2017-08-08 英飞凌科技奥地利有限公司 具有沿着晶体管单元区的过渡区中的晶体管单元和超结结构的半导体器件
CN107026163B (zh) * 2016-01-29 2020-10-02 英飞凌科技奥地利有限公司 半导体器件
CN115472495A (zh) * 2022-07-21 2022-12-13 上海林众电子科技有限公司 一种功率芯片终结区的制备方法及功率芯片的制备方法
CN115498013A (zh) * 2022-07-21 2022-12-20 上海林众电子科技有限公司 一种功率芯片终结区的制备方法、终结区的结构及功率芯片
CN115498013B (zh) * 2022-07-21 2024-04-26 上海林众电子科技有限公司 一种功率芯片终结区的制备方法、终结区的结构及功率芯片
CN115472495B (zh) * 2022-07-21 2024-05-31 上海林众电子科技有限公司 一种功率芯片终结区的制备方法及功率芯片的制备方法

Also Published As

Publication number Publication date
DE102014105353A1 (de) 2014-10-16
DE102014105353B4 (de) 2017-10-26
US20140306298A1 (en) 2014-10-16
CN104103691B (zh) 2017-05-10
US8946817B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
CN107580725B (zh) 高压半导体器件及其制造方法
CN105280711B (zh) 电荷补偿结构及用于其的制造
CN103703566B (zh) 半导体装置及其制造方法
CN102244091B (zh) 具有沟槽边缘终端的半导体元件
US8680645B2 (en) Semiconductor device and a method for forming a semiconductor device
CN104103691A (zh) 具有补偿区的半导体器件
US8742534B2 (en) Semiconductor device having lateral diode
US20070138546A1 (en) Semiconductor device
US8823084B2 (en) Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses
US9620637B2 (en) Semiconductor device comprising a gate electrode connected to a source terminal
CN104299997A (zh) 电荷补偿半导体器件
US10355082B2 (en) Semiconductor device including active and dummy cell regions
US8217420B2 (en) Power semiconductor device
CN103383966A (zh) 具有改善的鲁棒性的半导体器件
JP5687582B2 (ja) 半導体素子およびその製造方法
CN104218087A (zh) 半导体器件及其制造方法
US20220406896A1 (en) Cellular structure of silicon carbide mosfet device, and silicon carbide mosfet device
US9324817B2 (en) Method for forming a transistor device having a field electrode
CN113421927B (zh) 一种逆导SiC MOSFET器件及其制造方法
US20160343848A1 (en) Transistor Arrangement Including Power Transistors and Voltage Limiting Means
US9613951B2 (en) Semiconductor device with diode
CN105280712A (zh) 电荷补偿器件及其制造
US9525058B2 (en) Integrated circuit and method of manufacturing an integrated circuit
US20160189887A1 (en) Bidirectionally blocking electronic switch arrangement
US20150144993A1 (en) Power semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170510

Termination date: 20190415