CN103594381A - 具有内建定位件的半导体组体，及其制造方法 - Google Patents

具有内建定位件的半导体组体，及其制造方法 Download PDF

Info

Publication number
CN103594381A
CN103594381A CN201310326180.8A CN201310326180A CN103594381A CN 103594381 A CN103594381 A CN 103594381A CN 201310326180 A CN201310326180 A CN 201310326180A CN 103594381 A CN103594381 A CN 103594381A
Authority
CN
China
Prior art keywords
semiconductor element
keeper
vertical direction
semiconductor
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310326180.8A
Other languages
English (en)
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Bridge Semiconductor Corp
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/733,226 external-priority patent/US20140183752A1/en
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN103594381A publication Critical patent/CN103594381A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明是有关于一种具有内建定位件的半导体组体，以及其制造方法。根据本发明的一较佳实施态样，该方法包括：使用定位件作为半导体元件的配置导件，将半导体元件设置至介电层上；将加强层贴附于介电层；以及形成覆盖半导体元件、定位件、以及加强层的增层电路，以提供半导体元件的信号路由。据此，定位件可准确的限制半导体元件的设置位置，以避免半导体元件以及增层电路之间的电性连接失败。

Description

具有内建定位件的半导体组体,及其制造方法
技术领域
本发明是关于一种半导体组体以及其制造方法，尤指一种具有内建定位件的半导体组体，以及其制造方法。 
背景技术
电子装置的市场趋势是要求更薄、更智能、且更便宜的可携式电子设备，所述电子设备中所使用的半导体元件需更进一步的缩小其尺寸，并以较低的成本改善其电子性能。各种尝试的方法中，是以印刷电路板中嵌埋或内建半导体芯片以形成的模块被认为是最有效率的方法，其可大幅地降低整体的重量、厚度，以及经由内部连接距离的缩短以改善电子性能。 
然而，试图于电路板中嵌埋芯片会遭遇许多的问题，举例来说，被嵌埋的芯片会于使用胶于附着时以及密封/层压的程序时，因塑料材料的热性质而导致芯片垂直及侧向的位移。在各个热处理阶段的金属、介电质、以及硅之间的热膨胀系数(CTE)不匹配将可能导致设置于其上的增层连接结构的错位。Tanaka等人的美国专利案号7,935,893；Aral的美国专利案号7,944,039；以及Chang的美国专利案号7,405,103揭露了各种为了解决生产良率议题的对准方式，然而其所提出的方式皆无法提供一个用以控制芯片的位移的适当或有效的方法，其是由于芯片下的黏着剂于固化时回流，而因此使原本贴附的芯片于预定的设置位置错位，甚至于使用高度精准的对位标记以及设备时也会产生相同问题。Chino的美国专利申请号2010/0184256揭示了一种树脂密封方法，其以将半导体元件固定于支撑体上所形成的黏着层，此方法可有效的于密封程序时控制芯片免于移动，然而此方法并无提供任何对于芯片贴附程序的控制或调整，且用于贴附芯片的黏着剂的回流所造成芯片的错位是无法避免的。 
发明内容
本发明是有鉴于以上的情形而发展，其目的在于提供一种半导体组体，其中该半导体元件是准确的固定于一预定的位置上，且通过导电盲孔，可稳固地维持半导体元件以及增层电路间的电性连接。 
在本发明的一较佳实施态样中，本发明提供了一种半导体组体的制造方法，其中，该半导体组体包括一半导体元件、一定位件、一加强层、以及增层电路。制造具有加强层的半导体组体的方法包括：于一介电层上形成一定位件，使用该定位件做为一半导体的配置导件，将该半导体元件设置于该介电层上，该半导体元件包括具有接触垫形成于其上的一主动面以及一非主动面，其中该主动面面朝一第一垂直方向，该非主动面面潮与该第一垂直方向相反的一第二垂直方向，且该定位件是靠近该半导体元件的***边缘，且于垂直垂直方向的侧面方向侧向对准该半导体元件的***边缘，并于该半导体元件的***边缘射向延伸；将一加强层贴附于该介电层上，其包括将半导体元件以及该定位件对准于该加强层的一通孔中；以及形成一增层电路，其于该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层，以及包括一第一导电盲孔、该第一导电盲孔直接接触该半导体元件的接触垫，以提供该半导体元件以及该增层电路间的电性连接。 
该半导体元件可被设置于该介电层上，该半导体元件的主动面是面朝该介电层，且该定位件自介电层朝该第二垂直方向延伸。或者，该半导体元件可被设置于该介电层上，该半导体元件的非主动面面朝该介电层，且该定位件自介电层朝该第一垂直方向延伸。 
在本发明的另一较佳实施态样中，本发明提供了另一种制造具有内建定位件的半导体组体的方法，该半导体组体包括一半导体元件、一定位件、一密封材料、以及一增层电路。制造具有密封材料的半导体组体的方法包括：于一介电层上形成一定位件；使用该定位件作为一半导体元件的配置导件，将该半导体元件设置于该介电层上，该半导体元件包括具有接触垫形成于其上的一主动面以及一非主动面，其中该主动面面朝一第一垂直方向且贴附于该介电层、该非主动面面朝与该第一垂直方向相反的一第二垂直方向，且该定位件靠近该半导体元件的***边缘，且于垂直该垂直方向的侧面方向侧向对准该半导体元件的***边缘，并于该半导体元件的***边缘外侧向延伸；沉积一密封材料，其是于该第二垂直方向覆盖该半导体 元件、该定位件、以及该介电层，且自该半导体元件以及该定位件侧向延伸至该组体的***边缘；以及形成一增层电路，其是朝该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层，以及包括一第一导电盲孔，该第一导电盲孔延伸穿过该介电层且直接接触该半导体元件的该接触垫，以提供该半导体元件以及该增层电路间的电性连接。 
该增层电路可包括一第一绝缘层、一或多个第一盲孔、以及一或多个第一导线，举例来说，该第一绝缘层于该第一垂直方向覆盖该半导体元件、该定位件、以及该加强层或该密封材料，并且可延伸至组体的***边缘，以及该第一导线自该第一绝缘层朝该第一垂直方向延伸。因此，所形成的增层电路的方法可包括：提供于该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层或密封材料的一第一绝缘层；然后形成一或多个第一盲孔，其延伸穿过该第一绝缘层且对准该半导体元件的一或多个接触垫，或选择性地对准一或多个额外的第一盲孔，额外的第一盲孔延伸穿过该第一绝缘层且对准该加强层；然后提供一或多个第一导线，自该第一绝缘层朝第一垂直方向延伸，并于该第一绝缘层上侧向延伸，且于该第二垂直方向延伸穿过该第一盲孔以及选择性的穿过额外的该第一盲孔，以形成一或多个第一导电盲孔，且该第一导电盲孔直接接触半导体元件的接触垫；并选择性地形成一或多个额外的该第一导电盲孔，其是直接接触加强层。据此，该第一导线可直接接触接触垫，以提供半导体元件的信号路由，从而该半导体元件以及该增层电路间的电性连接可不含焊料。该第一导线亦可直接接触该加强层，以作为接地或作为设置于其上的被动元件(如薄膜电阻或电容)的电性连接。于该半导体元件的主动面面朝该介电层的情况下，该增层电路的该第一绝缘层包括该介电层，且该第一盲孔是延伸穿过该介电层。 
若有额外的信号路由需求，该增层电路可进一步的包括额外的绝缘层、额外的盲孔、以及额外的导线。举例来说，该增层电路可更进一步包括一第二绝缘层、一或多个第二盲孔、以及一或多个第二导线。该第二绝缘层可自该第一绝缘层以及该第一导线朝该第一垂直方向延伸，且可延伸至该组体的***边缘，且该第二导线可自该第二绝缘层朝该第一垂直方向延伸。因此，形成该增层电路的方法可更包括：于该第一绝缘层以及该第 一导线上提供一第二绝缘层，且该第二绝缘层自该第一绝缘层以及该第一导线朝该第一垂直方向延伸；然后形成一或多个第二盲孔，该第二盲孔延伸穿过该第二绝缘层，且对齐于该第一导线；然后形成一或多个第二导线，该第二导线是自该第二绝缘层朝该第一垂直方向延伸，并于该第二绝缘层上侧向延伸，且于该第二垂直方向延伸穿过该第二盲孔以形成一或多个第二导电盲孔，该第二导电盲孔是与该第一导线直接接触，从而电性连接该第一导线至该第二导线。该第一盲孔以及该第二盲孔可具有相同的大小，且该第一绝缘层、该第一导线、该第二绝缘层、以及该第二导线可具有平坦的延伸表面并面朝该第一垂直方向。 
该增层电路可包括一或多个内连接垫，以提供下一层级的组体或另一电子设备(如半导体芯片、塑料封装、或另一半导体组体)的电性连接。该内连接垫是于第一垂直方向延伸至该第一导线或延伸至该第一导线上，且包括面朝该第一垂直方向显露的接触面。举例来说，该内连接垫可邻接于该第二导线且与该第二导线一体成型。此外，该第一导线以及该第二导线可提供内连接垫以及该半导体元件的该接触垫间的电性连接。因此，下一层级的组体或另一电子元件可利用各种连接媒介电性连接至嵌埋的半导体元件，连接媒介包括电性接点(如增层电路的内连接垫)上的金或焊锡凸块。 
于介电层上形成定位件的方法可包括：提供包括一金属层以及该介电层的一层压基材；然后移除该金属层的选定部分以形成该定位件。或者，于介电层上形成定位件的方法可包括：提供包括一金属层以及该介电层的一层压基材，然后移除该金属层的选定部分以形成一凹陷部分；然后沉积一塑料材料于该凹陷部分的中作为该定位件；然后移除该金属层的剩余部分。据此，该定位件可由金属、光敏性塑料材料、或非光敏性材料制备而成。举例来说，该定位件基本上可由铜、铝、镍、铁、锡、或其合金所制备，该定位件亦可由环氧树脂或聚酰亚胺所制备。 
根据本发明的制造具有加强层的半导体组体的方法可更进一步包括：于该介电层上形成一配置导件。据此，将该加强层贴附于该介电层上的方法可包括：将该半导体元件以及该定位件对准于该加强层的该通孔中，该配置导件靠近该加强层的***边缘，并于侧面方向侧向对准该加强层的外 围边缘，且于侧面方向侧向延伸至该加强层的***边缘的外。 
于介电层上形成定位件以及配置导件的方法可包括：提供包括一金属层以及该介电层的一层压基材；然后移除该金属层的选定部分以形成该定位件以及该配置导件。或者，于介电层上形成定位件和配置导件的方法可包括：提供包括一金属层以及该介电层的一层压基材，然后移除该金属层的选定部分以形成一凹陷部分；然后沉积一塑料材料于该凹陷部分的中以作为该定位件以及该配置导件；然后移除该金属层的剩余部分。据此，如同该定位件，作为该加强层的配置导件可由金属、光敏性塑料材料、或非光敏性材料制备而成，例如铜、铝、镍、铁、锡、合金、环氧树脂、或聚酰亚胺。 
层压基板可选择性的更包括一支撑板，且该介电层可介于该金属层以及该支撑板之间。据此，当该半导体元件的该主动面面朝该介电层时，根据本发明的制备该半导体组体的方法可更进一步包括：于设置该半导体元件，以及贴附该加强层或沉积密封材料的后，移除该支撑板或薄化该支撑板。在移除该支撑板的情况下，该介电层可作为该增层电路的该第一绝缘层，且具有延伸穿过该介电层的该第一盲孔，接着形成该第一导线，该第一导线自该介电层朝该第一垂直方向延伸，且于该第二垂直方向延伸穿过该第一盲孔至该半导体元件的该接触垫。或者，可利用一内介电层将一金属层贴附于该介电层上，且该介电层以及该内介电层的组合是作为该增层电路的该第一绝缘层，并具有延伸穿过该介电层以及该内介电层的该第一盲孔，然后形成该第一导线，该第一导线包括该金属层，且自该内介电层朝该第一垂直方向延伸，且于该第二垂直方向延伸穿过该第一盲孔至该半导体元件的该接触垫。在薄化该支撑板的情况下，该介电层可作为该增层电路的该第一绝缘层，且该第一导线包括该支撑板经薄化程序后的剩余部分，且自该介电层朝该第一垂直方向延伸，并于该第二垂直方向延伸穿过该第一盲孔至该半导体元件的该接触垫。 
可利用黏着剂将该半导体元件贴附于该介电层上，该黏着剂是接触该半导体元件以及该介电层，且介于该半导体元件以及该介电层之间。同样地，可利用黏着剂将该加强层贴附于该介电层上，该黏着剂是接触该加强层以及该介电层，且介于该加强层以及该介电层之间。当该半导体元件的 该主动面面朝该介电层的形况下，该黏着剂可接触该定位件以及该配置导件，且可于该第一垂直方向与该定位件以及该配置导件共平面，并于该第二垂直方向低于该定位件以及该配置导件。据此，该半导体元件以及该加强层可被固定于该增层电路上，是位于该定位件以及该配置导件所定义的预定位置上，并机械性的接触于该增层电路，其中该定位件以及该配置导件自该增层电路的该第一绝缘层朝该第二垂直方向延伸。当该黏着剂于该第二垂直方向低于该定位件以及该配置导件时，该定位件以及该配置导件可于固化该黏着剂时，防止该半导体元件以及该加强层不必要的位移，该黏着剂是接触该半导体元件的主动面及该增层电路，且介于该半导体元件的主动层与该增层电路之间，以及介于该加强层以及该增层电路之间。同样地，当该半导体元件的非主动面面朝该介电层时，该黏着剂可接触该定位件以及该配置导件，且于该第二垂直方向与该定位件以及该配置导件共平面，并于该第一垂直方向低于该定位件以及该配置导件，如此一来，该定位件以及该配置导件可于该黏着剂完全固化的前防止该半导体元件的不必要的位移。 
可利用各种技术沉积该绝缘层并延伸至该组体的***边缘，其包括膜压合、辊轮涂布、旋转涂布及喷涂沉积法。延伸穿过该绝缘层的该盲孔可经由各种技术形成，其包括激光钻孔、等离子体蚀刻及微影技术。该导线的形成可经由沉积一被覆层且于该第一垂直方向覆盖该绝缘层，并延伸穿过该盲孔至接触垫，以及选择性地穿过该盲孔至该加强层，接着利用蚀刻光罩移除被覆层的选定部分以定义出该导线。该被覆层可利用各种技术，其包括电镀、无电电镀、溅镀及其组合，以沉积单层或多层的被覆层，接着经由各种方式图案化该被覆层，其包括湿蚀刻、电化学蚀刻、激光辅助蚀刻及其与蚀刻光罩(图未示)的组合以定义出该导线。 
经由上述制造具有加强层的半导体组体的方法，本发明可提供一种半导体组体，其中包括：一半导体元件，其包括具有一接触垫形成于其上的一主动面以及一非主动面，其中该主动面面朝一第一垂直方向，以及该非主动面面朝与该第一垂直方向相反的一第二垂直方向；一定位件是作为该半导体元件的配置导件，其靠近该半导体元件的***边缘，且于垂直该第一垂直方向以及该第二垂直方向的侧面方向侧向对准该半导体元件的外 围边缘，并于该半导体元件的***边缘外侧向延伸；一加强层，其包括一通孔，该半导体元件以及该定位件延伸进入该通孔；以及一增层电路，其于该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层，且该增层电路包括一第一绝缘层、一第一盲孔、以及一第一导线，其中于该第一绝缘层中的该第一盲孔是对准于该半导体元件的该接触垫，以及该第一导线是自该第一绝缘层朝该第一垂直方向延伸，且朝该第二垂直方向延伸穿过该第一盲孔，并与该接触垫直接接触。或者，该半导体组体可更进一步的包括：一配置导件，其靠近该加强层的***边缘，且于垂直于第一及第二垂直方向的侧面方向侧向对准该加强层的***边缘，并于该加强层的***边缘侧外向延伸。 
经由上述制造具有密封材料的半导体组体的方法，本发明可提供另一种半导体组体，其中包括：一半导体元件，其包括具有一接触垫形成于其上的一主动面以及一非主动面，其中该主动面面朝一第一垂直方向，以及该非主动面面朝与该第一垂直方向相反的一第二垂直方向；一定位件是作为该半导体元件的配置导件，其靠近该半导体元件的***边缘，且于垂直于第一及第二垂直方向的侧面方向侧向对准该半导体元件的***边缘，并于该半导体元件的***边缘外侧向延伸；一密封材料，其于该第二垂直方向覆盖该半导体元件以及该定位件，且自该半导体元件以及该定位件侧向延伸至该组体的***边缘；以及一增层电路，其于该第一垂直方向覆盖该定位件、该半导体元件、以及该密封材料，且该增层电路包括一第一绝缘层、一第一盲孔、以及一第一导线，其中于该第一绝缘层中的该第一盲孔是对准于该半导体元件的该接触垫，以及该第一导线自该第一绝缘层朝该第一垂直方向延伸，且于该第二垂直方向延伸穿过该第一盲孔，并与该接触垫直接接触。 
该定位件以及该配置导件可分别具有图案以避免该半导体元件以及该加强层不必要的移动。举例来说，该定位件以及该配置导件可包括一连续或不连续的条板或突柱阵列，该定位件以及该配置导件可同时形成且具有相同或不同的图案。具体来说，该定位件可侧向对齐该半导体元件的四个侧表面，以防止该半导体元件的横向位移。举例来说，该***可沿着该半导体元件的四个侧面、两个对角、或四个角对齐，且该半导体元件以 及该定位件间的间隙较佳约于0.001至1毫米的范围的内，该半导体元件可通过该定位件与该通孔的内壁间隔开来，且可添加接合材料至该半导体元件以及该加强层之间以增加其刚性，或者该增层电路的该第一绝缘层可延伸进入以填充该半导体元件以及该加强层间的间隙。此外，该定位件亦可靠近该通孔的内侧壁且对齐该通孔的内侧壁以防止该加强层的横向位移。同理，该配置导件可侧向对齐于该加强层的四个外侧表面，以防止该加强层的横向位移。举例来说，该配置导件可沿着该加强层的四个外侧面、两个外对角、或四个外角对齐，且该加强层的***边缘以及该配置导件间的间隙较佳是约于0.001至1毫米的范围的内，此外，该定位件以及该配置导件的厚度较佳为10至200微米。 
该加强层可延伸至该组体的***边缘，以提供该半导体元件的机械性支撑，以抑制该半导体元件的变形及弯曲，且该加强层亦可提供该增层电路的接地/电源的平面以及作为散热件。且该加强层可为单层结构或多层结构(例如一线路板、或多层陶瓷版、或基板与导电层的层压板)。举例来说，该加强层可由陶瓷、金属、或其他无机材料所制成，如氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(SiN)、硅(Si)、铜(Cu)、铝(Al)、不锈钢等。该加强层也可由如层压的环氧树脂、聚酰亚胺、或铜箔层压板的有机材料所制成。 
该密封材料可自该半导体元件、该定位件、以及该增层电路朝该第二垂直方向延伸，并侧向覆盖及环绕该半导体元件的外侧以及该定位件，且同形被覆该半导体元件的外侧以及该定位件，以及自该半导体元件以及该定位件侧向延伸至该组体的***边缘，以提供对该半导体元件的保护。 
本发明更提供了一种堆栈模块，其包括：多个半导体组体，每一半导体组体包括了(i)一半导体元件，其包括具有一接触垫形成于其上的一主动面以及一非主动面，其中该主动面面朝一第一垂直方向，以及该非主动面面朝与该第一垂直方向相反的一第二垂直方向；(ii)一定位件，作为该半导体元件的配置导件，其靠近该半导体元件的***边缘，且于垂直于第一及第二垂直方向的侧面方向侧向对准该半导体元件的***边缘，并于该半导体元件的***边缘外侧向延伸；(iii)一加强层，其包括一通孔，该半导体元件以及该定位件延伸进入该通孔；(iv)一增层电路，其于该第一 垂直方向覆盖该定位件、该半导体元件、以及该加强层，且该增层电路包括一第一绝缘层、一第一盲孔、以及一第一导线，其中于该第一绝缘层中的该第一盲孔是对准于该半导体元件的该接触垫，以及该第一导线自该第一绝缘层朝该第一垂直方向延伸，且于该第二垂直方向延伸穿过该第一盲孔，并与该接触垫直接接触；(v)一或多个内介电层，其介于垂直方向堆栈的该半导体组体的每个两相邻组体之间；以及(vi)一被覆穿孔，其延伸穿过该等半导体组体以及内介电层以提供该等半导体组体间的电性连接。 
该半导体元件可为一封装或未封装的半导体芯片。举例而言，半导体元件可为包含半导体芯片的栅格阵列(land grid array，LGA)封装或晶圆级封装(WLP)。或者，半导体元件可为半导体芯片。 
该组体可为第一级或第二级单晶或多晶装置。例如，该组体可为包含单一芯片或多枚芯片的第一级封装体。或者，该组体可为包含单一封装体或多个封装体的第二级模块，其中每一封装体可包含单一芯片或多枚芯片。 
除非特别描述或在步骤间使用的「然后」一词或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列且可根据所需设计而变化或重新安排。 
本发明具有多项优点，其中，该加强层可提供该半导体元件以及该增层电路的一电源/接地的平台、一散热片以及一稳定的机械支撑。该定位件可准确地限制该半导体元件以及该增层电路的放置位置，以避免因该半导体元件的横向位移导致该半导体元件以及该增层电路间的电性连接错误，进而大幅度的改善了产品良率。该半导体元件以及该增层电路间的电性连接不含焊料，因此有利于展现高I/O值以及高性能。该半导体组体的可靠度高、价格低廉、且非常适合大量制造生产。 
本发明的上述及其他特征与优点将于下文中通过各种较佳实施例进一步加以说明。 
附图说明
参考随附附图，本发明可通过下述较佳实施例的详细叙述更加清楚明了，其中： 
图1及2为本发明的实施态样中，于一介电层上形成一定位件的方法剖视图。 
图2A为图2的俯视图。 
图1’及2’为本发明的实施态样中，于一介电层上形成一定位件的另一方法剖视图。 
图2A’为图2’的俯视图。 
图2B-2E为本发明定位件的各种参考样式的俯视图。 
图3及图3A各自为本发明的实施态样中，将半导体元件设置于其上的结构剖面图以及俯视图。 
图4以及4A各自为本发明的实施态样中，将加强层设置于其上的结构剖面图以及俯视图。 
图5-9为本发明的实施态样的半导体组体的制造方法剖面图，其包括半导体元件、定位件、加强层、以及与半导体元件电性连接的增层电路。 
图10及图10A各自为本发明的另一实施态样的另一半导体组体剖面图以及俯视图，其包括半导体元件、定位件、配置导件、加强层、以及与半导体元件及加强层电性连接的增层电路。 
图11-14为本发明又一实施态样的又一半导体组体的制造方法剖视图，其包括半导体元件、定位件、加强层、以及与半导体元件及加强层电性连接的增层电路。 
图15-21为本发明再一实施态样的再一半导体组体制造方法剖视图，其包括半导体元件、定位件、密封材料、以及与半导体元件电性连接的增层电路。 
图22-24为本发明一实施态样中，垂直堆栈多个半导体组体的堆栈模块制造方法剖视图。 
图25为本发明另一实施态样中，垂直堆栈多个半导体组体的堆栈模块剖视图。 
具体实施方式
在下文中，将提供实施例以详细说明本发明的实施态样。本发明的其他优点以及功效将通过本发明所揭露的内容而更为显著。应当注意的是， 所述随附附图为简化的附图，附图中所示的元件数量、形状、以及大小可根据实际条件而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不背离本发明所定义的精神与范畴的条件下，可进行各种变化以及调整。上述实施例仅是为了方便说明而举例而已，本发明所主张的权利范围自应以申请专利范围所述为准，而非仅限于上述实施例。 
实施例1 
图1及2为本发明的实施态样中，于一介电层上形成一定位件的方法剖视图，且图2A为图2的俯视图。 
图1为包括金属层11、介电层21、以及支撑板23的层压基板剖面图。图中所示的金属层11为厚度为35微米的铜层，然而，金属层11也可为各种金属材料，并不受限于铜层。此外，金属层11可通过各种技术而被沉积于介电层21上，包括电镀、无电电镀、蒸镀、溅镀及其组合以沉积单层或多层的结构，且其厚度较佳为10至200微米的范围内。 
介电层21通常为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成，且具有50微米的厚度。在此实施态样中，介电层21介于金属层11以及支撑板23之间。然而，支撑板23在某些实施态样下可被省略。支撑板23通常由铜所制成，但铜合金以及其他材料皆可被使用，支撑板23的厚度可于25至1000微米的范围内，而以工艺以及成本做为考虑，其较佳为35至100微米的范围内。在此实施态样中，支撑板23为厚度35微米的铜板。 
图2及2A各自为定位件113形成于介电层21上的结构剖面图及俯视图。定位件113可通过光刻法以及湿式蚀刻法移除金属层11的选定部分而形成。在附图中，定位件113包含矩形阵列的多个金属突柱，且符合随后设置于介电层21上的半导体元件的四个侧面。然而，定位件的样式并不受限于此，且可为防止随后设置的半导体元件的不必要位移的任何样式。 
图1’及2’为本发明的实施态样中，于一介电层上形成一定位件的另一方法剖视图，且图2A’为图2’的俯视图。 
图1’为层压一组凹穴111的剖视图，该层压基板包括如上所述的金 属层11、介电层21、以及支撑板23，且凹穴111是经由移除金属层11的选定部分而形成。 
图2’以及图2A’各自为定位件113形成于介电层21上的结构剖面图以及俯视图。定位件113可经由分散或印刷一光敏性塑料材料(如环氧树脂、聚酰亚胺等)或非光敏性材料于凹穴111中，接着移除整体金属层11而形成。在此，附图中的定位件113是为多个树脂突柱阵列，且符合随后设置的半导体元件的两个对角。 
图2B-2E为定位件的各种参考样式。举例来说，定位件113可由一连续或不连续的条板所组成，且符合随后设置的半导体元件的四个侧面(如图2B及2C所示)、两个对角、或四个角落(如图2D及2E)。 
图3-9本发明的一实施态样中，包括一半导体元件、一定位件、一加强层、以及一增层电路的半导体组体的制造方法剖面图。 
如图9所示，半导体组体101包括半导体元件13、定位件113、加强层41、以及增层电路20。半导体元件31包括主动面311、与主动面331相反的非主动面313、以及于主动面311上的接触垫312。增层电路20是电性连接至半导体元件31，且包括第一绝缘层211、第一导线241、第二绝缘层261、以及包括内连接垫284的第二导线281。定位件113自第一绝缘层211朝向下方向延伸，且靠近半导体元件31的***边缘。***113以及半导体元件31对齐于加强层41的通孔411，且延伸进入加强层41的通孔411。 
图3及图3A各自为使用黏着剂131将如半导体芯片的半导体元件31贴附于介电层21上的结构剖面图以及俯视图。半导体元件31包括主动面311、与主动面311相反的非主动面312、以及于主动面311上的接触垫312。 
定位件113可作为半导体元件31的配置导件，且从而半导体元件31被准确地放置于一预定位置上，且其主动面311是面朝介电层21。定位件113自介电层21朝向上方向延伸超出半导体元件31的主动面311，且侧向对准半导体元件31的四个侧面，并侧向延伸超出半导体元件31的四个侧面。当定位件113靠近半导体元件31的四个侧表面且符合半导体元件31的四个侧面，以及半导体元件31下的黏着剂131低于定位件113时， 可避免但导体元件31于固化黏着剂时的任何不必要的位移。较佳地，半导体元件31以及定位件113之间的间隙是于约0.001至1毫米的范围内。 
图4以及4A各自为使用黏着剂131将加强层41设置至介电层21上的结构剖面图及俯视图。半导体元件31以及定位件113对准于加强层41的通孔411，并***加强层41的通孔411中，且使用黏着剂131将加强层41设置至介电层21上。通孔411是通过机械性钻孔而形成于加强层41上，亦可通过其他如冲压及激光钻孔的技术形成。附图中的加强层41为厚度与半导体芯片大约相同的环氧树脂板，但也可以是其他单层或多层结构，如多层电路板或金属板。 
半导体元件31以及通孔411的内侧壁是通过定位件113彼此隔开，定位件113是靠近且对齐于通孔411的四个内壁，且于加强层41下的黏着剂113低于定位件113，从而亦可避免加强层41于黏着剂131完全固化前的任何不必要的位移。此外，半导体元件31以及加强层41之间可选择性地添加一接合材料(图未示)以增加其刚性。 
图5为形成穿过黏着剂131、介电层21、以及支撑板23的第一盲孔213，以显露接触垫312的结构示意图。第一盲孔213可通过各种技术形成，其包括激光钻孔、等离子体蚀刻及微影技术。可使用脉冲激光提高激光钻孔效能，或者，可使用金属光罩以及激光束。举例来说，可先蚀刻铜板以制造一金属窗口后再照射激光束。第一盲孔213通常具有50微米的直径，且介电层21被视为增层电路的第一绝缘层211。 
参照图6，形成于第一绝缘层211上的第一导线241是经由沉积被覆层23’于支撑板23上，以及沉积进入第一盲孔213中，接着图案化支撑板23以及被覆层23’而形成。或者，于使用的层压基板不具有支撑板23或于图4所示的步骤后移除支撑板23的一些实施态样中，介电层21可于第一盲孔213形成后直接被金属化，从而形成第一导线241。 
被覆层23’可通过各种技术沉积形成单层或多层结构，其包括电镀、无电电镀、蒸镀、溅镀及其组合。举例来说，沉积被覆层23’是首先通过将该结构浸入活化剂溶液中，使第一绝缘层211与无电镀铜产生触媒反应，然后以无电电镀的方式被覆一薄铜层做为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，于晶种层上沉积电镀铜层前，该 晶种层可通过溅镀方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度，即可使用各种技术图案化支撑板23以及被覆层23’以形成第一导线241，其包括湿蚀刻、电化学蚀刻、激光辅助蚀刻及其与蚀刻掩膜(图未示)的组合，以定义出第一导线241。因此，第一导线241是自第一绝缘层211朝向下方向延伸，于第一绝缘层211上侧向延伸，且于向上方向延伸进入第一盲孔213以形成第一导电盲孔243，并电性连接第一接触垫312。 
为了便于说明，支撑板23以及于其上的被覆层23’是以单一层表示，由于铜为同质被覆，金属层间的界线(均以虚线绘示)可能不易察觉甚至无法察觉，然而被覆层23’与第一绝缘层211之间的界线则清楚可见。 
图7为沉积第二绝缘层261于第一导线241以及第一绝缘层211上的剖视图。第二绝缘层261可为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成，并经由各种技术形成，其包括膜压合、辊轮涂布、旋转涂布及喷涂沉积法，并通常具有50微米的厚度。较佳地，第一绝缘层211与第二绝缘层261为相同材料。 
图8为形成穿过第二绝缘层261的第二盲孔263，以显露第一导线241的选定部分的结构剖面图。如同第一盲孔213，第二盲孔263可通过各种技术形成，其包括激光钻孔、等离子体蚀刻及微影技术，且其直径通常为50微米。较佳地，第一盲孔213以及第二盲孔263具有相同的尺寸。 
参照图9，第二导线281是形成于第二绝缘层261上，第二导线281是自第二绝缘层261朝向下方向延伸，于第二绝缘层261上侧向延伸，且于向上方向延伸进入第二盲孔263中以形成与第一导线241电性连接的第二导电盲孔283。 
第二导线281可经由各种技术沉积为一导电层，其包括电镀、无电电镀、溅镀及其组合，接着经由各种方式图案化该导电层，其包括湿蚀刻、电化学蚀刻、激光辅助蚀刻及其与蚀刻光罩(图未示)的组合，以定义出第二导线281。较佳地，第一导线241以及第二导线281是使用相同的材料且具有相同的厚度。 
据此，如图9所示，完成的半导体组体101包括半导体元件31、定位件113、加强层41、以及增层电路20。于此图中，增层电路20包括第一绝缘层211、第一导线241、第二绝缘层261、以及第二导线281。 
半导体元件31以及加强层41是经由黏着剂131贴附于第一绝缘层211上，黏着剂131接触半导体元件31的主动面311、第一绝缘层211以及加强层41，且介于半导体元件31与第一绝缘层211之间，以及介于加强层41与第一绝缘层211之间，半导体元件31以及加强层41是由介于半导体元件31以及加强层41间的定位件113而与彼此隔开。定位件113自增层电路20的第一绝缘层211朝向上方向延伸，并靠近半导体元件31的***边缘以及通孔411的内侧壁。黏着剂131接触定位件113，且于向下方向与定位件113共平面，并于向上方向低于定位件113。增层电路20的第一导线241直接接触半导体元件31的接触垫312，从而半导体元件31以及增层电路20间的电性连接不含焊料。 
实施例2 
图10及图10A各自为本发明的另一实施态样中，具有配置导件115的另一半导体组体102的剖面图及俯视图，其中配置导件115靠近加强层41的***边缘，且额外的第一导电盲孔243与加强层41直接接触。 
在本实施例中，半导体组体102是由实施例1所示的方法而制成，除了于移除金属层11的选定部分时形成定位件113同时形成配置导件115以准确的定义加强层41的设置位置，以及形成额外的第一导电盲孔243，其是与加强层41直接接触。配置导件115自第一绝缘层上211朝向上方向延伸超过加强层41的附着表面，并于侧面方向侧向对准于加强层41的四个侧表面，且于侧面方向延伸超过加强层41的四个侧表面。在附图中，配置导件115为多个金属突柱，且于侧面方向上符合加强层41的四个侧表面。然而，配置导件115的样式可为其他多种样式，其并不受限于此。由于配置导件115是于侧面方向靠近并符合加强层41的四个外侧表面，且加强层41下的黏着剂131低于配置导件115，因此于固化该黏着剂131时，可防止加强层41的任何不必要的位移。而加强层41的***边缘与配置导件115间的间隙较佳为约0.001至1毫米的范围的内。 
实施例3 
图11-14为本发明又一实施态样中，制造具有支撑板、介电层、半导体元件、定位件、加强层、以及增层电路的又一种半导体组体的方法剖面图。 
为了简要说明的目的，于实施例1中的任何叙述可合并至此处的相同应用部分，且不再重复相同叙述。 
图11为图1-4的步骤所制备的结构剖面图，除了半导体元件31是以非主动面313面朝介电层21的情况下被设置于介电层21上，且附图中的支撑板23为厚度50微米的铜板。 
图12为于向上方向将第一绝缘层211形成于半导体元件31的主动面311及加强层41上的结构剖面图。第一绝缘层211于向下方向覆盖半导体元件31、加强层41、以及定位件113，且第一绝缘层211是于通孔中411延伸进入半导体元件31以及加强层41间的间隙。 
图13为形成穿过第一绝缘层211的第一盲孔213的结构剖面图。第一盲孔213对准半导体元件31上显露的接触垫312，以及对准加强层41的选定部分。 
参照图14，第一导线241形成于第一绝缘层211上，第一导线241自第一绝缘层211朝向下方向延伸，且于第一绝缘层211上侧向延伸，并于向下方向延伸进入第一盲孔213中以形成第一导电盲孔243，并与接触垫312以及加强层41电性接触。 
据此，如图14所示，完成的半导体组体103包括支撑板23、介电层21、半导体元件31、定位件113、加强层41、以及增层电路20。于附图中，增层电路20接触半导体元件31以及加强层41，并于向上方向覆盖半导体元件31以及加强层41，且包括第一绝缘层211以及第一导线241。半导体元件31以及加强层41是利用黏着剂131设置至介电层21上，黏着剂131接触半导体元件31的非主动面313、介电层21、以及加强层41，并介于半导体元件31的非主动面313与介电层21之间，以及介于加强层41与介电层21之间，且经由半导体元件31以及加强层41间的定位件113而被分隔开来。定位件113自介电层211朝向上方向延伸超出半导体元件31的非主动面313，且靠近半导体元件31的***边缘，并侧向对齐于半导体元件31的***边缘，以准确的定义半导体元件31的设置位置。 
实施例4 
图15-21为本发明的再一实施态样中，制造包括半导体元件、定位件、密封材料、以及增层电路的再一种半导体组体的方法剖面图。 
为了简要说明的目的，于实施例1中的任何叙述可合并至此处的相同应用部分，且不再重复相同叙述。 
图15为图1-3所示的步骤制备的结构剖面图。 
图16为密封材料71(如模塑化合物)于向上方向接触并覆盖半导体元件31、定位件113、以及介电层21的结构剖面图。密封材料71自半导体元件31、定位件113、以及介电层21朝向上方向延伸，且侧向覆盖、环绕、以及同型被覆于半导体元件31以及定位件的***侧表面，并自半导体元件31以及定位件113侧向延伸至整体结构的***边缘，以保护半导体元件31。 
图17为形成穿过支撑板23、介电层21、以及黏着剂131的第一盲孔213的结构剖面图。第一盲孔213对准并显露接触垫312，且介电层21被视为增层电路的第一绝缘层211。 
参照图18，第一导线241是经由沉积被覆层23’于支撑板23上以及沉积进入第一盲孔213，接着图案化支撑板23以及其上的被覆层23’而形成。被覆层23’自支撑板23朝向下方向延伸，并于向上方向延伸进入第一盲孔213中以形成第一导电盲孔243，并电性连接至接触垫312。 
为了便于说明，支撑板23以及于其上的被覆层23’是以单一层表示，由于铜为同质被覆，金属层间的界线(均以虚线绘示)可能不易察觉甚至无法察觉，然而被覆层23’与第一绝缘层211之间的界线则清楚可见。 
图19为设置第二绝缘层261于第一导线241以及第一绝缘层211上的结构剖面图。第二绝缘层261于向下方向覆盖第一绝缘层211以及第一导线241，并自第一绝缘层211以及第一导线241朝向下方向延伸。 
图20为形成穿过第二绝缘层261的第二盲孔263的剖面图。第二盲孔263对准第一导线241的选定部分并显露第一导线241的选定部分。 
参照图21，第二导线281是形成于第二绝缘层261上。第二导线281自第二绝缘层261朝向下方向延伸，并于第二绝缘层261上侧向延伸，且于向上方向延伸进入第二盲孔263以形成第二导电盲孔283，其是与第一导线241电性连接。 
据此，如图21所示，完成的半导体组体104包括半导体元件31、定位件113、密封材料71、以及增层电路20。在此图中，增层电路20于向 下方向覆盖半导体元件31、定位件113、以及密封材料71，且包括第一绝缘层211、第一导线241、第二绝缘层261、以及第二导线281。半导体元件31是利用黏着剂131固定于增层电路20上，且黏着剂131接触半导体元件31的主动面311以及第一绝缘层211，并介于半导体元件31的主动面311以及第一绝缘层211之间。定位件113自第一绝缘层211朝向上方向延伸并超出至半导体元件31的主动面311，且靠近半导体元件31的***边缘，并侧向对准半导体元件31的***边缘，以准确的限制半导体元件31的置放位置。 
实施例5 
图22-24为本发明一较佳实施例的制造堆栈模块的方法剖面图，该堆栈模块包括多个垂直堆栈的半导体组体。 
图22为内介电层291介于两个相邻半导体组体105之间以及介于上层金属层24以及上层半导体组体105之间的结构剖面图。每一半导体组体105皆由图1-6所示的步骤所制备，除了下层组体105不具有导线以外。半导体组体105是垂直地堆栈且使用内介电层291彼此接合，内介电层291接触并介于上层半导体组体105的增层电路20以及下层半导体组体105的半导体元件31之间；以及介于上层半导体组体105的增层电路20以及下层半导体组体105的加强层41之间。同时，额外的金属层24亦使用内介电层291结合至上层半导体组体105的半导体元件31以及加强层41。在此图中，内介电层291更延伸进入下层半导体组体105的半导体元件31以及加强层41的间隙中。 
图23为穿孔51的结构剖面图。穿孔51于垂直方向延伸穿过上层金属层24、半导体组体105、以及内介电层291。穿孔51可通过机械性钻孔而形成，也可经由其他技术如激光钻孔以及湿式或非湿式的等离子体蚀刻而形成。 
参照图24，下层组体105具有第一导线241，第一导线241是经由沉积被覆层23’于支撑板23上，接着图案化支撑板23以及被覆层23’的组合而形成，且端子61是形成于上层内介电层291，端子61是经由沉积被覆层23’于金属层24上，接着图案化金属层24以及被覆层23’的组合而形成。此外，被覆层23’更进一步的被沉积于穿孔51中以提供被覆穿孔52。据此， 完成的堆栈模块110包括半导体组体105、内介电层291、端子61、以及被覆穿孔52。每一半导体组体105包括半导体元件31、定位件113、加强层41、以及增层电路20。在此图中，增层电路20包括第一绝缘层211以及第一导线241。被覆穿孔52延伸穿过内介电层291以及半导体组体105以提供半导体组体105与端子61间的电性连接。 
实施例6 
图25为本发明另一实施态样的另一种堆栈模块210剖面图，该堆栈模块210具有多个垂直堆栈的半导体组体106。半导体组体106是经由图11-14所示的步骤，外加移除支撑板23的步骤所制备，且经由内介电层291垂直堆栈并与彼此接合。内介电层291接触上层半导体组体106的介电层21以及下层半导体组体106的增层电路20，且介于上层半导体组体106的介电层21与层半导体组体106的增层电路20之间。在此图中，增层电路20包括第一绝缘层211以及第一导线241。被覆穿孔52延伸穿过内介电层291以及半导体组体106以提供半导体组体106及端子61间的电性连接，端子61自下层半导体组体106的介电层21朝向下方向延伸。 
上述的半导体组体以及堆栈模块仅为说明范例，本发明尚可通过其他多种实施例实现。此外，上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用。例如，半导体组体可包括多组定位件以准确的定义多个额外半导体元件、被动元件、或其他电子元件的相对位置，且增层电路可包括额外的导线以容纳额外的半导体元件、被动元件、或其他电子元件。同理，加强层可包括多个通孔以容纳额外的半导体元件、被动元件、或其他电子元件。 
本案的半导体元件可为已封装或未封装芯片。此外，该半导体元件可为裸芯片、LGA、或QFN等。定位件可依半导体元件而客制化，举例来说，定位件的图案可为正方形或矩形，与半导体元件的形状相同或相似。 
外部的散热元件如散热片或散热座可经由热导电性黏着剂或焊接材料贴附于半导体元件，该外部的散热元件也可贴附于加强层以延伸接触面积以增加半导体元件的散热途径效率。 
在本文中，“邻接”一词意指元件是一体成型(形成单一个体)或相互接触(彼此无间隔或未隔开)。例如，第一导线邻接于主动面，但并未邻接 于非主动面。 
“重叠”一词意指位于上方并延伸于一下方元件的周缘内。“重叠”包含延伸于该周缘的内、外或坐落于该周缘内。例如，在定位件于向下方向自介电层延伸时，加强层是重叠于介电层，此乃因一假想垂直线可同时贯穿该加强层与该介电层，不论加强层与介电层之间是否存有另一同样被该假想垂直线贯穿的元件(如黏着剂)，且亦不论是否有另一假想垂直线仅贯穿介电层而未贯穿加强层(亦即位于加强层的通孔内)。同样地，黏着剂是重叠于介电层，加强层是重叠于黏着剂，且黏着剂被加强层重叠。此外，“重叠”与“位于上方”同义，“被重叠”则与“位于下方”同义。 
“接触”一词意指直接接触。例如，导线接触主动面但并未接触非主动面。 
“覆盖”一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如，在半导体元件的非主动面面朝向上方向的状态下，增层电路于向下方向覆盖半导体元件，不论是否具有如黏着剂的其他元件介于半导体元件以及增层电路之间，且密封材料于向上方向覆盖半导体元件。 
“层”字包含图案化及未图案化的层体。例如，当金属层设置于介电层上时，金属层可为一空白未光刻及湿式蚀刻的平板。此外，“层”可包含多个堆栈层。 
“开口”、“通孔”与“穿孔”等词同指贯穿孔洞。例如，当定位件于向上方向自介电层延伸时，半导体被***加强层的通孔中，半导体元件于向上方向自加强层中显露出。 
“***”一词意指元件间的相对移动。例如，“将半导体元件***通孔中”是不论加强层为固定不动而半导体元件朝加强层移动；半导体元件固定不动而由加强层朝半导体元件移动；或半导体元件与加强层两者彼此靠合。又例如，“将半导体元件***(或延伸至)通孔内”包含：贯穿(穿入并穿出)通孔；以及***但未贯穿(穿入但未穿出)通孔。 
“对准”一词意指元件间的相对位置，不论元件之间是否彼此间隔或邻接，或一元件***且延伸进入另一元件中。例如，当假想的水平线贯穿定位件及半导体元件时，定位件侧向对准于半导体元件，不论定位件与半导体元件之间是否具有其他被假想的水平线贯穿的元件，且不论是否具有 另一贯穿半导体元件但不贯穿定位件、或贯穿定位件但不贯穿半导体元件的假想水平线。同样地，第一盲孔对准于半导体元件的第一接触垫，且半导体元件与定位件对准于通孔。 
“靠近”一词意指元件间的间隙的宽度不超过最大可接受范围。如本领域已知通识，当半导体元件以及定位件间的间隙不够窄时，由于半导体元件于间隙中的横向位移而导致的位置误差可能会超过可接受的最大误差限制，一旦半导体元件的位置误差超过最大极限时，则不可能使用激光束对准接触垫，而导致半导体元件以及增层电路间的电性连接错误。因此，根据半导体元件的接触垫的尺寸，于本领域的技术人员可经由试误法以确认半导体元件以及定位件间的间隙的最大可接受范围，从而避免半导体元件以及增层电路间的电性连接错误。由此，「定位件靠近半导体元件的***边缘」的用语是指半导体元件的***边缘以及定位件间的间隙是窄到足以防止半导体元件的位置误差超过可接受的最大误差限制。 
“设置”一语包含与单一或多个支撑元件间的接触与非接触。例如，半导体元件是设置于介电层上，不论此半导体元件是实际接触介电层或与介电层以一黏着剂相隔。 
“电性连接”一词意指直接或间接电性连接。例如，第一导线提供了内连接垫以及半导体元件的接触垫的电性连接，其不论第一导线是否邻接内连接垫、或经由第二导线电性连接至内连接垫。 
“上方”一词意指向上延伸，且包含邻接与非邻接元件以及重叠与非重叠元件。例如，当密封材料面朝向上方向时，定位件于其上方延伸，邻接同时自介电层突伸而出。 
“下方”一词意指向下延伸，且包含邻接与非邻接元件以及重叠与非重叠元件。例如，在密封材料面朝向上方向时，增层电路延伸于其下方，邻接黏着剂并自黏着剂向下方向突伸而出。同样地，增层电路即使并未邻接半导体元件，其仍可延伸于半导体元件下方。 
“第一垂直方向”及“第二垂直方向”并非取决于组体的定向，凡熟悉此项技术的人士即可轻易了解其实际所指的方向。例如，半导体元件的主动面面朝第一垂直方向，且半导体元件的非主动面面朝第二垂直方向，此与组体是否倒置无关。同样地，定位件是沿一侧向平面「侧向」对准半 导体元件，此与组体是否倒置、旋转或倾斜无关。因此，该第一及第二垂直方向是彼此相反且垂直于侧面方向，且侧向对准的元件是在垂直于第一与第二垂直方向的侧向平面相交。再者，当半导体元件的主动面面朝向下方向时，第一垂直方向为向下方向，第二垂直方向为向上方向；当半导体元件的主动面面朝向上方向时，第一垂直方向为向上方向，第二垂直方向为向下方向。 
本发明的半导体组体以及堆栈模块具有多项优点。半导体组体以及堆栈模块的可靠度高、价格平实且极适合量产。加强层提供了机械性支撑，尺寸稳定性以及控制整体的平整性，且增层电路(如半导体元件)的热膨胀，即使半导体元件与增层电路间的热膨胀系数(CTE)不同，于热循环的情况下，半导体元件依然能稳固连接至增层电路。半导体元件与增层电路之间为直接的电性连接，其不含焊料是有利于高I/0值以及高性能。特别是定位件可准确的定义半导体元件设置的位置，并避免由半导体元件的横向位移所导致半导体元件以及增层电路间的电性连接错误，从而大幅改善生产的良率。 
本案的制作方法具有高度适用性，且是以独特、进步的方式结合运用各种成熟的电性连结及机械性连结技术。此外，本案的制作方法不需昂贵工具即可实施。因此，相较于传统封装技术，此制作方法可大幅提升产量、良率、效能与成本效益。 
在此所述的实施例是为例示的用，其中所述实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使附图清晰，附图亦可能省略重复或非必要的元件及元件符号。 
精于此项技术的人士针对本文所述的实施例当可轻易思及各种变化及修改的方式。例如，前述的材料、尺寸、形状、大小、步骤的内容与步骤的顺序皆仅为范例。本领域人士可于不悖离如随附申请专利范围所定义的本发明精神与范畴的条件下，进行变化、调整与均等技术。 
虽然本发明已于较佳实施态样中说明，然而应当了解的是，在不悖离本发明申请专利范围的精神以及范围的条件下，可对于本发明进行可能的修改以及变化。 

Claims (20)

1.一种制造具有内建定位件的半导体组体的方法，包括：
于一介电层上形成一定位件；
使用该定位件作为一半导体元件的一配置导件，将该半导体元件设置于该介电层上，该半导体元件包括具有一接触垫形成于其上的一主动面以及一非主动面，其中该主动面面朝一第一垂直方向、该非主动面面朝与该第一垂直方向相反的一第二垂直方向，且该定位件靠近该半导体元件的***边缘，且于垂直该第一垂直方向以及该第二垂直方向的侧面方向侧向对准该半导体元件的***边缘，并于该半导体元件的***边缘外侧向延伸；
将一加强层贴附于该介电层上，其包括将该半导体元件以及该定位件对准于该加强层的一通孔中；以及
提供一增层电路，其于该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层，以及包括一第一导电盲孔，该第一导电盲孔直接接触该半导体元件的该接触垫，以提供该半导体元件以及该增层电路间的电性连接。
2.如权利要求1所述的制造具有内建定位件的半导体组体的方法，其中，该半导体元件以及该增层电路间的电性连接不含焊料。
3.如权利要求1所述的制造具有内建定位件的半导体组体的方法，其中，于该介电层上形成该定位件的步骤包括：
提供包括一金属层以及该介电层的一层压基材；然后
移除该金属层的选定部分以形成该定位件。
4.如权利要求1所述的制造具有内建定位件的半导体组体的方法，其中，于该介电层上形成该定位件的步骤包括：
提供包括一金属层以及该介电层的一层压基材；然后
移除该金属层的选定部分以形成一凹陷部分；然后
沉积一塑料材料于该凹陷部分的中；然后
移除该金属层的一剩余部分。
5.如权利要求1所述的制造具有内建定位件的半导体组体的方法，其中，将该半导体元件设置于该介电层上的步骤中，该半导体元件的该主动面是面朝该介电层，且该定位件自该介电层朝该第二垂直方向延伸。
6.如权利要求5所述的制造具有内建定位件的半导体组体的方法，其中，是使用一黏着剂将该半导体元件贴附于该介电层上，该黏着剂接触该半导体元件以及该介电层，且介于该半导体元件以及该介电层之间。
7.如权利要求6所述的制造具有内建定位件的半导体组体的方法，其中该黏着剂接触该定位件且于该第一垂直方向与该定位件共平面，以及于该第二垂直方向低于该定位件。
8.如权利要求5所述的制造具有内建定位件的半导体组体的方法，其中，形成该增层电路的步骤包括：
提供一第一绝缘层，其包括该介电层，且于该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层；然后
形成一第一盲孔，其伸穿过该第一绝缘层，且对准于该半导体元件的该接触垫；然后
形成一第一导线，其是自该第一绝缘层朝该第一垂直方向延伸，且于该第一绝缘层上侧向延伸，以及朝该第二垂直方向延伸穿过该第一盲孔，以形成该第一导电盲孔，且该第一导电盲孔直接接触该半导体元件的该接触垫。
9.如权利要求8所述的制造具有内建定位件的半导体组体的方法，其中，形成该增层电路的步骤包括：
形成一额外的第一盲孔，其延伸穿过该第一绝缘层且对准于该加强层；然后
形成该第一导线，其朝该第二垂直方向延伸穿过该额外的第一盲孔，以形成一额外的第一导电盲孔，且该第一导电盲孔直接接触该加强层。
10.如权利要求1所述的制造具有内建定位件的半导体组体的方法，其中，将该半导体元件设置于该介电层上的步骤中，该半导体元件的该非主动面是面朝该介电层，且该定位件自该介电层朝该第一垂直方向延伸。
11.如权利要求10所述的制造具有内建定位件的半导体组体的方法，其中，是使用一黏着剂将该半导体元件贴附于该介电层上，该黏着剂接触该半导体元件以及该介电层，且介于该半导体元件以及该介电层之间。
12.如权利要求11所述的制造具有内建定位件的半导体组体的方法，其中，该黏着剂接触该定位件，且于该第二垂直方向与该定位件共平面，以及于该第一垂直方向低于该定位件。
13.如权利要求10所述的制造具有内建定位件的半导体组体的方法，其中，形成该增层电路的步骤包括：
提供一第一绝缘层，其于该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层；然后
形成一第一盲孔，其延伸穿过该第一绝缘层，且对准于该半导体元件的该接触垫；然后
形成一第一导线，其自该第一绝缘层朝该第一垂直方向延伸，以及于该第一绝缘层上侧向延伸，且朝该第二垂直方向延伸穿过该第一盲孔以形成该第一导电盲孔，该第一导电盲孔直接接触该半导体元件的该接触垫。
14.如权利要求13所述的制造具有内建定位件的半导体组体的方法，其中，形成该增层电路的步骤包括：
于该第一绝缘层中形成一额外的第一盲孔，该额外的第一盲孔对准于该加强层；然后
形成该第一导线，其朝该第二垂直方向延伸穿过该额外的第一盲孔，以形成一额外的第一导电盲孔，该额外的第一导电盲孔直接接触该加强层。
15.如权利要求1所述的制造具有内建定位件的半导体组体的方法，其中，该定位件包括一连续或不连续的条板、或一突柱阵列。
16.如权利要求1所述的制造具有内建定位件的半导体组体的方法，其中，该半导体元件以及该定位件间的间隙于0.001至1毫米的范围内。
17.如权利要求1所述的制造具有内建定位件的半导体组体的方法，其中，该定位件的高度于10至200微米的范围内。
18.如权利要求1所述的制造具有内建定位件的半导体组体的方法，其中，该加强层为一层压的环氧树脂或聚酰亚胺。
19.一种具有内建定位件的半导体组体，包括：
一半导体元件，其包括具有一接触垫形成于其上的一主动面以及一非主动面，其中该主动面面朝一第一垂直方向，以及该非主动面面朝与该第一垂直方向相反的一第二垂直方向；
一定位件作为该半导体元件的一配置导件，其靠近该半导体元件的***边缘，且于垂直该第一垂直方向以及该第二垂直方向的侧面方向侧向对准该半导体元件的***边缘，并于该半导体元件的***边缘外侧向延伸；
一加强层，其包括一通孔，该半导体元件以及该定位件延伸进入该通孔；以及
一增层电路，其于该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层，且该增层电路包括一第一绝缘层、一第一盲孔、以及一第一导线，其中于该第一绝缘层中的该第一盲孔是对准于该半导体元件的该接触垫，以及该第一导线自该第一绝缘层朝该第一垂直方向延伸，且于该第二垂直方向延伸穿过该第一盲孔，并直接接触该接触垫。
20.一种制造具有内建定位件的半导体组体的方法，包括：
于一介电层上形成一定位件；
使用该定位件作为一半导体元件的一配置导件，将该半导体元件设置于该介电层上，该半导体元件包括具有一接触垫形成于其上的一主动面以及一非主动面，其中该主动面面朝一第一垂直方向且贴附于该介电层、该非主动面面朝与该第一垂直方向相反的一第二垂直方向，且该定位件靠近该半导体元件的***边缘，且于垂直该第一垂直方向以及该第二垂直方向的侧面方向侧向对准该半导体元件的***边缘，并于该半导体元件的***边缘外侧向延伸；
沉积一密封材料，其是于该第二垂直方向覆盖该半导体元件、该定位件、以及该介电层，且自该半导体元件以及该定位件侧向延伸至该组体的***边缘；以及
形成一增层电路，其是于该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层，以及包括一第一导电盲孔，该第一导电盲孔延伸穿过该介电层且直接接触该半导体元件的该接触垫，以提供该半导体元件以及该增层电路间的电性连接。
CN201310326180.8A 2012-08-14 2013-07-30 具有内建定位件的半导体组体，及其制造方法 Pending CN103594381A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261682801P 2012-08-14 2012-08-14
US61/682,801 2012-08-14
US13/733,226 US20140183752A1 (en) 2013-01-03 2013-01-03 Semiconductor assembly with built-in stopper, semiconductor device and build-up circuitry and method of making the same
US13/733,226 2013-01-03

Publications (1)

Publication Number Publication Date
CN103594381A true CN103594381A (zh) 2014-02-19

Family

ID=50084470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310326180.8A Pending CN103594381A (zh) 2012-08-14 2013-07-30 具有内建定位件的半导体组体，及其制造方法

Country Status (2)

Country Link
CN (1) CN103594381A (zh)
TW (1) TW201407744A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900782A (zh) * 2014-03-07 2015-09-09 钰桥半导体股份有限公司 具有隔离件的散热增益型线路板制作方法
CN105932008A (zh) * 2015-02-26 2016-09-07 钰桥半导体股份有限公司 低弯翘无芯基板及其半导体组体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561328A (en) * 1991-06-24 1996-10-01 Digital Equipment Corporation Photo-definable template for semiconductor chip alignment
US20060105500A1 (en) * 2004-05-11 2006-05-18 Wen-Yuan Chang Process for fabricating chip embedded package structure
US20110241161A1 (en) * 2008-02-11 2011-10-06 Globalfoundries Inc. Chip package with channel stiffener frame
US20120120609A1 (en) * 2010-11-12 2012-05-17 Unimicron Technology Corporation Package structure having a semiconductor component embedded therein and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561328A (en) * 1991-06-24 1996-10-01 Digital Equipment Corporation Photo-definable template for semiconductor chip alignment
US20060105500A1 (en) * 2004-05-11 2006-05-18 Wen-Yuan Chang Process for fabricating chip embedded package structure
US20110241161A1 (en) * 2008-02-11 2011-10-06 Globalfoundries Inc. Chip package with channel stiffener frame
US20120120609A1 (en) * 2010-11-12 2012-05-17 Unimicron Technology Corporation Package structure having a semiconductor component embedded therein and method of fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900782A (zh) * 2014-03-07 2015-09-09 钰桥半导体股份有限公司 具有隔离件的散热增益型线路板制作方法
CN104900782B (zh) * 2014-03-07 2017-11-17 钰桥半导体股份有限公司 具有隔离件的散热增益型线路板制作方法
CN105932008A (zh) * 2015-02-26 2016-09-07 钰桥半导体股份有限公司 低弯翘无芯基板及其半导体组体

Also Published As

Publication number Publication date
TW201407744A (zh) 2014-02-16

Similar Documents

Publication Publication Date Title
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
CN104733332B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
CN104810320B (zh) 半导体组件及其制作方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
CN104039070A (zh) 具有内建散热座及增层电路的散热增益型线路板
CN101536181B (zh) 半导体装置及其制造方法
EP1356520B1 (en) Microelectronic substrate with integrated devices
US9721920B2 (en) Embedded chip packages and methods for manufacturing an embedded chip package
US9147587B2 (en) Interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
CN103594444A (zh) 在中介层及无芯基板之间具有双重连接通道的半导体组件
CN103596386B (zh) 制造具有内建定位件的复合线路板的方法
TW200933765A (en) Integrated circuit package system for shielding electromagnetic interference
US20140048949A1 (en) Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
CN103633060A (zh) 具有内嵌元件及电磁屏障的线路板
CN105932008A (zh) 低弯翘无芯基板及其半导体组体
US20140048950A1 (en) Thermally enhanced semiconductor assembly with embedded semiconductor device and built-in stopper and method of making the same
US20040195669A1 (en) Integrated circuit packaging apparatus and method
CN103596354B (zh) 具有内建定位件、中介层、以及增层电路的复合线路板
CN103716992A (zh) 具有内嵌元件、内建定位件、及电磁屏障的线路板
CN103594381A (zh) 具有内建定位件的半导体组体，及其制造方法
CN102543970A (zh) 半导体封装件及其制造方法
CN103594379A (zh) 具有内嵌半导体以及内建定位件的连线基板及其制造方法
TWI517312B (zh) 具有屏蔽蓋及屏蔽狹槽作爲內嵌元件之電磁屏障之線路板
US20140183752A1 (en) Semiconductor assembly with built-in stopper, semiconductor device and build-up circuitry and method of making the same
CN104349583A (zh) 具有复合芯层及双增层电路的线路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140219