CN103716992A - 具有内嵌元件、内建定位件、及电磁屏障的线路板 - Google Patents

具有内嵌元件、内建定位件、及电磁屏障的线路板 Download PDF

Info

Publication number
CN103716992A
CN103716992A CN201310468443.9A CN201310468443A CN103716992A CN 103716992 A CN103716992 A CN 103716992A CN 201310468443 A CN201310468443 A CN 201310468443A CN 103716992 A CN103716992 A CN 103716992A
Authority
CN
China
Prior art keywords
semiconductor element
layer
keeper
layer circuit
screening cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310468443.9A
Other languages
English (en)
Inventor
林文强
王家忠
陈振重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Bridge Semiconductor Corp
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/043,933 external-priority patent/US20140061877A1/en
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN103716992A publication Critical patent/CN103716992A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种具有内嵌元件、内建定位件、及电磁屏障的线路板，其包括一定位件、一半导体元件、一具有屏蔽侧壁的加强层、一第一增层电路、以及具有一屏蔽盖的一第二增层电路。该第一以及该第二增层电路在相反的垂直方向覆盖该半导体元件、该定位件、以及该加强层。该屏蔽侧壁以及该屏蔽盖通过第一增层电路而电性连接至该半导体元件的至少一接地连接垫，且可分别作为位于该加强层的该通孔中的该半导体元件有效的水平以及垂直电磁屏蔽效果。

Description

具有内嵌元件、内建定位件、及电磁屏障的线路板
技术领域
本发明涉及一种具有内嵌元件、内建定位件、以及电磁屏障的线路板，特别是一种具有屏蔽盖以及屏蔽侧壁的线路板，其中屏蔽盖及屏蔽侧壁可分别作为内嵌元件的垂直及水平屏障。
背景技术
半导体元件易受到电磁干扰(EMI)或是其他内部元件干扰，例如在高频模式操作时的电容、感应、导电耦合等。当半导体芯片为了微型化而与彼此紧密地设置时，这些不良干扰的严重性可能会大幅上升。为了减少电磁干扰，在某些半导体元件及模块上可能需要屏障。
Bolognia等人的美国专利8,102,032、Pagaila等人的美国专利8,105,872、Fuentes等人的美国专利号8,093,691、Chi等人的美国专利8,314,486及美国专利8,349,658揭示了用于半导体元件屏障的各种方法，包括金属罐、线状网(wire fences)、或球状网(ball fences)。上述所有方法皆设计用于组装于基板及屏蔽材料(例如金属罐、金属膜、线状或球状网)上的元件，屏蔽材料皆为外部添加的形式，其需要额外空间，因而增加半导体封装的尺寸及额外耗费。
Ito等人的美国专利7,929,313、美国专利7,957,154及美国专利号8,168,893揭露了一种使用位于树脂层中的导电盲孔以形成电磁屏障层的方法，该电磁屏障层环绕用于容纳内嵌半导体元件的凹陷部分。此种结构确保在小空间中内嵌元件的优异电性屏蔽，但导电盲孔的深度需要如同半导体元件的厚度，故钻孔及被覆孔洞时受到高纵横比的限制，且仅能容纳一些超薄的元件。此外，由于作为芯片放置区域的凹陷部分是在导电盲孔金属化后形成，因对准性差造成半导体元件错位，进而使此方法在大量制造时产率极低。
发明内容
本发明是鉴于以上的情况而开发，其目的在于提供一种可将内嵌元件固定于一预定位置及屏障电磁干扰的线路板。据此，本发明所提供的线路板包括一屏蔽盖、一半导体元件、一定位件、具有屏蔽侧壁的一通孔的一加强层、一第一增层电路、以及选择性地包括一第二增层电路。此外，本发明也提供了另一种线路板，其包括一半导体元件、一定位件、具有屏蔽侧壁的一通孔的一加强层、一第一增层电路、具有一屏蔽盖的一第二增层电路。
在一优选实施方式中，该定位件作为该半导体元件的配置导件，该定位件靠近该半导体元件的***边缘，并于侧面方向侧向对准该半导体的***边缘，且于侧面方向侧向延伸超过该半导体的***边缘。该半导体元件以及该定位件延伸进入该加强层的该通孔，该通孔的该屏蔽侧壁是在侧面方向侧向覆盖该半导体元件的***边缘，该屏蔽盖是在该第二垂直方向覆盖该半导体元件。该屏蔽侧壁以及该屏蔽盖电性连接至少一该半导体元件的接地接触垫，且可分别作为该半导体元件的水平以及垂直的屏障。该第一增层电路以及该第二增层电路分别于该第一垂直方向以及该第二垂直方向覆盖该半导体元件、该定位件、以及该加强层。
该半导体元件包括一主动面以及与该主动面相反的一非主动面，该主动面上具有多个接触垫。该半导体元件的该主动面面朝该第一垂直方向，并背向该屏蔽盖，且该半导体元件的该非主动面面朝该第二垂直方向，并朝向该屏蔽盖。该半导体元件可经由黏着剂而被固定于该第一或第二增层电路上，或被设置于该屏蔽盖上。
该定位件可由金属、光敏性塑料材料、或非光敏性材料制备而成。举例来说，该定位件基本上可由铜、铝、镍、铁、锡、或其合金所制备，该定位件亦可由环氧树脂或聚酰亚胺所制备。
该加强层包括一通孔，该通孔具有导电的侧壁，且可使用黏着剂而被固定于该屏蔽盖上、或该第一增层电路或该第二绝缘层的一绝缘层上。该加强层可延伸至该线路板的***边缘，并提供机械性支撑以抑制该线路板的弯曲或翘曲。该加强层可为具有内嵌单层导线或多层导线的单层结构或多层结构，例如可为多层线路板。该加强层可由非金属材料所组成，如多种无机或有机的绝缘材料，包括陶瓷、氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(SiN)、硅(Si)、玻璃、层叠的环氧树脂、聚酰亚胺、或覆铜层压板。于镀覆的过程中，非金属加强层的通孔中可形成金属化的侧壁，以提供位于该通孔内的该半导体元件的水平方向的电磁屏蔽。此外，该加强层的该第一以及第二表面可经由镀覆程序而被金属化，从而，该加强层包括一导电层于该第一以及第二表面，电性连接并邻接于该屏蔽侧壁。该加强层也可由金属所制成，如铜(Cu)、铝(Al)、不锈钢等。为了提供有效的水平电磁屏蔽效果，该屏蔽侧壁优选为完整地覆盖该半导体元件的侧表面，以减少水平方向的电磁干扰。此外，该屏蔽侧壁可经由该第一增层电路而电性连接至少一接地的接触垫。举例来说，该屏蔽侧壁可经由该第一增层电路的导电盲孔而电性连接至该第一增层电路，且该第一增层电路与该加强层的该第一表面上的导电层电性连接。因此，该屏蔽侧壁以及该半导体元件的接地接触垫之间的电性连接可经由该第一增层电路而提供。或者，该屏蔽侧壁可经由延伸穿过该加强层的一或多个披覆穿孔而电性连接至该第一增层电路。举例来说，该被覆穿孔可延伸穿过该加强层，邻接于该加强层的导电层，且于一第一端延伸至该第一增层电路并电性连接至该第一增层电路。因此，该第一增层电路及该被覆穿孔可提供该屏蔽侧壁以及该半导体元件的接地接触垫之间的电性连接。
该屏蔽盖是在该第二垂直方向对准该半导体元件并覆盖该半导体元件，且可经由该第一增层电路而电性连接至该半导体元件的至少一接地接触垫。该屏蔽盖可为连续的金属层，且最好可水平延伸至至少与该半导体元件的***边缘重合，以提供有效的垂直电磁屏蔽效应。举例来说，该屏蔽盖可于侧面方向侧向延伸直到与该半导体元件的***边缘共平面，或者向外侧向延伸超过该半导体元件的***边缘，且甚至侧向延伸至该线路板的***边缘，据此，该屏蔽盖可于该第二垂直方向完全地覆盖该半导体元件，且可最小化垂直方向的电磁干扰。与该第一增层电路间隔开来的该屏蔽盖可经由与该第一增层电路电性连接的该加强层而电性连接至该第一增层电路。举例来说，该屏蔽盖可经由导电盲孔或导电沟而电性连接至该加强层的第二表面的导电层，导电盲孔或导电沟接触且提供该屏蔽盖以及该加强层的导电层间的电性连接。因此，该屏蔽盖以及该半导体元件的接地接触垫之间的电性连接可通过该加强层以及该第一增层电路所提供。再者，该屏蔽盖可经由一或多个被覆穿孔而电性连接至该第一增层电路，其中该被覆穿孔延伸穿过该加强层。举例来说，于第一端的该被覆穿孔可延伸直到电性连接至该第一增层电路，且于第二端的该被覆穿孔可延伸直到电性连接至该屏蔽盖。因此，该屏蔽盖以及该半导体元件的接地接触垫之间的电性连接可由该被覆穿孔以及该第一增层电路而提供。
该第一增层电路是在该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层，且该第一增层电路可包括一第一绝缘层以及一或多个第一导线。举例来说，该第一绝缘层是在该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层，且该第一绝缘层可延伸至该线路板的***边缘，且该第一导线自该第一绝缘层朝该第一垂直方向延伸。该第一绝缘层可包括多个第一盲孔，所述第一盲孔被设置邻接于该半导体元件的接触垫。一或多个第一导线自该第一绝缘层朝该第一垂直方向延伸，且于该第一绝缘层上侧向延伸，并于该第二垂直方向延伸进入所述第一盲孔以形成多个第一导电盲孔，从而可提供该半导体元件的多个信号接触垫以及多个接地接触垫的信号路由。此外，该第一绝缘层可包括一或多个额外的第一盲孔，所述额外的第一盲孔被设置邻接于该加强层的该第一表面的该导电层的选定部分，该第一导线可更进一步于该第二垂直方向延伸进入所述额外的第一盲孔中，以形成一或多个额外的第一导电盲孔，所述第一导电盲孔电性连接该加强层的导电层，从而提供该半导体元件的接地接触垫以及该屏蔽侧壁之间的接地连接。综上所述，该第一增层电路经由所述第一导电盲孔而电性连接至该半导体元件的所述接触垫，以提供该半导体元件的信号路由以及接地，且可经由所述额外的第一导电盲孔而进一步电性连接至该屏蔽侧壁，以提供该屏蔽侧壁的接地。由于该第一导线可直接接触该半导体元件的所述接触垫以及该加强层的该导电层，该半导体元件以及该第一增层电路之间的电性连接，以及该屏蔽侧壁以及该第一增层电路之间的电性连接可不含焊料。若有需要进一步的信号路由，该第一增层电路可包括额外的介电层、具有盲孔的额外的层、以及额外的导线。
根据具有该半导体元件被设置于该屏蔽盖上的线路板的方式，可选择性地提供该第二增层电路，且该第二增层电路于该第二垂直方向覆盖该屏蔽盖以及该加强层，在此方式中，该第二增层电路可包括一第二绝缘层以及一或多个第二导线。举例来说，该第二绝缘层是在该第二垂直方向覆盖该屏蔽盖以及该加强层，且可延伸至该线路板的***边缘，且该第二导线自该第二绝缘层朝该第二垂直方向延伸，且于该第二绝缘层上侧向延伸。该第二绝缘层可包括设置于邻接该屏蔽盖的选定部位的一或多个第二盲孔，该第二导线可于该第一垂直方向更进一步延伸进入所述第二盲孔以形成一或多个第二导电盲孔，从而可提供该屏蔽盖的电性连接。而该屏蔽盖内建于该第二增层电路的线路板的另一方式，该第二增层电路是在该第二垂直方向覆盖该定位件、该半导体元件、以及该加强层，且可包括一第二绝缘层、该屏蔽盖、以及选择性地包括第二导线。举例来说，该第二绝缘层是在该第二垂直方向覆盖该定位件、该半导体元件、以及该加强层，且可延伸至该线路板的***边缘，该屏蔽盖以及该第二导线自该第二绝缘层朝该第二垂直方向延伸，且于该第二绝缘层上侧向延伸。该第二绝缘层可包括一或多个第二盲孔或沟槽开口，其被设置邻接于该加强层的该第二表面的该导电层的选定部分，且可被金属化以形成一或多个第二导电盲孔或导电沟。据此，该屏蔽盖可电性连接至该第一增层电路以接地，且其电性连接经由该加强层以及该第二增层电路的该第二导电盲孔或该导电沟所提供。若有需要进一步的信号路由，该第二增层电路可包括额外的介电层、具有盲孔的额外的层、及额外的导线。
本发明的线路板可更进一步包括一或多个被覆穿孔，其延伸穿过该加强层。该被覆穿孔可提供该第一增层电路以及该第二增层电路之间的电性连接。举例来说，位于该第一端的该被覆穿孔可延伸并电性连接至该第一增层电路的外或内导电层，且位于第二端的该被覆穿孔可延伸并电性连接至该第二增层电路的外或内导电层、或屏蔽侧壁。因此，该被覆穿孔可提供于垂直方信号路由或接地的电性连接。
该第一或第二增层电路的最外层的导线，可分别包括一或多个第一以及第二内连接垫，以提供一电子元件(如一半导体芯片、一塑料封装、或另一半导体组体)的电性连接点。所述第一内连接垫可包括面朝该第一垂直方向的一外露的接触表面，而所述第二内连接垫可包括面朝该第二垂直方向的一外露的接触表面。因此，该线路板可包括电性接点(例如该第一内连接垫以及该第二内连接垫)，其电性连接彼此并位于面朝相反垂直方向的相反表面，使该线路板能够堆叠，且电子元件可利用各种连接媒介电性连接至该线路板，连接媒介包括打线或焊锡凸块以作为电性接点。
本发明的线路板可更进一步包括导引该加强层配置的一配置导件。该加强层的该配置导件是在侧面方向靠近该加强层的***边缘，并侧向对准于该加强层的***边缘，且于侧面方向延伸超过该加强层的***边缘。如同该定位件，该加强层的该配置导件可由金属、光敏性塑料材料、或非光敏性材料制备而成，如铜、铝、镍、铁、锡、其合金、环氧树脂、或聚酰亚胺所制备。
该定位件以及该配置导件可于该第一垂直方向接触该第一增层电路的该屏蔽盖或一绝缘层，且自该第一增层电路的该屏蔽盖或一绝缘层朝该第一垂直方向延伸；或可自该第二增层电路的一绝缘层朝该第二垂直方向延伸。举例来说，该定位件可自该第二增层电路的一绝缘层或屏蔽盖朝该第一垂直方向延伸，且延伸超过该半导体元件的该非主动面，或者自该第一增层电路的一绝缘层朝该第二垂直方向延伸，且延伸超过该半导体元件的主动面。同样地，该配置导件可于该第一垂直方向自该第二增层电路的一绝缘层或屏蔽盖延伸，且延伸超过该加强层的接触表面；或者于该第二垂直方向自该第一增层电路的一绝缘层延伸，且延伸超过该加强层的接触表面。在任何的情况下，该定位件以及该配置导件可接触该第一增层电路以及该第二增层电路，且介于该第一增层电路以及该第二增层电路之间，或者可介于该第一增层电路以及该屏蔽盖之间。
此外，该定位件以及该配置导件可具有图案以分别避免该半导体元件以及该加强层不必要的移动。举例来说，该定位件以及该配置导件可包括一连续或不连续的条板或突柱阵列，该定位件以及该配置导件可同时形成且具有相同或不同的图案。具体来说，该定位件可侧向对齐该半导体元件的四个侧表面，以防止该半导体元件的横向位移。举例来说，该定位件可沿着该半导体元件的四个侧面、两个对角、或四个角对齐，且该半导体元件以及该定位件间的间隙优选约于0.001至1毫米的范围之内，该半导体元件可通过该定位件与该通孔的内壁间隔开来，且可添加接合材料至该半导体元件以及该加强层之间以增加其刚性。此外，该定位件亦可靠近该通孔的内壁且对齐该通孔的内壁以防止该加强层的横向位移。同理，该配置导件可侧向对齐于该加强层的四个外侧表面，以防止该加强层的横向位移。举例来说，该配置导件可沿着该加强层的四个外侧面、两个外对角、或四个外角对齐，且该加强层的***边缘以及该配置导件间的间隙优选为约在0.001至1毫米的范围之内，此外，该定位件以及该配置导件的厚度优选为10至200微米。
本发明还提供了一种三维堆叠组体，其由多个具有内嵌元件、内建定位件、以及电磁屏障的线路板所堆叠而成，多个线路板利用分别位于两相邻线路板间的内介电层，以背对背(back-to-back)或面对背(face-to-back)的方式堆叠，并通过一或多个被覆穿孔与彼此电性连接。
本发明具有许多优点，其中，该加强层可提供该增层电路的一机械性支撑。该加强层的该屏蔽侧壁及该屏蔽盖可分别作为该半导体元件的水平及垂直EMI屏障，以降低电磁干扰。该半导体元件的所述接地接触垫与所述屏蔽侧壁／屏蔽盖间的电性连接可经由该增层电路提供，以提供嵌埋于该线路板中的该半导体元件的有效的电磁屏障效果。因该增层电路的高路由选择能力(routing capability)，该增层电路可提供讯号路由并利于展现高I／O值以及高性能。此外，该定位件可准确地限制该半导体元件的放置位置，以避免因该半导体元件的横向位移导致该半导体元件以及该增层电路间的电性连接错误，进而大幅度的改善了产品良率。该线路板及使用其的该堆叠组体的可靠度高、价格低廉、且非常适合大量制造生产。
附图说明
图1～8是本发明的一优选实施例的线路板的制造方法剖视图，其中该线路板包含一定位件、一半导体元件、一加强层、双增层电路、以及被覆穿孔；其中图2A、2A’、3A及5A分别为图2、2’、3及5的俯视图，以及图2B至图2E分别为该定位件的其他参考样式的俯视图。
图9～12是本发明另一优选实施例的另一线路板的制造方法剖视图，其中该线路板包含一屏蔽盖以及屏蔽侧壁，其通过多个导电盲孔而电性连接至一半导体元件的多个接地接触垫。
图13～15是本发明又一优选实施例的又一线路板的制造方法剖视图，其中该线路板包括一屏蔽盖，其通过多个导电沟而电性连接至一加强层的一图案化导电层。其中，图14A是图14的仰视图。
图16～21是根据本发明的又一实施方式中，又一具有双增层电路的线路板的制备方法剖视图，其中，增层电路包括额外的绝缘层以及导线，且通过多个被覆穿孔而电性连接至另一增层电路。
图22～28是根据本发明的一实施方式中，一线路板的制备方法剖视图，其包括一定位件、一屏蔽盖、一半导体元件、一加强层、一增层电路、多个导电沟、多个端子、以及多个被覆穿孔。
图29～34是根据本发明的再一实施方式中，一线路板的制备方法剖视图，其包括一定位件、一屏蔽盖、一半导体元件、一加强层、双增层电路、以及多个被覆穿孔。
图35～42是根据本发明的另一实施方式中，一具有屏蔽盖的线路板的制备方法剖视图，其中该屏蔽盖***该加强层的通孔中。
图43～45是根据本发明的一实施方式中，一三维堆叠组体的制备方法剖视图，其包括多个以面对背方式堆叠的线路板。
图46～48是根据本发明的另一实施方式中，一三维堆叠组体的制备方法剖视图，其包括多个以背对背方式堆叠的线路板。
【附图标记说明】
100，110，120，130，140，200，300，400，500，600，700线路板
11，22金属层
113定位件          13介电层
15支撑板           16，18黏着剂
21’第一被覆层     22'第二被覆层
201第一增层电路    202第二增层电路
203增层电路        211第一绝缘层
213第一盲孔        215第一导线
217第一导电盲孔       221第二绝缘层
222沟槽开口           223第二盲孔
224屏蔽盖             226，229端子
227第二导电盲孔       228导电沟
231第三绝缘层         233第三盲孔
235第三导线           241第四绝缘层
245第四导线           261内介电层
31半导体元件          311主动面
312接触垫             313非主动面
41加强层              411通孔
413导电层             511，512穿孔
415屏蔽侧壁           513，514连接层
515，516被覆穿孔
具体实施方式
在下文中，将提供实施例以详细说明本发明的实施方式。本发明的其他优点以及功效将通过本发明所揭露的内容而更为显著。应当注意的是，所述附图为简化的图式，图式中所示的元件数量、形状、以及大小可根据实际条件而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不背离本发明所定义的精神与范畴的条件下，可进行各种变化以及调整。
[实施例1]
图1～8是本发明的一实施方式中，一线路板的制备方法的剖视图，该线路板包括一定位件、一半导体元件、一加强层、双增层电路、以及被覆穿孔。
如图8所示，线路板100包括定位件113、半导体元件31、加强层41、第一增层电路201、第二增层电路202、以及被覆穿孔515。半导体元件31包括主动面311、与主动面311相反的非主动面313、及于主动面311的多个接触垫312。第一增层电路201包括第一绝缘层211以及第一导线215，且经由多个第一导电盲孔217而电性连接至半导体元件31。第二增层电路202包括第二绝缘层221以及屏蔽盖224。定位件113是在向上方向自第一增层电路201的第一绝缘层211延伸，且靠近半导体元件31的***边缘。第二增层电路202的屏蔽盖224是在第二绝缘层211上侧向延伸，且于向上方向覆盖该半导体元件31。加强层41的屏蔽侧壁415于侧面方向侧向覆盖半导体元件31。被覆穿孔515提供了屏蔽盖224与半导体元件31的接地接触垫之间，以及屏蔽侧壁415与半导体元件31的接地接触垫之间的电性连接。
图1及图2是根据本发明的一实施方式中，于一介电层上形成一定位件的方法剖面图，且图2A是图2的俯视图。
图1为一层压基板的剖面图，其包括金属层11、介电层13、以及支撑版15。图中的金属层11为厚度为35微米的铜层，然而，金属层11也可为各种金属材料，并不受限于铜层。此外，金属层11可通过各种技术而被沉积于介电层13上，包括层压、电镀、无电电镀、蒸镀、溅镀及其组合以沉积单层或多层的结构，且其厚度优选为10至200微米的范围内。
介电层13通常为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成，且具有50微米的厚度。在此实施方式中，介电层13介于金属层11以及支撑板15之间。然而，支撑板15在某些实施方式下可被省略。支撑板15通常由铜所制成，但铜合金或其他材料皆可被使用，支撑板15的厚度可于25至1000微米的范围内，而以工艺及成本作为考虑，其优选为35至100微米的范围内。在此实施方式中，支撑板15为厚度35微米的铜板。
图2及图2A分别为具有形成于介电层13上的定位件113的结构剖视图以及俯视图。定位件113可通过光刻法以及湿式蚀刻法移除金属层11的选定部位而形成。在此图式中，定位件113由矩形阵列的多个金属突柱所组成，且与随后设置于介电层13上的半导体元件的四个侧面相符合。然而，定位件的形式并不受限于此，且可为防止随后设置的半导体元件的不必要位移的任何图案。
图1’及2’为本发明的实施方式中，于一介电层上形成一定位件的另一方法剖视图，且图2A’为图2’的俯视图。
图1’为具有一组凹穴111的层压基板的剖视图。该层压结构包括如上所述的金属层11、介电层13、以及支撑板15，且凹穴111经由移除金属层11的选定部分而形成。
图2’以及图2A’各自为定位件113形成于介电层13上的结构剖视图以及俯视图。定位件113可经由分散或印刷一光敏性塑料材料(如环氧树脂、聚酰亚胺等)或非光敏性材料于凹穴111中，接着移除整体金属层11而形成。在此，图式中的定位件113为多个树脂突柱阵列，且符合随后设置的半导体元件的两个对角。
图2B～2E为定位件的各种参考形式。举例来说，定位件113可由一连续或不连续的条板所组成，且符合随后设置的半导体元件的四个侧面(如图2B及2C所示)、两个对角、或四个角落(如图2D及2E)。
图3及图3A分别为使用黏着剂16将半导体元件31设置于介电层13上的结构剖视图以及俯视图。半导体元件31包括主动面311、与主动面311相反的非主动面313、以及于主动面311上的多个接触垫312。半导体元件31设置于介电层13上，其主动面311面朝介电层13，介电层13被视为第一增层电路的第一绝缘层211。
定位件113可作为半导体元件31的配置导件，从而半导体元件31可被准确地放置于一预定位置上。定位件113自介电层13朝向上方向延伸并超越半导体元件31的主动面311，且于侧面方向侧向对准半导体元件31的四个侧面，并于半导体元件31的四个侧面外侧向延伸。当定位件113于侧面方向靠近半导体元件31的四个侧表面，并符合半导体元件31的四个侧表面，且于半导体元件31下方的黏着剂16低于定位件113时，可避免半导体元件31于固化黏着剂16时的任何不必要的位移。优选地，半导体元件31以及定位件113之间的间隙是在0.001至1毫米的范围内。
图4及图5是将加强层41层叠至第一绝缘层211上的过程示意剖面图，且图5A为图5的俯视图。半导体元件31以及定位件113对准加强层41的通孔411中，且使用黏着剂18将加强层41设置至第一绝缘层211上，黏着剂18接触加强层41以及第一绝缘层211，并介于加强层41以及第一绝缘层211之间。图中所示的加强层41设于通孔411中以及上下表面的具有导电层413的陶瓷板。通孔411通过激光钻孔而形成于加强层41上，亦可通过其他如冲压及机械性钻孔的技术形成。加强层41的通孔411以及其上下表面通过金属镀覆以形成导电层413于其上，接着图案化于上下表面的导电层413。据此，通孔411具有可提供位于通孔411中的半导体元件31的侧向电磁屏蔽效果的屏蔽侧壁415。为了提供有效的侧向电磁屏蔽效应，通孔411的屏蔽侧壁415优选为向上延伸至半导体元件31的非主动面313并至少与其重合，并向下延伸至半导体元件31的主动面311并至少与其重合。在此图中，加强层41是在向上方向以及向下方向与半导体元件31共平面，且通孔411的屏蔽侧壁415侧向覆盖半导体元件31的侧表面。
半导体元件31以及通孔411的屏蔽侧壁415通过定位件113间隔开来。定位件113也可靠近且侧向对准通孔411的四个屏蔽侧壁415，且于加强层41底下的黏着剂18低于定位件113，从而亦可避免加强层41于固化黏着剂18时的任何不必要的位移。一连接材料(图未示)可添加于半导体元件31以及加强层41之间以增加其刚性。
图6是在向上方向将第二绝缘层221以及金属层22层叠于半导体元件31以及加强层41上的结构剖视图。第二绝缘层221介于金属层22与半导体元件31之间，以及介于金属层22与加强层41之间，第二绝缘层211可为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成，且通常具有50微米的厚度。优选地，第一绝缘层211以及第二绝缘层221为相同的材料。图中所示的金属层22为具有17微米厚度的铜层，于施加压力以及高温下，第二绝缘层221被融熔且压缩，并更进一步的通过施加于金属层22向下的压力或／及施加支撑板15向上的压力，于通孔411中延伸进入半导体元件31以及加强层41间的间隙中。当第二绝缘层221以及金属层22被层压至半导体元件31以及加强层41上之后，即固化第二绝缘层221。据此，如图6所示，第二绝缘层221的固化提供了金属层22与定位件113之间、金属层22与半导体元件31之间、以及金属层22与加强层41之间安全稳固的机械性连接。
图7为具有第一盲孔213以及穿孔511的结构剖视图。第一盲孔213延伸穿过支撑板511、第一绝缘层211以及黏着剂16，以于向下方向显露半导体元件31的接触垫312。第一盲孔213可通过各种技术形成，其包括激光钻孔、电浆(等离子)蚀刻及微影技术，且通常具有50微米的直径。可使用脉冲激光提高激光钻孔效能，或者，可使用金属光罩以及激光束。举例来说，可先蚀刻铜板以制造一金属窗口后再照射激光束。穿孔511是在垂直方向延伸穿过支撑板15、第一绝缘层211、黏着剂18、加强层41、第二绝缘层221、以及金属层22。穿孔511可通过机械性钻孔而形成，也可经由其他技术如激光钻孔以及湿式或非湿式的电浆蚀刻而形成。
请参照图8，第一导线215形成于第一绝缘层211上，其通过沉积第一被覆层21’于支撑板15上以及沉积进入第一盲孔213中而形成，接着图案化其上的支撑板15以及第一被覆层21’。或者，于一些无支撑板15的层压基板的实施方式中，第一绝缘层211可直接被金属化以形成第一导线215。第一导线215是在向下方向自第一绝缘层211延伸，于第一绝缘层211上侧向延伸，且于向上方向延伸进入第一盲孔213以形成与接触垫312直接接触的第一导电盲孔217。
如图8所示，屏蔽盖224与第一导线215以及加强层41的图案化导电层413电性连接，其通过于金属层22上沉积第二被覆层22’，以及于穿孔511中沉积连接层513而形成被覆穿孔515，并电性连接屏蔽盖224、图案化导电层413、以及第一导线215。同样地，于先前步骤中若无金属层22层叠于第二绝缘层221上时，第二绝缘层221亦可直接被金属化以形成屏蔽盖224。屏蔽盖224是在向上方向自第二绝缘层221延伸，且于第二绝缘层221上侧向延伸，在此图中，屏蔽盖224为连续的金属层，且侧向延伸至线路板的***边缘。此外，图中所示的连接层513为中空管状，其是在侧面方向覆盖穿孔511的侧壁，且垂直延伸以电性连接屏蔽盖224以及加强层41的图案化导电层413至第一导线215，且一绝缘性填充物可选择性地填入穿孔511的剩余空间。或者，当被覆穿孔515为金属凸柱且于穿孔511中不具有可填充绝缘性填充物的空间时，连接层513可填充穿孔511。因此，屏蔽盖224可通过第一导线215以及被覆穿孔515而电性连接至半导体元件31的接地接触垫。以及，加强层41的屏蔽侧壁415可通过第一导线215、被覆穿孔515、以及图案化导电层413而电性连接至半导体元件31的接地接触垫。
第一被覆层21’、第二被覆层22’、以及连接层513优选为相同材料，且利用相同的方法同时沉积而形成，并具有相同的厚度。第一被覆层21’、第二被覆层22’、以及连接层513可通过各种技术沉积形成单层或多层结构，其包括电镀、无电电镀、蒸镀、溅镀及其组合。举例来说，其结构是首先通过将该结构浸入活化剂溶液中，使绝缘层与无电镀铜产生触媒反应，接着以无电电镀方式被覆一薄铜层作为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，于晶种层上沉积电镀铜层前，该晶种层可通过溅镀方式形成如钛／铜的晶种层薄膜。一旦达到所需的厚度，即可使用各种技术图案化被覆层以形成第一导线215，其包括湿蚀刻、电化学蚀刻、激光辅助蚀刻及其与蚀刻光罩(图未示)的组合，以定义出第一导线215。
为了便于说明，支撑板15、第一被覆层21’、金属层22、第二被覆层22’、以及连接层513是以单一层表示，由于铜为同质被覆，金属层间的界线(均以虚线绘示)可能不易察觉甚至无法察觉，然而第一被覆层21’与第一绝缘层211之间、连接层513与第一绝缘层211之间、连接层513与黏着剂18之间、连接层513与加强层41之间、以及连接层513与第二绝缘层221之间的界线则清楚可见。
根据以上，如图8所示，所完成的线路板100包括定位件113、半导体元件31、加强层41、双增层电路201，202、以及被覆穿孔515。在此图中，第一增层电路201包括第一绝缘层211、以及第一导线215，而第二增层电路202包括第二绝缘层221、以及屏蔽盖224。第一导线215是在向上方向延伸进入第一盲孔213以形成第一导电盲孔217，第一导电盲孔217直接与接触垫312接触。屏蔽盖224是在第二绝缘层221上侧向延伸，且于向上方向完全覆盖半导体元件31。屏蔽侧壁415于侧面方向侧向包围半导体元件31且于侧面方向完全覆盖半导体元件31。被覆穿孔515实质上是由加强层41以及双增层电路201、202共享，并于垂直方向延伸穿过第一绝缘层211、黏着剂18、加强层41、以及第二绝缘层221，以提供屏蔽盖224与第一导线215之间、及屏蔽侧壁415与第一导线215之间的电性连接。因此，屏蔽侧壁415以及屏蔽盖224皆通过第一增层电路201以及被覆穿孔515电性连接至半导体元件31的接地接触垫，并作为半导体元件31水平以及垂直的电磁屏障。
[实施例2]
图9～12是根据本发明的另一实施方式中，制备另一线路板的方法剖视图，其线路板包括经由导电盲孔而电性连接至半导体元件的接地接触垫的屏蔽盖以及屏蔽侧壁。
为了简要说明的目的，于实施例1中的任何叙述可合并至此处的相同应用部分，且不再重复相同叙述。
图9是由图1～5所示的相同步骤所形成的结构剖视图，除了设置于介电层13上的半导体元件31是以其非主动面313面朝介电层13，且定位件113是在向上方向延伸超过半导体元件31的非主动面313。
图10是在向上方向将第一绝缘层211以及金属层21层叠于半导体元件31以及加强层41上的结构剖视图。第一绝缘层211被熔融且压缩，并于压力以及高温下更进一步延伸进入半导体元件31以及加强层41间的间隙，接着被固化以增强金属层21与半导体元件31间、金属层21与定位件113之间、以及金属层21与加强层41间的机械性连接。
图11是形成第一盲孔213以及第二盲孔223的结构剖视图。第一盲孔213是在向下方向沿伸穿过金属层21以及第一绝缘层211以显露半导体元件31的接触垫312，以及显露于加强层41上表面的图案化导电层413的选定部位。第二盲孔223是在向下方向延伸穿过支撑板15、介电层13、以及黏着剂18，以显露于加强层41下表面的图案化导电层413的选定部位。
请参照图12，经由沉积第一被覆层21’于金属层21上，以及沉积进入第一盲孔213，接着图案化金属层21以及其上的第一被覆层21’以于第一绝缘层211上形成第一导线215。第一导线215是在向上方向自第一绝缘层211延伸，且于第一绝缘层211上侧向延伸，并于向下方向延伸进入第一盲孔213以形成第一导电盲孔217，第一导电盲孔217直接与半导体元件31的接触垫312以及加强层41的图案化导电层413接触。因此，第一导线215可提供半导体元件31的信号路由以及半导体元件31的接地接触垫与加强层41的屏蔽侧壁415间的接地。
如图12所示，屏蔽盖224电性连接加强层41的图案化导电层413，其通过沉积第二被覆层22’于支撑板15上以及沉积进入介电层13的第二盲孔223，以形成与图案化导电层413电性连接的第二导电盲孔227，其中，介电层13被视为第二绝缘层221。屏蔽盖224是在向下方向自第二绝缘层221延伸，于第二绝缘层221上侧向延伸，并通过第二导电盲孔227、导电层413、以及第一导线215而电性连接至半导体元件31的接地接触垫。
据此，如图12中所示，所完成的线路板200包括定位件113、半导体元件31、加强层41、以及双增层电路201，202。于此图中，第一增层电路201是在向上方向覆盖定位件113、半导体元件31、以及加强层41，且包括第一绝缘层211以及第一导线215，而第二绝缘层202是在向下方向覆盖定位件113、半导体元件31、以及加强层41，且包括第二绝缘层221、屏蔽盖224、以及第二导电盲孔227。第一增层电路201通过第一导线215提供了半导体元件31的信号路由以及提供作为水平屏障的加强层41的屏蔽侧壁415的接地。第二增层电路202提供了屏蔽盖224，作为半导体元件31的垂直屏障，且通过第二导电盲孔227，而提供导电层413以及屏蔽盖224之间的接地。
[实施例3]
图13～图15是根据本发明又一实施方式中，包括通过导电沟而电性连接一屏蔽盖以及一加强层的图案化导电层的制备方法剖视图。
为了简要说明的目的，于实施例1中的任何叙述可合并至此处的相同应用部分，且不再重复相同叙述。
图13是由图9～10中所示的步骤所制造的结构剖视图。
图14以及图14A分别为具有第一盲孔213、沟槽开口222、以及穿孔511的结构剖视图以及仰视图。第一盲孔213延伸穿过第一绝缘层211以及金属层21，以于向上方向显露半导体元件31的接触垫312。沟槽开口222延伸穿过支撑板15、第二绝缘层221、以及黏着剂18，以于向下方向显露图案化的导电层413的选定部位。穿孔511延伸穿过支撑板15、第二绝缘层221、黏着剂18、加强层41、第一绝缘层211、以及金属层21，并与加强层41的导电层413间隔开来。如图14A所示，沟槽开口222沿着加强层41的图案化导电层413的四个切割线进行机械性切割，穿过支撑板15、第二绝缘层221、以及黏着剂18而形成。
参照图15，经由沉积第一被覆层21’于金属层21上以及进入第一盲孔213，且接着图案化金属层21以及其上的第一被覆层21’而于第一绝缘层211上形成第一导线215。第一导线215是在向上方向自第一绝缘层211延伸，且于第一绝缘层211上侧向延伸，并于向下方向延伸进入第一盲孔213以形成与接触垫312直接接触的第一导电盲孔217。以及如图15所示，屏蔽盖224电性连接至图案化导电层413以及第一导线215，其经由沉积第二被覆层22’于支撑板15上，以及进入沟槽开口222以形成与屏蔽盖224电性连接的导电沟228，以及图案化导电层413，且于穿孔511中沉积连接层513以提供与屏蔽盖224以及第一导线215电性连接的被覆穿孔515。
据此，如图15所示，所形成的电路板300中，其屏蔽侧壁415以及屏蔽盖224之间的电性连接是由导电沟228所提供。在此图中，第一增层电路201是在向上方向覆盖定位件113、半导体元件31、以及加强层41，且包括第一绝缘层211以及第一导线215，而第二增层电路202是在向下方向覆盖定位件113、半导体元件31、以及加强层41，且包括第二绝缘层221、屏蔽盖224、以及导电沟228。屏蔽盖224通过被覆穿孔515以及第一导线215而电性连接至半导体元件31的接地接触垫，而加强层41的屏蔽侧壁415通过图案化导电层413、导电沟228、屏蔽盖224、被覆穿孔515、以及第一导线215而电性连接至半导体元件31的接地接触垫。
[实施例4]
图16～21是根据本发明的又一实施方式中，又一电路板的制备方法的示意剖视图，其中，电路板具有包括额外绝缘层以及导线的双增层电路，并经由被覆穿孔电性连接至另一增层电路。
为了简要说明的目的，于实施例1中的任何叙述可合并至此处的相同应用部分，且不再重复相同叙述。
图16为图1～6所示的制备步骤所形成的结构剖视图。
图17是具有第一盲孔213的结构剖视图。第一盲孔213是延伸穿过支撑板15、第一绝缘层211、以及黏着剂16，以于向下方向显露半导体元件31的接触垫312。
请参照图18，通过沉积第一被覆层21’于支撑板15上以及沉积进入第一盲孔213，接着图案化支撑板15以及其上的第一被覆层21’以于第一绝缘层上211形成第一导线215。第一导线215是在向下方向自第一绝缘层211延伸，于第一绝缘层211上侧向延伸，且于向上方向延伸进入第一盲孔213以形成与接触垫312直接接触的第一导电盲孔217。接着，移除金属层22的选定部分，而金属层22的剩余部分是作为半导体元件31的屏蔽侧壁224。
图19为具有第三绝缘层231以及第四绝缘层241的结构剖视图。第三绝缘层231是在向下方向覆盖第一绝缘层211以及第一导线215，第四绝缘层214是在向上方向覆盖第二绝缘层221以及屏蔽盖224。
图20是具有第三盲孔223以及穿孔511的结构剖视图。第三盲孔223延伸穿过第三绝缘层231，并对准于第一导线215的选定部位。穿孔511是在垂直方向延伸穿过第四绝缘层241、屏蔽盖224、第二绝缘层221、加强层41、黏着剂18、第一绝缘层211、第一导线215、以及第三绝缘层231。
参照图21，第三导线235以及第四导线245是经由金属沉积以及图案化而分别形成于第三以及第四绝缘层231、241上。第三导线235是在向下方向自第三绝缘层231延伸，于第三绝缘层231上侧向延伸，且于向上方向延伸进入第三盲孔233以形成与第一导线215电性连接的第三导电盲孔237。第四导线245是在向上方向自第四绝缘层241延伸，且于第四绝缘层241上侧向延伸。此外，连接层513沉积于穿孔511的内壁上以形成被覆穿孔515。
据此，如图21所示，所完成的电路板400包括定位件113、半导体元件31、加强层41、双增层电路201，202、以及被覆穿孔515。在此图中，第一增层电路201包括第一绝缘层211、第一导线215、第三绝缘层231、以及第三导线235，而第二增层电路202包括第二绝缘层221、屏蔽盖224、第四绝缘层241、以及第四导线245。被覆穿孔515基本上是由加强层41、第一增层电路201、以及第二增层电路202共享，并提供第三导线235以及第四导线245之间的电性连接。半导体元件31固定于第一绝缘层211上，且被加强层41之屏蔽侧壁415包围。屏蔽侧壁415经由图案化导电层413、被覆穿孔515、以及第一增层电路201而电性连接至半导体元件31的接地接触垫，并可作为半导体元件31的水平屏障。屏蔽盖224经由被覆穿孔515以及第一增层电路201而电性连接至半导体元件31的接地接触垫，并可作为半导体元件31的垂直屏障。
[实施例5]
图22～28是根据本发明的一实施方式中，制备一线路板的制备方法剖视图，该线路板包括一定位件、一屏蔽盖、一半导体元件、一加强层、一增层电路、多个导电沟、多个端子、以及多个被覆穿孔。
为了简要说明的目的，于实施例1中的任何叙述可合并至此处的相同应用部分，且不再重复相同叙述。
图22是具有定位件113形成于金属层12上的结构剖视图。定位件113可经由各种技术而被图案化地沉积于金属层12上，其包括电镀、无电电镀、蒸镀、溅镀及其组合并合并使用光刻法而形成。图中的金属层12为具有35微米厚度的铜层，图中的定位件为具有矩形框的连续性铜条，且具有35微米的厚度。
图23为使用黏着剂16将半导体元件31设置于金属层12上的结构剖视图，其中，黏着剂16是接触并介于金属层12以及半导体元件31之间。半导体元件31包括具有接触垫312设置于其上的主动面311，以及非主动面313，且半导体元件31是被贴附于金属层12上，其非主动面313面朝金属层12。定位件113是在向上方向自金属层12延伸，且延伸超过半导体元件31的非主动面313，并靠近半导体元件31的***边缘以作为半导体元件31的配置导件。因此，半导体元件31可精确地被设置于预定位置上。
图24及图25是使用黏着剂18将加强层41设置于金属层12上的步骤剖视图，黏着剂18接触且介于金属层12以及加强层41之间。半导体元件31以及定位件113对准并***加强层41的通孔411，以及通孔411的屏蔽侧壁415通过定位件113与半导体元件31件隔开来。定位件113靠近且对准通孔411的四面屏蔽侧壁415，从而可避免黏着剂18完全固化前加强层41不必要的位移。在此实施方式中，加强层41是在向上方向以及向下方向与半导体元件31共平面。
图26是具有第一绝缘层211以及金属层21的结构剖视图。第一绝缘层211介于金属层21与半导体元件31之间、以及介于金属层21与加强层41之间，并更进一步延伸进入半导体元件31与加强层41间的间隙。
图27是具有第一盲孔213、沟槽开口222、以及穿孔511的结构剖视图。第一盲孔213延伸穿过金属层21以及第一绝缘层211，且对准于半导体元件31的接触垫312以及导电层413的选定部位。沟槽开口222延伸穿过金属层12以及黏着剂18，且对准于导电层413的选定部位。穿孔511是在垂直方向延伸穿过金属层12、黏着剂18、加强层41、第一绝缘层211、以及金属层21。
请参照图28，经由沉积第一被覆穿孔21’于金属层21上以及沉积进入第一盲孔213，接着图案化金属层21以及于其上的第一被覆层21’而于第一绝缘层211上形成第一导线215。第一导线215经由与图案化导电层413直接接触的第一导电盲孔217而提供了半导体元件31的信号路由以及加强层41的屏蔽侧壁415的接地。
如图28所示，屏蔽盖224通过导电沟228以及端子229而电性连接至导电层413，其中导电沟228以及端子229通过被覆穿孔515而电性连接至第一导线215。屏蔽盖224以及端子229通过沉积第二被覆层22’于金属层12上，接着图案化金属层12以及其上第二被覆层22’而形成。屏蔽盖224是在向下方向覆盖半导体元件31以及定位件113，且经由导电沟228而电性连接至图案化导电层413。端子229背向屏蔽盖224，且经由被覆穿孔515而电性连接至第一导线215。被覆穿孔515经由沉积连接层513于穿孔511内而形成。
据此，如图28所示，所完成的电路板500包括定位件113、屏蔽盖224、半导体元件31、加强层41、增层电路203、导电沟228、端子229、以及被覆穿孔515。在此图中，增层电路203包括第一绝缘层211以及第一导线215，且被覆穿孔515基本上是由加强层41、增层电路203、以及端子226所共享。半导体元件31被固定于屏蔽盖224上，且于侧面方向被加强层41的屏蔽侧壁415侧向包覆。屏蔽侧壁415经由增层电路203而电性连接至半导体元件31的接地接触垫，且可作为半导体元件31的水平屏障。屏蔽盖224经由导电沟228而电性连接至半导体元件31的接地接触垫，导电层413以及增层电路203可作为半导体元件31的垂直屏障。被覆穿孔515提供了增层电路203与端子229之间的电性连接，端子229是在向下方向延伸超过加强层41。
[实施例6]
图29～34是根据本发明再一实施方式中，制备再一线路板的方法剖视图，该线路板包括一定位件、一屏蔽盖、一半导体元件、一加强层、双增层电路、以及多个被覆穿孔。
为了简要说明的目的，于上述实施例中的任何叙述可合并至此处的相同应用部分，且不再重复相同叙述。
图29为图22～26所示的步骤所形成的结构剖面图。
图30为具有第一盲孔213的结构剖视图。第一盲孔213延伸穿过金属层21以及第一绝缘层211以显露半导体元件31的接触垫312。
参照图31，第一导线215经由沉积第一被覆层21’于金属层上以及沉积进入第一盲孔213、接着图案化金属层21以及其上的第一被覆层21’而形成。此外，移除金属层12上的选定部分，而金属层12的剩余部分作为屏蔽盖224以提供半导体元件31垂直的电磁屏障效果。
图32是具有第二绝缘层221以及第三绝缘层231的结构剖视图。第二绝缘层221是在向下方向覆盖屏蔽盖224。第三绝缘层231是在向上方向覆盖第一绝缘层211以及第一导线215。
图33是具有第二盲孔223、第三盲孔233、以及穿孔511的结构剖视图。第二盲孔223延伸穿过第二绝缘层221，且对准于屏蔽盖224的选定部位。第三盲孔223延伸穿过第三绝缘层231，且对准于第一导线215的选定部位。穿孔511是在垂直方向延伸穿过第二绝缘层221、屏蔽盖224、黏着剂18、加强层41、第一绝缘层211、以及第三绝缘层231。
请参照图34，第二导线225以及第三导线235经由沉积金属以及图案化分别形成于第二以及第三绝缘层221、231上。第二导线225是在向下方向自第二绝缘层221延伸，于第二绝缘层221上侧向延伸，且于向上方向延伸进入第二盲孔223以形成与屏蔽盖224电性连接的第二导电盲孔227。第三导线235是在向上方向自第三绝缘层231延伸，于第三绝缘层231上侧向延伸，且于向下方向延伸进入第三盲孔233以形成与第一导线215接触的第三导电盲孔237。此外，连接层513沉积于穿孔511的内壁以形成被覆穿孔515。
据此，如图34所示，所完成的线路板600包括定位件113、屏蔽盖224、半导体元件31、加强层41、双增层电路201，202、以及被覆穿孔515。在此图中，第一增层电路201包括第一绝缘层211、第一导线215、第三绝缘层231、以及第三导线235，而第二增层电路202包括第二绝缘层221、以及第二导线225。被覆穿孔515基本上由加强层41、屏蔽盖224、第一增层电路201、以及第二增层电路202共享，并提供第一增层电路201与第二增层电路202间的电性连接。半导体元件31固定于屏蔽盖224上，且被加强层41的屏蔽侧壁415侧向包围。屏蔽侧壁415经由加强层41的导电层413、被覆穿孔515、以及第一增层电路201而电性连接至半导体元件31的接地接触垫，且作为半导体元件31的水平屏障。屏蔽盖224经由第二增层电路202、被覆穿孔515、以及第一增层电路201而电性连接至半导体元件31的接地接触垫，且作为半导体元件31的垂直屏障。
[实施例7]
图35～52是根据本发明的另一实施方式中，制备另一线路板的方法示意剖视图，该线路板是具有***加强层的通孔的屏蔽盖。
为了简要说明的目的，于上述实施例中的任何叙述可合并至此处的相同应用部分，且不再重复相同叙述。
图35是包括金属层12、介电层13、以及支撑板15的层叠结构剖视图。介电层13介于金属层12以及支撑板15之间。
图36是形成定位件113于金属层12上的结构剖视图，定位件113可经由各种技术而被图案化地沉积于金属层12上，其包括电镀、无电电镀、蒸镀、溅镀及其组合并合并使用光刻法而形成。
图37是具有屏蔽盖224设置于介电层13的结构剖视图。屏蔽盖224可通过光刻法或湿式蚀刻法移除金属层12的选定部位而形成，屏蔽盖224对应于放置半导体元件的一预定位置，且可作为垂直的电磁屏障。
图38是使用黏着剂16将半导体元件31设置于屏蔽盖224上的结构剖视图，黏着剂16接触且介于屏蔽盖224以及半导体元件31之间。半导体元件31包括具有接触垫312于其上的主动面311，以及一非主动面313，且半导体元件31是以非主动面313面朝屏蔽盖224的型态而贴附于屏蔽盖224上。定位件113是在向上方向自屏蔽盖224延伸，且延伸超过半导体元件31的非主动面313，且靠近半导体元件31的***边缘，以作为半导体元件31的配置导件。
图39是使用黏着剂18将加强层41设置于介电层13上的结构剖视图。半导体元件31、定位件113、以及屏蔽盖224对准加强层41的通孔411并***加强层41的通孔411中，加强层41通过黏着剂18而设置于显露的介电层13上。在此图中，屏蔽盖224的***边缘是靠近通孔411的四面屏蔽侧壁415，并侧向对准于通孔411的四面屏蔽侧壁415，且于加强层41底下的黏着剂18低于屏蔽盖224，从而可避免黏着剂18于固化前任何不必要的位移。或者，于一些实施方式中，加强层41可贴附于显露的介电层13以及屏蔽盖224的选定部位上，屏蔽盖224延伸超过半导体元件31底部的区域，且定位件113可避免加强层41不必要的位移，定位件113靠近通孔411的四面屏蔽侧壁415，且侧向对准于通孔411的四面屏蔽侧壁415。或者，可添加一连接材料(图未示)于半导体元件31以及加强层41之间以增加其刚性。
图40为第一绝缘层211于向上方向形成于半导体元件31以及加强层41上的结构剖视图。第一绝缘层211是在向上方向覆盖半导体元件31以及加强层41，并延伸进入半导体元件31以及通孔411中加强层41间的间隙。
图41为具有第一盲孔213、第二盲孔223、以及穿孔511的结构示意图。第一盲孔213延伸穿过第一绝缘层211以显露半导体元件31的接触垫312以及导电层413的选定部位。第二盲孔223延伸穿过支撑板15以及介电层13以显露屏蔽盖224以及导电层413的选定部位，其中，介电层13被视为第二绝缘层221。穿孔511是在垂直方向延伸穿过第一绝缘层211、加强层41、黏着剂18、介电层13、以及支撑板15。
参照图42，第一导线215经由沉积第一被覆层21’于第一绝缘层211上以及沉积进入第一盲孔213，接者图案化第一被覆层21’而形成。同时，第二导线225经由沉积第二被覆层22’于支撑板15上以及沉积进入第二盲孔223，接着图案化支撑板15以及其上的第二被覆层22’。图42也绘示了沉积连接层513于穿孔511的内壁上以形成被覆穿孔515。
据此，如图42所示，所完成的线路板700包括定位件113、屏蔽盖224、半导体元件31、加强层41、双增层电路201，202、以及被覆穿孔515。在此图中，第一增层电路201包括第一绝缘层211以及第一导线215，而第二增层电路202包括第二绝缘层221以及第二导线225。第一导线215是在向上方向自第一绝缘层211延伸，且于向下方向延伸进入第一盲孔213，以形成与接触垫312以及导电层413电性连接的第一导电盲孔217。第二导线225是在向下方向自第二绝缘层221延伸，且于向上方向延伸进入第二盲孔223以形成与屏蔽盖224以及导电层413电性连接的第二导电盲孔227。屏蔽侧壁415经由导电层413以及第一增层电路201而电性连接至半导体元件31的接地接触垫。屏蔽盖224经由第二增层电路202、导电层413、以及第一增层电路201而电性连接至半导体元件31的接地接触垫。被覆穿孔515基本上是由加强层41、第一增层电路201、以及第二增层电路202共享，且提供第一导线215以及第二导线225之间的电性连接。
[实施例8]
图43～45是根据本发明的一实施方式中，制备三维堆叠组体的方法剖面图，该三维堆叠组体包括多个以面对背(face-to-back)型态堆叠的线路板。
为了简要说明的目的，于上述实施例中的任何叙述可合并至此处的相同应用部分，且不再重复相同叙述。
图43是在两相邻的线路板110、120间具有内介电层261的结构剖视图。线路板110、120通过图1～8中所示的相同步骤所制备，除了屏蔽盖224由线路板110、120的***边缘间隔开来，且第二导线225更进一步地形成于第二绝缘层221上。线路板110、120垂直地堆叠并使用内介电层261彼此连接，内介电层261接触且介于线路板110的第二绝缘层221／屏蔽盖224／第二导线225与线路板120的第一绝缘层211／第一导线215之间。此外，线路板110、120分别具有第三绝缘层231以及第四绝缘层241。第三绝缘层231是在向下方向覆盖线路板110的第一绝缘层211以及第一导线215，且包括对准于第一导线215的选定部位的第三盲孔233。第四绝缘层241是在向上方向覆盖且接触线路板120的第二绝缘层221、屏蔽盖224、以及第二导线225。
图44是具有穿孔512的结构剖视图。穿孔512是在垂直方向延伸穿过线路板110、120以及内介电层261。
请参照图45，线路板110、120分别具有第三导线235以及第四导线245。第三导线235是在向下方向自第三绝缘层231延伸，于第三绝缘层231上侧向延琛，且延伸进入第三盲孔233以形成与第一导线215电性连接的第三导电盲孔237。第四导线245是在向上方向自第四绝缘层241延伸，且于第四绝缘层241上侧向延伸。此外，如图45所示，于穿孔512中沉积连接层514以形成被覆穿孔516。据此，所完成的堆叠组体101包括多个线路板110、120、内介电层261、以及被覆穿孔516。每一线路板110、120皆包括定位件113、半导体元件31、加强层41、第一增层电路201、第二增层电路202、以及被覆穿孔515。加强层41的屏蔽侧壁415以及屏蔽盖224可经由被覆穿孔515而电性连接至半导体元件的接地接触垫、被覆穿孔515电性连接至导电层413以及屏蔽盖224。被覆穿孔516基本上由线路板110、120共享，并延伸穿过内介电层261以及线路板110、120以提供线路板110、120之间的电性连接。
[实施例9]
图46～48是根据本发明的另一实施方式中，制备另一三维堆叠组体的方法剖面图，该三维堆叠组体包括多个以背对背(back-to-back)型态堆叠的线路板。
为了简要说明的目的，于上述实施例中的任何叙述可合并至此处的相同应用部分，且不再重复相同叙述。
图46是在两相邻的线路板130、140间具有内介电层261的结构剖视图。线路板130、140与图29中所示相同，除了移除金属层12的选定部位，且金属层12的剩余部分作为屏蔽盖224。线路板130、140垂直地以背对背的形式堆叠，并使用内介电层261彼此结合，内介电层261介于线路板130、140之间且与每一线路板130、140的屏蔽盖224接触。
图47为具有第一盲孔213以及穿孔512的结构剖视图。第一盲孔213延伸穿过金属层21以及第一绝缘层211，以显露每一线路板130、140的半导体元件31的接触垫312。穿孔512是在垂直方向穿过线路板130、140、以及内介电层261。
参照图48，每一线路板130、140皆具有通过沉积第一被覆层21’于金属层21上以及沉积进入第一盲孔213，接着图案化金属层21以及其上的第一被覆层21’所形成的第一导线215。第一导线215自第一绝缘层211垂直延伸，于第一绝缘层211上侧向延伸，且延伸进入第一盲孔213以形成与半导体元件31的接触垫312电性连接的第一导电盲孔217。同样的，如图48所示，沉积于穿孔512的连接层514形成被覆穿孔516。据此，所完成的堆叠组体102包括线路板130，140、内介电层261、以及被覆穿孔516。每一线路板130、140包括定位件113、屏蔽盖224、半导体元件31，加强层41、以及增层电路203。加强层41的屏蔽侧壁415以及屏蔽盖224通过与导电层413以及屏蔽盖224电性连接的被覆穿孔516而电性连接至半导体元件31的接地接触垫。被覆穿孔516基本上由线路板130、140所共享，且延伸穿过内介电层261以及线路板130、140以提供线路板130、140间的电性连接。
上述的线路板以及三维堆叠组体仅为说明范例，本发明尚可通过其他多种实施例实现。此外，上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用。线路板可包括多个阵列排序的屏蔽盖及具有屏蔽侧壁的通孔，用于多个并排的半导体元件；且增层电路可包括额外导线，以容纳额外的半导体元件、屏蔽侧壁及屏蔽盖。同理，线路板可包含多组定位件以容纳额外的半导体元件。
半导体元件可为已封装或未封装芯片。此外，该半导体元件可为裸芯片或晶圆级封装芯片(wafer level packaged die)等。定位件、屏蔽盖以及通孔中的屏蔽侧壁可客制化以容纳单一半导体元件，举例来说，定位件的图案可为正方形或矩形，以便与单一半导体元件的形状相同或相似。同理，屏蔽盖亦可定制化以与单一半导体元件的形状相同或相似。
在本文中，“邻接”一词意指元件是一体成型(形成单一个体)或相互接触(彼此无间隔或未隔开)的。例如，接触垫邻接于第一导线，但并未邻接于第二导线。
“重叠”一词意指位于上方并延伸于一下方元件的周缘内。“重叠”包含延伸于该周缘的内、外或坐落于该周缘内。例如，在第一增层电路面朝向上方向时，第一增层电路重叠于半导体元件，此乃因一假想垂直线可同时贯穿第一增层电路与半导体元件，不论第一增层电路与半导体元件之间是否存有另一同样被该假想垂直线贯穿的元件(如：黏着剂)，且亦不论是否有另一假想垂直线仅贯穿第一增层电路而未贯穿半导体元件(半导体元件的周缘外)。同样地，第一增层电路重叠于加强层，且加强层被第一增层电路重叠。此外，“重叠”与“位于上方”同义，“被重叠”则与“位于下方”同义。
“接触”一词意指直接接触。例如，第一导电盲孔接触半导体元件的接触垫，但第二导电盲孔并未接触半导体元件的接触垫。
“覆盖”一词意指于垂直及／或侧面方向上不完全以及完全覆盖。例如，在第一增层电路面朝向上方向的状态下，第一增层电路于向上方向覆盖半导体元件，不论是否有另一元件(如：黏着剂)位于半导体元件与第一增层电路之间。
“层”字包含图案化及未图案化的层体。例如，当金属层设置于介电层上时，金属层可为一空白未光刻及湿式蚀刻的平板。此外，“层”可包含多个叠合层。
“开口”、“通孔”与“穿孔”等词同指贯穿孔洞。例如，定位件自介电层于向上方向延伸时，半导体元件被***加强层的通孔中，并于向上方向由加强层中显露出。
“***”一词意指元件间的相对移动。例如，“将半导体元件***通孔中”是指不论加强层是否为固定不动而半导体元件朝加强层移动；或者半导体元件固定不动而由加强层朝半导体元件移动；或半导体元件与加强层两者彼此靠合。此外，“将半导体元件***(或延伸至)通孔内”，不论是否贯穿(穿入并穿出)通孔或未贯穿(穿入但未穿出)通孔。
“对准”一词意指元件间的相对位置，不论元件之间是否彼此保持距离或邻接，或一元件***且延伸进入另一元件中。例如，当假想的水平线贯穿定位件及半导体元件时，定位件对准于半导体元件，不论定位件与半导体元件之间是否具有其他被假想线贯穿的元件，且不论是否具有另一贯穿半导体元件但不贯穿定位件的假想垂直线、或另一贯穿定位件但不贯穿半导体元件的假想垂直线。同样地，第一盲孔对准于半导体元件的接触垫，且半导体元件以及定位件对准于通孔。
“靠近”一词意指元件间的间隙的宽度不超过最大可接受范围。如本领域公知常识，当半导体元件以及定位件间的间隙不够窄时，由于半导体元件于间隙中的横向位移而导致半导体元件的位置误差可能会超过可接受的最大误差限制，一旦半导体元件的位置误差超过最大极限时，则不可能使用激光束对准接触垫，而导致半导体元件以及增层电路间的电性连接错误。因此，根据半导体元件的接触垫的尺寸，于本领域的技术人员可经由试误法以确认半导体元件以及定位件间的间隙的最大可接受范围，从而避免半导体元件以及定位件间的电性连接错误。由此，「定位件靠近半导体元件的***边缘」的用语是指半导体元件的***边缘以及定位件间的间隙窄到足以防止半导体元件的位置误差超过可接受的最大误差限制。
“设置”、“层叠”、“附着”、及“贴附”一语包含与单一或多个支撑元件间的接触与非接触。例如，半导体元件设置于屏蔽盖上，不论此半导体元件实际接触屏蔽盖或与屏蔽盖以一黏着剂相隔。
“电性连接”一词意指直接或间接电性连接。例如，被覆穿孔提供了第一导线的电性连接，其不论被覆穿孔是否邻接第一导线、或经由第三导线电性连接至第一导线。
“上方”一词意指向上延伸，且包含邻接与非邻接元件以及重叠与非重叠元件。例如，当第一增层电路面朝向下方向时，定位件于其上方延伸，邻接第一绝缘层并自第一绝缘层突伸而出。
“下方“一词意指向下延伸，且包含邻接与非邻接元件以及重叠与非重叠元件。例如，在第一增层电路面朝向下方向时，第一增层电路于向下方向延伸于半导体元件下方，不论第一增层电路是否邻接该半导体元件。
“第一垂直方向”及“第二垂直方向”并非取决于线路板的定向，凡熟悉本领域的技术的人士即可轻易了解其实际所指的方向。例如，半导体元件的主动面面朝第一垂直方向，且半导体元件的非主动面面朝第二垂直方向，此与线路板是否倒置无关。同样地，定位件沿一侧向平面“侧向”对准半导体元件，此与线路板是否倒置、旋转或倾斜无关。因此，该第一及第二垂直方向彼此相反且垂直于侧面方向，且侧向对准的元件是在垂直于第一与第二垂直方向的侧向平面相交。再者，当半导体元件的主动面面朝向下方向时，第一垂直方向为向下方向，第二垂直方向为向上方向；当半导体元件的非主动面面朝向上方向时，第一垂直方向为向上方向，第二垂直方向为向下方向。
本发明的线路板以及使用其的三维堆叠组体具有多项优点。例如，定位件可作为被屏蔽的半导体元件的精准的配置导件。由于半导体元件由黏着剂结合至增层电路或屏蔽盖，在固化期间可避免因配置错误或黏着剂回流造成的任何位移。因此，线路板及三维堆叠组体的可靠度高、价格平实且极适合量产。加强层的屏蔽侧壁及屏蔽盖分别作为半导体元件的水平或垂直EMI屏蔽，以减少电磁干扰。由于增层电路的高路由选择能力，由增层电路提供的讯号路由利于高I／O值以及高性能的应用。加强层提供封装于线路板中的增层电路及半导体元件机械性支撑。线路板及使用其的三维堆叠组体的可靠度高、价格平实且极适合量产。
本案的制作方法具有高度适用性，且是以独特、进步的方式结合运用各种成熟的电性连结及机械性连结技术。此外，本案的制作方法不需昂贵工具即可实施。因此，相较于传统封装技术，此制作方法可大幅提升产量、良率、效能与成本效益。
在此所述的实施例是作为例示之用，其中所述实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使图式清晰，图式亦可能省略重复或非必要的元件及元件符号。
本领域技术人员针对本文所述的实施例当可轻易思及各种变化及修改的方式。例如，前述的材料、尺寸、形状、大小、步骤的内容与步骤的顺序皆仅为范例。本领域技术人员凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种具有内嵌元件、内建定位件、及电磁屏障的线路板，包括：
一半导体元件，其包含一主动面及与该主动面相反的一非主动面，该主动面上具有多个接触垫，其中该主动面面朝一第一垂直方向，及该非主动面面朝与该第一垂直方向相反的一第二垂直方向；
一定位件，其作为该半导体元件的一配置导件，且该定位件靠近该半导体元件的***边缘，并于垂直于该第一垂直方向以及该第二垂直方向的侧面方向侧向对准该半导体元件的***边缘，且于该半导体的***边缘外侧向延伸；
一加强层，其包括一通孔，且该半导体元件及该定位件延伸进入该通孔，其中，该通孔具有侧向覆盖该半导体元件的***边缘的屏蔽侧壁；
一第一增层电路，其于该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层，且该第一增层电路经由多个第一导电盲孔与该半导体元件的所述接触垫电性连接；以及
一第二增层电路，其于该第二垂直方向覆盖该定位件、该半导体元件、以及该加强层，且该第二增层电路包括对准于该半导体元件的一屏蔽盖，其中，该屏蔽盖以及该屏蔽侧壁经由该第一增层电路而电性连接至所述接触垫的至少一者以用于接地。
2.如权利要求1所述的线路板，其特征在于，该定位件包括一连续或不连续的条板或突柱阵列。
3.如权利要求1所述的线路板，其特征在于，该定位件由一金属或一感旋光性塑料材料所制成。
4.如权利要求1所述的线路板，其特征在于，该半导体元件与该定位件间的间隙是在0.001至1mm的范围内。
5.如权利要求1所述的线路板，其特征在于，该定位件的高度是在10至200微米的范围内。
6.如权利要求1所述的线路板，其特征在于，该屏障盖是一连续金属层，且该屏蔽盖向外侧向延伸超过该半导体元件的***边缘。
7.如权利要求1所述的线路板，其特征在于，该屏蔽侧壁经由一被覆穿孔而电性连接至该第一增层电路，且该被覆穿孔延伸穿过该加强层。
8.如权利要求1所述的线路板，其特征在于，该屏蔽侧壁经由该第一增层电路的一额外的第一导电盲孔而电性连接至该第一增层电路。
9.如权利要求1所述的线路板，其特征在于，该屏蔽盖经由一被覆穿孔而电性连接至该第一增层电路，且该被覆穿孔延伸穿过该加强层。
10.如权利要求1所述的线路板，其特征在于，该屏蔽盖经由该加强层以及该第二增层电路的一第二导电盲孔而电性连接至该第一增层电路。
11.如权利要求1所述的线路板，其特征在于，该屏蔽盖经由该加强层以及该第二增层电路的一导电沟而电性连接至该第一增层电路。
12.一种具有内嵌元件、内建定位件、以及电磁屏蔽的线路板，包括：
一屏蔽盖；
一半导体元件，其通过一黏着剂而设置于该屏蔽盖上，且该半导体元件包含一主动面及与该主动面相反的一非主动面，该主动面上具有多个接触垫，其中，该主动面面朝一第一垂直方向并背向该屏蔽盖，及该非主动面面朝与该第一垂直方向相反的一第二垂直方向并朝向该屏蔽盖；
一定位件，其作为该半导体元件的一配置导件，且该定位件自该屏蔽盖朝该第一垂直方向延伸，该定位件靠近该半导体元件的***边缘，并于与该第一垂直方向以及该第二垂直方向垂直的侧面方向侧向对准于该半导体元件的***边缘，且于该半导体元件的***边缘外侧向延伸；
一加强层，其包括一通孔，且该半导体元件及该定位件延伸进入该通孔，其中，该通孔具有侧向覆盖该半导体元件的***边缘的屏蔽侧壁；以及
一第一增层电路，其是在该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层，且该第一增层电路经由多个第一导电盲孔而电性连接该半导体元件的所述接触垫，其中，该屏蔽盖以及该屏蔽侧壁经由该第一增层电路而电性连接至所述接触垫的至少一者以用于接地。
13.如权利要求12所述的线路板，其特征在于还包括：
一第二增层电路，其是在该第二垂直方向覆盖该屏蔽盖以及该加强层；以及
一被覆穿孔，其延伸穿过该加强层以提供该第一增层电路以及该第二增层电路间的电性连接。
CN201310468443.9A 2012-10-02 2013-10-08 具有内嵌元件、内建定位件、及电磁屏障的线路板 Pending CN103716992A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261708821P 2012-10-02 2012-10-02
US61/708,821 2012-10-02
US14/043,933 US20140061877A1 (en) 2012-08-14 2013-10-02 Wiring board with embedded device, built-in stopper and electromagnetic shielding
US14/043,933 2013-10-02

Publications (1)

Publication Number Publication Date
CN103716992A true CN103716992A (zh) 2014-04-09

Family

ID=50409419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310468443.9A Pending CN103716992A (zh) 2012-10-02 2013-10-08 具有内嵌元件、内建定位件、及电磁屏障的线路板

Country Status (2)

Country Link
CN (1) CN103716992A (zh)
TW (1) TW201415600A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409777A (zh) * 2015-07-28 2017-02-15 钰桥半导体股份有限公司 底部元件限制于介电材凹穴内的封装叠加半导体组件
CN106686962A (zh) * 2015-11-09 2017-05-17 天津莱尔德电子材料有限公司 可用作bls盖的导电多孔材料
CN109712970A (zh) * 2018-12-04 2019-05-03 贵州航天控制技术有限公司 一种sld、ld光源sip模块的制备方法
CN110444539A (zh) * 2018-05-03 2019-11-12 三星电子株式会社 半导体封装件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561328A (en) * 1991-06-24 1996-10-01 Digital Equipment Corporation Photo-definable template for semiconductor chip alignment
US6740959B2 (en) * 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
TW200537663A (en) * 2004-05-11 2005-11-16 Via Tech Inc Chip embedded package structure and process thereof
CN101193502A (zh) * 2006-11-22 2008-06-04 全懋精密科技股份有限公司 电路板结构及其制作方法
CN101199242A (zh) * 2005-06-16 2008-06-11 伊姆贝拉电子有限公司 电路板结构的制造方法和电路板结构
US20080157344A1 (en) * 2006-12-28 2008-07-03 Siliconware Precision Industries Co., Ltd. Heat dissipation semiconductor pakage
CN101730396A (zh) * 2008-10-27 2010-06-09 欣兴电子股份有限公司 增加线路密度的增层电路板制造方法及其结构
US20100219514A1 (en) * 2009-03-02 2010-09-02 Kabushiki Kaisha Toshiba Semiconductor device
US20120120609A1 (en) * 2010-11-12 2012-05-17 Unimicron Technology Corporation Package structure having a semiconductor component embedded therein and method of fabricating the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561328A (en) * 1991-06-24 1996-10-01 Digital Equipment Corporation Photo-definable template for semiconductor chip alignment
US6740959B2 (en) * 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
CN1539167A (zh) * 2001-08-01 2004-10-20 �Ҵ���˾ 用于电子封装的电磁干扰屏蔽
TW200537663A (en) * 2004-05-11 2005-11-16 Via Tech Inc Chip embedded package structure and process thereof
CN101199242A (zh) * 2005-06-16 2008-06-11 伊姆贝拉电子有限公司 电路板结构的制造方法和电路板结构
CN101193502A (zh) * 2006-11-22 2008-06-04 全懋精密科技股份有限公司 电路板结构及其制作方法
US20080157344A1 (en) * 2006-12-28 2008-07-03 Siliconware Precision Industries Co., Ltd. Heat dissipation semiconductor pakage
CN101730396A (zh) * 2008-10-27 2010-06-09 欣兴电子股份有限公司 增加线路密度的增层电路板制造方法及其结构
US20100219514A1 (en) * 2009-03-02 2010-09-02 Kabushiki Kaisha Toshiba Semiconductor device
US20120120609A1 (en) * 2010-11-12 2012-05-17 Unimicron Technology Corporation Package structure having a semiconductor component embedded therein and method of fabricating the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409777A (zh) * 2015-07-28 2017-02-15 钰桥半导体股份有限公司 底部元件限制于介电材凹穴内的封装叠加半导体组件
US10177090B2 (en) 2015-07-28 2019-01-08 Bridge Semiconductor Corporation Package-on-package semiconductor assembly having bottom device confined by dielectric recess
CN106686962A (zh) * 2015-11-09 2017-05-17 天津莱尔德电子材料有限公司 可用作bls盖的导电多孔材料
CN106686962B (zh) * 2015-11-09 2023-08-29 天津莱尔德电子材料有限公司 可用作bls盖的导电多孔材料
CN110444539A (zh) * 2018-05-03 2019-11-12 三星电子株式会社 半导体封装件
CN110444539B (zh) * 2018-05-03 2024-03-19 三星电子株式会社 半导体封装件
CN109712970A (zh) * 2018-12-04 2019-05-03 贵州航天控制技术有限公司 一种sld、ld光源sip模块的制备方法

Also Published As

Publication number Publication date
TW201415600A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
CN104733332B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
CN104810320B (zh) 半导体组件及其制作方法
US20140048326A1 (en) Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding
CN103633060B (zh) 具有内嵌元件及电磁屏障的线路板
CN104039070A (zh) 具有内建散热座及增层电路的散热增益型线路板
CN105702649B (zh) 具有整合双布线结构的线路板及其制作方法
US20140048914A1 (en) Wiring board with embedded device and electromagnetic shielding
CN106057745B (zh) 设有加强层及整合双路由电路的半导体组件及制作方法
CN103596386B (zh) 制造具有内建定位件的复合线路板的方法
CN103594444B (zh) 在中介层及无芯基板之间具有双重连接通道的半导体组件
US20140061877A1 (en) Wiring board with embedded device, built-in stopper and electromagnetic shielding
CN112382574B (zh) 具有埋磁电感结构的封装基板及其制作方法
CN103716992A (zh) 具有内嵌元件、内建定位件、及电磁屏障的线路板
US9064878B2 (en) Wiring board with shielding lid and shielding slots as electromagnetic shields for embedded device
CN103596354B (zh) 具有内建定位件、中介层、以及增层电路的复合线路板
TWI517312B (zh) 具有屏蔽蓋及屏蔽狹槽作爲內嵌元件之電磁屏障之線路板
US20040188812A1 (en) Semiconductor package having angulated interconnect surfaces
US20140048955A1 (en) Semiconductor assembly board with back-to-back embedded semiconductor devices and built-in stoppers
CN104349583A (zh) 具有复合芯层及双增层电路的线路板
CN103594379B (zh) 具有内嵌半导体以及内建定位件的连线基板及其制造方法
CN103594381A (zh) 具有内建定位件的半导体组体，及其制造方法
CN110246836A (zh) 具嵌埋式组件及加强层的线路板、其制法及半导体组体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140409