CN103578703A - 芯片装置、多层芯片装置及其制造方法 - Google Patents
芯片装置、多层芯片装置及其制造方法 Download PDFInfo
- Publication number
- CN103578703A CN103578703A CN201310030266.6A CN201310030266A CN103578703A CN 103578703 A CN103578703 A CN 103578703A CN 201310030266 A CN201310030266 A CN 201310030266A CN 103578703 A CN103578703 A CN 103578703A
- Authority
- CN
- China
- Prior art keywords
- magnetosphere
- multilayer
- magnetospheric
- external electrode
- chiop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 12
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000011324 bead Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000037237 body shape Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- WJZHMLNIAZSFDO-UHFFFAOYSA-N manganese zinc Chemical compound [Mn].[Zn] WJZHMLNIAZSFDO-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
本发明提供了一种多层芯片装置，该多层芯片装置包括：多层本体，该多层本体包括堆叠在该多层本体中的多个内磁性层；内电极层，该内电极层形成在所述多层本体内；外磁性层，该外磁性层堆叠在所述多层本体的上表面和下表面中的至少一者上；以及外电极，该外电极形成在所述多层本体和所述外磁性层的外侧，并且该外电极与所述内电极层电连接，其中所述外磁性层的长度比所述内磁性层的长度短。
Description
相关申请的交叉引用
本申请要求于2012年7月18日在韩国知识产权局申请的韩国专利申请No.10-2012-0078422的优先权，在此通过引用将该申请的全部内容并入本申请中。
技术领域
本发明涉及一种芯片装置、多层芯片装置及其制造方法。
背景技术
感应器（一种多层芯片元件）是能够通过与电阻器和电容器一起包括在电子电路内来从信号中消除噪声的典型的无源元件。
多层芯片式感应器可以通过印刷并堆叠导电图案以在磁性物质或电介质物质内形成线圈来制造。多层芯片感应器具有多层形成有导电图案的磁性层堆叠于其中的结构。在多层芯片式感应器内的内部导电图案通过形成在各磁性层中的转接电极（via electrode）顺序连接，以在芯片内形成线圈结构从而达到例如目标的感应系数特性和阻抗特性。
同时，随着电子设备变小变轻，简化功率感应器结构的需求增加。特别地，对小巧、高性能的感应器的需求增加。
[现有技术文献]
日本专利公开No.2001-155950
发明内容
本发明的一方面提供了一种具有优良的电性能同时小型化的芯片装置以及制造该芯片装置的方法。
本发明的另一个方面提供了具有优良的电感特性同时容易批量化生产的芯片装置以及制造该芯片装置的方法。
根据本发明的一个方面，提供了一种多层芯片装置，该多层芯片装置包括：多层本体，该多层本体包括堆叠在该多层本体中的多个内磁性层；内电极层，该内电极层形成在所述多层本体内；外磁性层，该外磁性层堆叠在所述多层本体的上表面和下表面中的至少一者上；以及外电极，该外电极形成在所述多层本体和所述外磁性层的外侧，并且该外电极与所述内电极层电连接，所述外磁性层的长度比所述内磁性层的长度短。
根据本发明的另一个方面，提供了一种多层芯片装置的制造方法，该方法包括：准备多个内磁性层，该内磁性层中形成有导电图案和转接电极；通过堆叠所述多个内磁性层形成多层本体，从而通过使形成在每一个所述内磁性层中的所述导电图案的端部与形成在相邻的第一个磁性层中的所述转接电极接触来形成线圈部分；将外磁性层堆叠在所述多层本体的上表面和下表面中的至少一者上；以及在多层的所述外磁性层和所述多层本体的外侧形成外电极，其中所述外磁性层比所述内磁性层短。
根据本发明的另一个方面，提供了一种多层芯片装置的制造方法，该方法包括：准备多个内磁性层，该内磁性层包括形成在其中的导电图案和转接电极；通过堆叠所述多个内磁性层形成多层本体，从而通过使形成在每一个所述内磁性层中的导电图案的端部与形成在相邻的所述内磁性层中的所述转接电极接触来形成线圈部分；将外磁性层堆叠在所述多层本体的上表面和下表面中的至少一者上；部分地去除多层的所述外磁性层的沿长度方向的两端；以及在所述多层本体的外侧和所述两端被部分地去除的所述外磁性层的外侧形成外电极。
根据本发明的另一个方面，提供了一种芯片装置，该芯片装置包括：支撑基板；线圈，该线圈形成在所述支撑基板的两个表面上；磁性本体，该磁性本体包括所述线圈和所述支撑基板，并且该磁性本体由磁性物质形成；外磁性层，该外磁性层形成在所述磁性本体的上表面和下表面中的至少一者上；以及外电极，该外电极形成在所述多层本体和所述外磁性层的外侧，并且该外电极与所述线圈电连接，其中所述外磁性层的长度比所述磁性本体的长度短。
附图说明
通过下面结合附图的详细说明，本发明的上述和其它方面、特征以及其它优点将会更加清楚地得到理解，其中：
图1是根据本发明的实施方式的多层芯片感应器的局部剖视立体图；
图2是图1中的多层芯片感应器的堆叠外观的示意性地立体分解图；
图3是显示形成在图1中的磁性层上的导电图案的外观的平面示意图；
图4A和图4B是沿图1中的Ⅴ-Ⅴ’线剖切的示意性的剖视图；
图5是根据本发明的另一种实施方式的多层感应器的剖视图；
图6A至图6C是图解根据本发明的实施方式的多层感应器的制造方法的视图；
图7A至图7D是图解根据本发明的另一种实施方式的多层感应器的制造方法的视图；
图8A至图8C是显示根据本发明的另一种实施方式的感应器的视图；以及
图9是沿图8中的U-U’线剖切的示意性的剖视图。
具体实施方式
下面，将参照附图详细描述本发明的实施方式。但是，本发明可以通过多种不同的形式实现，而不应被解释为局限于此处所给出的实施方式。相反，提供这些实施方式旨在使得本发明的公开内容全面完整，并向本领域技术人员充分地传达本发明的范围。在附图中，为了清楚的目的可能放大了元件的形状和尺寸，并且在全部附图中使用相同的附图标记标示相同或相似的元件。
此外，除非文中清楚地说明，否则说明书中使用的单数形式包括了复数形式。在说明书中，值得注意的是术语“包括（comprising）”或“包括（including）”等不应解释为必须包括说明书中描述的几个元件或几个步骤，而是可以不包括一些上述的元件或步骤或者解释为还包括另外的元件或步骤。
说明书中使用的术语“第一”、“第二”等可以用来描述多种元件，但是这些元件不应解释为局限于这些术语。术语用来区分一个元件与另一个元件。例如，在不脱离本发明的范围下，“第一”元件可以称为“第二”元件且“第二”元件同样也可以称为“第一”元件。
根据本发明的实施方式的芯片装置可以适当地应用为芯片感应器（其中导电图案形成在磁性层上）、功率感应器、贴片磁珠（chip bead）、芯片过滤器（chip filter）等。
下面，将参考多层芯片感应器描述本发明的实施方式。
图1是根据本发明的实施方式的多层芯片感应器的局部剖视立体图。图2是图1中的多层芯片感应器的堆叠外观的示意性地立体分解图。
图3是显示形成在图1中的磁性层上的导电图案的外观的平面示意图。
参见图1至图3，多层芯片感应器10可以包括多层本体15、导电图案40、磁性层62、外磁性层100-1和100-2以及外电极20。磁性层62通常可以被称为内磁性层。
此外，根据本发明的另一种实施方式，多层芯片感应器10还可以包括其它的磁性层64。但是，多层芯片感应器10不是必须包括磁性层64作为必要元件。
多层本体15可以通过在磁性基片上印刷导电图案40并堆叠和烧结其上已经形成有导电图案40的磁性基片来制造。
多层本体15可以具有六面体形状。当磁性基片为堆叠的且烧结成芯片时，由于陶瓷粉末的烧结收缩，多层本体15可能不会形成为具有完全笔直的线的六面体形状。然而，多层本体15可以大致形成为具有六面体形状。
当为了清楚地描述本发明的实施方式而限定六面体的方向时，图1中显示的L、W和T分别表示长度方向、宽度方向和厚度方向。这里，可以将厚度方向用作为与磁性层堆叠的方向具有相同的概念。
根据图1中的实施方式，多层芯片感应器10为长度大于宽度或厚度的长方体形状。
同时，根据本发明的实施方式的多层芯片感应器10（包括外电极20）的尺寸可以是长度和宽度分别在2.5±0.1mm和2.0±0.1mm的范围内（2520尺寸），或者也可以形成为2520尺寸或者比2520尺寸更小的尺寸，或者2520尺寸或者比2520尺寸更大的尺寸。
磁性层62可以由镍-铜-锌基材料、镍-铜-锌-镁基材料、锰-锌和铁素体基材料形成，但是本发明的实施方式不限于此。
参见图1，外磁性层100-1可以堆叠在多层本体15的上表面。此外，外磁性层100-2可以堆叠在多层本体15的下表面。
外磁性层100-1的长度可以比内磁性层62的长度短。原因是当外磁性层100-1堆叠在多层本体15的上表面时，外电极20需要形成为围绕多层本体15的不被外磁性层100-1覆盖的上表面。此外，原因是当外磁性层100-2堆叠在多层本体15的下表面时，外电极20需要形成为围绕多层本体15的不被外磁性层100-2覆盖的下表面。
同时，外磁性层100-1和100-2可以由与形成内磁性层62的材料相同的材料形成。
导电图案40可以通过印刷预定厚度的使用银（Ag）作为主要成分的导电膏（conductive paste）来形成。导电图案40可以与形成在长度方向两端的外电极20电连接。
外电极20形成在陶瓷本体15的长度方向的两端且可以通过电镀从铜、镍、锡、银和钯中选取的合金来形成。然而，本发明的实施方式不限于这些材料。
导电图案40可以包括与外电极20电连接的引线。
参见图2，在一个多层载体60a上的导电图案40a包括沿长度方向的导电图案42a和沿宽度方向的导电图案44a。导电图案40a与另一个多层载体60b上的导电图案40b电连接，导电图案40a与导电图案40b之间设置有磁性层62a，通过形成在磁性层62a上的转接电极以形成沿层叠方向的线圈图案。
根据本发明的实施方式的所有的线圈图案的匝数为9.5倍数（times），但是本发明的实施方式不限于此。为了使线圈图案的匝数为9.5倍数，在形成覆盖层的上磁性层80a和下磁性层80b之间设置13个形成有导电图案40a、40b、…、40m的多层载体60a、60b、…、60m。
本发明的实施方式公开了需要两个多层载体的导电图案42a和44b以形成一倍匝数的线圈图案50，但是不限于此，因此可能根据导电图案的形状需要不同数量的多层载体。
这里，通过减小设置在上方的导电图案40a和下方的导电图案40b之间的磁性层间的间距，可以在有限的多层本体15内提供优良的直流偏置特性，上方的导电图案40a和下方的导电图案40b沿层叠方向彼此相对且它们之间具有磁性层62a。当磁性层间的间距减小时，导电图案42a和44a的厚度增加，且因此可能减小流经线圈的电流的阻抗。
同时，外磁性层100-1可以设置在磁性层80a的上面。此外，外磁性层100-2可以设置在磁性层80b的下面。这样，外磁性层100-1和100-2可以增大多层感应器的电感而不会增大直流电阻。同样，如上所述，外磁性层100-1和100-2的长度可以比内磁性层的长度短。
此外，外磁性层100-1可以设置成使得外磁性层100-1的中心与磁性层80a的中心对应。同样，外磁性层100-2可以设置成使得外磁性层100-2的中心与磁性层80b的中心对应。
结合附图3描述线圈图案50的一倍匝数，当在形成在一个磁性层上的导电图案40b内，一个转接电极72b定义为1而另一个转接电极74b定义为2、下方的导电图案42c的沿层叠方向与2对应的转接电极72c定义为3且电介质层60c的导电图案42c的朝向1的相对点定义为4时，从1逆时针形成一个回转（1→2→3→4），该回转可以定义为一匝。
图4A和图4B是沿图1中的Ⅴ-Ⅴ’线剖切的示意性的剖视图。
图4A和图4B中显示的是将图1中的多层芯片感应器沿长度方向和厚度方向剖切。
参见图4A和图4B，当沿长度方向L和厚度方向T观察多层芯片感应器时，与外电极20电连接的引线48形成在顶部的磁性层和底部的磁性层上，且顶部的磁性层和底部的磁性层上形成有导电图案40。引线48暴露于陶瓷本体15的沿长度方向的端部Ws1和Ws2处且与外电极20电连接。
导电图案40可以设置成在多层本体15内彼此相对，且导电图案40之间具有磁性层62。
同时，外磁性层100-1可以堆叠在多层本体15的上面。外磁性层100-1可以设置在两个外电极20的上部20-1之间。此外，外磁性层100-1的沿长度方向L的两端可以与外电极的上部20-1接触。
同时，外磁性层100-2可以堆叠在多层本体15的下表面。外磁性层100-2可以设置在两个外电极20的下部20-2之间。此外，外磁性层100-2的沿长度方向L的两端可以与外电极的下部20-2接触。
图4B为图4A中的A部分的放大剖视图。
如图4B中所示，外磁性层100-1的厚度T1可以以外电极的上部20-1的厚度T2为基准来确定。根据本发明的实施方式，外磁性层100-1的厚度T1可以与外电极的上部的厚度T2相等。此外，外磁性层100-1的厚度T1可以为外电极的上部的厚度T2的0.9倍到1.1倍。
因为外磁性层100-1的堆叠高度与外电极的上部的厚度T2相近，所以不用增加多层感应器的整体芯片高度就可以增大多层感应器的电感。
同时，外磁性层100-2的厚度和外电极的下部20-2的厚度可以满足上述关系。
同时，通过采用本发明的结构来测量具有2520尺寸的多层芯片感应器的电感。审查仿真（simulation）结果，采用外磁性层100-1和100-2的多层感应器的电感比现有技术中的没有采用外磁性层100-1和100-2的结构的电感大了2%。
也就是说，与现有产品相比，铁素体形成为与外电极的高度相同的产品可以改善初始电感和直流偏置特性。例如，当将根据本发明的感应器与具有相同高度的根据现有技术的感应器相比较时，根据本发明的感应器表现出改善的初始电感和直流偏置特性。
图5是根据本发明的另一种实施方式的多层感应器的剖视图。
通常，在多层感应器中，磁性层和导电图案交替地堆叠，且导电图案可以由在磁性层之间彼此电连接的线圈导体形成。
然而，当直流电流施加在多层感应器上时，由于电流增加，磁性物质会发生磁饱和（magnetic saturation），从而上述多层感应器可能突然降低电感。
也就是说，上述多层感应器可能具有直流重叠特性（DC overlappingcharacteristics）恶化的缺陷。
为此，多层感应器具有磁隙部分，在磁隙部分中部分磁性层被非磁性物质代替。包括磁隙部分的多层感应器可以抑制当直流电流施加在该多层感应器上时发生的磁饱和，从而改善直流重叠特性。
根据本发明的实施方式，包括磁隙90的多层感应器可以包括外磁性层100-1和100-2。
上述的多层感应器抑制磁饱和，从而改善了直流重叠特性并增大了电感。
图6A至图6C是图解根据本发明的实施方式的多层感应器的制造方法的视图。
如图6A所示，根据本发明的实施方式，可以准备好多层本体15。多层本体15可以通过如图2所示的堆叠方法形成。此外，多层本体15可以通过除图2所示的堆叠方法以外的各种方法形成。
参见图6B，外磁性层100-1可以堆叠在多层本体15的上表面。此外，外磁性层100-2可以堆叠在多层本体15的下表面。
外磁性层100-1的长度可以以外磁性层100-1和100-2的长度以及形成在多层本体15的外表面上的外电极的上部20-1的长度为基准来确定。例如，外磁性层100-1的长度可以形成为与两个外电极的上部20-1的端部之间的距离相等。此外，外磁性层100-2的长度可以以外磁性层100-1和100-2的长度以及形成在多层本体15的外表面上的外电极的下部20-2的长度为基准来确定。
同样，在制备具有上述长度的外磁性层的过程中，没必要进行额外的切割外磁性层的过程，从而缩短了层叠过程的时间。
此外，在上述过程中，由于切割外磁性层时产生的残余物，感应器性能不会降低反而会提高。
同时，外磁性层100-1和100-2可以分别堆叠在多层本体15的上表面和下表面。此外，根据需要，外磁性层可以仅堆叠在多层本体15的上表面和下表面中的一个表面上。
如图6C所示，外电极20可以形成在多层的外磁性层100-1和100-2以及多层本体的外侧。
图7A至图7D是图解根据本发明的另一种实施方式的多层感应器的制造方法的视图。
如图7A所示，根据本发明的实施方式，可以准备好多层本体15。多层本体15可以通过如图2所示的堆叠方法形成。此外，多层本体15可以通过除图2中所示的堆叠方法以外的各种方法形成。
参见图7B，外磁性层100-1可以堆叠在多层本体15的上表面。同时，外磁性层100-2可以堆叠在多层本体15的下表面。
在这种情况下，堆叠在多层本体15的上表面和/或下表面的外磁性层的长度可以与构成多层本体15的内磁性层的长度相等。
在这种情况下，因为用于形成多层本体15的磁性物质可以用来形成外磁性层，所以该方法可能不需要单独准备外磁性物质的过程。
参见图7C，堆叠在多层本体15的上表面和/或下表面的外磁性层100-1和100-2的两端的部分可以以外电极的上部和下部的长度为基准来切割。
切割的外磁性层100-1和100-2的长度可以以外磁性层100-1和100-2的长度以及形成在多层本体15的外表面上的外电极的上部和下部的长度为基准来确定。
例如，切割的外磁性层的长度可以与两个外电极的上部的末端之间的长度以及两个外电极的下部的末端之间的长度相等。
参见图7C，外电极20可以形成在多层的外磁性层100-1和100-2以及多层本体的外侧。
图8A至图8C是显示根据本发明的另一种实施方式的感应器的视图。
上述的外磁性层的结构可以应用于水平感应器。
参见图8A，线圈214可以形成在支撑基板216的上表面。此外，线圈212可以形成在支撑基板216的底表面。
参见图8B，磁性本体210可以形成为包括支撑基板216以及线圈212和214。此外，磁性本体210可以由磁性物质形成。
参见图8C，各个外电极220-1和220-2可以形成为与线圈的一端接触。
图9是沿图8C中的U-U’线剖切的示意性的剖视图。
图9中显示的是沿长度方向L和厚度方向T切割的图8A至图8C中的水平感应器。
参见图9，当沿长度方向L和厚度方向T观察水平感应器时，线圈214可以与外电极220-1电连接且线圈212可以与外电极220-2电连接。
同时，外磁性层230-1可以堆叠在多层本体210的上表面。外磁性层230-1可以设置在两个外电极220的上部220-1之间。此外，外磁性层230-1的沿长度方向L的两端可以与外电极的上部220-1接触。
同时，外磁性层230-2可以堆叠在多层本体210的下表面。外磁性层230-2可以设置在两个外电极220的底部220-2之间。此外，外磁性层230-2的沿长度方向L的两端可以与外电极的底部220-2接触。
如图9所示，外磁性层230-1和230-2的长度比磁性本体210的长度短。
如上所述，不管本体为什么形状，根据本发明的实施方式的外磁性层的结构可以应用于各种感应器。
如上所述，根据本发明的实施方式，可以为用户提供具有优良的电性能同时小型化的芯片装置以及制造该芯片装置的方法。
此外，可以为用户提供具有优良的电感特性同时容易批量化生产的芯片装置以及制造该芯片装置的方法。
虽然已经结合实施方式展示和描述了本发明，但对本领域技术人员显而易见的是，可以在不背离由所附权利要求所限定的本发明的精神和范围的情况下进行修改和变形。
Claims (14)
1.一种多层芯片装置，该多层芯片装置包括：
多层本体，该多层本体包括堆叠在该多层本体中的多个内磁性层；
内电极层，该内电极层形成在所述多层本体内；
外磁性层，该外磁性层堆叠在所述多层本体的上表面和下表面中的至少一者上；以及
外电极，该外电极形成在所述多层本体和所述外磁性层的外侧，并且该外电极与所述内电极层电连接，
所述外磁性层的长度比所述内磁性层的长度短。
2.根据权利要求1所述的多层芯片装置，其中，所述外磁性层的厚度为形成在所述外磁性层的外侧的所述外电极的厚度的0.9至1.1倍。
3.根据权利要求1所述的多层芯片装置，其中，所述外磁性层的厚度等于形成在所述外磁性层的外侧的所述外电极的厚度。
4.根据权利要求1所述的多层芯片装置，其中，所述多层芯片装置的长度和宽度分别在2.5±0.1mm和2.0±0.1mm的范围内。
5.根据权利要求1所述的多层芯片装置，其中，所述外磁性层包括与所述内磁性层相同的材料。
6.根据权利要求1所述的多层芯片装置，其中，该多层芯片装置还包括形成在所述多层本体中的非磁性层。
7.根据权利要求1所述的多层芯片装置，其中，所述内电极层包含银。
8.根据权利要求1所述的多层芯片装置，其中，所述外电极包含银和铜中的至少一者。
9.一种多层芯片装置的制造方法，该方法包括：
准备多个内磁性层，该内磁性层包括形成在其中的导电图案和转接电极；
通过堆叠所述多个内磁性层形成多层本体，从而通过使形成在每一个所述内磁性层中的所述导电图案的端部与形成在相邻的第一个磁性层中的所述转接电极接触来形成线圈部分；
将外磁性层堆叠在所述多层本体的上表面和下表面中的至少一者上；以及
在多层的所述外磁性层和所述多层本体的外侧形成外电极，
所述外磁性层比所述内磁性层短。
10.一种多层芯片装置的制造方法，该方法包括：
准备多个内磁性层，该内磁性层包括形成在其中的导电图案和转接电极；
通过堆叠所述多个内磁性层形成多层本体，从而通过使形成在每一个所述内磁性层中的所述导电图案的端部与形成在相邻的所述内磁性层中的所述转接电极接触来形成线圈部分；
将外磁性层堆叠在所述多层本体的上表面和下表面中的至少一者上；
部分地去除多层的所述外磁性层的沿长度方向的两端；以及
在所述多层本体的外侧和两端被部分地去除的所述外磁性层的外侧形成外电极。
11.根据权利要求10所述的方法，其中，部分地去除所述两端包括：以形成在所述外磁性层的外侧上的所述外电极的长度为基准，部分地去除多层的所述外磁性层。
12.一种芯片装置，该芯片装置包括：
支撑基板；
线圈，该线圈形成在所述支撑基板的两个表面上；
磁性本体，该磁性本体包括所述线圈和所述支撑基板，并且该磁性本体由磁性物质形成；
外磁性层，该外磁性层形成在所述磁性本体的上表面和下表面中的至少一者上；以及
外电极，该外电极形成在所述多层本体和所述外磁性层的外侧，并且该外电极与所述线圈电连接，
所述外磁性层的长度比所述磁性本体的长度短。
13.根据权利要求12所述的芯片装置，其中，所述外磁性层的厚度为形成在所述外磁性层的外侧的所述外电极的厚度的0.9至1.1倍。
14.根据权利要求12所述的芯片装置，其中，所述外磁性层的厚度等于形成在所述外磁性层的外侧的所述外电极的厚度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2012-0078422 | 2012-07-18 | ||
| KR1020120078422A KR20140011694A (ko) | 2012-07-18 | 2012-07-18 | 칩소자, 적층형 칩소자 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103578703A true CN103578703A (zh) | 2014-02-12 |
Family
ID=49946068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310030266.6A Pending CN103578703A (zh) | 2012-07-18 | 2013-01-25 | 芯片装置、多层芯片装置及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20140022042A1 (zh) |
| JP (1) | JP2014022723A (zh) |
| KR (1) | KR20140011694A (zh) |
| CN (1) | CN103578703A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105513746A (zh) * | 2014-10-14 | 2016-04-20 | 株式会社村田制作所 | 电子部件 |
| CN105742035A (zh) * | 2014-12-30 | 2016-07-06 | 三星电机株式会社 | 电子组件和制造电子组件的方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102004770B1 (ko) * | 2013-10-31 | 2019-07-29 | 삼성전기주식회사 | 복합 전자부품 및 그 실장 기판 |
| KR101686989B1 (ko) | 2014-08-07 | 2016-12-19 | 주식회사 모다이노칩 | 파워 인덕터 |
| KR101681201B1 (ko) | 2014-09-11 | 2016-12-01 | 주식회사 모다이노칩 | 파워 인덕터 |
| JP6331953B2 (ja) | 2014-10-15 | 2018-05-30 | 株式会社村田製作所 | 電子部品 |
| KR102109634B1 (ko) * | 2015-01-27 | 2020-05-29 | 삼성전기주식회사 | 파워 인덕터 및 그 제조 방법 |
| WO2016136653A1 (ja) * | 2015-02-27 | 2016-09-01 | 株式会社村田製作所 | 積層コイル部品及びその製造方法、並びに、当該積層コイル部品を備えるｄｃ－ｄｃコンバータモジュール |
| KR102130670B1 (ko) * | 2015-05-29 | 2020-07-06 | 삼성전기주식회사 | 코일 전자부품 |
| JP7268611B2 (ja) | 2020-01-15 | 2023-05-08 | 株式会社村田製作所 | インダクタ部品 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6864774B2 (en) * | 2000-10-19 | 2005-03-08 | Matsushita Electric Industrial Co., Ltd. | Inductance component and method of manufacturing the same |
| US8584348B2 (en) * | 2011-03-05 | 2013-11-19 | Weis Innovations | Method of making a surface coated electronic ceramic component |
-
2012
- 2012-07-18 KR KR1020120078422A patent/KR20140011694A/ko not_active Application Discontinuation
-
2013
- 2013-01-11 JP JP2013003203A patent/JP2014022723A/ja not_active Abandoned
- 2013-01-14 US US13/740,738 patent/US20140022042A1/en not_active Abandoned
- 2013-01-25 CN CN201310030266.6A patent/CN103578703A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105513746A (zh) * | 2014-10-14 | 2016-04-20 | 株式会社村田制作所 | 电子部件 |
| CN105513746B (zh) * | 2014-10-14 | 2017-12-05 | 株式会社村田制作所 | 电子部件 |
| US9847162B2 (en) | 2014-10-14 | 2017-12-19 | Murata Manufacturing Co., Ltd. | Electronic component |
| CN105742035A (zh) * | 2014-12-30 | 2016-07-06 | 三星电机株式会社 | 电子组件和制造电子组件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140022042A1 (en) | 2014-01-23 |
| KR20140011694A (ko) | 2014-01-29 |
| JP2014022723A (ja) | 2014-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103578703A (zh) | 芯片装置、多层芯片装置及其制造方法 | |
| CN106328339B (zh) | 线圈部件 | |
| KR102105389B1 (ko) | 적층 전자부품 | |
| KR101670184B1 (ko) | 적층 전자부품 및 그 제조방법 | |
| KR102080660B1 (ko) | 칩 전자부품 및 그 제조방법 | |
| KR101792281B1 (ko) | 파워 인덕터 및 그 제조 방법 | |
| US8334746B2 (en) | Electronic component | |
| JP6500992B2 (ja) | コイル内蔵部品 | |
| CN107017081A (zh) | 层叠电感器 | |
| JP2002246231A (ja) | 積層型インダクタ | |
| JP6328370B2 (ja) | 積層チップ電子部品 | |
| KR102130672B1 (ko) | 적층 전자부품 및 그 제조방법 | |
| US20130120905A1 (en) | Multilayered ceramic electronic component and method of fabricating the same | |
| CN104766690A (zh) | 多层电子组件及其制造方法 | |
| KR101523872B1 (ko) | 전자 부품 | |
| US20130214889A1 (en) | Multilayer type inductor and method of manufacturing the same | |
| CN103515052A (zh) | 多层芯片电子元件 | |
| CN104766708A (zh) | 陶瓷电子组件 | |
| JP2009231307A (ja) | コモンモードノイズフィルタ | |
| KR20150114799A (ko) | 적층 어레이 전자부품 및 그 제조방법 | |
| JP2005150168A (ja) | 積層コイル部品 | |
| JP6091838B2 (ja) | 積層チップ電子部品 | |
| JP2003109818A (ja) | 積層インダクタ | |
| WO2010084794A1 (ja) | 電子部品及びその製造方法 | |
| CN107305806B (zh) | 电子部件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140212 |
|
| WD01 | Invention patent application deemed withdrawn after publication |