CN104766690A - 多层电子组件及其制造方法 - Google Patents
多层电子组件及其制造方法 Download PDFInfo
- Publication number
- CN104766690A CN104766690A CN201410135981.0A CN201410135981A CN104766690A CN 104766690 A CN104766690 A CN 104766690A CN 201410135981 A CN201410135981 A CN 201410135981A CN 104766690 A CN104766690 A CN 104766690A
- Authority
- CN
- China
- Prior art keywords
- main body
- multilayer main
- guide portion
- interior loop
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 13
- 229910000859 α-Fe Inorganic materials 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000000843 powder Substances 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910018605 Ni—Zn Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910007565 Zn—Cu Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011469 building brick Substances 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/043—Printed circuit coils by thick film techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
公开了一种多层电子组件及其制造方法，其中，当在垂直于基板安装表面的方向上形成内线圈且外电极仅形成在片式元件的一个表面（下表面）（在安装该片式元件时所述一个表面面对基板）上时，可容易地辨别内线圈所暴露到的且外电极需要形成其上的一个表面。
Description
本申请要求于2014年1月2日在韩国知识产权局提交的第10-2014-0000286号韩国专利申请的权益，该申请的公开通过引用包含于此。
技术领域
本公开涉及多层电子组件及其制造方法。
背景技术
作为电子组件之一的电感器是与电阻器和电容器一起形成电子电路以去除噪声的代表性无源元件。这样的电感器可与使用电磁特性的电容器结合使用以构成放大特定频带的信号的谐振电路、滤波器电路等。
在多层电感器的情况下，可通过使用导电膏等在主要由磁性材料形成的绝缘片上形成线圈图案并且堆叠这些片以在烧结的多层主体中形成线圈来实现电感。
为了实现高电感，已知在垂直于基板安装表面的方向上设置内线圈的垂直多层电感器。与在相对于基板安装表面的水平方向上设置内线圈的多层电感器相比，垂直多层电感器可具有高电感，并且可允许自谐振频率的增加。
同时，用于将内线圈连接到外电路的外电极可形成在多层电感器上。当外电极通过使用导电膏等执行浸渍法来形成在烧结的多层主体在长度方向上的两端表面和邻近端表面的表面的一部分上时，外电极的厚度会增大，并且在使片式元件小型化方面存在限制。
具体地，在外电极形成在垂直多层电感器中的长度方向上的两端表面上以平行于内线圈的情况下，在外电极中会产生涡电流，由于涡电流的产生而导致损失增大，并且在内线圈和外电极之间会产生寄生电容（straycapacitance）。这样的寄生电容会导致电感器的自谐振频率的减小。
因此，在垂直多层电感器中，已经在以下方面进行了尝试：在片式元件一个表面（下表面）（在安装该片式元件时所述一个表面面对基板）上形成外电极，从而允许片式元件的小型化并且抑制由于涡电流产生而导致的损失。
然而，在根据现有技术的在多层主体的长度方向上的两端表面上形成外电极的情况下，因为在长度方向上的两端表面的形状不同于剩余的四个表面的形状，所以可以容易地辨别外电极将形成在其上的表面。然而，除了多层主体的在长度方向上的两端表面之外的四个表面具有彼此相同的形状，在四个相同的表面中，会难以辨别内线圈所暴露到的表面。
发明内容
本公开中的示例性实施例可提供一种多层电子组件及其制造方法，其中，其能够通过在垂直于基板安装表面的方向上形成内线圈来仅在片式元件的一个表面（下表面）（在安装该片式元件时所述一个表面面对基板）上形成外电极，并能够辨别内线圈所暴露到的一个表面。
根据本公开中的示例性实施例，一种多层电子组件可包括：多层主体，通过堆叠多个绝缘层而形成；内线圈部，包括形成在绝缘层上并通过通路彼此电连接的内线圈图案以及暴露到多层主体的同一表面的第一引导部和第二引导部，所述同一表面垂直于多层主体的堆叠层而设置；以及第一外电极和第二外电极，形成在多层主体的垂直于多层主体的堆叠层而设置的同一表面上，并且分别连接到内线圈部的第一引导部和第二引导部，其中，标记图案形成在多层主体的平行于多层主体的堆叠层而设置的一个表面上。
标记图案可仅形成在等于或小于多层主体的平行于多层主体的堆叠层而设置的一个表面的整体面积的一半的区域中。
标记图案可沿着长度方向形成在多层主体的平行于多层主体的堆叠层而设置的一个表面的下部或上部上。
标记图案可沿着厚度方向形成在多层主体的平行于多层主体的堆叠层而设置的一个表面的左部或右部上。
可通过标记图案来辨别多层主体的内线圈部的第一引导部和第二引导部所暴露到的表面。
内线圈部可形成在垂直于多层主体的基板安装表面的方向上。
根据本公开中的示例性实施例，一种多层电子组件可包括：多层主体，通过堆叠多个绝缘层而形成；内线圈部，包括形成在绝缘层上并通过通路彼此电连接的内线圈图案以及暴露到多层主体的同一表面的第一引导部和第二引导部，所述同一表面垂直于多层主体的堆叠层而设置；以及第一外电极和第二外电极，形成在多层主体的垂直于多层主体的堆叠层而设置的同一表面上，并且分别连接到内线圈部的第一引导部和第二引导部，其中，标记图案仅形成在多层主体的一个表面的一部分上，所述一个表面平行于多层主体的堆叠层而设置，使得通过标记图案来辨别多层主体的内线圈部的第一引导部和第二引导部所暴露到的表面。
标记图案可沿着长度方向形成在多层主体的平行于多层主体的堆叠层而设置的一个表面的下部或上部上，并在等于或小于多层主体的所述一个表面的整体面积的一半的区域中。
标记图案可沿着厚度方向形成在多层主体的平行于多层主体的堆叠层而设置的一个表面的左部或右部上，并在等于或小于多层主体的所述一个表面的整体面积的一半的区域中。
根据本公开中的示例性实施例，一种多层电子组件的制造方法可包括：制备多个绝缘片；在绝缘片上形成内线圈图案；堆叠包括形成在其上的内线圈图案的绝缘片，从而形成包括内线圈部的多层主体，内线圈部具有暴露到多层主体的同一表面的第一引导部和第二引导部，所述同一表面被设置为垂直于堆叠的片；在多层主体的一个表面上形成标记图案，所述表面平行于多层主体的堆叠的片而设置；以及在多层主体的垂直于多层主体的堆叠的片而设置的同一表面上形成分别连接到内线圈部的第一引导部和第二引导部的第一外电极和第二外电极。
可仅在等于或小于多层主体的平行于多层主体的堆叠的片而设置的一个表面的整体面积的一半的区域中形成标记图案。
可沿着长度方向在多层主体的平行于多层主体的堆叠的片而设置的一个表面的下部或上部上形成标记图案。
可沿着厚度方向在多层主体的平行于多层主体的堆叠的片而设置的一个表面的左部或右部上形成标记图案。
在多个绝缘片中，其上形成有标记图案的绝缘片可堆叠在多层主体的最外部上。
在形成第一外电极和第二外电极的步骤中，可通过标记图案来辨别多层主体的内线圈部的第一引导部和第二引导部所暴露到的且第一外电极和第二外电极需要形成在其上的表面。
可在垂直于多层主体的基板安装表面的方向上堆叠绝缘片。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和其他优点将会被更清楚地理解，在附图中：
图1是根据本公开中的示例性实施例的多层电子组件的示意透视图，在图1中示出了内线圈部；
图2是根据本公开中的示例性实施例的多层电子组件的分解透视图；
图3是在形成外电极之前根据本公开中的示例性实施例的多层电子组件的示意透视图。
图4A至图4E是示出了在形成外电极之前根据本公开的示例性实施例的多层电子组件的在宽度方向上的两表面Sw1和Sw2以及其在厚度方向上的两表面ST和SB的图；
图5是根据本公开中的示例性实施例的多层电子组件的透视图；
图6是根据本公开中的示例性实施例的多层电子组件的另一示例的透视图；
图7是示出了根据本公开中的示例性实施例的多层电子组件的制造方法的工艺图。
具体实施方式
现在将参照附图详细描述本公开的示例性实施例。
然而，本公开可以以很多不同的形式来举例说明，并不应该被解释为限制于在此阐述的特定实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并将把本公开的范围充分地传达给本领域技术人员。
在附图中，为了清晰起见，可夸大元件的形状和尺寸，并将始终使用相同的附图标记来表示相同或相似的元件。
多层电子组件
在下文中，将描述根据本公开的示例性实施例的多层电子组件。具体地，将描述多层电感器，但是本公开不限于此。
图1是示出了根据本公开的示例性实施例的多层电子组件的示意透视图，在图1中示出了内线圈部。
参照图1，根据本公开的示例性实施例的多层电子组件100可包括多层主体110、内线圈120、第一外电极131和第二外电极132。
多层主体110可通过堆叠多个绝缘层111来形成，多个绝缘层111可以处于烧结态并且可以是一体的，使得在不使用扫描电子显微镜（SEM）的情况下，相邻的介电层之间的边界不会是显而易见的。
多层主体110可具有六面体形状，为了清楚地描述本公开的示例性实施例，将定义六面体的方向。在图1中示出的L、W和T分别指六面体的长度方向、宽度方向和厚度方向。
多层主体110可包括在本领域中公知的铁氧体材料，诸如Mn-Zn基铁氧体、Ni-Zn基铁氧体、Ni-Zn-Cu基铁氧体、Mn-Mg基铁氧体、Ba基铁氧体或Li基铁氧体等。
图2是根据本公开的示例性实施例的多层电子组件的分解透视图。
参照图2，内线圈部120可包括通过以预定的厚度将包含导电金属的导电膏印刷在形成多层主体110的多个绝缘层111上来形成的内线圈图案125。
用于形成内线圈图案125的导电金属不受具体限制，只要该金属具有优异的电导率即可。例如，作为导电金属，银（Ag）、钯（Pd）、铝（Al）、镍（Ni）、钛（Ti）、金（Au）、铜（Cu）或铂（Pt）等可以单独使用或者可使用其混合物。
通路（via）可形成在其上印刷了内线圈图案125的各绝缘层111的预定的位置中，形成在各绝缘层111上的内线圈图案125可以通过通路彼此连接，从而形成单个线圈。
在这种情况下，当其上形成有内线圈图案125的多个绝缘层111在宽度方向（W）上或长度方向（L）上堆叠时，可在垂直于多层主体110的基板安装表面的方向上形成内线圈部120。
图3是在形成外电极之前根据本公开的示例性实施例的多层电子组件的示意透视图。
参照图3，内线圈部120的第一引导部121和第二引导部122可暴露到多层主体110的垂直于多层主体110的堆叠的层而设置的同一表面。例如，第一引导部121和第二引导部122可暴露到多层主体110在厚度（T）方向上的一个端表面，所述一个端表面被设置为垂直于堆叠的绝缘层111。
第一外电极131和第二外电极132可按照如下方式形成在垂直于多层主体110的堆叠的层的同一表面上：第一外电极131和第二外电极132可分别连接到内线圈部120的第一引导部121和第二引导部122。
在这种情况下，为了辨别第一引导部121和第二引导部122所暴露到的且第一外电极131和第二外电极132需要形成在其上的表面，标记图案150可形成在多层主体110的一个表面上。
标记图案150可形成在多层主体110的平行于多层主体110的堆叠层设置的一个表面上。
图4A至图4E是示出了在形成外电极之前根据本公开的示例性实施例的多层电子组件的在宽度方向上的两表面Sw1和Sw2以及其在厚度方向上的两表面ST和SB的图。
参照图4A至图4E，标记图案150形成在多层主体110的平行于多层主体110的堆叠层设置的一个表面上，多层主体110在宽度方向上的两表面Sw1和Sw2以及多层主体110在厚度方向上的两表面ST和SB可具有彼此不同的形状。
因此，可容易地辨别第一外电极131和第二外电极132需要形成在其上的表面，可在第一外电极131和第二外电极132应用的方向上布置多层主体110。
标记图案150可以仅形成在等于或小于多层主体110的平行于多层主体110的堆叠层设置的一个表面的整体面积的一半的区域中。
标记图案150仅形成在等于或小于所述一个表面的整体面积的一半的区域中，而不是形成在平行于多层主体110的堆叠层而设置的一个表面的整体上，使得在宽度方向上的两表面Sw1和Sw2以及在厚度方向上的两表面ST和SB可具有不同的形状，并且所有四个表面可通过标记图案150来区分。因此，通过辨别内线圈部120的第一引导部121和第二引导部122所暴露到的表面，可在第一外电极131和第二外电极132应用的方向上布置多层主体110。
图5和图6是各自示出了根据本公开的另一示例性实施例的多层电子组件的透视图。
参照图5，标记图案150可沿着长度方向形成在多层主体110的平行于多层主体110的堆叠层而设置的一个表面的下部或上部上。
参照图6，标记图案150可沿着厚度方向形成在多层主体110的平行于多层主体110的堆叠层而设置的一个表面的左部或右部上。
标记图案150的形状不限于图5和图6中示出的形状。即，标记图案150的形状不受具体限制，只要标记图案150可形成在多层主体110的平行于多层主体110的堆叠层而设置的一个表面上即可，使得可以辨别多层主体110的内线圈部120的第一引导部121和第二引导部122所暴露到的表面。
多层电子组件的制造方法
图7是示出了根据本公开的示例性实施例的多层电子组件的制造方法的工艺图。
参照图7，首先，可制备多个绝缘片111。
用来制造绝缘片111的磁性材料不受具体限制。例如，可使用本领域已知的铁氧体粉末，诸如Mn-Zn基铁氧体粉末、Ni-Zn基铁氧体粉末、Ni-Zn-Cu基铁氧体粉末、Mn-Mg基铁氧体粉末、Ba基铁氧体粉末或Li基铁氧体粉末等。
可通过将混合磁性材料和有机材料形成的浆料施用到载体膜并且将其干燥来制备多个绝缘片111。
接下来，可在绝缘片111上形成内线圈图案125。
可通过使用印刷法等将包含导电金属的导电膏施用到绝缘片111上来形成内线圈图案125。作为导电膏的印刷法，丝网印刷法、凹版印刷法等可以被使用，但是本公开不限于此。
导电金属不受具体限制，只要该金属具有优异的电导率即可。例如，作为导电金属，银（Ag）、钯（Pd）、铝（Al）、镍（Ni）、钛（Ti）、金（Au）、铜（Cu）或铂（Pt）等可以单独使用或者可使用其混合物。
然后，可堆叠其上形成有内线圈图案125的绝缘片111，从而形成包括内线圈部120的多层主体110，内线圈部120具有暴露到多层主体110的同一表面的第一引导部121和第二引导部122，所述同一表面被设置为垂直于所述堆叠的层。
可在其上印刷了内线圈图案的各绝缘层111中的预定的位置中形成通路，可以通过通路将形成在各绝缘层111上的内线圈图案125彼此连接，从而形成单个线圈。
可使单个线圈形成的内线圈部120的第一引导部121和第二引导部122暴露到多层主体110的垂直于多层主体110的堆叠层而设置的同一表面。
同时，在宽度（W）方向或长度（L）方向上堆叠其上形成有内线圈图案125的多个绝缘片111，可在垂直于多层主体110的基板安装表面的方向上形成内线圈部120。
在这种情况下，可在多层主体110的平行于多层主体110的堆叠层而设置的一个表面上形成标记图案150。
可在绝缘片111上印刷标记图案150，可在多层主体110的最外部上堆叠其上形成有标记图案150的绝缘片111。
可以仅在等于或小于多层主体110的平行于多层主体110的堆叠层设置的一个表面的整体面积的一半的区域中形成标记图案150。
可仅在等于或小于所述一个表面的整体面积的一半的区域中形成标记图案150，而不是在平行于多层主体110的堆叠层而设置的一个表面的整体上形成标记图案150，使得在宽度方向上的两表面Sw1和Sw2以及在厚度方向上的两表面ST和SB可具有不同的形状，并且所有四个表面可通过标记图案150来区分。因此，通过辨别内线圈部120的第一引导部121和第二引导部122所暴露到的表面，可在第一外电极131和第二外电极132应用的方向上布置多层主体110。
可沿着长度方向在多层主体110的平行于多层主体110的堆叠层而设置的一个表面的下部或上部上形成标记图案150。
另外，可沿着厚度方向在多层主体110的平行于多层主体110的堆叠层而设置的一个表面的左部或右部上形成标记图案150。
然后，可在多层主体110的垂直于多层主体110的堆叠层而设置的同一表面上形成分别连接到内线圈部120的第一引导部121和第二引导部122的第一外电极131和第二外电极132。
在这种情况下，可通过标记图案150来辨别多层主体110的内线圈部120的第一引导部121和第二引导部122所暴露到的且第一外电极131和第二外电极132需要形成在其上的表面，使得可在第一外电极131和第二外电极132应用的方向上布置多层主体110。
可使用包含金属（具有优异的电导率）的导电膏来形成第一外电极131和第二外电极132，导电膏可以包含例如镍（Ni）、铜（Cu）、锡（Sn）和银（Ag）等或其合金等中的一种。
将省略与根据本公开的示例性实施例的上述多层电子组件的特征重复的其他特征。
如上所述，根据本公开的示例性实施例，在垂直于基板安装表面的方向上形成内线圈且外电极仅形成在片式元件的一个表面（下表面）（在安装该片式元件时所述一个表面面对基板）上的情况下，可容易地辨别内线圈所暴露到的且外电极需要形成在其上的一个表面。
尽管以上已经示出并描述了示例性实施例，但是本领域技术人员将清楚的是，在不脱离如权利要求限定的本公开的精神和范围的情况下，可做出修改和变形。
Claims (16)
1.一种多层电子组件，所述多层电子组件包括：
多层主体，包括在堆叠方向上堆叠的多个绝缘层；
内线圈部，包括设置在绝缘层上并通过通路彼此电连接的内线圈图案以及暴露到多层主体的同一表面的第一引导部和第二引导部，所述同一表面垂直于多层主体的堆叠层；
第一外电极和第二外电极，设置在多层主体的垂直于多层主体的堆叠层而设置的同一表面上，并且分别连接到内线圈部的第一引导部和第二引导部；以及
标记图案，设置在多层主体的表面上，所述表面平行于多层主体的堆叠层。
2.根据权利要求1所述的多层电子组件，其中，标记图案仅形成在等于或小于多层主体的平行于多层主体的堆叠层而设置的一个表面的整体面积的一半的区域中。
3.根据权利要求1所述的多层电子组件，其中，标记图案沿着长度方向形成在多层主体的平行于多层主体的堆叠层而设置的一个表面的下部或上部上。
4.根据权利要求1所述的多层电子组件，其中，标记图案沿着厚度方向形成在多层主体的平行于多层主体的堆叠层而设置的一个表面的左部或右部上。
5.根据权利要求1所述的多层电子组件，其中，通过标记图案来辨别多层主体的内线圈部的第一引导部和第二引导部所暴露到的表面。
6.根据权利要求1所述的多层电子组件，其中，内线圈部形成在垂直于多层主体的基板安装表面的方向上。
7.一种多层电子组件，所述多层电子组件包括：
多层主体，包括在堆叠方向上堆叠的多个绝缘层；
内线圈部，包括设置在绝缘层上并通过通路彼此电连接的内线圈图案以及暴露到多层主体的同一表面的第一引导部和第二引导部，所述同一表面垂直于多层主体的堆叠层；
第一外电极和第二外电极，设置在多层主体的垂直于多层主体的堆叠层而设置的同一表面上，并且分别连接到内线圈部的第一引导部和第二引导部；以及
标记图案，仅设置在多层主体的表面的一部分上，所述表面平行于多层主体的堆叠层，使得通过标记图案来辨别多层主体的内线圈部的第一引导部和第二引导部所暴露到的表面。
8.根据权利要求7所述的多层电子组件，其中，标记图案沿着长度方向形成在多层主体的平行于多层主体的堆叠层而设置的一个表面的下部或上部上，并在等于或小于多层主体的所述一个表面的整体面积的一半的区域中。
9.根据权利要求7所述的多层电子组件，其中，标记图案沿着厚度方向形成在多层主体的平行于多层主体的堆叠层而设置的一个表面的左部或右部上，并在等于或小于多层主体的所述一个表面的整体面积的一半的区域中。
10.一种多层电子组件的制造方法，所述制造方法包括：
制备多个绝缘片；
在绝缘片上形成内线圈图案；
堆叠包括形成在其上的内线圈图案的绝缘片，从而形成包括内线圈部的多层主体，内线圈部具有暴露到多层主体的同一表面的第一引导部和第二引导部，所述同一表面被设置为垂直于堆叠的片；
在多层主体的一个表面上形成标记图案，所述表面平行于多层主体的堆叠的片；以及
在多层主体的垂直于多层主体的堆叠的片而设置的同一表面上形成分别连接到内线圈部的第一引导部和第二引导部的第一外电极和第二外电极。
11.根据权利要求10所述的制造方法，其中，仅在等于或小于多层主体的平行于多层主体的堆叠的片而设置的一个表面的整体面积的一半的区域中形成标记图案。
12.根据权利要求10所述的制造方法，其中，沿着长度方向在多层主体的平行于多层主体的堆叠的片而设置的一个表面的下部或上部上形成标记图案。
13.根据权利要求10所述的制造方法，其中，沿着厚度方向在多层主体的平行于多层主体的堆叠的片而设置的一个表面的左部或右部上形成标记图案。
14.根据权利要求10所述的制造方法，其中，在多个绝缘片中，其上形成有标记图案的绝缘片堆叠在多层主体的最外部上。
15.根据权利要求10所述的制造方法，其中，在形成第一外电极和第二外电极的步骤中，通过标记图案来辨别多层主体的内线圈部的第一引导部和第二引导部所暴露到的且第一外电极和第二外电极需要形成在其上的表面。
16.根据权利要求10所述的制造方法，其中，在垂直于多层主体的基板安装表面的方向上堆叠绝缘片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20140000286 | 2014-01-02 | ||
| KR10-2014-0000286 | 2014-01-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104766690A true CN104766690A (zh) | 2015-07-08 |
Family
ID=53482587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410135981.0A Pending CN104766690A (zh) | 2014-01-02 | 2014-04-04 | 多层电子组件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20150187486A1 (zh) |
| CN (1) | CN104766690A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731451A (zh) * | 2016-08-10 | 2018-02-23 | 株式会社村田制作所 | 电子部件 |
| CN108630381A (zh) * | 2017-03-15 | 2018-10-09 | 三星电机株式会社 | 线圈电子组件和包括该线圈电子组件的板 |
| CN109215935A (zh) * | 2017-07-04 | 2019-01-15 | 三星电机株式会社 | 多层磁珠以及具有该多层磁珠的板和*** |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160000329A (ko) * | 2014-06-24 | 2016-01-04 | 삼성전기주식회사 | 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판 |
| US10483035B2 (en) * | 2015-09-21 | 2019-11-19 | Qorvo Us, Inc. | Substrates with integrated three dimensional solenoid inductors |
| JP6822132B2 (ja) * | 2016-12-22 | 2021-01-27 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| JP2019096818A (ja) * | 2017-11-27 | 2019-06-20 | 株式会社村田製作所 | 積層型コイル部品 |
| US11881339B2 (en) * | 2019-12-10 | 2024-01-23 | Samsung Electro-Mechanics Co., Ltd. | Coil component |
| JP7434974B2 (ja) * | 2020-02-07 | 2024-02-21 | Tdk株式会社 | コイル部品 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004273625A (ja) * | 2003-03-06 | 2004-09-30 | Tdk Corp | 積層型電子部品とその製造方法 |
| JP2005322743A (ja) * | 2004-05-07 | 2005-11-17 | Murata Mfg Co Ltd | 積層コイル部品の製造方法 |
| CN1790567A (zh) * | 2004-12-14 | 2006-06-21 | Tdk株式会社 | 芯片型电子部件 |
| CN101515502A (zh) * | 2008-02-20 | 2009-08-26 | Tdk株式会社 | 陶瓷电子部件及其制造方法和捆包方法 |
| US20130229748A1 (en) * | 2012-02-17 | 2013-09-05 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and method of manufacturing the same |
-
2014
- 2014-03-20 US US14/221,066 patent/US20150187486A1/en not_active Abandoned
- 2014-04-04 CN CN201410135981.0A patent/CN104766690A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004273625A (ja) * | 2003-03-06 | 2004-09-30 | Tdk Corp | 積層型電子部品とその製造方法 |
| JP2005322743A (ja) * | 2004-05-07 | 2005-11-17 | Murata Mfg Co Ltd | 積層コイル部品の製造方法 |
| CN1790567A (zh) * | 2004-12-14 | 2006-06-21 | Tdk株式会社 | 芯片型电子部件 |
| CN101515502A (zh) * | 2008-02-20 | 2009-08-26 | Tdk株式会社 | 陶瓷电子部件及其制造方法和捆包方法 |
| US20130229748A1 (en) * | 2012-02-17 | 2013-09-05 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and method of manufacturing the same |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731451A (zh) * | 2016-08-10 | 2018-02-23 | 株式会社村田制作所 | 电子部件 |
| CN107731451B (zh) * | 2016-08-10 | 2020-09-11 | 株式会社村田制作所 | 电子部件 |
| CN108630381A (zh) * | 2017-03-15 | 2018-10-09 | 三星电机株式会社 | 线圈电子组件和包括该线圈电子组件的板 |
| CN108630381B (zh) * | 2017-03-15 | 2020-07-24 | 三星电机株式会社 | 线圈电子组件和包括该线圈电子组件的板 |
| CN111681852A (zh) * | 2017-03-15 | 2020-09-18 | 三星电机株式会社 | 线圈电子组件和包括该线圈电子组件的板 |
| CN111681852B (zh) * | 2017-03-15 | 2022-07-15 | 三星电机株式会社 | 线圈电子组件和包括该线圈电子组件的板 |
| CN109215935A (zh) * | 2017-07-04 | 2019-01-15 | 三星电机株式会社 | 多层磁珠以及具有该多层磁珠的板和*** |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150187486A1 (en) | 2015-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101670184B1 (ko) | 적층 전자부품 및 그 제조방법 | |
| CN104766690A (zh) | 多层电子组件及其制造方法 | |
| KR102127811B1 (ko) | 적층 전자부품 및 그 제조방법 | |
| KR102052596B1 (ko) | 칩형 코일 부품 및 그 제조방법 | |
| KR102105389B1 (ko) | 적층 전자부품 | |
| US10312014B2 (en) | Inductor with improved inductance for miniaturization and method of manufacturing the same | |
| KR102004793B1 (ko) | 적층 전자부품 및 그 실장기판 | |
| KR102080660B1 (ko) | 칩 전자부품 및 그 제조방법 | |
| KR101548862B1 (ko) | 칩형 코일 부품 및 그 제조 방법 | |
| KR102004787B1 (ko) | 적층형 전자부품 및 그 제조방법 | |
| US8593247B2 (en) | Chip-type coil component | |
| KR102565701B1 (ko) | 코일 부품 | |
| US20150137929A1 (en) | Multilayer inductor | |
| CN106158244A (zh) | 芯片组件及其制造方法 | |
| KR102130672B1 (ko) | 적층 전자부품 및 그 제조방법 | |
| CN103578703A (zh) | 芯片装置、多层芯片装置及其制造方法 | |
| KR20150089279A (ko) | 칩형 코일 부품 | |
| JP2009231307A (ja) | コモンモードノイズフィルタ | |
| KR102085591B1 (ko) | 칩형 코일 부품 및 그 실장 기판 | |
| KR102105397B1 (ko) | 칩 전자부품 및 그 실장기판 | |
| KR20160004602A (ko) | 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판 | |
| JP2014003269A (ja) | 積層チップ電子部品 | |
| KR20160000329A (ko) | 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판 | |
| CN104766689A (zh) | 多层电子组件和制造多层电子组件的方法 | |
| KR101548858B1 (ko) | 칩형 코일 부품 및 그 실장 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150708 |
|
| WD01 | Invention patent application deemed withdrawn after publication |