CN103514949B - 阻变存储器件以及具有其的存储装置和数据处理*** - Google Patents

阻变存储器件以及具有其的存储装置和数据处理*** Download PDF

Info

Publication number
CN103514949B
CN103514949B CN201310198834.3A CN201310198834A CN103514949B CN 103514949 B CN103514949 B CN 103514949B CN 201310198834 A CN201310198834 A CN 201310198834A CN 103514949 B CN103514949 B CN 103514949B
Authority
CN
China
Prior art keywords
antimony
material layer
amount
chalcogenide
tellurium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310198834.3A
Other languages
English (en)
Other versions
CN103514949A (zh
Inventor
李�根
姜世勋
具滋春
洪权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103514949A publication Critical patent/CN103514949A/zh
Application granted granted Critical
Publication of CN103514949B publication Critical patent/CN103514949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种可利用低功耗操作的阻变存储器件和包括所述阻变存储器件的存储装置和数据处理***。所述阻变存储器件包括包含10wt%至60wt%（原子重量）的硒（Se）或碲（Te）的硫族化合物。

Description

阻变存储器件以及具有其的存储装置和数据处理***
相关申请的交叉引用
本申请要求2012年6月19日向韩国专利局提交的申请号为10-2012-0065800的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明构思涉及一种半导体集成器件，更具体而言，涉及一种阻变存储器件以及具有所述阻变存储器件的存储装置和数据处理***。
背景技术
阻变存储器件使用可变电阻材料，可变电阻材料基于施加的电压而通过快速的电阻改变在至少两种不同的电阻状态之间转换。阻变存储器件作为能够替代动态随机存取存储器（DRAM）或快闪存储器的下一代存储器已经受到关注。
相变存储器件是阻变存储器件的一个实例。一般地，相变存储器件包括接入器件、形成在接入器件上的下电极、形成在下电极上的可变电阻材料、以及形成在可变电阻材料上的上电极。
当电流施加到下电极时，相变存储器件通过改变可变电阻材料的结晶状态来储存数据。可变电阻材料处于结晶状态时具有低电阻，处于非晶状态时具有高电阻。
图1是说明一般的相变存储器件的结构的图。
如图1中所示，一般的相变存储器件包括接入器件11、下电极13、可变电阻材料层15、以及上电极17，并且由于还原速率增加而被制造在受限的结构中。附图标记19是绝缘层。
可变电阻材料层15可以利用锗-锑-碲（Ge2Sb2Te5；“GST”）来形成。虽然GST广泛地用作典型的可变电阻材料，但是结晶状态和非晶状态之间的转换速度低，因而存储器件的整体操作速度降低。另外，GST具有高熔化温度，因而需要高复位电流。
因此，需要使用具有快转换速度和低复位电流的可变电阻材料的存储器件。
发明内容
根据第一示例性实施例的一个方面，提供了一种阻变存储器件。所述阻变存储器件可以包括：下电极，所述下电极与接入器件电连接；数据储存节点，所述数据储存节点被下电极加热，并且包括硒（Se）或碲（Te）的原子重量为10%至60%的硫族化合物；以及上电极，所述上电极与数据储存节点连接。
根据第二示例性实施例的另一方面，提供了一种阻变存储器件。所述阻变存储器件可以包括：数据储存节点，所述数据储存节点包括层叠至少两次的可变电阻材料，绝缘材料***在可变电阻材料层之间，可变电阻材料层中的至少一个由硒（Se）或碲（Te）的原子重量为10%至60%的硫族化合物形成；下电极，所述下电极被形成为包围数据储存节点的一个侧壁中的绝缘层和可变电阻材料层；以及上电极，所述上电极被形成为包围数据储存节点的另一个侧壁中的绝缘层和可变电阻材料层。
根据第三示例性实施例的另一方面，提供了一种阻变存储器件。所述阻变存储器件可以包括：数据储存节点，所述数据储存节点包括层叠至少两次的可变电阻材料层，绝缘层***在可变电阻材料层之间，可变电阻材料层中的至少一个由硒（Se）或碲（Te）的原子重量为10%至60%的硫族化合物形成；下电极，所述下电极与数据储存节点的一个侧壁中的可变电阻材料层电连接；以及上电极，所述上电极被形成为包围数据储存节点的另一个侧壁中的绝缘层和可变电阻材料层。
根据第四示例性实施例的另一方面，提供了一种阻变存储器件。所述阻变存储器件可以包括：第一下电极；第二下电极，所述第二下电极形成在第一下电极上，并且包括沿着第一下电极的方向形成的通孔；第一可变电阻材料层，所述第一可变电阻材料层掩埋在通孔内；第二可变电阻材料层，所述第二可变电阻材料层形成在第二下电极和第一可变电阻材料层上；以及上电极，所述上电极形成在第二可变电阻材料层上。第一可变电阻材料层和第二可变电阻材料层中的至少一个可以由硒（Se）或碲（Te）的原子重量为10%至60%的硫族化合物形成。
根据第五示例性实施例的另一方面，提供了一种阻变存储器件。所述阻变存储器件可以包括：第一下电极；第二下电极，所述第二下电极被形成为在第一下电极的***具有预定的宽度和高度；第一可变电阻材料层，所述第一可变电阻材料层掩埋在第二下电极的内周缘中；第二可变电阻材料层，所述第二可变电阻材料层形成在第二下电极和第一可变电阻材料层上，以与第二下电极和第一可变电阻材料层电连接；以及上电极，所述上电极形成在第二可变电阻材料层上。第一可变电阻材料层和第二可变电阻材料层中的至少一个可以由硒（Se）或碲（Te）的原子重量为10%至60%的硫族化合物形成。
根据一个示例性实施例的另一方面，提供了一种存储装置。所述存储装置可以包括：存储器单元阵列，所述存储器单元阵列包括连接在字线和位线之间的多个存储器单元；以及控制器，所述控制器被配置成控制用于存储器单元阵列之中的选中的存储器单元的数据读取和写入。所述多个存储器单元中的每个可以是包括至少一个可变电阻材料层的阻变存储器件。可变电阻材料层中的至少一个可以由硒（Se）或碲（Te）的原子重量为10%至60%的硫族化合物形成。
根据一个示例性实施例的另一方面，提供了一种数据处理***。所述数据处理***可以包括：阻变存储装置；以及存储器控制器，所述存储器控制器被配置成响应于主机的请求而访问阻变存储装置。阻变存储装置可以包括：存储器单元阵列，在所述存储器单元阵列中，阻变存储器件连接在位线和字线之间；以及控制器，所述控制器被配置成控制存储器单元阵列的操作。阻变存储器件中的每个可以是包括至少一个可变电阻材料层的阻变存储器件。可变电阻材料层中的至少一个可以包括硒（Se）或碲（Te）的原子重量为10%至60%的硫族化合物。
根据一个示例性实施例的另一方面，提供了一种数据处理***。所述数据处理***可以包括：处理器，所述处理器被配置成控制整体操作；操作存储器，所述操作存储器储存用于处理器的操作所需的应用、数据以及控制信号；阻变存储装置，所述阻变存储装置被处理器访问；以及用户接口，所述用户接口被配置成执行处理器和用户之间的数据输入和输出。阻变存储装置可以包括：存储器单元阵列，在所述存储器单元阵列中，阻变存储器件连接在位线和字线之间；以及控制器，所述控制器被配置成控制存储器单元阵列的操作。阻变存储器件中的每个可以是包括至少一个可变电阻材料层的阻变存储器件。可变电阻材料层中的至少一个可以是硒（Se）或碲（Te）的原子重量为10%至60%的硫族化合物。
在以下标题为“具体实施方式”的部分描述这些和其它的特点、方面以及实施例。
附图说明
从如下结合附图的详细描述中将更加清楚地理解本发明主题的以上和其它的方面、特征以及其它的优点：
图1说明一般的相变存储器件的结构；
图2和图3说明根据一个示例性实施例的可变电阻材料；
图4和图5说明根据一个示例性实施例的可变电阻材料的特性；
图6说明根据一个示例性实施例的阻变存储器件的结构；
图7说明根据一个示例性实施例的阻变存储器件的结构；
图8说明根据一个示例性实施例的阻变存储器件的结构；
图9说明根据一个示例性实施例的阻变存储器件的结构；
图10说明根据一个示例性实施例的存储装置的配置；
图11说明根据一个示例性实施例的数据处理***的配置；以及
图12说明根据一个示例性实施例的数据处理***的配置。
具体实施方式
在下文中，将参照附图更详细地描述示例性实施例。
本文参照截面图描述示例性实施例，截面图是示例性实施例（以及中间结构）的示意性图示。照此，可以预料到图示的形状变化是例如制造技术和/或公差的结果。因而，示例性实施例不应被解释为局限于本文所说明的区域的特定形状，而是可以包括例如来自于制造的形状差异。在附图中，为了清楚起见，可能对层和区域的长度和尺寸进行夸大。相似的附图标记在附图中表示相似的元件。还要理解当提及一层在另一层或衬底“上”时，其可以直接在另一层或衬底上，或还可以存在中间层。
用作阻变存储器件中的可变电阻材料的硫族化合物由至少一个硫族元素和至少一个电正性元素组成。一些硫族化合物在室温下稳定在结晶状态和非晶状态。因而，硫族化合物广泛地用作阻变存储器件的可变电阻材料。
硒（Se）和碲（Te）是硫族元素，具有较低的熔点和热导率。因此，在本发明构思中，包含大约10wt%（重量百分比）至60wt%的Se或Te的材料被提出作为阻变存储器件的可变电阻材料层。
图2和图3说明根据一个示例性实施例的可变电阻材料。
首先，图2是说明包含硒（Se）的化合物的一个实例的示意图。
硒（Se）可以与锑（Sb）、锗（Ge）、硅（Si）、锡（Sn）、或者铟（In）组合以形成二元金属合金。另外，硒（Se）可以与锑（Sb）、锗（Ge）、硅（Si）、锡（Sn）、或者铟（In）中的任意两种组合以形成三元金属合金。
具体地，在包含硒（Se）的金属合金之中，Sn-Sb-Se和Ge-Sb-Se具有低功耗、低复位电流、使高速操作成为可能的快转换速度、以及良好的热稳定性。
可以通过在包括Sn-Sb-Se的可变电阻材料层中增加Sb的量来形成富Sb的Sn-Sb-Se层。在富Sb的Sn-Sb-Se层中，Sn的含量可以在大约1.0wt%至大约25.5wt%的范围，Sb的含量可以在大约10wt%至大约90wt%的范围，Se的含量可以在大约10wt%至大约60wt%的范围。
可替选地，可以通过在包括Ge-Sb-Se的可变电阻层中增加Sb的量来形成富Sb的Ge-Sb-Se层。在所述Ge-Sb-Se层中，Ge的含量可以在大约1.0wt%至大约25.5wt%的范围，Sb的含量可以在大约10wt%至大约90wt%的范围，Se的含量可以在大约10wt%至大约60wt%的范围。
图3是说明包含碲（Te）的化合物的一个实例的示意图。
碲（Te）可以与锑（Sb）、锗（Ge）、硅（Si）、锡（Sn）、或者铟（In）组合以形成二元金属合金。另外，碲（Te）可以与锑（Sb）、锗（Ge）、硅（Si）、锡（Sn）、或者铟（In）中的任意两种组合以形成三元金属合金。另外，硒（Se）可以与锑（Sb）、锗（Ge）、硅（Si）、锡（Sn）、或者铟（In）中的任意两种元素组合以形成三元金属合金。
具体地，在包含碲（Te）的金属合金之中，Sn-Sb-Te具有低功耗、低复位电流、使高速操作成为可能的快转换速度、以及良好的热稳定性。
可以通过在包括Sn-Sb-Te的可变电阻材料层中增加Sb的量来形成富Sb的Sn-Sb-Te层。在富Sb的Sn-Sb-Te层中，Sn的含量可以在大约1.0wt%至大约25.5wt%的范围，Sb的含量可以在大约10wt%至大约90wt%的范围，Te的含量可以在大约10wt%至大约60wt%的范围。
可替选地，可以通过在包括Si-Sb-Te的可变电阻材料层中增加Sb的量来形成富Sb的Si-Sb-Te层。在富Sb的Si-Sb-Te层中，Si的含量可以在大约1.0wt%至大约25.5wt%的范围，Sb的含量可以在大约10wt%至大约90wt%的范围，Te的含量可以在大约10wt%至大约60wt%的范围。
图4和图5是说明示例性的可变电阻材料的特性的图。
图4是表示包含Se和Te的金属合金的复位电流（Ireset）和速度的图。
从图4中可以看出：Si-Sb-Te具有较低的速度（其速度性能不能测量），但是就复位电流而言具有良好的特性。可以看出：Sn-Sb-Se、Sn-Sb-Te以及Ge-Sb-Se获得至少五分或更多的速度得分。
Ge-Sb-Te（GST）（一般的可变电阻材料）在复位电流上具有大约5分的性能得分。同时，可以看出包含大约10wt%至大约60wt%的Se或Te的示例性可变电阻材料具有比GST更好的复位电流特性。
就速度性能而言，可以看出Sn-Sb-Se、Sn-Sb-Te以及Ge-Sb-Se与GST（具有大约5分的速度性能得分）相比获得多于5分的速度性能得分。可以看出示例性可变电阻材料具有比GST更好的速度性能，同时具有良好的复位电流特性。
图5说明通过将图4中所示的Ireset得分和速度得分求和而获得的总得分。
例如，GST具有大约5分的Ireset得分和大约5分的速度性能得分。因此，总得分为大约10分。相比之下，图5示出包含大约10wt%至60wt%的Se或Te的示例性可变电阻材料全部都具有10分以上的总得分。即，示例性可变电阻材料呈现出用于降低功耗的减小的复位电流和增大的操作速度。
近来，已经研究出多电平单元（MLC）型半导体存储器件在一个存储器单元中储存三个或更多个信息。为了提供MLC型阻变存储器件，重要的是清楚地划分可变电阻材料的电阻状态。另外，由于集成度增加，相邻的单元之间干扰的可能性增加。
包含大约10wt%至60wt%的Se或Te的示例性可变电阻材料具有良好的热稳定性。因此，使用示例性可变电阻材料的阻变存储器件适用于实现为MLC型阻变存储器件，并且可以在没有相邻存储器单元之间的干扰的情况下带来存储器阵列的高度集成。
图6说明根据一个示例性实施例的阻变存储器件的结构。
图6中所示的阻变存储器件100可以包括数据储存节点101、下电极103以及上电极105。
数据储存节点101可以包括与绝缘层1011、1013、1015以及1017交替的可变电阻材料层1012、1014以及1016。下电极103被形成为与绝缘层1011、1013、1015以及1017和可变电阻材料层1012、1014以及1016相邻，并且包围数据储存节点101的一个侧壁。上电极105被形成为与绝缘层1011、1013、1015以及1017和可变电阻材料层1012、1014以及1016相邻，并且包围数据储存节点101的另一个侧壁。
附图标记107和109表示层间绝缘层。
在图6所示的阻变存储器件100中，构成数据储存节点101的可变电阻材料层1012、1014以及1016中的至少一个层可以包括包含大约10wt%至60wt%的Se或Te的硫族化合物。可变电阻材料层1012、1014以及1016可以由相同的材料或不同的材料形成。在任何情况下，至少一个层都由硫族化合物形成。
在具有上述结构的示例性阻变存储器件中，当控制编程操作中所施加的脉冲的特性（诸如类型、电平或时间周期）时，可变电阻材料层1012、1014以及1016的结晶状态变成三种或更多种状态以实现MLC型阻变存储器件。另外，当可变电阻材料层1012、1014以及1016由具有不同结晶特性的材料形成时，可变电阻材料层1012、1014以及1016在相同的脉冲特性下实现MLC型阻变存储器件。
图7是说明根据另一个示例性实施例的阻变存储器件的结构的图。
参见图7，根据一个示例性实施例的阻变存储器件200可以包括数据储存节点201、下电极203以及上电极205。
数据储存节点201可以包括可变电阻材料层2012、2014以及2016，所述可变电阻材料层2012、2014以及2016***在绝缘层2011、2013、2015以及2107之间而与绝缘层2011、2013、2015以及2107交替地层叠。下电极203被形成为通过数据储存节点201的一个侧壁与可变电阻材料层2012、2014以及2016电连接。上电极205被形成为包围位于储存节点201的另一个侧壁处的可变电阻材料层2012、2014以及2016和绝缘层2011、2013、2015以及2017。
在本示例性实施例中，下电极203通过数据储存节点201的一个侧壁与可变电阻材料层2012、2014以及2016连接。***在可变电阻材料层2012、2014以及2016之间的绝缘层2013和2015借助于层间绝缘层207A和207B而不与下电极203接触并且被绝缘。附图标记209和211表示层间绝缘层。
下电极203可以包括可与公共电极213连接的三个下电极203A、203B以及203C。
在图7所示的示例性阻变存储器件200中，构成数据储存节点201的可变电阻材料层2012、2014以及2016中的至少一个层可以包括以上讨论的硫族化合物。虽然可变电阻材料层2012、2014以及2106可以由彼此相同的材料或彼此不同的材料形成，但是至少一个层必须由包含大约10wt%至60wt%的Se或Te的硫族化合物形成。
另外，在一个示例性实施例中，与相应的可变电阻材料层2012、2014以及2016连接的下电极203A、203B以及203C可以由具有相同的电阻或不同的电阻的材料形成。
当下电极203A、203B以及203C由具有不同的电阻的材料形成时，可以控制提供给可变电阻材料层2012、2014以及2016的电流量以实现MLC型阻变存储器件。可替选地，本示例性可变电阻材料层2012、2014以及2016可以由相同的材料形成。即使下电极203A、203B以及203C由相同的材料形成，也可以控制脉冲特性（诸如施加的时间周期、电平或类型）以实现MLC型阻变存储器件。
图8说明根据一个示例性实施例的阻变存储器件的结构。
图8中所示的阻变存储器件300可以包括数据储存节点301、下电极303以及上电极305。
下电极303可以包括：第一下电极3031，所述第一下电极3031与接入器件（未示出）连接；以及第二下电极3032，所述第二下电极3032包括至少一个通孔，所述至少一个通孔以预定的间隔形成在第一下电极3031上。
数据储存节点301可以包括：第一可变电阻材料层3011，所述第一可变电阻材料层3011掩埋在形成于第二下电极3032中的至少一个通孔中；第二可变电阻材料层3012，所述第二可变电阻材料层3012形成在第二下电极3032和第一可变电阻材料层3011上。
上电极305形成在第二可变电阻材料层3012上。
近年来提出的具有受限结构的阻变存储器件在下电极和可变电阻材料层之间具有不佳的界面特性，这可能导致提升和随之而来的故障。
然而，在一个示例性实施例中，如图8中所示，第一可变电阻材料层3011掩埋在形成于第二下电极3032中的通孔中，并且第二可变电阻材料层3012与第二下电极3032和第一可变电阻材料层3011电连接，使得可以防止下电极303和数据储存节点301之间的提升。因而，界面特性可以稳定。
在一个示例性实施例中，第一下电极3031和第二下电极3032可以由彼此相同的材料或彼此不同的材料形成。另外，构成数据储存节点301的第一可变电阻材料层3011和第二可变电阻材料层3012可以由彼此相同的材料或彼此不同的材料形成。可变电阻材料层3011和3012中的至少一个层由包含大约10wt%至60wt%的Se或Te的硫族化合物形成。
可以通过仅改变第一可变电阻材料层3011的结晶状态、仅改变第二可变电阻材料层3012的结晶状态、或者改变第一可变电阻材料层3011和第二可变电阻材料层3012的结晶状态，来实现MLC型阻变存储器件。
图9说明根据一个示例性实施例的阻变存储器件400的结构。
参见图9，示例性的阻变存储器件可以包括第一下电极4031和第二下电极4032，第二下电极4032形成在第一下电极4031的***以具有预定的宽度和高度。第一可变电阻材料层4011与第二下电极4032相邻而被掩埋，第二可变电阻材料层4012形成在第二下电极4032和第一可变电阻材料层4011上，并且与第二下电极4032和第一可变电阻材料层4011电连接。上电极405形成在第二可变电阻材料层4012上。第一可变电阻材料层4011和第二可变电阻材料层4012构成数据储存节点401。第一下电极4031和第二下电极4032构成下电极403。
在图9中，第一下电极4031和第二下电极4032可以由相同的材料或不同的材料形成。另外，第一可变电阻材料层4011和第二可变电阻材料层4012可以由相同的材料或不同的材料形成。第一可变电阻材料层4011和第二可变电阻材料层4012中的至少一个层由包含大约10wt%至60wt%的Se或Te的硫族化合物形成。
当第一下电极4031和第二下电极4032由不同的材料形成时，第一下电极4031和第二下电极4032可以具有不同的电阻值。因而，可以通过改变数据储存节点401的结晶状态来实现MLC型阻变存储器件。
即使第一下电极4031和第二下电极4032由相同的材料形成，第一可变电阻材料层4011和第二可变电阻材料层4012由相同的材料形成，也可以基于编程脉冲的特性（诸如施加的时间周期、电平、或类型）来实现MLC型阻变存储器件。
尽管未示出，但是如图6至图9所示的示例性阻变存储器件的下电极可以与接入器件连接，上电极可以与位线连接。
图10说明存储装置的一个示例性配置。
参见图10，示例性的存储装置500可以包括：包括多个存储器单元的存储器单元阵列510、译码器520、读取/写入电路530、输入/输出（I/O）缓冲器540以及控制器550。
所述多个存储器单元中的每个可以被配置成包括图6至图9所示的示例性阻变存储器件中的任何一种。另外，存储器单元阵列510中的多个存储器单元经由字线WL与译码器520连接，以及经由位线BL与读取/写入电路530连接。
译码器520接收外部地址ADD并且将行地址和列地址译码，以通过控制器550的控制访问存储器单元阵列510，所述控制器550根据控制信号CTRL来操作。
读取/写入电路530在控制器550的控制下从I/O缓冲器540接收数据DATA并且将数据写入存储器单元阵列510的选中存储器单元，或者在控制器550的控制下将从存储器单元阵列510的选中存储器单元读取的数据提供给I/O缓冲器540。
由于包含大约10wt%至60wt%的Se或Te的硫族化合物被用作构成存储器单元阵列510的阻变存储器件中的数据储存节点，因此与一般的阻变存储器件相比，存储装置500利用更低的功耗来操作。
图11说明数据处理***的一个示例性配置。
图11中所示的数据处理***600可以包括存储器控制器620，存储器控制器620连接在主机和阻变存储装置610之间。
存储器控制器620可以被配置成响应于主机的请求而访问阻变存储装置610。因而，存储器控制器620可以包括处理器6201、操作存储器6203、主机接口6205以及存储器接口6207。
处理器6201可以控制存储器控制器620的整体操作，操作存储器6203可以储存用于存储器控制器620的操作所需的应用、数据、控制信号、或者任何其他特性。
主机接口6205执行用于主机和存储器控制器620之间的数据/控制信号的交换的协议转换。存储器接口6207执行用于存储器控制器620和阻变存储装置610之间的数据/控制信号的交换的协议转换。
阻变存储装置610可以包括存储器单元阵列，所述存储器单元阵列由使用包含大约10wt%至60wt%的Se或Te的示例性可变电阻材料作为数据储存节点的存储器件来配置。
在数据处理***的一个示例性配置中，图11中所示的数据处理***可以是存储卡，但是数据处理***不局限于此。
图12说明数据处理***的一个示例性配置。
图12中所示的数据处理***700可以包括阻变存储装置710、处理器720、操作存储器730以及用户接口740。如果需要，数据处理***700还可以包括通信模块750。
处理器720可以是中央处理单元（CPU），操作存储器730可以储存用于数据处理***700的操作所需的应用程序、数据、控制信号等。用户接口740提供用户可访问数据处理***700的环境，并且将数据处理过程、结果等提供给用户。
阻变存储装置710可以包括存储器单元阵列，所述存储器单元阵列包括使用包含大约10wt%至60wt%的Se或Te的可变电阻材料作为数据储存节点的存储器件。
另一方面，图11和图12所示的数据处理***可以用作盘装置、移动电子装置的内建/外部存储卡、图像处理器或者其它的应用芯片组。
本发明的以上实施例是说明性的，而不是限制性的。各种替换和等同形式是可能的。本发明不局限于本文描述的实施例。本发明也不局限于任何特定类型的半导体器件。其它增加、删减或修改结合本公开是明显的，并且意在落入所附权利要求的范围内。

Claims (34)

1.一种阻变存储器件，包括：
数据储存节点，所述数据储存节点包括与绝缘层交替层叠的可变电阻材料层，其中，所述可变电阻材料层中的一个由包含10wt％至60wt％原子重量的硒或碲的硫族化合物形成；
下电极，所述下电极包围位于所述数据储存节点的一个侧壁处的所述绝缘层和所述可变电阻材料层；以及
上电极，所述上电极包围位于所述数据储存节点的另一个侧壁处的所述绝缘层和所述可变电阻材料层。
2.如权利要求1所述的阻变存储器件，其中，所述硫族化合物还包括：
与硒或碲组合的锑、锗、硅、锡或铟。
3.如权利要求1所述的阻变存储器件，其中，所述硫族化合物还包括：
与硒或碲组合的锑、锗、硅、锡或铟中的至少两种。
4.如权利要求1所述的阻变存储器件，其中，所述硫族化合物还包括：
锡-锑-硒化合物，其中，锡的量为1.0wt％至25.5wt％，锑的量为10wt％至90wt％，硒的量为10wt％至60wt％。
5.如权利要求1所述的阻变存储器件，其中，所述硫族化合物还包括：
锗-锑-硒化合物，其中，锗的量为1.0wt％至25.5wt％，锑的量为10wt％至90wt％，硒的量为10wt％至60wt％。
6.如权利要求1所述的阻变存储器件，其中，所述硫族化合物还包括：
锡-锑-碲化合物，其中，锡的量为1.0wt％至25.5wt％，锑的量为10wt％至90wt％，碲的量为10wt％至60wt％。
7.如权利要求1所述的阻变存储器件，其中，所述硫族化合物还包括：
硅-锑-碲化合物，其中，硅的量为1.0wt％至25.5wt％，锑的量为10wt％至90wt％，碲的量为10wt％至60wt％。
8.如权利要求1所述的阻变存储器件，其中，所述可变电阻材料层由相同的材料或不同的材料形成。
9.一种存储器件，包括：
数据储存节点，所述数据储存节点包括与绝缘层交替层叠的可变电阻材料层，其中，所述可变电阻材料层中的一个由包含10wt％至60wt％原子重量的硒或碲的硫族化合物形成；
下电极，所述下电极与位于所述数据储存节点的一个侧壁处的所述可变电阻材料层电连接；以及
上电极，所述上电极被形成为包围所述数据储存节点的另一个侧壁中的所述绝缘层和所述可变电阻材料层。
10.如权利要求9所述的存储器件，其中，所述硫族化合物还包括：
与硒或碲组合的锑、锗、硅、锡或铟。
11.如权利要求9所述的存储器件，其中，所述硫族化合物还包括：
与硒或碲组合的锑、锗、硅、锡或铟中的至少两种。
12.如权利要求9所述的存储器件，其中，所述硫族化合物还包括：
锡-锑-硒化合物，其中，锡的量为1.0wt％至25.5wt％，锑的量为10wt％至90wt％，硒的量为10wt％至60wt％。
13.如权利要求9所述的存储器件，其中，所述硫族化合物还包括：
锗-锑-硒化合物，其中，锗的量为1.0wt％至25.5wt％，锑的量为10wt％至90wt％，硒的量为10wt％至60wt％。
14.如权利要求9所述的存储器件，其中，所述硫族化合物还包括：
锡-锑-碲化合物，其中，锡的量为1.0wt％至25.5wt％，锑的量为10wt％至90wt％，碲的量为10wt％至60wt％。
15.如权利要求9所述的存储器件，其中，所述硫族化合物还包括：
硅-锑-碲化合物，其中，硅的量为1.0wt％至25.5wt％，锑的量为10wt％至90wt％，碲的量为10wt％至60wt％。
16.如权利要求9所述的存储器件，其中，所述可变电阻材料层由相同的材料或不同的材料形成。
17.一种阻变存储器件，包括：
第一下电极；
第二下电极，所述第二下电极形成在所述第一下电极上，所述第二下电极包括通孔，所述通孔形成为穿通所述第二下电极的厚度；
第一可变电阻材料层，所述第一可变电阻材料层掩埋在所述通孔中；
第二可变电阻材料层，所述第二可变电阻材料层形成在所述第二下电极上和所述第一可变电阻材料层上；以及
上电极，所述上电极形成在所述第二可变电阻材料层上，
其中，所述第一可变电阻材料层或所述第二可变电阻材料层由包含10wt％至60wt％原子重量的硒或碲的硫族化合物形成。
18.如权利要求17所述的阻变存储器件，其中，所述硫族化合物还包括：
与硒或碲组合的锑、锗、硅、锡或铟。
19.如权利要求17所述的阻变存储器件，其中，所述硫族化合物还包括：
与硒或碲组合的锑、锗、硅、锡或铟中的至少两种。
20.如权利要求17所述的阻变存储器件，其中，所述硫族化合物还包括：
锡-锑-硒化合物，其中，锡的量为1.0wt％至25.5wt％，锑的量为10wt％至90wt％，硒的量为10wt％至60wt％。
21.如权利要求17所述的阻变存储器件，其中，所述硫族化合物还包括：
锗-锑-硒化合物，其中，锗的量为1.0wt％至25.5wt％，锑的量为10wt％至90wt％，硒的量为10wt％至60wt％。
22.如权利要求17所述的阻变存储器件，其中，所述硫族化合物还包括：
锡-锑-碲化合物，其中，锡的量为1.0wt％至25.5wt％，锑的量为10wt％至90wt％，碲的量为10wt％至60wt％。
23.如权利要求17所述的阻变存储器件，其中，所述硫族化合物还包括：
硅-锑-碲化合物，其中，硅的量为1.0wt％至25.5wt％，锑的量为10wt％至90wt％，碲的量为10wt％至60wt％。
24.如权利要求17所述的阻变存储器件，其中，所述第一可变电阻材料层和所述第二可变电阻材料层由相同的材料或不同的材料形成。
25.如权利要求17所述的阻变存储器件，其中，所述第一下电极和所述第二下电极由相同的材料或不同的材料形成。
26.一种阻变存储器件，包括：
第一下电极；
第二下电极，所述第二下电极形成在所述第一下电极的***；
第一可变电阻材料层，所述第一可变电阻材料层掩埋在所述第二下电极的内周缘中；
第二可变电阻材料层，所述第二可变电阻材料层形成在所述第二下电极和所述第一可变电阻材料层上，以与所述第二下电极和所述第一可变电阻材料层电连接；以及
上电极，所述上电极形成在所述第二可变电阻材料层上，
其中，所述第一可变电阻材料层或所述第二可变电阻材料层由包含10wt％至60wt％原子重量的硒或碲的硫族化合物形成。
27.如权利要求26所述的阻变存储器件，其中，所述硫族化合物还包括：
与硒或碲组合的锑、锗、硅、锡或铟。
28.如权利要求26所述的阻变存储器件，其中，所述硫族化合物还包括：
与硒或碲组合的锑、锗、硅、锡或铟中的至少两种。
29.如权利要求26所述的阻变存储器件，其中，所述硫族化合物还包括：
锡-锑-硒化合物，其中，锡的量为1.0wt％至25.5wt％，锑的量为10wt％至90wt％，硒的量为10wt％至60wt％。
30.如权利要求26所述的阻变存储器件，其中，所述硫族化合物还包括：
锗-锑-硒化合物，其中，锗的量为1.0wt％至25.5wt％，锑的量为10wt％至90wt％，硒的量为10wt％至60wt％。
31.如权利要求26所述的阻变存储器件，其中，所述硫族化合物还包括：
锡-锑-碲化合物，其中，锡的量为1.0wt％至25.5wt％，锑的量为10wt％至90wt％，碲的量为10wt％至60wt％。
32.如权利要求26所述的阻变存储器件，其中，所述硫族化合物还包括：
硅-锑-碲化合物，其中，硅的量为1.0wt％至25.5wt％，锑的量为10wt％至90wt％，碲的量为10wt％至60wt％。
33.如权利要求26所述的阻变存储器件，其中，所述第一可变电阻材料层和所述第二可变电阻材料层由相同的材料或不同的材料形成。
34.如权利要求26所述的阻变存储器件，其中，所述第一下电极和所述第二下电极由相同的材料或不同的材料形成。
CN201310198834.3A 2012-06-19 2013-05-24 阻变存储器件以及具有其的存储装置和数据处理*** Active CN103514949B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0065800 2012-06-19
KR1020120065800A KR20130142518A (ko) 2012-06-19 2012-06-19 저항성 메모리 소자와 이를 포함하는 메모리 장치 및 데이터 처리 시스템

Publications (2)

Publication Number Publication Date
CN103514949A CN103514949A (zh) 2014-01-15
CN103514949B true CN103514949B (zh) 2017-07-14

Family

ID=49755762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310198834.3A Active CN103514949B (zh) 2012-06-19 2013-05-24 阻变存储器件以及具有其的存储装置和数据处理***

Country Status (3)

Country Link
US (1) US8982604B2 (zh)
KR (1) KR20130142518A (zh)
CN (1) CN103514949B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102025256B1 (ko) 2013-07-25 2019-09-26 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102530067B1 (ko) * 2016-07-28 2023-05-08 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
US10163977B1 (en) 2017-03-22 2018-12-25 Micron Technology, Inc. Chalcogenide memory device components and composition
US10727405B2 (en) * 2017-03-22 2020-07-28 Micron Technology, Inc. Chalcogenide memory device components and composition
WO2019066729A1 (en) * 2017-09-29 2019-04-04 National University Of Singapore RESISTIVE MEMORY DEVICES BASED ON LIGANDS WITH REDOX ACTIVITY COORDINATED WITH METAL
KR102636534B1 (ko) * 2018-08-20 2024-02-15 에스케이하이닉스 주식회사 칼코게나이드 재료 및 이를 포함하는 전자 장치
EP3888146B1 (en) * 2018-11-26 2024-06-19 Micron Technology, Inc. Chalcogenide memory device components and composition
CN111223507B (zh) * 2018-11-27 2023-11-14 美光科技公司 硫族化物存储器装置组件和组合物

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423621B2 (en) * 1996-10-02 2002-07-23 Micron Technology, Inc. Controllable ovonic phase-change semiconductor memory device and methods of fabricating the same
CN101004948A (zh) * 2005-12-14 2007-07-25 三星电子株式会社 非易失性存储器件、***及其方法
CN101226987A (zh) * 2007-01-18 2008-07-23 三星电子株式会社 相变层及其制造方法和相变存储器件及其制造和操作方法
CN101346776A (zh) * 2005-12-20 2009-01-14 南安普敦大学 相变存储器材料、装置和方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3801966A (en) * 1971-08-18 1974-04-02 Hitachi Ltd Optical memory device
US7151273B2 (en) * 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US7115927B2 (en) * 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
KR100632948B1 (ko) * 2004-08-06 2006-10-11 삼성전자주식회사 칼코겐화합물 스퍼터링 형성 방법 및 이를 이용한 상변화 기억 소자 형성 방법
KR100745600B1 (ko) * 2005-11-07 2007-08-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
KR100687757B1 (ko) 2005-12-08 2007-02-27 한국전자통신연구원 멀티비트 상변화 메모리 및 이를 이용한 동작방법
KR100749740B1 (ko) * 2006-08-01 2007-08-17 삼성전자주식회사 상변화 메모리 장치의 제조 방법
KR100858089B1 (ko) 2007-03-06 2008-09-10 삼성전자주식회사 상변화 메모리 소자와 그 제조 및 동작 방법
KR20090055874A (ko) * 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US9175390B2 (en) 2008-04-25 2015-11-03 Asm International N.V. Synthesis and use of precursors for ALD of tellurium and selenium thin films
US8467236B2 (en) * 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
KR20100041139A (ko) 2008-10-13 2010-04-22 삼성전자주식회사 상변화 물질이 3개 이상의 병렬 구조를 가짐으로써, 하나의메모리 셀에 2비트 이상의 데이터를 저장하는 멀티 레벨 셀 형성방법
KR101604041B1 (ko) 2009-08-27 2016-03-16 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
JP5630021B2 (ja) * 2010-01-19 2014-11-26 ソニー株式会社 記憶素子および記憶装置
KR20130045682A (ko) * 2011-10-26 2013-05-06 삼성전자주식회사 상변화 메모리 장치
KR20130062211A (ko) * 2011-12-03 2013-06-12 에스케이하이닉스 주식회사 가변 저항 메모리 소자 및 이의 제조 방법
KR102010335B1 (ko) * 2012-04-30 2019-08-13 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423621B2 (en) * 1996-10-02 2002-07-23 Micron Technology, Inc. Controllable ovonic phase-change semiconductor memory device and methods of fabricating the same
CN101004948A (zh) * 2005-12-14 2007-07-25 三星电子株式会社 非易失性存储器件、***及其方法
CN101346776A (zh) * 2005-12-20 2009-01-14 南安普敦大学 相变存储器材料、装置和方法
CN101226987A (zh) * 2007-01-18 2008-07-23 三星电子株式会社 相变层及其制造方法和相变存储器件及其制造和操作方法

Also Published As

Publication number Publication date
KR20130142518A (ko) 2013-12-30
US8982604B2 (en) 2015-03-17
US20130336042A1 (en) 2013-12-19
CN103514949A (zh) 2014-01-15

Similar Documents

Publication Publication Date Title
CN103514949B (zh) 阻变存储器件以及具有其的存储装置和数据处理***
JP6518779B2 (ja) 積層メモリアレイを含む構造体
CN105340015B (zh) 存储器拼片存取和选择模式
TWI331793B (en) Method of manufacturing a pipe shaped phase change memory
KR100782482B1 (ko) ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
US7233017B2 (en) Multibit phase change memory device and method of driving the same
US20080273370A1 (en) Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
TW200304235A (en) Multiple data state memory cell
US20120287706A1 (en) Isolation device free memory
US8250293B2 (en) Data exchange in resistance changing memory for improved endurance
JP2004363586A (ja) 相変換メモリ装置
TWI335663B (en) Electrically rewritable non-volatile memory element
US20080165574A1 (en) Memory device including thermal conductor located between progammable volumes
JP2001502848A (ja) 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料
JP6086097B2 (ja) 多段相変化材料および多値記録相変化メモリ素子
CN109216542A (zh) 可变电阻存储器件及其制造方法
US11271156B2 (en) Electronic device and method for fabricating the same
US10515695B2 (en) Resistive memory device and method of fabricating the same
JP2002246561A (ja) 記憶セル、この記録セルを用いたメモリマトリックス及びこれらの製造方法
US11545214B2 (en) Resistive memory device
JP6270600B2 (ja) 相変化メモリ
US9378813B2 (en) Resistive memory device, method of fabricating the same, and memory apparatus and data processing system having the same
WO2023036307A1 (zh) 一种相变存储单元及相变存储器
JP5940924B2 (ja) 低電力で動作する半導体記憶装置
US20080247217A1 (en) Integrated circuit, memory cell array, memory module, method of operating an integrated circuit, and computing system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant