CN103378175A - 一种电荷补偿肖特基半导体装置及其制备方法 - Google Patents
一种电荷补偿肖特基半导体装置及其制备方法 Download PDFInfo
- Publication number
- CN103378175A CN103378175A CN2012101444388A CN201210144438A CN103378175A CN 103378175 A CN103378175 A CN 103378175A CN 2012101444388 A CN2012101444388 A CN 2012101444388A CN 201210144438 A CN201210144438 A CN 201210144438A CN 103378175 A CN103378175 A CN 103378175A
- Authority
- CN
- China
- Prior art keywords
- semiconductor material
- conductive semiconductor
- semiconductor device
- groove
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种电荷补偿肖特基半导体装置,当半导体装置接一定的反向偏压时,由漂移层的第一导电半导体材料和沟槽内下部填充第二导电半导体材料可以形成电荷补偿,可以改善器件的正向导通特性;本发明还提供了一种电荷补偿肖特基半导体装置的制备方法。
Description
技术领域
本发明涉及到一种电荷补偿肖特基半导体装置,本发明还涉及一种电荷补偿肖特基半导体装置的制备方法。本发明的半导体装置是制造功率整流器件的基本结构。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上,特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势,肖特基器件具有正向开启电压低开启关断速度快等优点,同时肖特基器件也具有反向漏电流大,不能被应用于高压环境等缺点。
肖特基二极管可以通过多种不同的布局技术制造,最常用的为平面布局,传统的平面肖特基二极管在漂移区具有突变的电场分布曲线,影响了器件的反向击穿特性,同时传统的平面肖特基二极管具有较高的导通电阻。
发明内容
本发明针对上述问题提出,提供一种电荷补偿肖特基半导体装置及其制备方法。
一种电荷补偿肖特基半导体装置,其特征在于:包括:衬底层,为半导体材料构成;漂移层,位于衬底层之上,为第一导电半导体材料;多个沟槽,位于漂移层第一导电半导体材料表面,沟槽内下部填充第二导电半导体材料,槽内上部整个内壁设置有绝缘材料,沟槽内上部填充介质材料;电荷补偿结构,由漂移层的第一导电半导体材料和沟槽内下部填充第二导电半导体材料构成;肖特基势垒结,位于第一导电半导体材料表面。
一种电荷补偿肖特基半导体装置的制备方法,其特征在于:包括如下步骤:在衬底层表面形成第一导电半导体材料层,然后表面形成一种绝缘介质;进行光刻腐蚀工艺去除表面部分绝缘介质,然后刻蚀去除部分裸露半导体材料形成沟槽;在沟槽内形成第二导电半导体材料,进行反刻蚀;在半导体材料表面形成一种绝缘介质,淀积介质材料;刻蚀去除第一导电半导体材料层表面绝缘介质,淀积势垒金属,进行烧结形成肖特基势垒结。
当半导体装置接一定的反向偏压时,第一导电半导体材料与第二导电半导体材料可以形成电荷补偿,提高器件的反向击穿电压。
因为电荷补偿结构的存在,从而可以提高漂移区的杂质掺杂浓度,降低器件的正向导通电阻,改善器件的正向导通特性。
附图说明
图1为本发明的一种电荷补偿肖特基半导体装置剖面示意图;
图2为本发明的第二种电荷补偿肖特基半导体装置剖面示意图。
其中,
1、衬底层;
2、二氧化硅;
3、第一导电半导体材料;
4、第二导电半导体材料;
5、多晶第一导电半导体材料;
6、多晶第二导电半导体材料;
7、肖特基势垒结;
8、电荷补偿结构;
10、上表面金属层;
11、下表面金属层。
具体实施方式
实施例1
图1为本发明的一种电荷补偿肖特基半导体装置剖面图,下面结合图1详细说明本发明的半导体装置。
一种电荷补偿肖特基半导体装置,包括:衬底层1,为N导电类型半导体硅材料,磷原子的掺杂浓度为1E19/CM3,在衬底层1下表面,通过下表面金属层11引出电极;第一导电半导体材料3,位于衬底层1之上,为N传导类型的半导体硅材料,磷原子的掺杂浓度为1E16/CM3;第二导电半导体材料4,位于沟槽内下部,为P传导类型的半导体硅材料,硼原子的掺杂浓度为1E16/CM3;肖特基势垒结7,位于第一导电半导体材料3的表面,为半导体硅材料与势垒金属形成的硅化物;二氧化硅2,位于沟槽内壁;多晶第一导电半导体材料5,位于沟槽内上部;器件上表面附有上表面金属层10,为器件引出另一电极。
其制作工艺包括如下步骤:
第一步,在衬底层1表面形成第一导电半导体材料层,然后表面热氧化,形成二氧化硅2;
第二步,进行光刻腐蚀工艺,半导体材料表面去除部分二氧化硅2,然后刻蚀去除部分裸露半导体硅材料形成沟槽;
第三步,在沟槽内淀积形成第二导电半导体材料4,进行第二导电半导体材料4反刻蚀;
第四步,表面热氧化,形成二氧化硅2,然后淀积多晶第一导电半导体材料5;
第五步,干法刻蚀去除第一导电半导体材料3表面介质材料,在半导体材料表面淀积势垒金属,进行烧结形成肖特基势垒结7,然后在表面淀积金属形成上表面金属层10;
第六步,进行背面金属化工艺,在背面形成下表面金属层11,如图1所示。
实施例2
图2为本发明的一种电荷补偿肖特基半导体装置剖面图,下面结合图2详细说明本发明的半导体装置。
一种电荷补偿肖特基半导体装置,包括:衬底层1,为N导电类型半导体硅材料,磷原子的掺杂浓度为1E19/CM3,在衬底层1下表面,通过下表面金属层11引出电极;第一导电半导体材料3,位于衬底层1之上,为N传导类型的半导体硅材料,磷原子的掺杂浓度为1E16/CM3;多晶第二导电半导体材料6,位于沟槽内下部,为P传导类型的多晶半导体硅材料,硼原子的掺杂浓度为1E16/CM3;肖特基势垒结7,位于第一导电半导体材料3的表面,为半导体硅材料与势垒金属形成的硅化物;二氧化硅2,位于沟槽内壁;多晶第一导电半导体材料5,位于沟槽内上部;器件上表面附有上表面金属层10,为器件引出另一电极。
其制作工艺包括如下步骤:
第一步,在衬底层1表面形成第一导电半导体材料层,然后表面热氧化,形成二氧化硅2;
第二步,进行光刻腐蚀工艺,半导体材料表面去除部分二氧化硅2,然后刻蚀去除部分裸露半导体硅材料形成沟槽;
第三步,在沟槽内淀积形成多晶第二导电半导体材料6,进行多晶第二导电半导体材料6反刻蚀;
第四步,表面热氧化,形成二氧化硅2,然后淀积多晶第一导电半导体材料5;
第五步,干法刻蚀去除第一导电半导体材料3表面介质材料,在半导体材料表面淀积势垒金属,进行烧结形成肖特基势垒结7,然后在表面淀积金属形成上表面金属层10;
第六步,进行背面金属化工艺,在背面形成下表面金属层11,如图2所示。
通过上述实例阐述了本发明,同时也可以采用其它实例实现本发明,本发明不局限于上述具体实例,因此本发明由所附权利要求范围限定。
Claims (10)
1.一种电荷补偿肖特基半导体装置,其特征在于:包括:
衬底层,为半导体材料构成;
漂移层,位于衬底层之上,为第一导电半导体材料;多个
沟槽,位于漂移层第一导电半导体材料表面,沟槽内下部填充第二导电半导体材料,槽内上部整个内壁设置有绝缘材料,沟槽内上部填充介质材料;
电荷补偿结构,由漂移层的第一导电半导体材料和沟槽内下部填充第二导电半导体材料构成;
肖特基势垒结,位于第一导电半导体材料表面。
2.如权利要求1所述的半导体装置,其特征在于:所述的衬底层为高浓度杂质掺杂的半导体材料。
3.如权利要求1所述的半导体装置,其特征在于:所述的衬底层可以为高浓度杂质掺杂的半导体材料层和低浓度杂质掺杂的半导体材料层的叠加层。
4.如权利要求1所述的半导体装置,其特征在于:所述的漂移层第一导电半导体材料与沟槽内下部填充第二导电半导体材料在器件接反向偏压时,可以形成电荷补偿结构。
5.如权利要求1所述的半导体装置,其特征在于:所述的沟槽内下部填充第二导电半导体材料的长度占据沟槽长度的绝大部分。
6.如权利要求1所述的半导体装置,其特征在于:所述的肖特基势垒结为第一导电半导体材料与势垒金属形成的结。
7.如权利要求1所述的半导体装置,其特征在于:所述的沟槽内上部填充介质材料可以为金属。
8.如权利要求1所述的半导体装置,其特征在于:所述的沟槽内上部填充介质材料可以为多晶硅。
9.如权利要求1所述的半导体装置,其特征在于:所述的沟槽内上部填充介质材料可以为绝缘材料。
10.如权利要求1所述的一种电荷补偿肖特基半导体装置的制备方法,其特征在于:包括如下步骤:
1)在衬底层表面形成第一导电半导体材料层,然后表面形成一种绝缘介质;
2)进行光刻腐蚀工艺去除表面部分绝缘介质,然后刻蚀去除部分裸露半导体材料形成沟槽;
3)在沟槽内形成第二导电半导体材料,进行反刻蚀;
4)在半导体材料表面形成一种绝缘介质,淀积介质材料;
5)刻蚀去除第一导电半导体材料层表面绝缘介质,淀积势垒金属,进行烧结形成肖特基势垒结。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101444388A CN103378175A (zh) | 2012-04-29 | 2012-04-29 | 一种电荷补偿肖特基半导体装置及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101444388A CN103378175A (zh) | 2012-04-29 | 2012-04-29 | 一种电荷补偿肖特基半导体装置及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103378175A true CN103378175A (zh) | 2013-10-30 |
Family
ID=49463029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101444388A Pending CN103378175A (zh) | 2012-04-29 | 2012-04-29 | 一种电荷补偿肖特基半导体装置及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103378175A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5917228A (en) * | 1996-02-21 | 1999-06-29 | Kabushiki Kaisha Toshiba | Trench-type schottky-barrier diode |
CN101950759A (zh) * | 2010-08-27 | 2011-01-19 | 电子科技大学 | 一种Super Junction VDMOS器件 |
JP2011142339A (ja) * | 2011-03-17 | 2011-07-21 | Fuji Electric Co Ltd | 半導体素子 |
-
2012
- 2012-04-29 CN CN2012101444388A patent/CN103378175A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5917228A (en) * | 1996-02-21 | 1999-06-29 | Kabushiki Kaisha Toshiba | Trench-type schottky-barrier diode |
CN101950759A (zh) * | 2010-08-27 | 2011-01-19 | 电子科技大学 | 一种Super Junction VDMOS器件 |
JP2011142339A (ja) * | 2011-03-17 | 2011-07-21 | Fuji Electric Co Ltd | 半導体素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103137710B (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
CN103199119A (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
CN103378171A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
CN103247694A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
CN103367396A (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
CN103545381A (zh) | 一种水平结构沟槽肖特基半导体装置及其制备方法 | |
CN103367462A (zh) | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 | |
CN103515450A (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
CN103208511A (zh) | 一种超结肖特基半导体装置及其制备方法 | |
CN103378178B (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
CN103199102A (zh) | 一种具有超结结构的肖特基半导体装置及其制备方法 | |
CN103378170A (zh) | 一种具有超级结肖特基半导体装置及其制备方法 | |
CN103378131A (zh) | 一种电荷补偿肖特基半导体装置及其制造方法 | |
CN103383968A (zh) | 一种界面电荷补偿肖特基半导体装置及其制备方法 | |
CN103390651A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
CN103579371A (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
CN103378175A (zh) | 一种电荷补偿肖特基半导体装置及其制备方法 | |
CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 | |
CN103515449A (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
CN103378172A (zh) | 一种肖特基半导体装置及其制备方法 | |
CN103594493A (zh) | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 | |
CN103378176A (zh) | 一种具有电荷补偿肖特基半导体装置及其制造方法 | |
CN107731933A (zh) | 一种沟槽终端肖特基器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131030 |
|
WD01 | Invention patent application deemed withdrawn after publication |