CN103378177B - 一种具有沟槽肖特基半导体装置及其制备方法 - Google Patents
一种具有沟槽肖特基半导体装置及其制备方法 Download PDFInfo
- Publication number
- CN103378177B CN103378177B CN201210144456.6A CN201210144456A CN103378177B CN 103378177 B CN103378177 B CN 103378177B CN 201210144456 A CN201210144456 A CN 201210144456A CN 103378177 B CN103378177 B CN 103378177B
- Authority
- CN
- China
- Prior art keywords
- conduction type
- groove
- semiconductor device
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有沟槽肖特基半导体装置，包括了MOS结构、PN结和肖特基势垒结；通过MOS结构改变反向偏压的电场分布，从而改善器件的正向导通特性；通过PN结改善器件的瞬态高压的承受能力，同时当半导体装置在正向小电流密度下，PN结不发生开启，从而减少了器件的少子注入，提高了器件的反向恢复特性；本发明提供了一种具有沟槽肖特基半导体装置的制备方法。
Description
技术领域
本发明涉及到一种具有沟槽肖特基半导体装置，本发明还涉及一种具有沟槽肖特基半导体装置的制备方法。本发明的半导体装置是制造功率整流器件的基本结构。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。
肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局，传统的平面肖特基二极管在漂移区具有突变的电场分布曲线，影响了器件的反向击穿特性，同时传统的平面肖特基二极管具有较高的导通电阻。
发明内容
本发明针对上述问题提出，提供一种具有沟槽肖特基半导体装置及其制备方法。
一种具有沟槽肖特基半导体装置，其特征在于：包括：衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；多个沟槽，位于漂移层中和半导体装置表面，沟槽内壁底部表面和侧壁下部表面有绝缘层，沟槽侧壁上部表面没有绝缘层，具有绝缘层的沟槽内填充有介质材料；第二传导类型的半导体材料区，位于沟槽之间漂移层上部，为第二传导类型的半导体材料构成；肖特基势垒结，位于沟槽侧壁上部第一传导类型的半导体材料表面。
一种具有沟槽肖特基半导体装置的制备方法，其特征在于：包括如下步骤：在衬底层上通过外延生产形成第一传导类型的半导体材料层；注入杂质，进行退火工艺；在表面形成钝化层，在待形成沟槽区域表面去除钝化层；进行刻蚀半导体材料，形成沟槽；在沟槽内壁形成钝化层，在沟槽内填充介质材料；反刻蚀介质材料，腐蚀去除器件表面部分钝化层；在器件表面淀积金属，进行烧结形成肖特基势垒结。
本发明的一种具有沟槽肖特基半导体装置包括了MOS结构、PN结和肖特基势垒结；通过MOS结构改变反向偏压的电场分布，从而改善器件的正向导通特性；通过PN结改善器件的瞬态高压的承受能力，同时当半导体装置在正向小电流密度下，PN结不发生开启，从而减少了器件的少子注入，提高了器件的反向恢复特性。
本发明提供了一种具有沟槽肖特基半导体装置的制备方法，可以使用较少的光刻腐蚀工艺实现器件的生产制造。
附图说明
图1为本发明的一种具有沟槽肖特基半导体装置剖面示意图；
图2为本发明的第二种具有沟槽肖特基半导体装置剖面示意图。
其中，
1、衬底层；
2、二氧化硅；
3、第一导电半导体材料；
4、第二导电半导体材料；
5、肖特基势垒结；
6、多晶第二导电半导体材料；
10、上表面金属层；
11、下表面金属层。
具体实施方式
实施例1
图1为本发明的一种具有沟槽肖特基半导体装置剖面图，下面结合图1详细说明本发明的半导体装置。
一种具有沟槽肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E15/CM3；第二导电半导体材料4，位于第一导电半导体材料3之上，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E17/CM3；肖特基势垒结5，位于沟槽侧壁第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于沟槽内；多晶第二导电半导体材料6，位于沟槽内，为多晶半导体材料；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在衬底层1表面外延形成第一导电半导体材料3，
第二步，注入硼离子，进行退火工艺，同时在表面形成二氧化硅2；
第三步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅2；
第四步，进行干法刻蚀，去除部分裸露半导体硅材料形成沟槽；
第五步，进行热氧化工艺，在沟槽内壁形成二氧化硅2，然后进行淀积多晶第二导电半导体材料6；
第六步，进行干法刻蚀，去除部分多晶第二导电半导体材料6，腐蚀去除表面二氧化硅2；
第七步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10；
第八步，进行背面金属化工艺，在背面形成下表面金属层11，器件结构如图1所示。
实施例2
图1为本发明的第二种具有沟槽肖特基半导体装置剖面图，下面结合图2详细说明本发明的半导体装置。
一种具有沟槽肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E15/CM3；第二导电半导体材料4，位于第一导电半导体材料3之上，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E17/CM3；肖特基势垒结5，位于沟槽侧壁第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于沟槽内和第二导电半导体材料4表面；多晶第二导电半导体材料6，位于沟槽内，为多晶半导体材料；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在衬底层1表面外延形成第一导电半导体材料3，
第二步，注入硼离子，进行退火工艺，同时在表面形成二氧化硅2，淀积氮化硅；
第三步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅2和氮化硅；
第四步，进行干法刻蚀，去除部分裸露半导体硅材料形成沟槽；
第五步，进行热氧化工艺，在沟槽内壁形成二氧化硅2，然后进行淀积多晶第二导电半导体材料6；
第六步，进行干法刻蚀，去除部分多晶第二导电半导体材料6，腐蚀去除表面二氧化硅2，然后腐蚀去除氮化硅；
第七步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10；
第八步，进行背面金属化工艺，在背面形成下表面金属层11，器件结构如图2所示。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (3)
1.一种具有沟槽肖特基半导体装置，其特征在于：包括：
衬底层，为半导体材料；
漂移层，为第一传导类型的半导体材料，位于衬底层之上；多个
沟槽，位于漂移层中和半导体装置表面，沟槽内壁底部表面和侧壁下部表面有绝缘层，沟槽侧壁上部表面没有绝缘层，具有绝缘层的沟槽内填充有介质材料多晶硅或者金属；
第二传导类型的半导体材料区，位于沟槽之间漂移层上部，为第二传导类型的半导体材料构成，第二导电半导体材料沟槽侧壁表面为欧姆接触区，第二传导类型的半导体材料区的上表面覆盖绝缘材料或欧姆接触金属；
肖特基势垒结，位于沟槽侧壁上部第一传导类型的半导体材料表面。
2.如权利要求1所述的半导体装置，其特征在于：所述的肖特基势垒结为沟槽侧壁的第一导电半导体材料与势垒金属形成的结。
3.如权利要求1所述的一种具有沟槽肖特基半导体装置的制备方法，其特征在于：包括如下步骤：
1)在衬底层上通过外延生长形成第一传导类型的半导体材料层；
2)注入第二传导类型杂质，进行退火工艺，在第一传导类型的半导体材料层内上部形成第二传导类型的半导体材料区；
3)在表面形成钝化层，在待形成沟槽区域表面去除钝化层；
4)进行刻蚀半导体材料，形成沟槽，沟槽位于第一传导类型的半导体材料层中和半导体装置表面；
5)在沟槽内壁形成钝化层，在沟槽内填充介质材料；
6)反刻蚀去除沟槽内部分介质材料，腐蚀去除半导体装置表面裸露部分钝化层，用于形成沟槽侧壁上部第一传导类型的半导体材料接触表面；
7)在半导体装置表面淀积金属，进行烧结形成肖特基势垒结。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210144456.6A CN103378177B (zh) | 2012-04-30 | 2012-04-30 | 一种具有沟槽肖特基半导体装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210144456.6A CN103378177B (zh) | 2012-04-30 | 2012-04-30 | 一种具有沟槽肖特基半导体装置及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103378177A CN103378177A (zh) | 2013-10-30 |
| CN103378177B true CN103378177B (zh) | 2017-04-26 |
Family
ID=49463031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210144456.6A Active CN103378177B (zh) | 2012-04-30 | 2012-04-30 | 一种具有沟槽肖特基半导体装置及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103378177B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107293601B (zh) * | 2016-04-12 | 2021-10-22 | 朱江 | 一种肖特基半导体装置及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3618517B2 (ja) * | 1997-06-18 | 2005-02-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| WO2009130648A1 (en) * | 2008-04-21 | 2009-10-29 | Nxp B.V. | Semiconductor devices including a field reducing structure and methods of manufacture thereof |
| US8816468B2 (en) * | 2010-10-21 | 2014-08-26 | Vishay General Semiconductor Llc | Schottky rectifier |
| CN102222701A (zh) * | 2011-06-23 | 2011-10-19 | 哈尔滨工程大学 | 一种沟槽结构肖特基器件 |
-
2012
- 2012-04-30 CN CN201210144456.6A patent/CN103378177B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103378177A (zh) | 2013-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103137710B (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
| CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| CN103137688B (zh) | 一种沟槽mos结构半导体装置及其制造方法 | |
| CN103378171B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN103378178B (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN103515450B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
| CN103390654B (zh) | 一种多沟槽终端肖特基器件及其制备方法 | |
| CN103383969B (zh) | 一种肖特基器件及其制备方法 | |
| CN103515449B (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
| CN103426937B (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
| CN103367462A (zh) | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 | |
| CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 | |
| CN103390651B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103378172B (zh) | 一种肖特基半导体装置及其制备方法 | |
| CN103199102A (zh) | 一种具有超结结构的肖特基半导体装置及其制备方法 | |
| CN107731933A (zh) | 一种沟槽终端肖特基器件 | |
| CN103390652B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 | |
| CN103378176B (zh) | 一种具有电荷补偿肖特基半导体装置及其制造方法 | |
| CN103378131A (zh) | 一种电荷补偿肖特基半导体装置及其制造方法 | |
| CN103681778B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 | |
| CN103579373B (zh) | 一种沟槽结构电荷补偿肖特基半导体装置及其制造方法 | |
| CN103594493A (zh) | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 | |
| CN103579370A (zh) | 一种具有化学配比失配绝缘材料的电荷补偿半导体结装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210425 Address after: Room 301, 3rd floor, building 16, Guangxi Huike Technology Co., Ltd., No. 336, East extension of Beihai Avenue, Beihai Industrial Park, 536000, Guangxi Zhuang Autonomous Region Patentee after: Beihai Huike Semiconductor Technology Co.,Ltd. Address before: 113200 Liaoning Province Xinbin Manchu Autonomous County Federation of disabled persons Patentee before: Zhu Jiang |
|
| TR01 | Transfer of patent right |