CN103367462A - 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 - Google Patents
一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 Download PDFInfo
- Publication number
- CN103367462A CN103367462A CN2012101066492A CN201210106649A CN103367462A CN 103367462 A CN103367462 A CN 103367462A CN 2012101066492 A CN2012101066492 A CN 2012101066492A CN 201210106649 A CN201210106649 A CN 201210106649A CN 103367462 A CN103367462 A CN 103367462A
- Authority
- CN
- China
- Prior art keywords
- semiconductor material
- semiconductor device
- conductive semiconductor
- conductive
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有绝缘层隔离超结结构肖特基半导体装置，通过沟槽结构，可以实现较深的条状P型半导体硅材料，当器件接反向偏压时，条状的P型半导体硅材料和N型半导体硅材料形成电荷互补，形成超结结构，改变漂移区的电场强度分布，形成平坦的电场强度分布曲线；本发明还提供一种具有绝缘层隔离超结结构肖特基半导体装置的制备方法。
Description
技术领域
本发明涉及到一种具有绝缘层隔离超结结构肖特基半导体装置，本发明还涉及一种具有绝缘层隔离超结结构肖特基半导体装置的制备方法。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到超结结构和肖特基结构的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。
肖特基二极管可以通过多种不同的布局技术制造，传统的沟槽型肖特基二极管的制造工艺需要较多次的掩膜版和制造步骤，同时传统的沟槽型肖特基二极管具有较高的导通电阻和反向漏电流特性。
发明内容
本发明针对上述问题提出，提供一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法。
一种具有绝缘层隔离超结结构肖特基半导体装置，其特征在于：包括：多个沟槽，位于半导体材料表面；绝缘介质，位于沟槽内；第一导电半导体材料，临靠沟槽侧壁，位于沟槽之间半导体材料的边缘区域；第二导电半导体材料，临靠第一半导体材料，位于沟槽之间半导体材料的中心区域；肖特基势垒结，位于沟槽之间半导体材料表面。其中所述的肖特基势垒结可以位于第一导电半导体材料表面或第二导电半导体材料表面，也可以同时位于第一导电半导体材料和第二导电半导体材料表面。
所述的一种具有绝缘层隔离超结结构肖特基半导体装置的制备方法，其特征在于：包括如下步骤：在半导体材料衬底上的半导体材料漂移层的表面形成一种绝缘介质；进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质，然后刻蚀去除部分裸露半导体材料形成沟槽；对沟槽侧壁注入导电类型杂质，然后进行退火；在沟槽内形成绝缘介质；腐蚀去除表面绝缘介质；在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结。
所述的一种具有绝缘层隔离超结结构肖特基半导体装置的第二种制备方法，其特征在于：包括如下步骤：在半导体材料衬底上的半导体材料漂移层的表面形成一种绝缘介质；进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质，然后刻蚀去除部分裸露半导体材料形成沟槽；在沟槽内壁淀积第一导电半导体材料；在沟槽内形成绝缘介质，腐蚀去除表面绝缘介质；在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结。
本发明的具有绝缘层隔离超结结构肖特基半导体装置，通过沟槽结构，可以实现较深的条状半导体材料；当器件接反向偏压时，条状的第二导电半导体材料和条状的第一导电半导体材料形成电荷补偿，形成超结结构，改变漂移区的电场强度分布，形成平坦的电场强度分布曲线，从而提高了器件的反向击穿电压，或者可以认为提高了漂移区的杂质的掺杂浓度，极大的降低器件的正向导通电阻，改善器件的正向导通特性。
附图说明
图1为本发明的具有绝缘层隔离超结结构肖特基半导体装置的一种剖面示意图。
图2为本发明的具有绝缘层隔离超结结构肖特基半导体装置的一种剖面示意图。
其中，
1、衬底层；
2、N型半导体硅材料；
3、P型半导体硅材料；
4、二氧化硅；
5、肖特基势垒结；
10、上表面金属层；
11、下表面金属层。
具体实施方式
实施例1
图1为本发明的一种具有绝缘层隔离超结结构肖特基半导体装置，下面结合图1详细说明本发明的半导体装置。
一种具有绝缘层隔离超结结构肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；N型半导体硅材料2，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；P型半导体硅材料3，位于N型半导体硅材料2和二氧化硅4之间，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3；肖特基势垒结5，位于N型半导体硅材料2上表面，为半导体硅材料与势垒金属形成的硅化物；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在具有N型衬底层1的N型半导体硅材料2的表面，进行热氧化工艺，形成热氧化氧化层；
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分热氧化氧化层，然后刻蚀去除部分裸露半导体硅材料形成沟槽；
第三步，对沟槽侧壁注入硼杂质，然后进行退火，形成P型半导体硅材料3；
第四步，在沟槽内热氧化和淀积填充二氧化硅4；
第五步，在半导体材料表面淀积势垒金属镍，进行烧结形成肖特基势垒结5，腐蚀去除多余的金属镍；
第六步，在表面形成上表面金属层10；
第七步，进行背面金属化工艺，在背面形成下表面金属层11，如图1所示。
实施例2
图2为本发明的一种具有绝缘层隔离超结结构肖特基半导体装置，下面结合图2详细说明本发明的半导体装置。
一种具有绝缘层隔离超结结构肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；N型半导体硅材料2，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；P型半导体硅材料3，位于N型半导体硅材料2和二氧化硅4之间，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3；肖特基势垒结5，位于N型半导体硅材料2上表面，为半导体硅材料与势垒金属形成的硅化物；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在具有N型衬底层1的N型半导体硅材料2的表面，进行热氧化工艺，形成热氧化氧化层；
第二步，进行光刻腐蚀工艺，半导体材料表面去除部分热氧化氧化层，然后刻蚀去除部分裸露半导体硅材料形成沟槽；
第三步，在沟槽内壁淀积P型半导体硅材料，形成P型半导体硅材料3；
第四步，在沟槽内热氧化和淀积填充二氧化硅4；
第五步，在半导体材料表面淀积势垒金属镍，进行烧结形成肖特基势垒结5，腐蚀去除多余的金属镍；
第六步，在表面形成上表面金属层10；
第七步，进行背面金属化工艺，在背面形成下表面金属层11，如图2所示。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (10)
1.一种具有绝缘层隔离超结结构肖特基半导体装置，其特征在于：包括：
多个沟槽，位于半导体材料表面；
绝缘介质，位于沟槽内；
第一导电半导体材料，临靠沟槽侧壁，位于沟槽之间半导体材料的边缘区域；
第二导电半导体材料，临靠第一半导体材料，位于沟槽之间半导体材料的中心区域；
肖特基势垒结，位于沟槽之间半导体材料表面。
2.如权利要求1所述的半导体装置，其特征在于：所述的沟槽底部附近的半导体材料也可以为第一导电半导体材料。
3.如权利要求1所述的半导体装置，其特征在于：所述的第一导电半导体材料可以为N导电半导体材料，第二导电半导体材料可以为P导电半导体材料，或者第一导电半导体材料可以为P导电半导体材料，第二导电半导体材料可以为N导电半导体材料。
4.如权利要求1所述的半导体装置，其特征在于：所述的肖特基势垒结可以位于第一导电半导体材料表面，第二导电半导体材料表面为欧姆接触区。
5.如权利要求1所述的半导体装置，其特征在于：所述的肖特基势垒结位于第二导电半导体材料表面，第一导电半导体材料表面为欧姆接触区。
6.如权利要求1所述的半导体装置，其特征在于：所述的肖特基势垒结可以位于第一导电半导体材料和第二导电半导体材料表面。
7.如权利要求1所述的半导体装置，其特征在于：所述的半导体装置底部半导体材料可以为第一导电半导体材料。
8.如权利要求1所述的半导体装置，其特征在于：所述的半导体装置底部半导体材料可以为第二导电半导体材料。
9.如权利要求1所述的一种具有绝缘层隔离超结结构肖特基半导体装置的制备方法，其特征在于：包括如下步骤：
1)在半导体材料衬底上的半导体材料漂移层的表面形成一种绝缘介质；
2)进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质，然后刻蚀去除部分裸露半导体材料形成沟槽；
3)对沟槽侧壁注入导电类型杂质，然后进行退火；
4)在沟槽内形成绝缘介质，腐蚀去除表面绝缘介质；
5)在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结。
10.如权利要求1所述的一种具有绝缘层隔离超结结构肖特基半导体装置的制备方法，其特征在于：包括如下步骤：
1)在半导体材料衬底上的半导体材料漂移层的表面形成一种绝缘介质；
2)进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质，然后刻蚀去除部分裸露半导体材料形成沟槽；
3)在沟槽内壁淀积第一导电半导体材料；
4)在沟槽内形成绝缘介质，腐蚀去除表面绝缘介质；
5)在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101066492A CN103367462A (zh) | 2012-04-01 | 2012-04-01 | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101066492A CN103367462A (zh) | 2012-04-01 | 2012-04-01 | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103367462A true CN103367462A (zh) | 2013-10-23 |
Family
ID=49368416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012101066492A Pending CN103367462A (zh) | 2012-04-01 | 2012-04-01 | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103367462A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158983A (zh) * | 2015-04-14 | 2016-11-23 | 北大方正集团有限公司 | 一种超结二极管的制作方法及超结二极管 |
| CN106298968A (zh) * | 2015-06-10 | 2017-01-04 | 北大方正集团有限公司 | 混合二极管及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060043481A1 (en) * | 2004-08-24 | 2006-03-02 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| WO2008136874A1 (en) * | 2007-05-04 | 2008-11-13 | Icemos Technology Corporation | Superjunction devices having narrow surface layout of terminal structures and methods of manufacturing the devices |
| CN101510557A (zh) * | 2008-01-11 | 2009-08-19 | 艾斯莫斯技术有限公司 | 具有电介质终止的超结半导体器件及制造该器件的方法 |
-
2012
- 2012-04-01 CN CN2012101066492A patent/CN103367462A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060043481A1 (en) * | 2004-08-24 | 2006-03-02 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| WO2008136874A1 (en) * | 2007-05-04 | 2008-11-13 | Icemos Technology Corporation | Superjunction devices having narrow surface layout of terminal structures and methods of manufacturing the devices |
| CN101510557A (zh) * | 2008-01-11 | 2009-08-19 | 艾斯莫斯技术有限公司 | 具有电介质终止的超结半导体器件及制造该器件的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158983A (zh) * | 2015-04-14 | 2016-11-23 | 北大方正集团有限公司 | 一种超结二极管的制作方法及超结二极管 |
| CN106298968A (zh) * | 2015-06-10 | 2017-01-04 | 北大方正集团有限公司 | 混合二极管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035721B (zh) | 超级结器件及其制造方法 | |
| CN103137710B (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
| CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| CN103137688B (zh) | 一种沟槽mos结构半导体装置及其制造方法 | |
| CN103378171B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103022155B (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103367462A (zh) | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 | |
| CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 | |
| CN103378178B (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN103199102A (zh) | 一种具有超结结构的肖特基半导体装置及其制备方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN103515449B (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
| CN103378170A (zh) | 一种具有超级结肖特基半导体装置及其制备方法 | |
| CN103383968A (zh) | 一种界面电荷补偿肖特基半导体装置及其制备方法 | |
| CN103515450A (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
| CN103489895B (zh) | 一种沟槽超结半导体装置 | |
| CN103390651A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103378131A (zh) | 一种电荷补偿肖特基半导体装置及其制造方法 | |
| CN107731933A (zh) | 一种沟槽终端肖特基器件 | |
| CN103367438B (zh) | 一种金属半导体电荷补偿的半导体装置及其制备方法 | |
| CN103378172A (zh) | 一种肖特基半导体装置及其制备方法 | |
| CN103208533B (zh) | 一种肖特基超结半导体装置及其制备方法 | |
| CN103681778B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 | |
| CN103594493A (zh) | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131023 |