CN102097390A - 像素结构的制作方法 - Google Patents
像素结构的制作方法 Download PDFInfo
- Publication number
- CN102097390A CN102097390A CN2010105884157A CN201010588415A CN102097390A CN 102097390 A CN102097390 A CN 102097390A CN 2010105884157 A CN2010105884157 A CN 2010105884157A CN 201010588415 A CN201010588415 A CN 201010588415A CN 102097390 A CN102097390 A CN 102097390A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- electrode
- pixel structure
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种像素结构的制作方法,包括下列步骤:首先,提供形成有第一导电层的基板,接着提供第一遮罩于第一导电层上方,并使用激光经过第一遮罩照射第一导电层,以形成栅极。接着,形成栅极绝缘层于基板上,以覆盖栅极。继之,同时形成沟道层、源极以及漏极于栅极上方的栅极绝缘层上,其中栅极、沟道层、源极以及漏极构成薄膜晶体管。接着,形成图案化保护层于薄膜晶体管之上,图案化保护层暴露出部分漏极。接着,形成电性连接于漏极的像素电极。本发明利用激光剥离的方式来制作栅极,并且使得沟道层、源极与漏极同时制作完成,因此相比于公知的像素结构制作方法,可以简化工艺步骤并减少光掩模的制作成本。
Description
本申请是申请日为2007年12月26日、申请号为200710305314.2、发明名称为“像素结构的制作方法”的发明专利申请的分案申请。
技术领域
本发明涉及一种像素结构的制作方法,且特别涉及一种使用激光剥离工艺(laser ablation process)来制作保护层的像素结构的制作方法。
背景技术
显示器为人与信息的沟通界面,目前以平面显示器为主要发展的趋势。平面显示器主要有以下几种:有机电激发光显示器(organic electroluminescence display)、等离子体显示器(plasma display panel)以及薄膜晶体管液晶显示器等(thin film transistor liquid crystal display)。其中,又以薄膜晶体管液晶显示器的应用最为广泛。一般而言,薄膜晶体管液晶显示器主要由薄膜晶体管阵列基板(thin film transistor array substrate)、彩色滤光阵列基板(color filter substrate)和液晶层(liquid crystal layer)所构成。其中,薄膜晶体管阵列基板包括多条扫描线(scan lines)、多条数据线(data lines)以及多个阵列排列的像素结构(pixel unit),且各个像素结构分别与对应的扫描线及数据线电性连接。
图1A~图1G为公知像素结构的制造流程图。首先,请参照图1A,提供基板10,并通过第一道光掩模工艺于基板10上形成栅极20。接着,请参照图1B,在基板10上形成栅极绝缘层30以覆盖住栅极20。然后,请参照图1C,通过第二道光掩模工艺于栅极绝缘层30上形成位于栅极20上方的沟道层40。一般而言,沟道层40的材质为非晶硅(amorphous silicon)。之后,请参照图1D,通过第三道光掩模工艺于沟道层40的部分区域以及栅极绝缘层30的部分区域上形成源极50以及漏极60。由图1D可知,源极50与漏极60分别由沟道层40的两侧延伸至栅极绝缘层30上,并将沟道层40的部分区域暴露。接着,请参照图1E,于基板10上形成保护层70以覆盖栅极绝缘层30、沟道层40、源极50以及漏极60。然后,请参照图1F,通过第四道光掩模工艺将保护层70图案化,以于保护层70中形成接触孔H。由图1F可知,保护层70中的接触孔H会将漏极60的部分区暴露。之后,请参照图1G,通过第五道光掩模工艺于保护层70上形成像素电极80,由图1G可知,像素电极80会透过接触孔H与漏极60电性连接。在像素电极80制作完成之后,便完成了像素结构90的制作。
承上述,公知的像素结构90主要是通过五道光掩模工艺来进行制作,换言之,像素结构90需采用五个具有不同图案的光掩模(mask)来进行制作。由于光掩模的造价十分昂贵,且每道光掩模工艺均须使用到具有不同图案的光掩模,因此,若无法缩减光掩模工艺的数目,像素结构90的制造成本将无法降低。
此外,随着薄膜晶体管液晶显示面板的尺寸日益增加,用来制作薄膜晶体管阵列基板的光掩模尺寸也会随之增加,而大尺寸的光掩模在造价上将更为昂贵,使得像素结构90的制造成本无法有效地降低。
发明内容
本发明涉及一种像素结构的制作方法,其适于降低制作成本。
为具体描述本发明的内容,在此提出一种像素结构的制作方法,其先提供基板,并形成第一导电层于基板上,接着提供第一遮罩于第一导电层上方,且第一遮罩暴露出部分的第一导电层。使用激光经过第一遮罩照射第一导电层,以移除第一遮罩所暴露的部分第一导电层,而形成栅极。之后,形成栅极绝缘层于基板上,以覆盖栅极。接着,同时形成沟道层、源极以及漏极于栅极上方的栅极绝缘层上,其中源极与漏极配置于沟道层的部分区域,且栅极、沟道层、源极以及漏极构成薄膜晶体管。然后,形成图案化保护层于薄膜晶体管之上,图案化保护层暴露出部分漏极。接着,形成电性连接漏极的像素电极。
在本发明的像素结构制作方法中,同时形成沟道层、源极以及漏极的方法例如为先形成半导体层于栅极绝缘层上,接着,形成第二导电层于半导体层上。继之,形成光致抗蚀剂层于栅极上方的第二导电层上,其中光致抗蚀剂层可分为第一光致抗蚀剂区块与位于第一区块两侧的第二光致抗蚀剂区块,且第一光致抗蚀剂区块的厚度小于第二光致抗蚀剂区块的厚度。接着,以光致抗蚀剂层为掩模对第二导电层与半导体层进行第一蚀刻工艺。然后,减少光致抗蚀剂层的厚度,直到第一光致抗蚀剂区块被完全移除。最后,以剩余的第二光致抗蚀剂区块为掩模对第二导电层进行第二蚀刻工艺,以使剩余的第二导电层构成源极与漏极,而剩余的半导体层构成沟道层。在其他实施例中,沟道层、源极与漏极的制作方法还包括先在形成半导体层之后,形成欧姆接触层于半导体层表面。接着,经过第一蚀刻工艺与第二蚀刻工艺,移除对应于第二光致抗蚀剂区块之外的欧姆接触层。上述的减少光致抗蚀剂层厚度的方法包括进行灰化(ashing)工艺。
在本发明的像素结构制作方法中,形成图案化保护层的方法,在一个实施例中,例如是在同时形成沟道层、源极以及漏极之后,形成保护层于栅极绝缘层与薄膜晶体管上。接着,再图案化保护层。在另一实施例中,形成图案化保护层的方法例如是在同时形成沟道层、源极以及漏极之后,形成保护层于栅极绝缘层与薄膜晶体管上。接着,再提供第二遮罩于保护层上方,且第二遮罩暴露出部分的保护层。然后,使用激光经过第二遮罩照射保护层,以移除第二遮罩所暴露的部分保护层。在其他实施例中,形成图案化保护层的方法例如是在同时形成沟道层、源极以及漏极之后,形成光致抗蚀剂层于部分漏极上。接着,形成保护层以覆盖栅极绝缘层、薄膜晶体管以及光致抗蚀剂层。之后,移除光致抗蚀剂层,以使光致抗蚀剂层上的保护层一并被移除。在另一实施例中,形成图案化保护层的方法还可以是形成保护层于栅极绝缘层以及剩余的第二光致抗蚀剂区块上。之后,移除剩余的第二光致抗蚀剂区块,以使第二光致抗蚀剂区块上的保护层一并被移除。上述移除光致抗蚀剂层的方法包括掀离工艺。
在本发明的像素结构制作方法中,形成像素电极的方法,在一个实施例中,例如是在形成图案化保护层之后,形成电极材料层于保护层以及薄膜晶体管上。接着,再图案化电极材料层。在另一实施例中,形成像素电极的方法例如是在形成图案化保护层,形成电极材料层于保护层以及薄膜晶体管上。接着,再提供第三遮罩于电极材料层上方,且第三遮罩暴露出部分的电极材料层。然后,再使用激光经过第三遮罩照射电极材料层,以移除遮罩所暴露的部分电极材料层,在其他实施例中,形成像素电极的方法也可以是形成光致抗蚀剂层于图案化保护层上,其中光致抗蚀剂层暴露出部分的漏极。接着,形成电极材料层以覆盖图案化保护层、漏极以及光致抗蚀剂层。然后,移除光致抗蚀剂层以使光致抗蚀剂层上的电极材料层一并被移除。上述的形成电极材料层的方法包括通过溅镀形成铟锡氧化物层或铟锌氧化物层。此外,上述移除光致抗蚀剂层的方法包括掀离工艺。
在本发明的像素结构制作方法中,形成图案化保护层与像素电极的方法还可以例如是在薄膜晶体管形成之后,形成保护层于栅极绝缘层与薄膜晶体管上。接着,形成光致抗蚀剂层于保护层上,以图案化保护层,光致抗蚀剂层暴露出部分的漏极与栅极接触垫区(Gate contact pad),其中光致抗蚀剂层可分为第三光致抗蚀剂区块与第四光致抗蚀剂区块,且第三光致抗蚀剂区块的厚度小于第四光致抗蚀剂区块的厚度。之后,减少光致抗蚀剂层的厚度,直到第三光致抗蚀剂区块被完全移除。接着,形成电极材料层,以覆盖图案化保护层、漏极以及光致抗蚀剂层。继之,移除光致抗蚀剂层,以使光致抗蚀剂层上的电极材料层一并被移除。
在本发明的像素结构制作方法中,照射于第一导电层的激光能量例如是介于10mJ/cm2至500mJ/cm2之间。另外,激光的波长例如是介于100nm至400nm之间。
本发明利用激光剥离的方式来制作栅极,并且使得沟道层、源极与漏极同时制作完成,因此相比于公知的像素结构制作方法,可以简化工艺步骤并减少光掩模的制作成本。此外,在制作栅极时,激光剥离所使用的遮罩较公知的高精度光掩模简易,故此激光剥离工艺步骤中所使用的遮罩的造价较为低廉。
为让本发明的上述特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。
附图说明
图1A~图1G为公知像素结构的制造流程图。
图2A~图2I为本发明的一种像素结构的制作方法的示意图。
图3A~图3C为一种形成图案化保护层的激光剥离工艺示意图。
图4A~图4C为一种形成图案化保护层的制作方法的示意图。
图5A~图5B为一种形成图案化保护层的制作方法的示意图。
图6A~图6C为一种形成像素电极的激光剥离工艺示意图。
图7A~图7C为一种形成像素电极的制作方法的示意图。
图8A~图8D为一种形成图案化保护层与像素电极的制作方法的示意图。
并且,上述附图中的各附图标记说明如下:
10、200 基板
20、212 栅极
30、220 栅极绝缘层
40、232 沟道层
50、242 源极
60、244 漏极
70 保护层
80、282 像素电极
90 像素结构
210 第一导电层
230 半导体层
240 第二导电层
250、252、254 光致抗蚀剂层
250a 第一光致抗蚀剂区块
250b 第二光致抗蚀剂区块
250c 第三光致抗蚀剂区块
250d 第四光致抗蚀剂区块
260 薄膜晶体管
270 保护层
272 图案化保护层
280 电极材料层
282 像素电极
H 接触开口
L 激光
S1 第一遮罩
S2 第二遮罩
S3 第三遮罩
具体实施方式
图2A~图2G为本发明的一种像素结构的制作方法的示意图。请参照图2A,首先提供基板200,基板200的材质例如为玻璃、塑胶等硬质或软质材料。接着,形成第一导电层210于基板200上,其中第一导电层210例如是通过溅镀(sputtering)、蒸镀(evaporation)或是其他薄膜沉积技术所形成。
接着,如图2B所示,提供第一遮罩S1于第一导电层210上方,且第一遮罩S1暴露出部分的第一导电层210,并使用激光L经过第一遮罩S1照射第一导电层210。详言之,经激光L照射后的第一导电层210会吸收激光L的能量而自基板200表面剥离(ablation)。具体而言,用来剥离第一导电层210的激光L的能量例如是介于10mJ/cm2至500mJ/cm2之间。另外,激光L的波长例如是介于100nm至400nm之间。
之后,如图2C所示,移除第一遮罩S1所暴露的部分第一导电层210之后,剩余的第一导电层210构成栅极212。值得注意的是,不同于公知使用造价昂贵的光掩模来进行栅极212的制作,本发明使用造价低廉的遮罩S1完成栅极212的制作,因此能节省成本。
接着,请参照图2D,于基板200上形成覆盖栅极212的栅极绝缘层220,其中栅极绝缘层220例如是通过化学气相沉积法(chemical vapor deposition,CVD)或其他合适的薄膜沉积技术所形成,而栅极绝缘层220的材质例如是氧化硅、氮化硅或氮氧化硅等介电材料。接着,于栅极绝缘层220上依序形成半导体层230以及第二导电层240。在本实施例中,半导体层230的材质例如是非晶硅(amorphous silicon)或其他半导体材料,而第二导电层240的材质例如为铝(Al)、钼(Mo)、钛(Ti)、钕(Nd)、上述的氮化物如氮化钼(MoN)、氮化钛(TiN)、其叠层、上述的合金或是其他导电材料。
接着请参考图2E,在形成第二导电层240之后,于栅极212上方的第二导电层240上形成光致抗蚀剂层250。如图2E所示,光致抗蚀剂层250可分为第一光致抗蚀剂区块250a与位于第一光致抗蚀剂区块250a两侧的第二光致抗蚀剂区块250b,且第一光致抗蚀剂区块250a的厚度小于第二光致抗蚀剂区块250b的厚度。接着,以光致抗蚀剂层250为掩模对第二导电层240与半导体层230进行第一蚀刻工艺。
接着,减少光致抗蚀剂层250的厚度,直到第一光致抗蚀剂区块250a被完全移除,如图2F所示,其中减少光致抗蚀剂层250厚度的方法例如是采用灰化的方式。请继续参照图2F,在第一光致抗蚀剂区块250a被完全移除之后,再以剩余的第二光致抗蚀剂区块250b为掩模对第二导电层240进行第二蚀刻工艺。在本实施例中,第一蚀刻工艺、第二蚀刻工艺例如为进行湿式蚀刻,在其他实施例中,蚀刻工艺也可以是干式蚀刻。
之后,请参照图2G,在进行去除剩余的光致抗蚀剂层250的工艺之后,剩余的第二导电层240构成源极242与漏极244,而剩余的半导体层230构成沟道层232,其中源极242与漏极244配置于沟道层232的部分区域,且栅极212、沟道层232、源极242以及漏极244构成薄膜晶体管260。在本实施例中,去除光致抗蚀剂层250的工艺例如是湿式蚀刻工艺。
值得注意的是,不同于公知,本发明的沟道层232、源极242以及漏极244为同时形成的,可以减少一道光掩模工艺,并降低工艺的复杂度。另外,上述薄膜晶体管260的沟道层232、源极242与漏极244例如是通过同一道半调式光掩模(half-tone mask)或灰调光掩模(gray-tone mask)工艺所形成。此外,在其他实施例中,在形成第二导电层240以及光致抗蚀剂层250(绘示于图2D)之前,可先在半导体层230的表面形成欧姆接触层(未绘示),接着,再通过第一蚀刻工艺与第二蚀刻工艺移除部分的欧姆接触层(未绘示)。举例而言,可利用离子掺杂(ion doping)的方式于半导体层230的表面形成N型掺杂区,以减少半导体层230与第二导电层240之间的接触阻抗。
接着请参照图2H,形成图案化保护层272于薄膜晶体管260上,其中图案化保护层272暴露出部分漏极244,如图2H所示,图案化保护层272例如是具有将漏极244暴露的接触开口H。在本实施例中,形成图案化保护层272的方法例如是在薄膜晶体管260形成之后,形成保护层270(绘示于图3A)于薄膜晶体管260以及栅极绝缘层220上。接着,再图案化保护层270,其中图案化保护层270的方法例如是进行光刻蚀刻工艺。
接着,请参考图2I,形成像素电极282于图案化保护层272上,在本实施例中,像素电极282是透过接触开口H连接至漏极244。在本实施例中,形成像素电极282的方法例如是在图案化保护层272形成之后,形成电极材料层280于保护层270以及漏极244上。接着,再图案化电极材料层280,请参考图6A~图6C的描述。
此外,上述形成图案化保护层272的方法也可以利用激光剥离工艺来完成,图3A~图3C为一种形成图案化保护层的激光剥离工艺示意图。请先参照图3A,在形成薄膜晶体管260之后,形成保护层270于栅极绝缘层220与薄膜晶体管260上,其中保护层270的材质例如为氮化硅或氧化硅,而其形成的方法例如是以物理气相沉积法或化学气相沉积法全面性地沉积在基板200上。接着如图3B,再提供第二遮罩S2于保护层270上方,且第二遮罩S2暴露出部分的保护层270。然后,使用激光L经过第二遮罩S2照射保护层270,而经激光L照射后的保护层270会吸收激光L的能量而自薄膜晶体管260表面剥离。之后,如图3C所示,在移除第二遮罩S2所暴露的部分保护层270之后,形成暴露出接触开口H的图案化保护层272。
当然,在其他实施例中,形成图案化保护层272的方法还可以如图4A~图4C所绘示。请先参照图4A,在形成薄膜晶体管260之后,形成光致抗蚀剂层252于部分漏极244上。接着如图4B所示,形成保护层270,以覆盖栅极绝缘层220、薄膜晶体管260以及光致抗蚀剂层252。之后,如图4C所示,移除光致抗蚀剂层252,以使光致抗蚀剂层252上的保护层270一并被移除,形成暴露出接触开口H的图案化保护层272。在本实施例中,移除光致抗蚀剂层252的方法例如为进行掀离工艺。
此外,图5A~图5B绘示另一种形成图案化保护层的方法。请先参照图5A,形成图案化保护层272的方法可以是在移除剩余第二光致抗蚀剂区块250b之前,形成保护层270于栅极绝缘层220以及剩余的第二光致抗蚀剂区块250b上。接着,请参照图5B,在移除剩余的第二光致抗蚀剂区块250b之后,使得第二光致抗蚀剂区块250b上的保护层270一并被移除,以形成图案化保护层272。在本实施例中,移除光致抗蚀剂层250b的方法例如为进行掀离工艺。
此外,上述形成像素电极282的制作方法也可以利用激光剥离工艺来完成,图6A~图6C为一种形成像素电极的激光剥离工艺示意图。请先参照图6A,在形成图案化保护层272之后,形成电极材料层280于图案化保护层272上,其中形成电极材料层280的方法例如是通过溅镀形成铟锡氧化物层或铟锌氧化物层。接着,如图6B所示,提供第三遮罩S3于电极材料层280上方,且第三遮罩S3暴露出部分的电极材料层280,接着使用激光L经过第三遮罩S3照射电极材料层280。然后,请参照图6C,移除第三遮罩S3所暴露的部分电极材料层280之后,形成透过接触开口H连接至漏极244的像素电极282。
当然,在其他实施例中,形成像素电极282的方法还可以如图7A~图7C所绘示。请先参照图7A,在形成图案化保护层272之后,形成光致抗蚀剂层254于图案化保护层272上,其中光致抗蚀剂层254暴露出部分的漏极244。接着如图7B所示,形成电极材料层280以覆盖图案化保护层272、漏极244以及光致抗蚀剂层254。然后,请参照图7C,移除光致抗蚀剂层254,以使光致抗蚀剂层254上的电极材料层280一并被移除,而剩余的电极材料层280即构成像素电极282。上述移除光致抗蚀剂层的方法例如掀离工艺。
此外,图8A~图8D绘示另一种形成图案化保护层与像素电极的方法。如图8A所示,沉积保护层270于栅极绝缘层220与薄膜晶体管260之上,然后于保护层270上形成光致抗蚀剂层250,此光致抗蚀剂层250可分为第三光致抗蚀剂区块250c与第四光致抗蚀剂区块250d,第三光致抗蚀剂区块250c位于漏极244边缘以及储存电容器C的边缘上,用以避免第二导电层240在后续工艺中,于薄膜晶体管260与储存电容器C在膜层堆叠的坡度上被过度蚀刻而产生栅极绝缘层220底切(under cut),第四光致抗蚀剂区块250d位于部分薄膜晶体管260之上,且第三光致抗蚀剂区块250c的厚度小于第四光致抗蚀剂区块250d的厚度,其中光致抗蚀剂层250的材料例如是有机材料。接着,请参照图8B,以光致抗蚀剂层250为掩模对保护层270进行蚀刻,使暴露出部分薄膜晶体管260的漏极244,以形成如图8B所示的图案化保护层272。
接着,如图8C所示,减少光致抗蚀剂层250的厚度,直到第三光致抗蚀剂区块250c被完全移除。在第三光致抗蚀剂区块250c被完全移除之后,只留下第四光致抗蚀剂区块250d,接着沉积电极材料层280覆盖第四光致抗蚀剂区块250d、暴露出部分晶体管260的漏极244、部分基板200以及图案化保护层272之上,然后进行移除剩余光致抗蚀剂层250d,以使剩余光致抗蚀剂层250d上的电极材料层280同时被移除,而剩余的导电层即构成如图8D所示的像素电极282,并与晶体管260的漏极244电性连接。
基于上述,本发明同时制作沟道层、源极以及漏极,因此相比于公知具有减少工艺步骤的优点。并且,本发明采用激光L照射的方式形成栅极,而非采用公知的光刻蚀刻工艺,因此本发明所提出的像素结构的制作方法至少具有下列优点:
1.本发明提出的像素结构的制作方法,其栅极工艺不需使用光刻工艺,故相比于光刻工艺所使用的高精度光掩模工艺,能降低光掩模的制作成本。
2.由于制作像素结构的工艺较少,可以减少冗长的光掩模工艺(如光致抗蚀剂涂布、软烤、硬烤、曝光、显影、蚀刻、光致抗蚀剂剥除等)制作像素结构时所产生的缺陷。
3.本发明所提出的激光剥离部分保护层的方法可以应用于像素修补中的像素电极的修补,以在像素结构工艺中,移除可能残留的像素电极(ITO residue),解决像素电极之间的短路问题,进而增加生产合格率。
虽然本发明已以优选实施例公开如上,但其并非用以限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,当可作些许的改动与润饰,因此本发明的保护范围当视随附的权利要求所界定的范围为准。
Claims (20)
1.一种像素结构的制作方法,包括:
提供一基板;
形成一第一导电层于该基板上;
提供一第一遮罩于该第一导电层上方,且该第一遮罩暴露出部分的该第一导电层;
使用激光经过该第一遮罩照射该第一导电层,以移除该第一遮罩所暴露的部分该第一导电层,而形成一栅极;
形成一栅极绝缘层于该基板上,以覆盖该栅极;
形成一沟道层、一源极以及一漏极于该栅极上方的该栅极绝缘层上,其中该源极与该漏极配置于该沟道层的部分区域,且该栅极、该沟道层、该源极以及该漏极构成薄膜晶体管;
形成一保护层于该栅极绝缘层与该薄膜晶体管上;
形成一第一光致抗蚀剂层于该保护层上,该第一光致抗蚀剂层暴露出部分的该漏极与该栅极绝缘层,其中该第一光致抗蚀剂层分为第三光致抗蚀剂区块与第四光致抗蚀剂区块,该第三光致抗蚀剂区块位于该漏极边缘并且该第三光致抗蚀剂区块的厚度小于该第四光致抗蚀剂区块的厚度;
图案化该保护层以形成一图案化保护层,其中部分该图案化保护层位于该漏极边缘;
减少该第一光致抗蚀剂层的厚度,直到该第三光致抗蚀剂区块被完全移除;
形成一电极材料层,以覆盖该图案化保护层、该漏极以及该第四光致抗蚀剂区块;以及
移除该第四光致抗蚀剂区块,使该第四光致抗蚀剂区块上的该电极材料层一并被移除,以形成一电性连接于该漏极的像素电极。
2.如权利要求1所述的像素结构的制作方法,其中形成该沟道层、该源极以及该漏极的方法包括:
形成一半导体层于该栅极绝缘层上;
形成一第二导电层于该半导体层上;
形成一第二光致抗蚀剂层于该栅极上方的该第二导电层上,其中该第二光致抗蚀剂层分为第一光致抗蚀剂区块与位于该第一光致抗蚀剂区块两侧的第二光致抗蚀剂区块,且该第一光致抗蚀剂区块的厚度小于该第二光致抗蚀剂区块的厚度;
以该第二光致抗蚀剂层为掩模对该第二导电层与该半导体层进行第一蚀刻工艺;
减少该第二光致抗蚀剂层的厚度,直到该第一光致抗蚀剂区块被完全移除;以及
以剩余的该第二光致抗蚀剂区块为掩模对该第二导电层进行第二蚀刻工艺,以使剩余的该第二导电层构成该源极以及该漏极,而该剩余的半导体层构成该沟道层。
3.如权利要求2所述的像素结构的制作方法,其中减少该第二光致抗蚀剂层厚度的方法包括进行灰化工艺。
4.如权利要求2所述的像素结构的制作方法,其中形成该沟道层、该源极以及该漏极的方法还包括:
在形成该半导体层之后,且在形成该第二导电层以及该第二光致抗蚀剂层之前,形成欧姆接触层于该半导体层表面:以及
经过该第一蚀刻工艺与该第二蚀刻工艺,移除对应于该第二光致抗蚀剂区块之外的该欧姆接触层。
5.如权利要求1所述的像素结构的制作方法,其中该激光的能量介于10mJ/cm2至500mJ/cm2之间。
6.如权利要求1所述的像素结构的制作方法,其中该激光的波长介于100nm至400nm之间。
7.如权利要求1所述的像素结构的制作方法,其中形成该电极材料层的方法包括借由溅镀形成一铟锡氧化物层或一铟锌氧化物层。
8.如权利要求1所述的像素结构的制作方法,其中移除该第四光致抗蚀剂区块的方法包括掀离工艺。
9.一种像素结构的制作方法,包括:
提供一基板;
形成一第一导电层于该基板上;
提供一第一遮罩于该第一导电层上方,且该第一遮罩暴露出部分的该第一导电层;
使用激光经过该第一遮罩照射该第一导电层,以移除该第一遮罩所暴露的部分该第一导电层,而形成一栅极;
形成一栅极绝缘层于该基板上,以覆盖该栅极;
形成一沟道层、一源极以及一漏极于该栅极上方的该栅极绝缘层上,其中该源极与该漏极配置于该沟道层的部分区域,且该栅极、该沟道层、该源极以及该漏极构成薄膜晶体管;
仅形成一第一光致抗蚀剂层于部分该漏极上;
形成一保护层,以覆盖该栅极绝缘层、该薄膜晶体管以及该第一光致抗蚀剂层;
移除该第一光致抗蚀剂层,以使该第一光致抗蚀剂层上的该保护层一并被移除而形成一图案化保护层于该薄膜晶体管之上,该图案化保护层暴露出部分该漏极;以及
形成一像素电极,电性连接于该漏极。
10.如权利要求9所述的像素结构的制作方法,其中形成该沟道层、该源极以及该漏极的方法包括:
形成一半导体层于该栅极绝缘层上;
形成一第二导电层于该半导体层上;
形成一第二光致抗蚀剂层于该栅极上方的该第二导电层上,其中该第二光致抗蚀剂层分为第一光致抗蚀剂区块与位于该第一光致抗蚀剂区块两侧的第二光致抗蚀剂区块,且该第一光致抗蚀剂区块的厚度小于该第二光致抗蚀剂区块的厚度;
以该第二光致抗蚀剂层为掩模对该第二导电层与该半导体层进行第一蚀刻工艺;
减少该第二光致抗蚀剂层的厚度,直到该第一光致抗蚀剂区块被完全移除;以及
以剩余的该第二光致抗蚀剂区块为掩模对该第二导电层进行第二蚀刻工艺,以使剩余的该第二导电层构成该源极以及该漏极,而该剩余的半导体层构成该沟道层。
11.如权利要求10所述的像素结构的制作方法,其中减少该第二光致抗蚀剂层厚度的方法包括进行灰化工艺。
12.如权利要求10所述的像素结构的制作方法,其中形成该沟道层、该源极以及该漏极的方法还包括:
在形成该半导体层之后,且在形成该第二导电层以及该第二光致抗蚀剂层之前,形成欧姆接触层于该半导体层表面:以及
经过该第一蚀刻工艺与该第二蚀刻工艺,移除对应于该第二光致抗蚀剂区块之外的该欧姆接触层。
13.如权利要求9所述的像素结构的制作方法,其中移除该第一光致抗蚀剂层的方法包括掀离工艺。
14.如权利要求9所述的像素结构的制作方法,其中形成该像素电极的方法包括:
形成一电极材料层于该图案化保护层以及该漏极上;以及
图案化该电极材料层。
15.如权利要求14所述的像素结构的制作方法,其中形成该电极材料层的方法包括通过溅镀形成铟锡氧化物层或铟锌氧化物层。
16.如权利要求9所述的像素结构的制作方法,其中形成该像素电极的方法包括:
形成一电极材料层于该图案化保护层以及该漏极上;
提供第三遮罩于该导电层上方,且该第三遮罩暴露出部分的该电极材料层;以及
使用激光经过该第三遮罩照射该电极材料层,以移除该第三遮罩所暴露的部分该电极材料层。
17.如权利要求9所述的像素结构的制作方法,其中形成该像素电极的方法包括:
形成第三光致抗蚀剂层于该图案化保护层上,其中该第三光致抗蚀剂层暴露出部分的该漏极;
形成电极材料层,以覆盖该图案化保护层、该漏极以及该第三光致抗蚀剂层;以及
移除该第三光致抗蚀剂层,以使该第三光致抗蚀剂层上的该电极材料层一并被移除。
18.如权利要求17所述的像素结构的制作方法,其中移除该第三光致抗蚀剂层的方法包括掀离工艺。
19.如权利要求9所述的像素结构的制作方法,其中该激光的能量介于10mJ/cm2至500mJ/cm2之间。
20.如权利要求9所述的像素结构的制作方法,其中该激光的波长介于100nm至400nm之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010588415 CN102097390B (zh) | 2007-12-26 | 2007-12-26 | 像素结构的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010588415 CN102097390B (zh) | 2007-12-26 | 2007-12-26 | 像素结构的制作方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007103053142A Division CN101197332A (zh) | 2007-12-26 | 2007-12-26 | 像素结构的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102097390A true CN102097390A (zh) | 2011-06-15 |
CN102097390B CN102097390B (zh) | 2013-04-24 |
Family
ID=44130399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010588415 Active CN102097390B (zh) | 2007-12-26 | 2007-12-26 | 像素结构的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102097390B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108122830A (zh) * | 2016-11-29 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 半导体装置的形成方法 |
WO2023184505A1 (zh) * | 2022-04-01 | 2023-10-05 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1728363A (zh) * | 2004-07-27 | 2006-02-01 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
US20060194374A1 (en) * | 2003-10-14 | 2006-08-31 | Lg.Philips Lcd Co., Ltd. | Method of fabricating thin film transistor substrate for display device |
CN101013655A (zh) * | 2006-02-03 | 2007-08-08 | 三星电子株式会社 | 基板处理装置及方法 |
-
2007
- 2007-12-26 CN CN 201010588415 patent/CN102097390B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060194374A1 (en) * | 2003-10-14 | 2006-08-31 | Lg.Philips Lcd Co., Ltd. | Method of fabricating thin film transistor substrate for display device |
CN1728363A (zh) * | 2004-07-27 | 2006-02-01 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
CN101013655A (zh) * | 2006-02-03 | 2007-08-08 | 三星电子株式会社 | 基板处理装置及方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108122830A (zh) * | 2016-11-29 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 半导体装置的形成方法 |
CN108122830B (zh) * | 2016-11-29 | 2022-12-02 | 台湾积体电路制造股份有限公司 | 半导体装置的形成方法 |
WO2023184505A1 (zh) * | 2022-04-01 | 2023-10-05 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102097390B (zh) | 2013-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
KR100865451B1 (ko) | 박막 트랜지스터 lcd 화소 유닛 및 그 제조방법 | |
KR101447843B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
CN100499084C (zh) | 有源矩阵基片、显示装置及制造有源矩阵基片的方法 | |
JP2010283326A (ja) | アレイ基板及びこれの製造方法 | |
US20110297929A1 (en) | Array substrate and method for manufacturing the same | |
CN101000896A (zh) | 像素结构及其制造方法 | |
JP4808654B2 (ja) | アレイ回路基板の製造方法 | |
WO2016123979A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
CN108573928B (zh) | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 | |
CN102254861B (zh) | 薄膜晶体管矩阵基板及显示面板的制造方法 | |
CN103700670A (zh) | 阵列基板及其制作方法、显示装置 | |
CN101197332A (zh) | 像素结构的制作方法 | |
CN101330062B (zh) | 薄膜晶体管阵列基板的制作方法 | |
CN101118881A (zh) | 像素结构的制作方法 | |
CN102097390B (zh) | 像素结构的制作方法 | |
CN101131966B (zh) | 像素结构的制作方法 | |
CN102709329A (zh) | 薄膜晶体管及其制造方法 | |
CN100565845C (zh) | 像素结构的制作方法 | |
CN100557787C (zh) | 像素结构的制作方法 | |
CN101022093B (zh) | 像素结构的制作方法 | |
CN102543861B (zh) | 阵列基板的形成方法 | |
CN102903678A (zh) | 像素结构的制作方法 | |
CN100587944C (zh) | 像素结构的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |