CN103354226B - 堆叠封装器件 - Google Patents

堆叠封装器件 Download PDF

Info

Publication number
CN103354226B
CN103354226B CN201310248944.6A CN201310248944A CN103354226B CN 103354226 B CN103354226 B CN 103354226B CN 201310248944 A CN201310248944 A CN 201310248944A CN 103354226 B CN103354226 B CN 103354226B
Authority
CN
China
Prior art keywords
substrate
attachment spacers
semiconductor wafer
packaged device
potted element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310248944.6A
Other languages
English (en)
Other versions
CN103354226A (zh
Inventor
王宏杰
陆原
孙鹏
黄卫东
耿菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201310248944.6A priority Critical patent/CN103354226B/zh
Publication of CN103354226A publication Critical patent/CN103354226A/zh
Application granted granted Critical
Publication of CN103354226B publication Critical patent/CN103354226B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明公开了一种PIP堆叠封装器件，其包括：具有相对的第一表面和第二表面的第一基板，其包括布置于其第一表面上的多个第一连接垫片、布置于其第二表面上的多个第二连接垫片和布置于其第一表面上的多个第三连接垫片；安装于第一基板的第一表面上并与第一基板上的第三连接垫片电性连接的内封装元件；放置于内封装元件上的第一半导体晶片，其通过键合线与第一基板的第一连接垫片电性接触；和设置于第一基板的第一表面上的第一塑封体，其包覆内封装元件、第一半导体晶片和键合线。这样不仅可以得到较小的封装尺寸，不对引线键合工艺的要求也不高。

Description

堆叠封装器件
技术领域
本发明涉及半导体封装领域，尤其涉及一种PIP(Packageinpackage，简称PIP)堆叠封装器件。
背景技术
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同形式的封装构造，其中各种不同的***封装设计概念常用于高密度封装构造。一般而言，***封装可以分为多芯片模块封装、封装上堆叠封装(packageonpackage，POP)及封装内堆叠封装(packageinpackage，PIP)等，其中POP和PIP都可以被称之为堆叠式封装。POP的构造是指先完成一具有基板的第一封装元件、接着再于第一封装元件上堆叠另一个完整的封装元件，第二个封装元件通过互连部件（比如焊接球）电性连接至第一封装元件的基板上，从而得到一个复合封装结构。PIP的构造是指先形成一具有基板的封装元件，之后再将该封装元件、其他半导体晶片一起塑封于另一个大的塑封体内，从而得到一个封装内还具有另一封装的复合封装结构。
图1示出了现有的一种PIP堆叠封装结构。如图1所示，所述PIP堆叠封装结构包括第一基板110、安装于第一基板110上的第一半导体晶片130和放置于第一半导体晶片130上的内封装元件120。内封装元件120包括第二基板121、安装于第二基板上的第二半导体晶片122和包覆第二半导体晶片122的第二塑封体123。通过键合线140将第二基板121上的连接垫片电性连接至第一基板110的连接垫片上。所述PIP堆叠封装结构还包括包覆内封装元件120、第一半导体晶片130和键合线140的第一塑封体150，其中第二半导体晶片122可以为存储芯片，第一半导体晶片130可以为逻辑芯片。
对于需要把高引脚数逻辑芯片和高密度堆叠存储芯片整合在一起的时候，存储芯片面积大，封装好以后作为内部封装元件放在逻辑芯片上面，然后通过键合线与第一基板连接。此时，限于封装体尺寸及引线键合(wirebonding)工艺能力，这种PIP结构往往很难实现。
发明内容
针对现有技术中存在的问题，本发明提出来一种堆叠封装器件，其可以尽可能的减小封装尺寸，并且对引线键合工艺的要求也不高。
为了解决上述问题，根据本发明的一个方面，本发明提出一种堆叠封装器件，其包括：具有相对的第一表面和第二表面的第一基板，其包括布置于其第一表面上的多个第一连接垫片、布置于其第二表面上的多个第二连接垫片和布置于其第一表面上的多个第三连接垫片；安装于第一基板的第一表面上并与第一基板上的第三连接垫片电性连接的内封装元件；放置于内封装元件上的第一半导体晶片，其通过键合线与第一基板的第一连接垫片电性接触；和设置于第一基板的第一表面上的第一塑封体，其包覆内封装元件、第一半导体晶片和键合线。
作为本发明的一个实施例，第一基板还包括布置于第一基板中的将第一基板上的第一连接垫片和第三连接垫片电性连接至第二连接垫片的电路线。
作为本发明的一个实施例，所述内封装元件包括：具有相对的第一表面和第二表面的第二基板，其包括布置于其第二表面上的多个第一连接垫片和布置于其第二表面上的多个第二连接垫片；安装于第二基板上的第二半导体晶片，其通过连接部件与第二基板上的第二连接垫片电性相连；第二塑封体，其包覆所述连接部件；多个互连部件，其中每个互连部件的第一连接端与第二基板上的第一连接垫片电性连接，第二连接端与第一基板上的第三连接垫片电性相连。第一半导体晶片通过粘合剂粘贴于第二基板的第一表面上。
作为本发明的一个实施例，所述内封装元件包括：具有相对的第一表面和第二表面的第二基板，其包括布置于其第二表面上的多个第一连接垫片和布置于其第一表面上的多个第二连接垫片；安装于第二基板上的第二半导体晶片，其通过连接部件与第二基板上的第二连接垫片电性相连；第二塑封体，其包覆所述连接部件；多个互连部件，其中每个互连部件的第一连接端与第二基板上的第一连接垫片电性连接，第二连接端与第一基板上的第三连接垫片电性相连。第一半导体晶片放置于所述第二半导体晶片上，第二半导体晶片为逻辑晶片。
作为本发明的一个实施例，所述连接部件为焊接球，所述互连部件也为焊接球。第一半导体晶片为存储晶片。第一基板和/或第二基板为印刷电路板。
作为本发明的一个实施例，所述堆叠封装器件还包括有：与第一基板上的第二连接垫片电性连接的多个外部连接端子。
与现有技术相比，本发明中的PIP堆叠封装器件中，内封装元件放置于底部，并以焊接球的方式与第一基板进行电性连接，堆叠于内封装元件上的第二半导体晶片采用引线键合工艺与第一基板进行电性连接，这样不仅可以得到较小的封装尺寸，不对引线键合工艺的要求也不高。
附图说明
图1示出了现有技术中的PIP堆叠封装结构在一个实施例中的结构剖视示意图；
图2示出了本发明中的堆叠封装器件或结构在一个实施例中的结构剖视示意图；
图3示出了图2中的内封装元件的结构剖视示意图；
图4示出了本发明中的堆叠封装器件或结构在另一个实施例中的结构剖视示意图；
图5示出了图4中的内封装元件的结构剖视示意图。
具体实施方式
下面结合附图对本发明做详细说明。
本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明，在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时，本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本发明的目的，由于熟知的方法和程序已经容易理解，因此它们并未被详细描述。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。本文中的晶片也可以被称为芯片或Die。
图2示出了本发明中的PIP(PackageinPackage)堆叠封装器件20在一个实施例中的结构剖视示意图，图3示出了图2中的内封装元件的结构剖视示意图。所述PIP堆叠封装器件20包括第一基板210、安装于第一基板210上的内封装元件250、放置于内封装元件250上的第二半导体晶片220和230。
第一基板210具有相对的第一表面（图示中的上表面）和第二表面（图示中的下表面），其包括布置于其第一表面上的多个第一连接垫片211、布置于其第二表面上的多个第二连接垫片212和布置于其第一表面上的多个第三连接垫片213。第一基板210还包括布置于第一基板210中的将第一基板210上的第一连接垫片211和第三连接垫片213电性连接至第二连接垫片212的电路线(未图示)。该第一基板210可以是印刷电路板。第一基板210上的第二连接垫片212与多个外部连接端子270电性连接，其中所述外部连接端子270为焊接球，这些外部连接端子270可以将所述PIP堆叠封装器件20电性连接至外部电路，比如移动电子设备的主板。
所述内封装元件250也可以被称为第二封装元件，其安装于第一基板210的第一表面上并与第一基板210上的第三连接垫片213电性连接。结合参考图3所示，内封装元件250包括第二基板251、安装于第二基板251上的第二半导体晶片252、连接部件253、第二塑封体254和多个互连部件255。
第二基板251具有相对的第一表面（图示中的上表面）和第二表面（图示中的下表面），其包括布置于其第二表面上的多个第一连接垫片2511和布置于其第二表面上的多个第二连接垫片2512。该第二基板251可以是印刷电路板。第二基板251还包括布置于第二基板251中的将第二基板251上的第一连接垫片2511电性连接至第二连接垫片2512的电路线。
第二半导体晶片252通过连接部件253与第二基板251上的第二连接垫片2512电性相连，该连接部件253可以是焊接球。第二塑封体254包覆所述连接部件253以对其进行保护，在其他实施例中，所述第二塑封体254也可以包覆整个第二半导体晶片252及其底部的连接部件253以提供对它们提供保护，该塑封体254可以为成型材料或有机填充材料，比如环氧模制化合物。图中示意出了两个第二半导体晶片252，在其他实施例中也可以只有一个或设置更多个。所述第二半导体晶片252可以为逻辑晶片，当然也可以为其他晶片。
每个互连部件255的第一连接端与第二基板251上的第一连接垫片2511电性连接，第二连接端与第一基板210上的第三连接垫片213电性相连，以实现第二半导体晶片252与第一基板210的电性互连。所述互连部件255可以为焊接球。在此实施例中，所述互连部件255与第二半导体晶片252安装于第二基板251的相同一侧，这样可以降低内封装元件250的整体厚度。
在图2中示出了两个放置于内封装元件上的第一半导体晶片(Die)220和230，在其他实施例中，也可以是一个或更多个第一半导体晶片。所述第一半导体晶片220可以通过粘合剂安装于第一半导体晶片230上，而第一半导体晶片230可以通过粘合剂安装于第二基板251的第一表面上。第一半导体晶片220和230通过键合线(bondingwire)240电性连接到第一基板210的第一连接垫片211上。所述第一半导体晶片220和230可以是存储晶片，也可以是其他类型的晶片。
所述PIP堆叠封装器件20还包括有第一塑封体260，该第一塑封体260形成于第一基板210的第一表面上，并包覆所述第一半导体晶片220和230、键合线240和内封装元件250，以对它们进行保护。所述第一塑封体260可以为成型材料，比如环氧模制化合物。
图4示出了本发明中的PIP堆叠封装器件在另一个实施例中的结构剖视示意图；图5示出了图4中的内封装元件的结构剖视示意图。除了内封装元件250的结构外，图4中的PIP堆叠封装器件与图2中的PIP堆叠封装器件的结构基本相同。
图4和5中的内封装元件的结构与图2和3中的内封装元件的结构也基本相同，两者的不同之处在于：在图4和5中，内封装元件的互连部件255和第二半导体晶片252分别设置于第二基板251的两侧，而不是像图2和3中那样是设置于第二基板251的同一侧。如图5所示，所述第二基板251具有相对的第一表面(上表面)和第二表面(下表面)，其包括布置于其第二表面上的多个第一连接垫片2511和布置于其第一表面上的多个第二连接垫片2512，第二半导体晶片252通过连接部件253与第二基板251上的第二连接垫片2512电性相连，每个互连部件255的第一连接端与第二基板251上的第一连接垫片2511电性连接。在此实施例中，第一半导体晶片220和230放置于所述第二半导体晶片252上。
在本发明中的PIP堆叠封装器件中，内封装元件250放置于底部，并以焊接球的方式与第一基板210进行电性连接，可以很容易实现连接，堆叠于内封装元件250上的第二半导体晶片220和230采用引线键合工艺与第一基板210进行电性连接，这样不仅可以得到较小的封装尺寸，对引线键合工艺的要求也不高。而内封装元件250中的半导体晶片可以是高引脚数逻辑晶片，而堆叠于内封装元件250上的半导体晶片为存储晶片，这样高引脚数逻辑晶片在底部，可以很容易实现连接，存储晶片在上层堆叠，适合用传统引线键合工艺互连，工艺稳定性和成本竞争力比其它方案高。
虽然通过实施例描述了本发明，本领域普通技术人员知道，本发明有许多变形和变化而不脱离本发明的精神，希望所附的权利要求包括这些变形和变化而不脱离本发明的精神。

Claims (10)

1.一种堆叠封装器件，其特征在于，其包括：
具有相对的第一表面和第二表面的第一基板，其包括布置于其第一表面上的多个第一连接垫片、布置于其第二表面上的多个第二连接垫片和布置于其第一表面上的多个第三连接垫片；
安装于第一基板的第一表面上并与第一基板上的第三连接垫片电性连接的内封装元件；
放置于内封装元件上的第一半导体晶片，其通过键合线与第一基板的第一连接垫片电性接触；和
设置于第一基板的第一表面上的第一塑封体，其包覆内封装元件、第一半导体晶片和键合线。
2.根据权利要求1所述的堆叠封装器件，其特征在于，第一基板还包括布置于第一基板中的将第一基板上的第一连接垫片和第三连接垫片电性连接至第二连接垫片的电路线。
3.根据权利要求1所述的堆叠封装器件，其特征在于，内封装元件包括：
具有相对的第一表面和第二表面的第二基板，其包括布置于其第二表面上的多个第一连接垫片和布置于其第二表面上的多个第二连接垫片；
安装于第二基板上的第二半导体晶片，其通过连接部件与第二基板上的第二连接垫片电性相连；
第二塑封体，其包覆所述连接部件；
多个互连部件，其中每个互连部件的第一连接端与第二基板上的第一连接垫片电性连接，第二连接端与第一基板上的第三连接垫片电性相连。
4.根据权利要求3所述的堆叠封装器件，其特征在于，第一半导体晶片通过粘合剂粘贴于第二基板的第一表面上。
5.根据权利要求1所述的堆叠封装器件，其特征在于，内封装元件包括：
具有相对的第一表面和第二表面的第二基板，其包括布置于其第二表面上的多个第一连接垫片和布置于其第一表面上的多个第二连接垫片；
安装于第二基板上的第二半导体晶片，其通过连接部件与第二基板上的第二连接垫片电性相连；
第二塑封体，其包覆所述连接部件；
多个互连部件，其中每个互连部件的第一连接端与第二基板上的第一连接垫片电性连接，第二连接端与第一基板上的第三连接垫片电性相连。
6.根据权利要求5所述的堆叠封装器件，其特征在于，第一半导体晶片放置于所述第二半导体晶片上，第二半导体晶片为逻辑晶片。
7.根据权利要求3或5所述的堆叠封装器件，其特征在于，所述连接部件为焊接球，所述互连部件也为焊接球。
8.根据权利要求1所述的堆叠封装器件，其特征在于，第一半导体晶片为存储晶片。
9.根据权利要求1、3或5所述的堆叠封装器件，其特征在于，第一基板和/或第二基板为印刷电路板。
10.根据权利要求1所述的堆叠封装器件，其特征在于，其还包括有：
与第一基板上的第二连接垫片电性连接的多个外部连接端子。
CN201310248944.6A 2013-06-21 2013-06-21 堆叠封装器件 Active CN103354226B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310248944.6A CN103354226B (zh) 2013-06-21 2013-06-21 堆叠封装器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310248944.6A CN103354226B (zh) 2013-06-21 2013-06-21 堆叠封装器件

Publications (2)

Publication Number Publication Date
CN103354226A CN103354226A (zh) 2013-10-16
CN103354226B true CN103354226B (zh) 2016-02-24

Family

ID=49310575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310248944.6A Active CN103354226B (zh) 2013-06-21 2013-06-21 堆叠封装器件

Country Status (1)

Country Link
CN (1) CN103354226B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538435A (zh) * 2014-12-30 2015-04-22 华天科技（西安）有限公司 一种芯片背面开槽的多层封装结构
CN105845642A (zh) * 2016-05-26 2016-08-10 武汉华星光电技术有限公司 层叠封装及移动终端

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817075B1 (ko) * 2006-11-09 2008-03-26 삼성전자주식회사 멀티스택 패키지 및 그 제조 방법
CN101188232A (zh) * 2007-12-19 2008-05-28 日月光半导体制造股份有限公司 层迭封装结构及其制造方法
US8841765B2 (en) * 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies

Also Published As

Publication number Publication date
CN103354226A (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
KR100753415B1 (ko) 스택 패키지
WO2011162504A2 (ko) 적층형 반도체 패키지
US7674640B2 (en) Stacked die package system
KR100817091B1 (ko) 적층형 반도체 패키지 및 그 제조방법
CN102646663B (zh) 半导体封装件
US9437512B2 (en) Integrated circuit package structure
CN102163595A (zh) 堆叠半导体封装
US20150115476A1 (en) Module with Stacked Package Components
CN103250246A (zh) 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及***
CN103531560A (zh) 芯片的封装结构及其制造方法
KR101247342B1 (ko) 패키지 온 패키지 제조방법
CN103354226B (zh) 堆叠封装器件
US20150108662A1 (en) Package module with offset stack device
US9293350B2 (en) Semiconductor package system with cavity substrate and manufacturing method therefor
US20110157858A1 (en) System-in-package having embedded circuit boards
CN111128918B (zh) 一种芯片封装方法及芯片
CN103354225A (zh) 堆叠封装器件
US20140097530A1 (en) Integrated circuit package
KR100650769B1 (ko) 적층형 패키지
US20080303130A1 (en) Package on package structure
KR101514525B1 (ko) 반도체 패키지 및 그 제조 방법
TWI411090B (zh) 多晶片堆疊封裝結構
US20080079174A1 (en) Substrate slot design for die stack packaging
CN103354227B (zh) 堆叠封装器件
TWI481004B (zh) 立體搭載被動元件之多基板側立封裝構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant