CN103325843A - 结型场效应晶体管及其制造方法 - Google Patents

结型场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN103325843A
CN103325843A CN2012103154074A CN201210315407A CN103325843A CN 103325843 A CN103325843 A CN 103325843A CN 2012103154074 A CN2012103154074 A CN 2012103154074A CN 201210315407 A CN201210315407 A CN 201210315407A CN 103325843 A CN103325843 A CN 103325843A
Authority
CN
China
Prior art keywords
conductivity type
field effect
effect transistor
junction field
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103154074A
Other languages
English (en)
Inventor
森塚宏平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103325843A publication Critical patent/CN103325843A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种结型场效应晶体管及其制造方法，包括第1导电型的半导体基板、第1导电型的漂移层、第2导电型的栅区、第1导电型的沟道层、第1导电型的源区、源电极、漏电极、第2导电型的栅极接触层和栅电极。所述第1导电型的漂移层设置在所述第1导电型的半导体基板的第1主面。所述第2导电型的栅区设置在所述第1导电型的漂移层的表面。所述第1导电型的沟道层设置在所述第1导电型的漂移层和所述第2导电型的栅区的上方。所述第1导电型的源区在所述第1导电型的沟道层表面上与所述第2导电型的栅区相向设置。

Description

结型场效应晶体管及其制造方法
相关申请的交叉参考 
本申请基于2012年3月23日提交的日本专利申请第2012-067426号，并要求享有其优先权，通过引用将其全部内容结合到本申请中。 
技术领域
实施方式涉及结型场效应晶体管及其制造方法。 
背景技术
与硅（Si）相比，碳化硅（SiC）的带宽更宽，雪崩击穿电场强度也是Si的10倍左右，因此，在应用于半导体装置时，可以期待获得低导通电阻和高耐压。使用碳化硅的元件的一个实例是结型场效应晶体管。但是，为了得到例如常关型（normally-off）元件，必须高精度地控制阈值电压，要求进一步作出改善。另外，在对电感性负载进行驱动的逆变器等器件中，优选是内置反向导通二极管。 
发明内容
本发明的实施方式提供一种可以高精度地控制阈值电压并内置有反向导通二极管的结型场效应晶体管及其制造方法。 
根据实施方式所提供的结型场效应晶体管包含：第1导电型的半导体基板；第1导电型的漂移层；第2导电型的栅区；第1导电型的沟道层；第1导电型的源区；源电极；漏电极；第2导电型的栅极接触层；和栅电极。所述第1导电型的漂移层设置在第1导电型的半导体基板的第1主面。所述第2导电型的栅区设置在所述第1导电型的漂移层的表面。所述第1导电型的沟道层设置在所述第1导电型的漂移层和所述第2导电型的栅区的上方。所述第1导电型的源区在所述第1导电型的沟道层表面上与所述第2导电型的栅区相向设置，其杂质浓度比所述第1导电型的沟道层更高。 所述源电极设置在所述第1导电型的沟道层和所述第1导电型的源区的上方，与所述第1导电型的沟道层肖特基接触，并与所述第1导电型的源区欧姆接触。所述漏电极设置在所述第1导电型的半导体基板的与所述第1主面相反一侧的第2主面。所述第2导电型的栅极接触层在所述第1导电型的沟道层表面以到达所述第2导电型的栅区的方式设置，其杂质浓度比所述第2导电型的栅区更高。所述栅电极设置在所述栅极接触层上。 
根据本发明的实施方式，能够提供一种可以高精度地控制阈值电压并内置有反向导通二极管的结型场效应晶体管及其制造方法。 
附图说明
图1是对第1实施方式的结型场效应晶体管进行示例的剖视图。 
图2是对第1实施方式的结型场效应晶体管进行示例的俯视图。 
图3是对第1实施方式的结型场效应晶体管进行示例的剖视图。 
图4是对结型场效应晶体管的杂质分布（profile）进行示例的特性图。 
图5是对结型场效应晶体管的输入输出特性进行示例的特性图。 
图6是用于说明结型场效应晶体管的OFF状态下的动作的示意图。 
图7是用于说明结型场效应晶体管的OFF状态下的动作的示意图。 
图8是用于说明结型场效应晶体管发生了雪崩击穿的情况下的动作的示意图。 
图9是对结型场效应晶体管的制造方法进行示例的工序剖视图。 
图10是对结型场效应晶体管的制造方法进行示例的工序剖视图。 
图11是对结型场效应晶体管的制造方法进行示例的工序剖视图，（a）是A-A线剖视图，（b）是B-B线剖视图。 
图12是对结型场效应晶体管的制造方法进行示例的工序剖视图，（a）是A-A线剖视图，（b）是B-B线剖视图。 
图13是对第2实施方式的结型场效应晶体管进行示例的剖视图。 
图14是对第3实施方式的结型场效应晶体管进行示例的俯视图。 
图15是对第3实施方式的结型场效应晶体管进行示例的剖视图。 
图16是对第4实施方式的结型场效应晶体管进行示例的剖视图。 
图17是对第5实施方式的结型场效应晶体管进行示例的剖视图。 
图18是对第5实施方式的结型场效应晶体管进行示例的另一个剖视图。 
具体实施方式
下面，参照附图详细说明实施方式。其中，附图是示意性或概念性的，各部分的形状和高宽尺寸的关系、各部分之间的大小比例等并不一定与实际状况相同。另外，即使在表示相同部分的情况下，其尺寸或比例在不同的附图中有时候也会有所不同。另外，在本申请的说明书和各附图中，对于已经出现的附图中与前面所述内容相同的要素标注同样的符号，并适当省略其详细说明。 
首先说明第1实施方式。 
图1是对第1实施方式的结型场效应晶体管进行示例的剖视图。 
图2是对第1实施方式的结型场效应晶体管进行示例的俯视图。 
图3是对第1实施方式的结型场效应晶体管进行示例的剖视图。 
其中，图1是沿图2的A-A线的剖视图，图3是沿图2的B-B线的剖视图。 
结型场效应晶体管101包含漏电极1、n型半导体基板2、n型漂移（drift）层3、p型栅区4、n型沟道层5、栅电极6、n型源区7、源极接触层8、源电极15和p型栅极接触层16。 
n型半导体基板2是例如n型碳化硅（SiC）。另外，n型杂质是例如氮（N）、磷（P）。此外，n型半导体基板2可以使用与n型漂移层3相比杂质浓度高、电阻低的基板。 
n型漂移层3是例如n型SiC。n型漂移层3设置在n型半导体基板2的第1主面2a上，其杂质浓度比n型半导体基板2更低。另外，在n型半导体基板2的与第1主面2a相反一侧的第2主面2b上设置有漏电极1。此外，n型漂移层3对应于漏极/源极间的耐压而形成为具有预定的杂质浓度和厚度。 
多个p型栅区4是例如p型SiC。多个p型栅区4分别设置在n型漂移层3的表面。即，多个p型栅区4是嵌入式栅区，在相邻的多个p型栅区4之间设置有n型漂移层3的间隙部13。另外，多个p型栅区4分别在与第 1主面2a的法线相垂直的第1方向上平行延伸，多个p型栅区4沿着与第1主面2a的法线及第1方向相垂直的第2方向而设置。即，多个p型栅区4设置为条纹状。另外，p型杂质是例如铝（Al）。 
此外，在图1~图3中，将与图2的B-B线平行的方向作为第1方向，将与图2的A-A线平行的方向作为第2方向，对设置有2个p型栅区4的结构进行示例。但是，可以设置任意数量的多个p型栅区4。另外，也可以设置1个p型栅区4。 
n型沟道层5是例如n型SiC。n型沟道层5设置在n型漂移层3和多个p型栅区4的上方。n型沟道层5比n型漂移层3的杂质浓度高。此外，n型沟道层5对应于阈值电压等形成为具有预定的杂质浓度和厚度。 
多个n型源区7是例如高浓度的n型SiC。多个n型源区7与多个p型栅区4分别相向地设置在n型沟道层5表面。多个n型源区7比n型沟道层5的杂质浓度高。 
多个源极接触层8是含有例如镍（Ni）的金属。多个源极接触层8分别设置在多个n型源区7表面上，通过多个欧姆接触部14与多个n型源区7形成欧姆接触。 
源电极15是含有例如钛（Ti）和铝（Al）的层叠膜。源电极15设置在n型沟道层5、多个n型源区7及多个源极接触层8上方。源电极15在肖特基接触（日文：ショットキー接合）部19与n型沟道层5肖特基接触。另外，源电极15经由多个源极接触层8与多个n型源区7分别在欧姆接触（日文：オーミック接合）部14欧姆接触。另外，源电极15也进一步隔着绝缘膜17设置在栅电极6和栅极接触层16上方。 
p型栅极接触层16是例如高浓度的p型SiC。p型栅极接触层16以分别到达多个p型栅区4的方式而设置在n型沟道层5表面。p型栅极接触层16比p型栅区4的杂质浓度高。 
此外，在图1~图3中对分别设置了在第2方向（与图2的A-A线平行的方向）上延伸的2个p型栅极接触层16的结构进行了示例。但是，可以对应于p型栅区4的数量而设置任意数量的p型栅极接触层16。另外，也可以设置1个p型栅极接触层16。 
栅电极6设置在p型栅极接触层16上。栅电极6通过多个p型栅极接 触层16与多个p型栅区4分别形成欧姆接触。 
此外，结型场效应晶体管101可以使用图1~图3中示例的结构作为1个单元（cell），在第1方向（与图2的B-B线平行的方向）或第2方向（与图2的A-A线平行的方向）上设置多个单元，从而形成具有预定电流容量的结构。另外，也可以在第1方向和第2方向上设置成矩阵状。 
下面说明第1实施方式的作用和效果。 
如图1所示，在结型场效应晶体管101中，n型沟道层5上所形成的沟道部分9c被从形成在源电极15与n型沟道层5之间的肖特基接触部19延伸出来的耗尽层9a和从多个p型栅区4延伸出来的耗尽层9b所包夹。因此，能够利用栅电极6与源电极15之间的栅极/源极间电压改变耗尽层9b的宽度，这样就能够控制流过沟道部分的电流，例如将其置为ON或OFF。 
例如在ON时，经由沟道部分在源电极15和漏电极1之间形成了电流路径10。 
另外，能够对应于期望的阈值电压而形成p型栅区4的杂质浓度、n型沟道层5的杂质浓度和厚度。例如，栅极/源极间电压变为0时，耗尽层9a与耗尽层9b汇合在一起，能够形成沟道部分9c被阻断的结构，即形成阈值电压为正极性的常关型元件。 
图4是对结型场效应晶体管的杂质分布进行示例的特性图。 
在图4中，横轴表示从n型沟道层5的表面算起的深度，纵轴表示掺杂浓度|ND-NA|。 
在本具体实例中，n型漂移层3被掺杂了1×1016cm-3的杂质，形成了12μm的厚度。n型沟道层5被掺杂了2×1017cm-3的杂质，形成了200μm的厚度。另外，p型栅区4掺杂的杂质浓度比n型漂移层3的杂质浓度更高。此外，本具体实例的结型场效应晶体管被设计为漏极/源极之间耐压达1.2kV。后面参照图9~图12说明结型场效应晶体管的制造方法的一个实例。 
图5是对结型场效应晶体管的输入输出特性进行示例的特性图。 
如图5所示，在本具体实例中，阈值电压达到+1V，实现了常关型动作。 
为了构造出这种常关型元件即阈值电压呈正极性的元件，必须高精度地控制阈值电压。 
阈值电压敏感地依赖于n型沟道层5的掺杂浓度和p型栅区4的掺杂 浓度。在以本具体实例的载流子分布作为设计中心的情况下，为了将阈值电压的控制范围控制在例如±0.1V，必须将掺杂浓度控制在±1%以下。n型漂移层3的杂质浓度是由例如外延生长所决定的，但在现有的外延生长技术条件下，必须允许±5%左右的偏差容许值。 
在本具体实例中，沟道层5的掺杂浓度（杂质浓度）设定为2×1017cm-3，n型漂移层3的掺杂浓度设定为1×1016cm-3，因此，外延生长的掺杂浓度的波动（ゆらぎ）相对于n型沟道层5的掺杂浓度而言，在±0.25%的范围内。因此，n型漂移层3的掺杂浓度的波动所引起的阈值电压的可控性劣化处于容许范围内。这样，本实施方式的结构具有优异的阈值电压可控性，所以能够确保很高的正品率。 
图6和图7是用于说明结型场效应晶体管的OFF状态下的动作的示意图，图6、图7表示的是漏极/源极间电压分别是正极性和负极性时的动作。 
如图6所示，在将栅极/源极间电压设定在阈值电压以下从而关闭了沟道的状态下，一旦漏极/源极间电压上升，耗尽层9d就会从p型栅区4向n型漂移层3延伸。之后，设置在相邻的p型栅区4之间的n型漂移层3的间隙部13就会被耗尽层9d堵塞。其结果是，高压电场对n型漂移层3中的n型沟道层5和肖特基接触部19的侵入受到抑制，能够确保反向漏电流很小的优异的截止特性。 
另一方面，如图7所示，在沟道被关闭的状态下，一旦降低了漏极/源极间电压，从p型栅区4向n型漂移层3延伸的耗尽层9d的宽度就会逐渐缩小。这样就在设置在相邻p型栅区4之间的n型漂移层3的间隙部13中确保了n型沟道层5与n型漂移层3的电流路径。其结果是，肖特基接触部19被正向偏置，源极/漏极之间产生电流18。亦即，确保了反向导通性。 
另外，由于提供该反向导通性的反向导通二极管是肖特基二极管，因此没有pn结之类的少数载流子的积累，能够高速动作。进而，使用pn结作为反向导通二极管时所出现的少数载流子的注入所引起的缺陷不会增殖，能够确保高可靠性。另外，在电流路径中不存在电阻值高的p型半导体层例如p型栅区4、例如p型SiC，因此寄生电阻小，损耗低。 
图8是用于说明结型场效应晶体管发生了雪崩击穿的情况下的动作的示意图。 
如图8所示，当漏极/源极间施加有高电压从而在漏极/源极间引起了雪崩击穿的情况下，n型漂移层3中的漏极耗尽层中的雪崩区域20内产生的空穴21a就会流入p型栅区4。其结果是，栅电位升高。继而，栅电位超过阈值电压后，n型沟道层5中的沟道开启，电子电流22从源电极15流向漏电极1。即，在雪崩击穿状态下空穴电流的成分很小，一大半击穿电流是由电子电流构成的。 
因此，在由n型源区7、p型栅区4、n型漂移层3所形成的寄生双极性晶体管导通之前，n型沟道层5中的沟道部分9c先行开启，供给电子电流。其结果是，不会像MOS晶体管那样伴随着寄生双极性晶体管的动作而发生电流集中，能够确保很高的雪崩击穿承受能力。 
按照这种方式，在本实施方式中采用的是通过例如离子注入来形成n型漂移层3、p型栅区4和n型沟道层5各自的掺杂浓度和厚度的结构，因而能够以高成品率形成可控性和均匀性优异的例如常关型元件。 
另外，在本实施方式中，即使将栅极/源极间电压设定为使沟道的电流路径夹断的大小，由于漏极/源极间存在着肖特基接触部19，仍然能够确保反向导通性。其结果是，在应用于对电感性负载进行驱动的情况下，不必同时设置续流二极管，能够构造出低成本的***。 
另外，在本实施方式中不存在MOS界面中的截流子的参与，也不存在被正向偏压的pn结中的少数截流子形成的传导。其结果是，例如SiC也能够确保高可靠性。 
进而，在本实施方式中，当漏极/源极间电压上升而引起了雪崩击穿的情况下，栅电位上升，沟道开启，电子电流从源极流向漏极。其结果是，不会伴随着寄生双极性晶体管的动作而发生电流集中，能够确保很高的雪崩击穿承受能力。 
下面说明结型场效应晶体管101的制造方法的一个实例。 
图9~图12是对结型场效应晶体管的制造方法进行示例的工序剖视图。 
另外，图11（a）和图12（a）是沿A-A线剖视图，图11（b）和图12（b）是沿B-B线剖视图。 
此外，示例的制造方法是制造耐压为1.2kV的结型场效应晶体管的方法的一个实例。 
如图9（a）所示，在高浓度掺杂的n型SiC基板（n型半导体基板）2的第1主面2a上外延生长例如12μm厚的掺杂了例如1×1016cm-3施主的n型SiC，形成n型漂移层3。 
接着，如图9（b）所示，在n型漂移层3表面上要形成p型栅区4的区域内有选择地以350eV能量离子注入铝（Al）。 
进而，如图9（c）所示，以40eV、90eV、180eV的能量在n型漂移层3中离子注入磷（P），向要形成n型沟道层5的区域导入施主。 
接着，如图10（a）所示，使用选择性开口的掩模在要形成源区7的区域内以40eV的能量离子注入磷（P）。 
接着，如图10（b）所示，使用选择性开口的掩模在要形成p型栅极接触层16的区域内以40eV、90eV、180eV的能量离子注入铝（Al）。 
继而，图示中省略的是，对n型半导体基板2以1700℃到2000℃的温度实施热处理，使注入的磷（P）和铝（Al）活性化，形成n型区域（n型沟道层5、n型源区7）和p型区域（p型栅区4、p型栅极接触层16）。 
接着，如图11（a）和（b）所示，在n型半导体基板2的第2主面2b、n型源区7及p型栅极接触层16中分别形成镍（Ni）电极，然后实施900℃的热处理，分别形成漏电极1、源极接触层8、栅电极6。 
接着，如图12（a）和（b）所示，在晶圆表面上层叠例如厚度为300nm的SiO2膜（绝缘膜）17，覆盖n型沟道层4、栅电极6、n型源区7、源极接触层8和p型栅极接触层16。继而，将覆盖着源极接触层8和n型源区7的区域开口，在暴露在开口部的n型源区7的一部分、源极接触层8及SiO2膜17上（整个晶片面）形成含钛（Ti）和铝（Al）的源电极15。该源电极15与n型沟道层5形成了肖特基接触。另外，源电极15经由源极接触层8及n型源区7，与n型沟道层5形成欧姆接触。 
按照这种方式制造而成的结型场效应晶体管101经由例如图4所示的杂质浓度的深度方向分布。 
如图4和图5中所说明，结型场效应晶体管的阈值电压敏感地依赖于n型沟道层5的掺杂浓度和p型栅区4的掺杂浓度。 
在本制造方法中，p型栅区4的杂质浓度、n型沟道层5的杂质浓度及厚度是由离子注入工序决定的，因此可以高精度地控制。 
另外，碳化硅（SiC）中的铝（Al）和磷（P）的扩散系数极小，通过离子注入所导入的掺杂剂的分布在经历了热处理工序之后也不会有实质性变化。因此，能够满足阈值控制所要求的工艺控制水平。 
进而，在本制造方法中，比n型沟道层5浓度更低的n型漂移层3的掺杂浓度是由外延生长决定的。因此，如图4和图5中所说明，即使在外延生长的技术水平容许存在例如±5%左右的偏差的情况下，外延生长的掺杂浓度的波动相对于n型沟道层5的掺杂浓度而言，仍处在±0.25%的范围内。因此，n型漂移层3的掺杂浓度的波动所引起的阈值电压的可控性劣化尚处在容许范围内。这样，本制造方法具有优异的阈值电压可控性，所以能够确保很高的正品率。 
下面，说明第2实施方式。 
图13是对第2实施方式的结型场效应晶体管进行示例的剖视图。 
如图13所示，第2实施方式与第1实施方式相比，n型沟道层的结构有所不同。即，在结型场效应晶体管102中，n型沟道层5具有第1沟道层5a和第2沟道层5b。 
第1沟道层5a是n型沟道层5中设置在p型栅区4上方的部分。第2沟道层5b是n型沟道层5中设置在n型漂移层3上方的部分，其与施加有反向电场的肖特基接触部19相接触。 
这样，n型沟道层5可以不具有均匀的杂质浓度，例如，可以对应于p型栅区4的掺杂模式对n型沟道层5进行掺杂。 
在本实施方式中，与施加有反向电场的肖特基接触部19相接触的第2沟道层5b的掺杂浓度可以独立于第1沟道层5a的掺杂浓度而设定。例如，可以将第2沟道层5b的掺杂浓度设定为低于第1沟道层5a的掺杂浓度。其结果是，除了第1实施方式的效果之外，还可以获得肖特基接触的反向漏电流减小等效果。 
下面，说明第3实施方式。 
图14是对第3实施方式的结型场效应晶体管进行示例的俯视图。 
图15是对第3实施方式的结型场效应晶体管进行示例的剖视图。 
如图14和图15所示，第3实施方式与第1实施方式相比，其p型栅电极6和p型栅极接触层16的结构有所不同。即，在结型场效应晶体管103 中，p型栅区6和p型栅极接触层16在p型栅区4延伸的第1方向上延伸。 
在本实施方式中，从p型栅区4到栅电极6的取出电阻被削减，因此除了第1实施方式的效果之外，还可以实现高速化的开关动作。 
下面，说明第4实施方式。 
图16是对第4实施方式的结型场效应晶体管进行示例的剖视图。 
如图16所示，第4实施方式与第1实施方式相比，其不同点在于省略了源极接触层8。即，在结型场效应晶体管104中，源电极15设置在n型沟道层5和n型源区7上方。 
源电极15是含有例如钛（Ti）和铝（Al）的层叠膜。源电极15在欧姆接触部14与n型源区7形成欧姆接触，并在肖特基接触部19与n型漂移层3肖特基接触。 
在本实施方式中，由于不存在源极接触层8，因此可以使用相同的电极材料在一次工序中形成源电极15。其结果是，能够去除欧姆电极相对于n型源区7的配合余量，除了第1实施方式的效果之外，源电极15的微细化也变得容易。 
下面，说明第5实施方式。 
图17是对第5实施方式的结型场效应晶体管进行示例的剖视图。 
如图17所示，第5实施方式与第1实施方式相比，其不同点在于还设置有p型基区（base area，ベースエリア）4a、p型基极接触层16a、欧姆电极6a，源电极15经由欧姆电极6a与p型基区4a形成欧姆接触。即，在结型场效应晶体管105中，源电极15在欧姆接触部14与n型源区7形成欧姆接触，并在未图示的肖特基接触部19与n型漂移层3肖特基接触，还在欧姆接触部14a与p型基极接触层16a形成欧姆接触。p型基区4a和n型漂移层3构成了pn结。 
这样，在本实施方式中，由p型基区4a和n型漂移层3构成的pn结二极管与由源电极15和n型沟道层5构成的肖特基二极管并联设置。 
在本实施方式中也是由源电极15和n型漂移层3所构成的肖特基二极管执行反向导通动作。但是，由于肖特基二极管是单极元件，因此不会引起n型漂移层3的导电调制，动作电流密度的上限比较小。因此，当输入了反向高浪涌电流时，无法充分释放该电流，有可能破坏元件。 
与此不同的是，在本实施方式中，输入了高浪涌电流后，肖特基二极管的电位下降比由p型基区4a和n型漂移层3所构成的pn二极管的扩散电位更大，这样一来，空穴23从连接到源电极15的p型基区4a注入到n型漂移层3，产生了n型漂移层3的导电调制。其结果是，高电流密度区域内的通电能力得到大幅度改善，能够确保反向导通方向的电涌电流承受能力。此外，由于电涌电流是瞬时现象，因此伴随着少数载流子复合的缺陷增殖量有限，不会影响元件的动作寿命。 
在第1至第4实施方式中，当发生了雪崩击穿时，在n型漂移层3生成的空穴会流入p型栅区4。继而，栅电位上升、沟道开启而变成ON状态后，电子电流22就会从源电极15流向漏电极1。利用这种构造能够确保很高的雪崩击穿承受能力，但用于使栅电位保持ON状态的电流会从结型场效应晶体管倒流到与栅电极相连接的栅极电路。因此，在第1至第4实施方式中的晶体管中栅极驱动电路必须具备一定程度的电流吸收能力。驱动电路的不同形式可能导致出现电流吸收能力不足的情况，一旦结型场效应晶体管进入雪崩击穿状态，也可能破坏驱动电路。 
对此，在本实施方式中设定为在源极/漏极之间的pn二极管部发生雪崩击穿的方式，能够防止雪崩击穿电流流入栅极电路，除了第1实施方式的效果之外，还可以保护栅极驱动电路。 
此外，p型基区4a和p型基极接触层16a能够在分别与p型栅区4和p型栅极接触层16相同的工序中形成为孤立的岛状。本实施方式中的结型场效应晶体管除了将p型基极接触层16a与源电极15形成欧姆接触这一点之外，可以按照与第1实施方式中的结型场效应晶体管同样的方式进行制造。 
图18是对第5实施方式的结型场效应晶体管进行示例的另一个剖视图。 
如图18所示，结型场效应晶体管106与结型场效应晶体管105相比，设置在源电极15a和漏电极1之间的pn二极管的结构有所不同。即，在结型场效应晶体管106中，p型基区4b的一部分表面被下挖成凹状，在该下挖部分，隔着p型基极接触层16a设置有欧姆电极6a。此外，覆盖着欧姆电极6a设置有源电极15a。 
在本实施例中，p型基区4b被下挖成凹状，因此，位于p型基区4b和n型半导体基板2之间的n型漂移层3的厚度减小，雪崩击穿电压下降。其结果是，与肖特基二极管相比，pn二极管处可能优先发生雪崩击穿24。因雪崩击穿而产生的空穴电流25a经由p型基区4a流入源电极15a，这样就不会回流到栅极一侧。 
因此，在本实施方式中，能够防止雪崩击穿电流流入栅极电路，除了第1实施方式的效果之外，还可以保护栅极驱动电路。 
此外，p型基区4b的下挖工序可以与例如在SiC表面上形成平版印刷工序的对准标记的工序一起实施，因此本实施例也可以采用与第一实施方式相同的工序进行制造。 
以上说明了实施方式，在各实施方式中，嵌入到n型漂移层3中的p型栅区4被用作栅极。但是，在例如p型SiC中，受主的离子化能量很大，电阻率会变得非常高。因此，栅极电阻有可能上升。 
因此，也可以采用以适当间隔设置p型栅极接触层16从而降低与嵌入式p型栅区4相关的栅极电阻，并同时将设置在p型栅极接触区域16上的栅电极6延伸到栅极垫（未图示）从而降低栅极电阻的结构。 
另外，以上省略了关于结终端的描述，适当采用结终端扩展结构（JTE结构）或保护环结构等，能够确保结的终端电压。此外，在这种情况下，n型漂移层3中的间隙部13被设置在p型栅区4与终端部之间。 
另外，在各实施方式中针对第1导电型是n型、第2导电型是p型的情形进行了说明，但也可以采用第1导电型是p型、第2导电型是n型的方式。 
以上说明了本发明的若干实施方式，但这些实施方式是作为实例而呈现的，其意图并不是为了限定发明的范围。这些新实施方式可以通过其他的各种各样的方式加以实施，在不脱离发明主旨的范围内能够作出各种各样的省略、替换、变更。这些实施方式或其变形既包含在发明的范围或主旨内，也包含在权利要求书中记载的发明及其均等的范围内。 

Claims (20)

1.一种结型场效应晶体管，其中，包括：
第1导电型的半导体基板；
第1导电型的漂移层，设置在所述第1导电型的半导体基板的第1主面；
第2导电型栅区，设置在所述第1导电型的漂移层表面；
第1导电型的沟道层，设置在所述第1导电型的漂移层和所述第2导电型的栅区的上方；
第1导电型的源区，与所述第2导电型的栅区相向地设置在所述第1导电型的沟道层表面上，杂质浓度比所述第1导电型的沟道层高；
源电极，设置在所述第1导电型的沟道层和所述第1导电型的源区的上方，与所述第1导电型的沟道层肖特基接触，与所述第1导电型的源区欧姆接触；
漏电极，设置在所述第1导电型的半导体基板的与所述第1主面相反一侧的第2主面；
第2导电型的栅极接触层，以到达所述第2导电型的栅区的方式设置在所述第1导电型的沟道层表面，杂质浓度比所述第2导电型的栅区高；以及
栅电极，设置在所述栅极接触层上。
2.如权利要求1所述的结型场效应晶体管，其中，
所述第1导电型的源区在与所述第1主面的法线垂直的第1方向上延伸，并沿与所述第1主面的法线及所述第1方向垂直的第2方向设置成条纹状；
所述第2导电型的栅极接触层在所述第2方向上延伸。
3.如权利要求1所述的结型场效应晶体管，其中，
所述第1导电型的源区在与所述第1主面的法线垂直的第1方向上延伸，并沿与所述第1主面的法线及所述第1方向垂直的第2方向设置成条纹状；
所述第2导电型的栅极接触层在所述第1方向上延伸。
4.如权利要求1所述的结型场效应晶体管，其中，
所述第1导电型的沟道层具有：
设置在所述第1导电型的漂移层上的第1沟道层；以及
设置在所述第2导电型的栅区上且杂质浓度与所述第1沟道层不同的第2沟道层。
5.如权利要求1所述的结型场效应晶体管，其中，
当所述栅电极与所述源电极之间的电压小于等于阈值电压时，所述第1导电型的沟道层耗尽。
6.如权利要求1所述的结型场效应晶体管，其中，
所述第2导电型的栅区的杂质浓度高于所述漂移层的杂质浓度。
7.如权利要求1所述的结型场效应晶体管，其中，
所述源电极具有设置在所述第1导电型的源区上的源极接触层。
8.如权利要求1所述的结型场效应晶体管，其中，
还包括设置在所述漂移层表面的第2导电型的基区，
所述源电极与所述第2导电型的基区欧姆接触。
9.如权利要求8所述的结型场效应晶体管，其中，
所述第2导电型的基区的表面的一部分设置成凹状。
10.如权利要求8所述的结型场效应晶体管，其中，
还包括设置在所述源电极与所述第2导电型的基区之间的第2导电型的基极接触层。
11.如权利要求1所述的结型场效应晶体管，其中，
所述第1导电型的半导体基板包含碳化硅。
12.如权利要求1所述的结型场效应晶体管，其中，
所述源电极是含有钛Ti和铝Al的层叠膜。
13.一种结型场效应晶体管的制造方法，其中，
在第1导电型的半导体基板的第1主面形成第1导电型的漂移层，
在所述第1导电型的漂移层形成第2导电型的栅区，
在所述第1导电型的漂移层和所述第2导电型的栅区的上方形成第1导电型的沟道层；
在所述第1导电型的沟道层表面上与所述第2导电型的栅区相向地形成杂质浓度比所述第1导电型的沟道层高的第1导电型的源区；
在所述第1导电型的沟道层和所述第1导电型的源区的上方形成与所述第1导电型的沟道层肖特基接触并与所述第1导电型的源区欧姆接触的源电极；
在所述第1导电型的半导体基板的与所述第1主面相反一侧的第2主面上形成漏电极；
在所述第1导电型的沟道层表面形成到达所述第2导电型的栅区并且杂质浓度比所述第2导电型的栅区高的第2导电型的栅极接触层；
在所述栅极接触层上形成栅电极。
14.如权利要求13所述的结型场效应晶体管的制造方法，其中，
所述第2导电型的源区在与所述第1主面的法线垂直的第1方向上延伸，并沿与所述第1主面的法线及所述第1方向垂直的第2方向形成为条纹状；
所述第2导电型的栅极接触层在所述第2方向上延伸而形成。
15.如权利要求13所述的结型场效应晶体管的制造方法，其中，
所述第2导电型的源区在与所述第1主面的法线垂直的第1方向上延伸，并沿与所述第1主面的法线及所述第1方向垂直的第2方向形成为条纹状；
所述第2导电型的栅极接触层在所述第1方向上延伸而形成。
16.如权利要求13所述的结型场效应晶体管的制造方法，其中，
在所述第1导电型的漂移层上形成第1沟道层，
并在所述第2导电型的栅区上形成杂质浓度与所述第1沟道层不同的第2沟道层，
由此形成所述第1导电型的沟道层。
17.如权利要求13所述的结型场效应晶体管的制造方法，其中，
在形成了所述第1导电型的源区之后且形成所述源电极之前，在所述第1导电型的源区上形成源极接触层；
在所述第1导电型的沟道层、所述第1导电型的源区及所述源极接触层的上方，形成与所述第1导电型的沟道层肖特基接触且与所述第1导电型的源区及所述源极接触层欧姆接触的源电极。
18.如权利要求13所述的结型场效应晶体管的制造方法，其中，
所述第1导电型的半导体基板包含碳化硅。
19.如权利要求13所述的结型场效应晶体管的制造方法，其中，
所述第1导电型的漂移层、所述第2导电型的栅区及所述第1导电型的沟道层分别通过离子注入而形成。
20.如权利要求13所述的结型场效应晶体管的制造方法，其中，
在形成所述第2导电型的栅区时，在所述漂移层表面岛状地形成第2导电型的基区。
CN2012103154074A 2012-03-23 2012-08-30 结型场效应晶体管及其制造方法 Pending CN103325843A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP067426/2012 2012-03-23
JP2012067426A JP2013201190A (ja) 2012-03-23 2012-03-23 接合形電界効果トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
CN103325843A true CN103325843A (zh) 2013-09-25

Family

ID=49194494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103154074A Pending CN103325843A (zh) 2012-03-23 2012-08-30 结型场效应晶体管及其制造方法

Country Status (3)

Country Link
US (1) US8735949B2 (zh)
JP (1) JP2013201190A (zh)
CN (1) CN103325843A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352412A (zh) * 2015-09-08 2018-07-31 麦克姆技术解决方案控股有限公司 Iii族氮化物材料半导体结构中的寄生沟道减轻
CN110828564A (zh) * 2018-08-13 2020-02-21 香港科技大学 具有半导体性栅极的场效应晶体管
US11264465B2 (en) 2015-09-08 2022-03-01 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282732B (zh) * 2013-07-01 2017-06-27 株式会社东芝 半导体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094120A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法
US6303947B1 (en) * 1999-01-20 2001-10-16 Fuji Electric Co., Ltd. Silicon carbide vertical FET and method for manufacturing the same
US20020047124A1 (en) * 2000-10-23 2002-04-25 Matsushita Electric Industrial Co., Ltd. Semiconductor element
CN1620730A (zh) * 2002-03-15 2005-05-25 住友电气工业株式会社 横型接合型场效应晶体管及其制造方法
US20060060884A1 (en) * 2004-09-21 2006-03-23 Takasumi Ohyanagi Semiconductor devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5593272A (en) * 1979-01-04 1980-07-15 Semiconductor Res Found Electrostatic induction type transistor
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JP4017763B2 (ja) * 1998-09-30 2007-12-05 株式会社ルネサステクノロジ 静電誘導トランジスタ
JP3921862B2 (ja) 1999-02-05 2007-05-30 富士電機ホールディングス株式会社 炭化けい素縦形ｆｅｔの製造方法
JP3706267B2 (ja) * 1999-03-03 2005-10-12 関西電力株式会社 電圧制御型半導体装置とその製法及びそれを用いた電力変換装置
JP3502371B2 (ja) * 2000-10-23 2004-03-02 松下電器産業株式会社 半導体素子
JP4234016B2 (ja) 2001-07-12 2009-03-04 ミシシッピ・ステイト・ユニバーシティ 選択的エピタキシの使用による、炭化ケイ素におけるセルフアライントランジスタ
JP2004134547A (ja) 2002-10-10 2004-04-30 Hitachi Ltd 半導体装置
JP2004335697A (ja) 2003-05-07 2004-11-25 Sumitomo Electric Ind Ltd 接合型電界効果トランジスタ、その製造方法および半導体装置
JP2006080554A (ja) 2005-10-24 2006-03-23 Denso Corp 炭化珪素半導体装置の製造方法
JP4935160B2 (ja) 2006-04-11 2012-05-23 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2009277757A (ja) 2008-05-13 2009-11-26 Denso Corp 半導体装置の製造方法
JP4542178B2 (ja) * 2008-07-15 2010-09-08 株式会社豊田中央研究所 半導体装置
JP5187118B2 (ja) 2008-10-10 2013-04-24 住友電気工業株式会社 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303947B1 (en) * 1999-01-20 2001-10-16 Fuji Electric Co., Ltd. Silicon carbide vertical FET and method for manufacturing the same
JP2001094120A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法
US20020047124A1 (en) * 2000-10-23 2002-04-25 Matsushita Electric Industrial Co., Ltd. Semiconductor element
CN1620730A (zh) * 2002-03-15 2005-05-25 住友电气工业株式会社 横型接合型场效应晶体管及其制造方法
US20060060884A1 (en) * 2004-09-21 2006-03-23 Takasumi Ohyanagi Semiconductor devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352412A (zh) * 2015-09-08 2018-07-31 麦克姆技术解决方案控股有限公司 Iii族氮化物材料半导体结构中的寄生沟道减轻
CN108352412B (zh) * 2015-09-08 2022-01-25 麦克姆技术解决方案控股有限公司 Iii族氮化物材料半导体结构中的寄生沟道减轻
US11264465B2 (en) 2015-09-08 2022-03-01 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US11810955B2 (en) 2015-09-08 2023-11-07 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
CN110828564A (zh) * 2018-08-13 2020-02-21 香港科技大学 具有半导体性栅极的场效应晶体管
CN110828564B (zh) * 2018-08-13 2022-04-08 香港科技大学 具有半导体性栅极的场效应晶体管

Also Published As

Publication number Publication date
US20130248944A1 (en) 2013-09-26
US8735949B2 (en) 2014-05-27
JP2013201190A (ja) 2013-10-03

Similar Documents

Publication Publication Date Title
KR100937276B1 (ko) 반도체 디바이스 및 그 제조 방법
JP5940235B1 (ja) 半導体装置
JP3908572B2 (ja) 半導体素子
JP4564510B2 (ja) 電力用半導体素子
JP5198030B2 (ja) 半導体素子
JP5739813B2 (ja) 半導体装置
JP5462020B2 (ja) 電力用半導体素子
JP5052025B2 (ja) 電力用半導体素子
JP4900662B2 (ja) ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
US20210183995A1 (en) Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device
CN103811561B (zh) 半导体装置
JP2007116190A (ja) 半導体素子およびその製造方法
US9786778B1 (en) Semiconductor device
JP2023160970A (ja) 半導体装置
JP2011029233A (ja) 電力用半導体素子およびその製造方法
CN102800701A (zh) 具有超结的半导体装置及其制造方法
CN104299985A (zh) 半导体装置
US20090273031A1 (en) Semiconductor device
CN103681783A (zh) 碳化硅半导体装置
WO2010021146A1 (ja) 半導体装置
CN109196655A (zh) 半导体装置及半导体装置的制造方法
CN103325843A (zh) 结型场效应晶体管及其制造方法
JP2012160752A (ja) 電力用半導体素子
JP7414047B2 (ja) 半導体装置
CN104638020A (zh) 一种基于外延的垂直型恒流二极管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130925