CN103311279B - 半导体装置及用于制造半导体装置的方法 - Google Patents

半导体装置及用于制造半导体装置的方法 Download PDF

Info

Publication number
CN103311279B
CN103311279B CN201310081830.7A CN201310081830A CN103311279B CN 103311279 B CN103311279 B CN 103311279B CN 201310081830 A CN201310081830 A CN 201310081830A CN 103311279 B CN103311279 B CN 103311279B
Authority
CN
China
Prior art keywords
semiconductor
dopant
region
semiconductor region
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310081830.7A
Other languages
English (en)
Other versions
CN103311279A (zh
Inventor
汉斯-约阿希姆·舒尔茨
约翰内斯·鲍姆加特尔
马库斯·哈夫曼
曼弗雷德·科特克
克里斯蒂安·克伦
托马斯·奈德哈特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103311279A publication Critical patent/CN103311279A/zh
Application granted granted Critical
Publication of CN103311279B publication Critical patent/CN103311279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体装置及用于制造半导体装置的方法。第一导电类型的第一半导体区从掺杂有第一掺杂剂和第二掺杂剂的半导体基材形成。第一掺杂剂和第二掺杂剂为不同的物质且与半导体基材也不同。第一掺杂剂为电活性的并引发半导体基材中的第一导电类型的掺杂，并且引发纯的未掺杂的第一半导体区的晶格常数的减小或增大。第二掺杂剂可为电活性的，并可为与第一掺杂剂相同的掺杂类型，引发以下各项中的一者或两者：第一半导体区的硬化；分别地，如果第一掺杂剂引发减小，那么纯的未掺杂的第一半导体区的晶格常数增大；如果第一掺杂剂引发增大，那么纯的未掺杂的第一半导体区的晶格常数减小。

Description

半导体装置及用于制造半导体装置的方法
技术领域
本发明的实施方式涉及半导体装置及其制造。
背景技术
对于半导体部件的制造，将掺杂半导体衬底用作起点。典型地，这样的常规半导体衬底为晶片。从这样的晶片，可制造多个半导体芯片。因此，半导体芯片的产量随着晶片的大小而增大。或者，从整个晶片可仅制造一个半导体芯片，例如功率闸流管或者功率二极管。在这种情况下，晶片的大小增大允许制造载流量增大的功率半导体芯片。
由于晶片典型地具有平圆盘的形状，所以晶片的大小通常由其直径表示。目前，可从市面上购得直径达到300mm的晶片，但是只有p掺杂。然而，对于诸如“漏极击穿（drain-down）”晶体管的许多类型的半导体部件的制造，以n掺杂衬底为基础开始是有利的。在“漏极击穿”晶体管中，栅极和源极通常设置在晶体管的前侧上，而漏极设置在与前侧相对的后侧上。鉴于大面积半导体衬底的上述优点，不仅需要n掺杂大面积衬底，而且需要p掺杂大面积衬底。
发明内容
根据本发明的一个方面，一种半导体装置，包括第一导电类型的第一半导体区。第一半导体区由掺杂有第一掺杂剂和第二掺杂剂的半导体基材形成，其中，第一掺杂剂和第二掺杂剂为不同的物质且与半导体基材也不同。第一掺杂剂为电活性的并引发半导体基材中的第一导电类型的掺杂，并且引发纯的未掺杂的第一半导体区的晶格常数的减小或增大。第二掺杂剂也可为电活性的并可为与第一掺杂剂相同的掺杂类型（即，相似供体或受体），并且引发以下各项中的一者或两者：第一半导体区的硬化；分别地，如果第一掺杂剂引发减小，那么纯的未掺杂的第一半导体区的晶格常数增大，如果第一掺杂剂引发增大，那么纯的未掺杂的第一半导体区的晶格常数减小。
由于适当调整第一掺杂剂和第二掺杂剂，该层的薄层电阻（sheet resistance）可以最小化，并且避免装置的过度晶片弯曲，并且半导体装置可通过光刻处理。
根据另一方面，一种用于制造半导体装置的方法，包括：提供第二导电类型的半导体载体；以及在半导体载体上外延地生长与第二导电类型互补的第一导电类型的第一半导体区。第一半导体区包括掺杂有第一掺杂剂和第二掺杂剂的半导体基材，其中，第一掺杂剂和第二掺杂剂由不同的物质制成且由与半导体基材也不同的物质制成。第一掺杂剂为电活性的并引发半导体基材中的第一导电类型的掺杂，并且引发纯的未掺杂的第一半导体区的晶格常数的减小或增大。第二掺杂剂引发以下各项中一者或两者：第一半导体区的硬化；分别地，如果第一掺杂剂引发减小，那么纯的未掺杂的第一半导体区的晶格常数增大，如果第一掺杂剂引发增大，那么纯的未掺杂的第一半导体区的晶格常数减小。优选但并非必要地，第二掺杂剂也为电活性的，且为与第一掺杂剂相同的掺杂类型（即，相似供体或受体）。
本领域技术人员在阅读以下详细描述并且查看附图之后将认识到另外的特征和优点。
附图说明
参考以下附图和描述，可更好地理解本发明。图中的部件并非必须按比例绘制，而是将重点放在说明本发明的原理上。此外，在图中，相同参考标号指出相应部分。图中：
图1A-1C为在载体上制造n掺杂半导体区的不同步骤的横截面图。
图2A-2D为从图1C所示的装置开始制造半导体装置的不同步骤的横截面图。
图3A-3C为制造大面积n掺杂衬底的不同步骤的横截面图。
图4示出与图2D的装置相比另外包括场截止区的半导体装置。
图5示出根据一个实施方式的图4的半导体装置的放大部分的n掺杂剂浓度的进程。
图6示出根据另一实施方式的图4的半导体装置的放大部分的n掺杂剂浓度的进程。
图7示出图4的半导体装置的放大部分的n掺杂剂浓度的进程的又一实施方式。
图8示出设置在p掺杂载体上的n掺杂半导体区的晶片弯曲。
图9A和图9B示出用于制造超结（superjunction）装置的方法的不同步骤。
具体实施方式
在以下详细描述中，参考附图，附图形成描述的一部分，并且在附图中以例证的方式示出可以实践本发明的具体实施方式。在这点上，方向术语，诸如“顶部（top）”、“底部（bottom）”、“前部（front）”、“后部（back）”、“前面的（leading）”、“后面的（trailing）”等等，参考正在描述的图的方向来使用。因为实施方式的元件可以定位在多个不同的方向上，所以方向术语用于说明的目的，而绝不是限制性的。应理解的是，在不背离本发明的范围的情况下，可以使用其他实施方式，并且可以做出结构的或逻辑的变化。因此，以下详细描述不应以限制的意义理解，并且本发明的范围由所附权利要求定义。应理解的是，本文中描述的各个示例性实施方式的特征可相互组合，除非另有明确指出。
现在参考图1A，示出载体2，该载体可为例如平的半导体衬底。在横向方向r上，载体2具有宽度D2，在垂直于横向方向r的竖直方向v上，载体2具有厚度d2。宽度D2可为例如至少200mm、至少300mm或者至少450mm。厚度d2可例如在0.4mm到1mm的范围内，典型值为0.725mm或者0.775mm或者0.925mm。如果在横向边缘25处不存在可能偏差，那么厚度d2在整个衬底2上可为均一的。载体2可为掺杂或者未掺杂半导体材料，例如，硅、锗、碳化硅（例如，3C-SiC、4H-SiC或者6H-SiC）、GaAs、InP、GaN、或者三元或四元化合物半导体。例如，可商业地购得的常规晶片（例如宽度且因此直径D2为大约300mm）可用作载体2。可选地，载体2可由掺杂半导体材料组成或者包括掺杂半导体材料，例如p掺杂。掺杂剂（例如，硼（B））可用作可商业地购得的硼掺杂晶片。然而，也可使用任何其他掺杂或者未掺杂半导体材料。因此，载体2可由p掺杂半导体区组成或者包括p掺杂半导体区。
如图1B和图1C所示，在载体2的顶侧21上可外延地生长重n掺杂（在理想情况下为单晶的）半导体区1。除衬底2的横向边缘25处的可能偏差之外，顶侧21基本为平面以允许重n掺杂半导体区1的生长。为了实现质量良好的非常低电阻的晶体半导体区，即，没有或者只有视觉晶体缺陷，如果待制造的重n掺杂半导体区1的晶体结构与载体2的晶体结构相同或者相似，那么这是有利的。为此，除各自的掺杂之外，衬底2以及待制造的半导体区1可具有相同的半导体基材。如从图1C可以看到的，在竖直方向v上，完成的半导体区1具有厚度d1，厚度d1可例如在50μm到200μm的范围内，或者在60μm到180μm的范围内。垂直于竖直方向v，完成的半导体区1具有宽度D1，宽度D1可为例如至少200mm、至少250mm或者至少300mm或者至少450mm。D1与D2可基本相同。
可使用气相沉积方法（例如CVD方法（CVD=化学气相沉积）），在加工室6（例如熔融石英加工室）中进行重n掺杂半导体区1的外延生长，在所述方法中，将载体2放置在加工室6中并在总气压p6下暴露于一种以上的挥发性前体/掺杂剂40、41、42、43。此外，分子氢45（H2）也可为加工室中的气体的一部分。在图1B中，只示意性示出加工室6。前体尤其在载体2的顶侧21处反应和/或分解，从而形成重n掺杂半导体区1。至少一个半导体材料前体40用于提供（未掺杂）半导体材料本身的组分。例如，如果待制造的重n掺杂半导体区1为硅半导体区，那么第一前体41可为例如硅烷（SiH4）、二氯二氢烷（SiH2Cl2）、三氯氢烷（SiHCl3）或者四氯化物（SiCl4）。
通过使用两种掺杂剂，例如，砷（As）作为第一掺杂剂，磷（P）作为第二掺杂剂，可实现待制造的重n掺杂半导体区1的n掺杂。为了提供砷（As），可将砷化三氢（AsH3）用作CVD工艺中的第一掺杂剂前体41。然后，为了提供磷（P），可将磷化三氢（PH3）用作第二掺杂剂前体42。
一般地，如果期望半导体区1的低比电阻，例如以实现低导通电阻RON的半导体部件，则磷（P）优于砷（As）或者锑（Sb），因为在硅基重n掺杂半导体区1中，与对于砷（As）为大约2mΩ·cm相比，可实现为大约1mΩ·cm的期望的低比电阻。然而，大量的磷（P）将导致区1中的有效晶格常数的改变，因此导致由载体2和半导体区1组成的机械***的应力增大。应力将必然导致由载体2和半导体区1形成的单元的弯曲，使得完成的半导体区1具有弯曲，或者在甚至更高的应力级下具有机械松弛。松弛在某种程度上可减轻弯曲，然而这无论如何将导致某些晶体晶格平面的滑动，这伴随着可能导致在受影响的晶体体积内建立的装置的电故障的晶格位错。
半导体晶体的晶格常数的这种变化取决于其中包括的掺杂剂。例如，如果磷的浓度超过5·1019cm-3，那么在典型的提拉法（Czochralski）生长硅中，相对晶格失配超过5·10-5，对于外延厚度大于10μm的半导体区1，这可能已经导致滑动发生。分别地，对于衬底直径为200mm或者300mm，中心晶片弯曲将为大约20μm或者45μm。这个弯曲仍可通过典型的光刻工具处理。如果半导体区1的中心弯曲超过大约70μm，那么重n掺杂半导体区1的制造之后的光刻工艺基本是不可控的。这个界限对应于用磷掺杂半导体区1导致200mm衬底直径时0.8mOhm·cm和20μm厚度。对于更高值的衬底直径，情况变得更糟，例如，对于300mm的衬底直径，已经为1.5mOhm·cm。
因此，为了实现最佳的低比电阻的一个可选措施是将砷（As）用作第一掺杂剂，并且保持磷（P）的量尽可能高地受限于所确保的后续加工能力。砷（As）和磷（P）为硅或碳化硅中的n掺杂剂，并且因此用于提供重n掺杂半导体区1。然而，砷（As）抵消磷（P）的晶格常数修正效应。一般地，相同的原理将用于通过另外用抵消其他掺杂剂的晶格常数修正效应的co掺杂剂掺杂半导体区1来减轻任何其他n掺杂剂的弯曲形成效应。co掺杂剂也可优选地为n掺杂剂，或者，可替代地为“电惰性”掺杂剂，就本发明的意义而言，“电惰性”掺杂剂是指在待制造的半导体区1的半导体材料中既不用于n掺杂也不用于p掺杂的掺杂剂。为了纯n掺杂的目的，磷（P）掺杂可与砷（As）或锑（Sb）或者两者的组合结合，以更接近衬底2晶格距离地移动净晶格距离。如果用作硅（Si）中的n掺杂剂的掺杂剂例如为砷（As）、锑（Sb）或者两者的组合，那么可通过另外用与硅（Si）相比原子半径更小的一种以上的电惰性元素（例如C（碳））掺杂硅（Si）来补偿由这些n掺杂剂引发的晶格常数放大效应。另一可能性是将磷（P）用作硅（Si）中的n掺杂剂，并且通过另外用与硅（Si）相比原子半径更大的一种以上的电惰性掺杂剂（例如锗（Ge）或锡（Sn）或者两者的组合）掺杂硅（Si）来补偿由磷（P）引发的晶格常数减小效应。对于通过掺杂元素硼（B）的半导体区1中的纯p型掺杂，相似可能性为活性元素铝（Al）或镓（Ga）或铟（In）（与硅（Si）相比，这三种元素原子半径都更大）中的一者或两者的组合或者这些元素的组合。Ge或Sn或者两者的组合也可用作电惰性掺杂元素，以补偿与Si相比更小原子大小的B掺杂剂。
下表给出了硅基材中的某些电活性和惰性掺杂剂的掺杂效应的纵览：
表中的条目以共价原子半径升序排序。共价原子半径比硅（Si）的共价原子半径小的掺杂剂，即，C、B和P，引发硅半导体晶体的晶格常数减小。相应地，共价原子半径比硅（Si）的共价原子半径大的掺杂剂，即，Al、As、Ge、Ga、Sb、Sn和In，引发硅基半导体晶体的晶格常数增大。
因此，如果待制造n掺杂硅基半导体区1，那么可使用磷（P）。为了补偿磷（P）的晶格常数减小效应，可另外用Al、As、Ge、Ga、Sb、Sn和In中的一者或者任意组合掺杂半导体区1。由于砷（As）和锑（Sb）也为n掺杂剂，所以磷（P）与砷（As）和锑（Sb）中的一者或两者的组合导致有效n掺杂半导体区1。通过另外用电惰性掺杂剂锗（Ge）和锡（Sn）中的一者或两者掺杂半导体区1也可补偿磷（P）的晶格常数减小效应。然而，p掺杂剂铝（Al）、镓（Ga）和铟（In）将抵消期望的n掺杂，因此仅为第二最佳选择。当然，通过另外用电惰性掺杂剂砷（As）和锑（Sb）中的一者或两者并且用电活性n掺杂剂锗（Ge）和锡（Sn）中的一者或两者掺杂第一半导体区1也可实现磷（P）的晶格常数减小效应的补偿。
如果待以砷（As）和锑（Sb）中的一者或两者作为活性n掺杂剂来制造n掺杂硅基半导体区1，那么相同的原理可适用。为了补偿砷（As）和/或锑（Sb）的晶格常数增大效应，可另外用碳（C）、硼（B）和磷（P）中的一者或任意组合掺杂半导体区1。由于磷（P）也为n掺杂剂，所以砷（As）和锑（Sb）中的一者或两者与磷（P）的组合导致有效n掺杂半导体区1（当然，当以磷（P）作为n掺杂剂开始时，结果与以上相同）。另外用电惰性掺杂剂碳（C）掺杂半导体区1也可补偿砷（As）和锑（Sb）中的一者或两者的晶格常数增大效应。然而，p掺杂剂硼（B）将抵消期望的n掺杂，因此仅为第二最佳选择。当然，通过另外用电活性n掺杂剂磷（P）并且用电惰性掺杂剂碳（C）掺杂第一半导体区1也可实现n掺杂剂砷（As）和锑（Sb）中的一者或两者的晶格常数增大效应的补偿。
因此，硅基半导体本体的n掺杂半导体区1可特别包括以下掺杂剂的组合：
P与As。
P与As和S。
As与Sb。
P与As以及C、Ge、Sn中的一者或任意组合。
P与As、Sb以及C、Ge、Sn中的一者或任意组合。
As与Sb以及C、Ge、Sn中的一者或任意组合。
P与C、Ge、Sn中的一者或任意组合。
As与C、Ge、Sn中的一者或任意组合。
Sb与C、Ge、Sn中的一者或任意组合。
由此，C、Ge和Sn中的一者或任意组合为：C、Ge、Sn、C与Ge、C与Sn、Ge与Sn。
此外，如果待制造p掺杂硅基半导体区1，那么可使用硼（B）。为了补偿硼（B）的晶格常数减小效应，可另外用Al、As、Ge、Ga、Sb、Sn和In中的一者或任意组合掺杂半导体区1。由于铝（Al）、镓（Ga）和铟（In）也为p掺杂剂，所以硼（B）与铝（Al）、镓（Ga）和铟（In）中的一者或任意组合的组合导致有效p掺杂半导体区1。另外通过用电惰性掺杂剂锗（Ge）和锡（Sn）中的一者或两者掺杂半导体区1也可补偿硼（B）的晶格常数减小效应。然而，n掺杂剂砷（As）和锑（Sb）将抵消期望的p掺杂，因此仅为第二最佳选择。当然，通过另外用电活性p掺杂剂铝（Al）、镓（Ga）和铟（In）中的一者或任意组合并且用电惰性掺杂剂锗（Ge）和锡（Sn）中的一者或两者掺杂第一半导体区1也可实现硼（B）的晶格常数减小效应的补偿。
以铝（Al）、镓（Ga）和铟（In）中的一者或任意组合作为活性p掺杂剂也可制造p掺杂硅基半导体区1。为了补偿其晶格常数增大效应，可另外用硼（B）掺杂半导体区1。由于硼（B）也为p掺杂剂，所以铝（Al）、镓（Ga）和铟（In）中的一者或任意组合与硼（B）的组合导致有效p掺杂半导体区1（当然，当以硼（B）作为p掺杂剂开始时，结果与以上相同）。另外用电惰性掺杂剂碳（C）掺杂半导体区1也可补偿铝（Al）、镓（Ga）和铟（In）中的一者或任意组合的晶格常数增大效应。然而，n掺杂剂磷（P）将抵消期望的p掺杂，因此仅为第二最佳选择。当然，通过另外用电活性p掺杂剂硼（B）并且用电惰性掺杂剂碳（C）掺杂第一半导体区1也可实现铝（Al）、镓（Ga）和铟（In）中的一者或任意组合的晶格常数增大效应的补偿。
因此，硅基半导体本体的p掺杂半导体区1可特别包括以下掺杂剂的组合：
B与Al、Ga、In中的一者或任意组合。
B与Ge、Sn中的一者或两者。
B与Al、Ga、In中的一者或任意组合、以及与Ge、Sn中的一者或两者。
Al、Ga、In中的任意组合与C。
由此，Al、Ga、In中的一者或任意组合为：Al、Ga、In、Al与Ga、Al与In、Ga与In。
用于改善晶片弯曲问题的一种可选措施是用增大重n掺杂半导体区1的硬度的硬化掺杂剂掺杂待制造的半导体区1。为此，在气相沉积工艺中可使用硬化掺杂剂或者硬化掺杂剂的前体43。由于硬化，半导体区1的可弯曲性以及随之产生的中心弯曲（与未硬化但在其他方面相同的中心弯曲相比）减小。
可替代地或者除了在气相沉积工艺中将硬化掺杂剂43引入n掺杂半导体区1中（其中，生长n掺杂半导体区1）之外，也可通过扩散工艺引入硬化掺杂剂43。根据一个实例，硬化掺杂剂43可包含在载体2中，随后在生长外延层3期间和/或之后经由外延层的底侧32扩散到外延层3中。可替代地或者另外，硬化掺杂剂43可经由外延层的顶侧31引入完成的外延层3中。
合适的硬化掺杂剂43为例如氮（N）或者氧（O）。可将更多不同类型的硬化掺杂剂中的一者或任何组合用作半导体区1的（电惰性）硬化掺杂剂。可将硬化掺杂剂43用作硬化任何n掺杂或者p掺杂半导体区1的掺杂剂。为此，除上述电活性和/或电惰性掺杂剂之外，可用诸如氮（N）和氧（O）的硬化掺杂剂43中的一者或任意组合掺杂任何半导体区1。
为了提供半导体层的氮（N）掺杂，在CVD工艺中可使用含氮前体43，例如，分子氮（N2）和/或氨（NH3）。可替代地或者另外，也可使用其他含氮分子。例如，对于分子氮（N2），在三氯氢烷（SiHCl3）中，在大约1180°C的气体温度下，在大气压p6下，并且在1.5hPa的分子氮（N2）的分压下，对于n掺杂半导体区1的形成，可实现3μm/分钟的沉积速率。
然后，为了提供氧（O）掺杂，可使用含氧前体43，例如一氧化二氮（N2O）或者二氧化氮（NO2）。对于一氧化二氮（N2O）或者二氧化氮（NO2）两者，除氧之外，也用氮（N）掺杂半导体区1。
在硬化掺杂剂43包括氮（N）的情况下，氮（N）的平均浓度可在例如2·1014到5·1015氮原子/cm3或者5·1014到2·1015氮原子/cm3的范围内。
除硬化效应之外，由于电惰性掺杂剂43（例如氮（N））影响电荷载流子寿命，所以电惰性掺杂可用于间接调整半导体部件的电性能。这个效应可用在例如用于ESD（静电放电）保护的结构中以减少击穿电压的变化。
可替代地或者除上述措施之外，在半导体区1的制造期间，例如，在上述气相沉积工艺中，或者在完成半导体区1之后，可将锗（Ge）引入半导体区1中，以通过适当调整半导体区1的晶体晶格常数来避免晶体缺陷。
在气相沉积工艺期间，掺杂剂/前体40、41、42、43可经由气体供应管线9单独供给到加工室6中。使用***气体供应管线9中的可控阀91允许按时间控制加工室中的气体混合物的成分，并且因此管理竖直方向v上的完成的重n掺杂半导体区1中的相应掺杂剂的浓度。
在完成的重n掺杂半导体区1的竖直方向上，每个单独掺杂剂可具有某个浓度梯度，在气相沉积工艺期间通过修正气体中的相应掺杂剂或前体的浓度可调整所述浓度梯度。在磷（P）作为掺杂剂的实例中，从重n掺杂半导体区1的底侧12开始在竖直方向v上远离载体2，完成的重n掺杂半导体区1中的磷（P）的浓度朝着重n掺杂半导体区1的顶侧11可逐渐减小，或者可替代地朝着重n掺杂半导体区1的顶侧11首先可逐渐增大且然后减小。可替代地，重n掺杂半导体区1的掺杂剂浓度在从重n掺杂半导体区1的底侧12开始与直至重n掺杂半导体区1的厚度的大约40%至80%之间可几乎不变，且然后对于区1的剩余厚度朝着重n掺杂半导体区1的顶侧11可逐渐减小。减小可为例如从重n掺杂半导体区1的底侧12处的100%到重n掺杂半导体区1的顶侧11处的大约50%、30%或者10%。这样的掺杂梯度对于应力的进一步减少以及对于重n掺杂层11上的其他半导体层的无缺陷生长会是非常有用的。
在如图1C所示地完成重n掺杂半导体区1之后，可使用包括载体2以及载体上的重n掺杂半导体区1的装置制造一个以上的半导体部件，其中，重n掺杂半导体区1完全或者至少部分地形成完成的半导体部件（多个半导体部件）的剩余部分。现在将参考图2A至图2D说明这种进一步工艺的实例。
如图2A所示，在重n掺杂半导体区1的顶侧11上（即，在重n掺杂半导体区1的背离载体2的一侧上）生长另一外延层3。如果在图2A实施方式中，完成外延层3，那么所述外延层为低度或者中度n掺杂并可选地可具有比重n掺杂半导体区1低的n掺杂剂平均浓度。然而，在其他实施方式中，特别是如果半导体区1为p掺杂，那么外延层3可替代地为p掺杂。即使图2A中没有示出加工室，在参考图1B已经描述的相同加工室6中或者在不同加工室中可进行生长外延层3。
用于生长外延层3的参数，即，特别是由此生长外延层3的气体混合物，需要以这样的方式调整，即，使得载体2的晶体晶格与外延层3的晶体晶格之间的晶格失配低，以避免晶体缺陷，诸如线缺陷。可选地，外延层3至少部分地也可具有这样的掺杂梯度，即，使得例如掺杂级从界面11开始减小。
如稍后将参考图9A和图9B说明的，在另一外延层3中可形成可选柱状物，以实现补偿结构。柱状物的导电类型与另一外延层3的导电类型相反。
在完成外延层3之后，根据待制造的半导体部件（多个半导体部件）的要求，可对装置进行进一步加工。为此，可执行多个不同的步骤，诸如形成并结构化掩模，将n和/或p掺杂剂注入和/或扩散到外延层3中，形成并结构化介电层，金属化等。为了例示这样的另外步骤，在图2B中，在完成的外延层3的顶侧31上（即，在背离重n掺杂半导体区1的一侧上）形成并结构化掩模7。通过例如经由掩模7的开口将p掺杂剂注入到外延层3中来将掩模7用于制造多个n沟道漏极击穿功率晶体管的p掺杂本体区4。在图2B中，p掺杂剂由箭头指出。
每个晶体管包括多个晶体管单元，每个单元具有至少一个p掺杂本体区4。在这方面，应当注意的是，为了好看，在图2B中只示出p掺杂区4。相反，真正的晶体管可具有形成在共同半导体本体中的且并行地电连接以形成单个晶体管的晶体管单元，其中，并行地连接的所有晶体管单元都具有共同源极接触件、共同漏极接触件以及共同栅极接触件，并可经由共同栅极接触件以相同的方式控制。
类似地，在一个或多个其他掩模掺杂步骤中，可将n和/或p掺杂掺杂剂引入外延层3中。这参考图2C以实例的方式示出，其中，在外延层3的顶侧31上形成并结构化另一掩模8。通过例如经由掩模8的开口将n掺杂剂注入到外延层3中，掩模8用于制造p掺杂本体区4内的重n掺杂源极区5。在图2C中，n掺杂剂由箭头指出。
在完成用于制造外延层3的外延工艺之后，并且可选地，在一个或多个后续工艺步骤之后，可移除载体2，使得重n掺杂半导体区1的底侧12形成装置的底侧。为了移除载体2，可单独或者以任意组合使用蚀刻、研磨或者抛光。为了不会不利地影响装置的其他部分，如图2D中示例性示出的，通过保护涂层10可保护这些部分。涂层10可不仅覆盖所制造的半导体本体100的顶侧或者顶侧的一部分，而且覆盖半导体本体的侧壁或者侧壁的一部分。为了确保完全移除载体2，也可移除重n掺杂半导体区1的底部。图2C示出施加有保护涂层10的装置。在图2D中，完全移除载体2。完成的装置包括从外延层3形成的弱n掺杂漂移区34。
对于p掺杂载体2，在重n掺杂半导体区1和p掺杂载体2之间形成pn结5。因此，通过电化学湿法蚀刻（ECE），即，仅选择性地移除p掺杂载体2的选择性蚀刻法，可移除p掺杂载体。这允许相对精确的厚度调整。
如从图2D显而易见的，重n掺杂半导体区1可为任意漏极击穿晶体管的漏极区。
替代从图1C所示的装置形成一个或多个半导体部件或者一个或多个半导体部件的前级，可移除图1C所示的载体2，以提供只由第一半导体区1组成的半导体衬底。为此，通过参考图2C和图2D已经描述的技术，可移除载体2。图3A示出设置有保护涂层10的图1C中的装置，所述保护涂层具有与参考图2D的保护涂层10描述的相同的功能。在图3B中，通过蚀刻、研磨或者抛光或者其组合，移除图3A所示的载体2。然后，如图3C所示，移除保护层10，以提供重n掺杂半导体衬底1。衬底1可具有例如至少为200mm、至少为250mm或者至少为300mm的大宽度和/或直径D1。然而，所述方法也可用于制造宽度/直径小于200mm的n掺杂衬底。
一般地，只由n掺杂半导体区1组成的掺杂衬底1可用于任意半导体部件的制造，例如，如参考图2A至图2C所描述的，唯一不同之处在于已经移除载体2。
可选地，重n掺杂半导体区1的底侧12可设置有金属层，例如，待制造的半导体部件的漏极金属化。为此，期望重n掺杂半导体区1的特别是其底侧12处的非常低的比电阻。通过重n掺杂半导体区1的高掺杂剂浓度可实现低比电阻。为了避免需要用于增大掺杂剂浓度的另外步骤，期望在图1B所示的重n掺杂半导体区1的外延生长期间调整所需的最终掺杂剂浓度。
另一方面，半导体区1的高n掺杂剂浓度引发将n掺杂剂扩散到生长在这种重n掺杂半导体区1上的另一外延层3中。由于磷（P）具有比砷（As）和锑（Sb）高的扩散系数，所以磷（P）将在另一外延层3中扩散得比较远，从而在另一外延层3中产生“扩散尾”。然而，所述扩散尾减小待制造的部件的导通电阻RON和击穿电压。因此，如果要实现重n掺杂半导体区1的预定n掺杂剂浓度，那么可部分地用具有比磷（P）的扩散系数低的扩散系数的n掺杂剂掺杂重n掺杂半导体区1。
然而，对于一些漏极击穿部件，可能期望具有n掺杂场截止区，所述n掺杂场截止区形成在外延层3中，并在竖直方向v上从外延层3的底侧32延伸到外延层3中。图4示出这样的装置，其与图2D的装置的唯一不同之处在于另外的n掺杂场截止区33。为了提供这种n掺杂场截止区33，在外延层3中形成磷（P）的扩散尾可结合外延层3的制造之后的高温工艺来使用。为此，竖直方向v上的磷（P）的浓度以及磷（P）的浓度梯度可调整为使得在随后的高温工艺中，从磷（P）的扩散尾和包含在重n掺杂半导体区1中的其他n掺杂剂形成具有期望的场截止掺杂剖面的场截止区33。
对于装置的半导体本体100的放大部分101，图5示出n掺杂剂浓度的进程（course），即，半导体本体100的半导体基材中的具有n掺杂效应的所有原子的浓度。在本实施方式中，电活性掺杂剂P（虚线）和As（点线）的浓度之和等于n掺杂剂浓度（连续线）。在重n掺杂半导体区1的底侧12处，n掺杂剂浓度（连续线）以浓度c3开始，并在半导体区1内在竖直方向v上单调递减至n掺杂场截止区33的边界处的浓度c2。在n掺杂场截止区33的厚度d33内，n掺杂剂浓度在竖直方向v上进一步递减至弱n掺杂漂移区34的边界处的浓度c1。由此，从底侧12开始，磷（P）浓度在竖直方向v上逐渐递增，以在还未从半导体区1移除p掺杂载体2的状态中避免晶***错。
根据图6所示的另一实施方式，在竖直方向v上从底侧开始，磷（P）浓度朝着顶侧11减小，使得磷（P）浓度扩散尾位于砷（As）浓度扩散尾内。
磷（P）和砷（As）的掺杂级选择成使得它们非常相似，可实现两级式场截止剖面，这例如对于抵抗宇宙辐射的雪崩坚固性和耐用性会是非常有用的。
场截止区的厚度d33例如可在3μm到20μm或者在5μm到10μm的范围内。然而，如果需要，也可使用小于3μm或者大于20μm的厚度。场截止区33和n掺杂半导体区1之间的边界处的浓度c2例如可在大约1018cm-3到1019cm-3的范围内。不论上述厚度d33和浓度c2的值如何，浓度c1可在0.1·c2到0.5·c2的范围内。上述浓度c1、c2、c3和厚度d33的值和关系可用于半导体本体100的半导体基材中的具有n掺杂效应的任何n掺杂剂（多种n掺杂剂）。
在图5中的与将硅作为半导体本体100的基材有关的实例中，n掺杂剂浓度（连续线）为磷（P；虚线）和砷（As；点线）的浓度之和。在第一半导体区1内，砷（As）浓度在竖直方向v上单调递减。在相邻场截止区33内，砷（As）浓度在竖直方向v上进一步单调递减，并以短扩散尾迅速下降至场截止区33和相邻漂移区34之间的过渡区内的零。一旦砷（As）的浓度为零，n掺杂剂浓度（连续线）因而为只有磷（P）浓度。
通过上述方法及变型，可制造比电阻小于或者等于1.5mΩ·cm的重n掺杂半导体区1。在将砷（As）作为n掺杂剂的情况下，在用于制造重n掺杂半导体区1的气相沉积工艺期间，通过使用以分子氢（H2）稀释的前体AsH3的10%稀释物，即，AsH3分子与氢分子的体积比为1:10，已经实现该范围内的比电阻。
总之，如上所述，可在载体2上制造n掺杂半导体区1。随后，在进一步处理的任何任意阶段可移除载体2。因此，重n掺杂半导体区1可仅为由重n掺杂半导体区1组成的半导体衬底或者是具有诸如p掺杂半导体区等的另外元件的半导体装置或者半导体部件（例如，所提到的源极击穿晶体管（MOSFET、IGBT、CoolMos装置或者其他基于补偿的装置等））的一部分。然而，原则上，在利用如上所述的方法已经制造的重n掺杂半导体区1的基础上可构建需要重n掺杂半导体区的任何任意半导体部件。
半导体区1中的掺杂级取决于这层的电功能。例如，在低电压装置的应用中，n型掺杂的典型下限约为5·1019cm-3。在半导体区1将至少部分地有助于待制造的器件的RON电阻的情况下，掺杂级应当尽可能得高，这也将改善从半导体到背面金属化的欧姆过渡。
根据图7所示的另一实施方式，重n掺杂半导体区1的掺杂剂浓度在从重n掺杂半导体区1的底侧12开始与直至大约d1'=重n掺杂半导体区1的厚度d1的40%至80%之间可几乎不变，且然后对于半导体区1的剩余厚度朝着重n掺杂半导体区1的顶侧11可逐渐减小。在图7中，用c2指出顶侧11处的n掺杂剂浓度值。例如，c2可为小于或者等于0.5·c3（50%）、小于或者等于0.3·c3（30%）或者小于或者等于0.1·c3（10%）。减小可为例如从重n掺杂半导体区1的底侧12处的c2=100%到重n掺杂半导体区1的顶侧11处的c2。
如图8所示，本发明允许将特别是具有大直径D1并设置在p掺杂载体2上的n掺杂半导体区1的晶片弯曲b保持在可接受的低值。例如，晶片弯曲b可为小于或者等于50μm、小于或者等于30μm或者小于或者等于20μm。将第一半导体区1和p掺杂载体2的电活性和/或电惰性掺杂剂的类型选择为与半导体基材适当地相互作用，使得实现所需的低晶片弯曲b。上述晶片弯曲b的上限可用于具有大直径D1（即，至少为200mm、至少为250mm、至少为300mm或者至少为450mm）并包括设置在p掺杂载体2上的n掺杂半导体区1的任何晶片。就本发明而言，晶片弯曲b为半导体区1的顶侧11与几乎设置在顶侧11上的平面E的最大偏差。由此，顶侧11为n掺杂半导体区1的背离p掺杂载体2的一侧11。
对应于图2B和图2C的图9A和图9B分别示出用于制造半导体部件超结装置的方法。所述方法与以上参考图2A至图2D所示的方法基本相同。唯一的不同之处在于，为了实现超结装置所需的补偿结构，在包括漂移区3的外延层中形成另一柱状物4''（图9B），使得柱状物4''嵌入漂移区3中。每个柱状物4''具有与漂移区3的导电类型相反的导电类型，并接触至少一个本体区4。
对于柱状物4''的制造，可在漂移区3中形成具有与漂移区3的导电类型相反的导电类型的多个区域4'（图9A），以形成其中区域4'在竖直方向v上一个位于另一个上方但相互隔开地布置的堆叠（stack）。为此，如参考图2A所说明的，通过生长外延层3，但是如以上参考图2B所说明的，通过几次中断外延以便以相同的方式将掺杂剂注入到（未完成的）外延层3中，可形成嵌入漂移区3中的区域4'。即，区域4'的层可以与本体区4相同的方式形成。在随后的退火步骤之后，堆叠的区域4'一起生长以形成柱状物4''，如图9B所示。
为了便于描述，使用诸如“在...下面（under）”、“在...以下（below）”、“下面的（lower）”、“在...之上（over）”、“上面的（upper）”等空间相对术语来说明一个元件相对于第二元件的定位。除与图中所示的那些不同的定向之外，这些术语意在涵盖装置的不同定向。此外，诸如“第一”、“第二”等术语也可用于描述各种元件、区域、部分等，并且也并非意在限制。在整个描述中，相似术语指代相似元件。
如本文中所使用的，术语“具有（having）”、“包含（containing）”、“包括（including）”、“包括（comprising）”等为指出存在所述元件或者特征但不排除另外的元件或者特征的开放式术语。冠词“一（a）”、“一个（an）”、“该（the）”意在包括复数以及单数，除非上下文中另有明确指出。
鉴于以上变型和应用的范围，应当理解的是，本发明既不受以上描述限制，也不受附图限制。而是，本发明仅受以下权利要求及其合法等同物限制。特别地，不同实施方式的特征/方法步骤可以任意方式组合，除非某些特征/方法步骤的组合在技术上不可行。

Claims (27)

1.一种半导体装置，包括外延生长的第一导电类型的第一半导体区，其中，所述第一半导体区包括掺杂有第一掺杂剂和第二掺杂剂的半导体基材，其中：
所述第一掺杂剂和所述第二掺杂剂在外延生长所述第一半导体区期间被引入；
所述第一掺杂剂是磷且所述第二掺杂剂是砷和锑中的一种；以及
所述半导体基材是硅和碳化硅中的一种；
其中，所述第一半导体区上具有外延生长的外延层，所述外延层的掺杂浓度比所述第一半导体区的掺杂浓度小；并且
其中，在所述外延层中形成有晶体管的至少一个p掺杂本体区。
2.根据权利要求1所述的半导体装置，其中，所述第一半导体区布置在半导体载体上。
3.根据权利要求2所述的半导体装置，其中，所述半导体载体由第二导电类型的第二半导体区组成或者包括第二导电类型的第二半导体区，所述第二导电类型与所述第一导电类型互补。
4.根据权利要求2所述的半导体装置，其中，所述半导体载体由第二导电类型的第二半导体区组成或者包括第二导电类型的第二半导体区，所述第二导电类型与所述第一导电类型相同。
5.根据权利要求1所述的半导体装置，其中，所述第一半导体区进一步包括以下硬化掺杂剂中的一者或者硬化掺杂剂的组合：O；N；O和N。
6.根据权利要求5所述的半导体装置，其中，所述第一半导体区包括平均浓度为2·1014氮原子/cm3至5·1015氮原子/cm3或者5·1014氮原子/cm3至2·1015氮原子/cm3的氮。
7.根据权利要求1所述的半导体装置，其中，所述第一半导体区包含作为掺杂剂的N和P两者。
8.根据权利要求1所述的半导体装置，其中，所述第一半导体区在横向方向上具有至少为200mm的尺寸。
9.根据权利要求8所述的半导体装置，其中，所述第一半导体区在垂直于所述横向方向的竖直方向上具有在50μm至200μm的范围内的厚度。
10.根据权利要求3所述的半导体装置，其中，所述第二导电类型为P，并且其中，所述半导体载体包含硼。
11.根据权利要求10所述的半导体装置，其中，所述第一半导体区和所述第二半导体区直接邻接，从而形成pn结。
12.根据权利要求2所述的半导体装置，其中：
所述第一半导体区包括面向所述半导体载体的底侧；
所述第一半导体区包括背离所述半导体载体的顶侧；并且
所述第一掺杂剂从所述半导体载体的所述底侧开始在与所述底侧垂直延伸的竖直方向上包括这样的浓度：
该浓度朝着所述第一半导体区的所述顶侧逐渐减小；或者
该浓度朝着所述顶侧首先逐渐增大且然后减小。
13.根据权利要求2所述的半导体装置，其中，所述第一半导体区包括：
面向所述半导体载体的底侧；
背离所述半导体载体的顶侧；
厚度；以及
掺杂剂浓度，所述掺杂剂浓度从所述半导体载体的所述底侧开始在竖直方向上直至距离所述底侧的第一距离处不变且然后朝着所述顶侧逐渐减小；
其中，所述第一距离介于所述第一半导体区的所述厚度的40％至80％之间，并且其中，所述第一距离处的掺杂剂浓度小于或等于所述底侧处的掺杂剂浓度的50％。
14.根据权利要求2所述的半导体装置，其中：
所述载体上布置有半导体部件；
所述半导体部件包括源极半导体区或集电极半导体区、以及n掺杂漏极半导体区或n掺杂发射极半导体区；并且
所述n掺杂漏极半导体区由所述第一半导体区形成。
15.根据权利要求8所述的半导体装置，其中，所述第一半导体区在横向方向上具有至少为250mm的尺寸。
16.根据权利要求8所述的半导体装置，其中，所述第一半导体区在横向方向上具有至少为300mm的尺寸。
17.根据权利要求8所述的半导体装置，其中，所述第一半导体区在横向方向上具有至少为450mm的尺寸。
18.根据权利要求9所述的半导体装置，其中，所述第一半导体区在垂直于所述横向方向的竖直方向上具有在60μm至180μm的范围内的厚度。
19.根据权利要求13所述的半导体装置，其中，所述第一距离处的掺杂剂浓度小于或等于所述底侧处的掺杂剂浓度的30％。
20.根据权利要求13所述的半导体装置，其中，所述第一距离处的掺杂剂浓度小于或等于所述底侧处的掺杂剂浓度的10％。
21.一种用于制造半导体装置的方法，包括以下步骤：
提供第二导电类型的半导体载体；
在所述半导体载体上外延地生长第一导电类型的第一半导体区，所述第一导电类型与所述第二导电类型互补，其中：
第一掺杂剂和第二掺杂剂在外延生长所述第一半导体区期间被引入；
所述第一掺杂剂是磷且所述第二掺杂剂是砷和锑中的一种；以及
所述半导体载体是硅和碳化硅中的一种，
所述方法还包括在所述第一半导体区上外延生长外延层，所述外延层的掺杂浓度比所述第一半导体区的掺杂浓度小；以及
在所述外延层中形成晶体管的至少一个p掺杂本体区。
22.根据权利要求21所述的方法，其中，所述半导体载体由第二导电类型的第二半导体区组成或者包括第二导电类型的第二半导体区。
23.根据权利要求21所述的方法，其中，从所述第一半导体区移除所述半导体载体。
24.根据权利要求23所述的方法，其中，在移除所述半导体载体之前，在所述载体上形成半导体部件，并且其中，所述第一半导体区或者所述第一半导体区的一部分形成所述半导体部件的一部分。
25.根据权利要求24所述的方法，其中，所述半导体部件包括n掺杂漏极，所述n掺杂漏极由所述第一半导体区形成。
26.根据权利要求21所述的方法，其中：
在所述第一半导体区的背离所述半导体载体的一侧上生长与所述第一半导体区相同导电类型的另一外延层；以及
通过使所述第一半导体区的电活性掺杂剂扩散到所述另一外延层中，在所述另一外延层中形成场截止区，其中，在所述场截止区的背离所述第一半导体区的一侧上，漂移区直接邻接所述场截止区。
27.根据权利要求26所述的方法，其中：
所述第一半导体区包含作为掺杂剂的P和As；
所述场截止区包含作为掺杂剂的P和As；
所述漂移区至少包含作为掺杂剂的P或同时包含作为掺杂剂的As；并且
所述漂移区包括与所述第一半导体区隔开的且不含As的部分。
CN201310081830.7A 2012-03-14 2013-03-14 半导体装置及用于制造半导体装置的方法 Active CN103311279B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/419,469 US9306010B2 (en) 2012-03-14 2012-03-14 Semiconductor arrangement
US13/419,469 2012-03-14

Publications (2)

Publication Number Publication Date
CN103311279A CN103311279A (zh) 2013-09-18
CN103311279B true CN103311279B (zh) 2017-07-07

Family

ID=49044187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310081830.7A Active CN103311279B (zh) 2012-03-14 2013-03-14 半导体装置及用于制造半导体装置的方法

Country Status (3)

Country Link
US (2) US9306010B2 (zh)
CN (1) CN103311279B (zh)
DE (1) DE102013204275B4 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157577B (zh) * 2014-08-26 2016-11-02 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
US10403711B2 (en) 2016-02-24 2019-09-03 General Electric Company Designing and fabricating semiconductor devices with specific terrestrial cosmic ray (TCR) ratings
KR102456898B1 (ko) * 2016-03-17 2022-10-19 삼성에스디에스 주식회사 데이터 신호의 표준 패턴 생성 방법 및 그 장치
US10577720B2 (en) * 2017-01-04 2020-03-03 Cree, Inc. Stabilized, high-doped silicon carbide
US10522354B2 (en) * 2017-06-08 2019-12-31 Lam Research Corporation Antimony co-doping with phosphorus to form ultrashallow junctions using atomic layer deposition and annealing
DE102018111213A1 (de) 2018-05-09 2019-11-14 Infineon Technologies Ag Halbleitervorrichtung und Herstellungsverfahren
JP7405517B2 (ja) * 2019-03-29 2023-12-26 ローム株式会社 半導体装置
CN110246888A (zh) * 2019-04-30 2019-09-17 上海功成半导体科技有限公司 超结器件结构及其制备方法
DE102019116228B4 (de) * 2019-06-14 2023-09-28 centrotherm international AG Verfahren zur Herstellung einer Halbleitervorrichtung sowie eine Halbleitervorrichtung
CN110957351A (zh) * 2019-12-17 2020-04-03 华羿微电子股份有限公司 一种超结型mosfet器件及制备方法
US11955482B2 (en) * 2020-05-18 2024-04-09 Intel Corporation Source or drain structures with high phosphorous dopant concentration

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3485684A (en) * 1967-03-30 1969-12-23 Trw Semiconductors Inc Dislocation enhancement control of silicon by introduction of large diameter atomic metals
US3812519A (en) * 1970-02-07 1974-05-21 Tokyo Shibaura Electric Co Silicon double doped with p and as or b and as
JPS5322029B2 (zh) * 1973-12-26 1978-07-06
DE2917455A1 (de) * 1979-04-30 1980-11-13 Ibm Deutschland Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
JPS6063961A (ja) * 1983-08-30 1985-04-12 Fujitsu Ltd 半導体装置の製造方法
US5245204A (en) * 1989-03-29 1993-09-14 Canon Kabushiki Kaisha Semiconductor device for use in an improved image pickup apparatus
US6274464B2 (en) * 1998-02-06 2001-08-14 Texas Instruments Incorporated Epitaxial cleaning process using HCL and N-type dopant gas to reduce defect density and auto doping effects
US6576516B1 (en) * 2001-12-31 2003-06-10 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
US7138291B2 (en) * 2003-01-30 2006-11-21 Cree, Inc. Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
JP4539011B2 (ja) 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
US20050124151A1 (en) 2003-12-04 2005-06-09 Taiwan Semiconductor Manufacturing Co. Novel method to deposit carbon doped SiO2 films with improved film quality
US7435665B2 (en) * 2004-10-06 2008-10-14 Okmetic Oyj CVD doped structures
DE102005013831B4 (de) 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP5150048B2 (ja) * 2005-09-29 2013-02-20 株式会社デンソー 半導体基板の製造方法
US20070148890A1 (en) * 2005-12-27 2007-06-28 Enicks Darwin G Oxygen enhanced metastable silicon germanium film layer
EP2674966B1 (en) * 2006-06-29 2019-10-23 Cree, Inc. Silicon carbide switching devices including P-type channels
US7825003B2 (en) * 2007-06-26 2010-11-02 International Business Machines Corporation Method of doping field-effect-transistors (FETs) with reduced stress/strain relaxation and resulting FET devices
US20090045458A1 (en) * 2007-08-15 2009-02-19 Advanced Micro Devices, Inc. Mos transistors for thin soi integration and methods for fabricating the same
JP5027066B2 (ja) 2008-06-27 2012-09-19 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP5552627B2 (ja) * 2009-01-15 2014-07-16 並木精密宝石株式会社 エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
JP2012038973A (ja) * 2010-08-09 2012-02-23 Siltronic Ag シリコンウエハ及びその製造方法

Also Published As

Publication number Publication date
US9698247B2 (en) 2017-07-04
US20160197164A1 (en) 2016-07-07
US20130240902A1 (en) 2013-09-19
CN103311279A (zh) 2013-09-18
DE102013204275B4 (de) 2022-01-05
DE102013204275A1 (de) 2013-09-19
US9306010B2 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
CN103311279B (zh) 半导体装置及用于制造半导体装置的方法
US9257552B2 (en) Semiconductor device and method of manufacturing same
JP5173140B2 (ja) 電気的に活性なドープト結晶性Ｓｉ含有膜の堆積方法
CN106796889B (zh) 半导体元件及其制造方法
JP5145672B2 (ja) 半導体装置の製造方法
US9633840B2 (en) Method of manufacturing silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor device
CN106796886B (zh) 碳化硅半导体器件和用于制造碳化硅半导体器件的方法
CN107924823B (zh) 制造碳化硅外延基板的方法、制造碳化硅半导体装置的方法以及制造碳化硅外延基板的设备
US20110287613A1 (en) Manufacturing method of superjunction structure
CN108463871A (zh) 碳化硅外延衬底及制造碳化硅半导体器件的方法
US20130023111A1 (en) Low temperature methods and apparatus for microwave crystal regrowth
WO2018185850A1 (ja) 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
KR102482578B1 (ko) 에피택셜 웨이퍼의 제조방법
JP6387799B2 (ja) 半導体基板およびその製造方法
US20170271455A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7499343B2 (ja) 炭化珪素基板上のバッファ層及びバッファ層の形成方法
US20080242067A1 (en) Semiconductor substrate and method of manufacture thereof
CN104183625B (zh) 补偿器件
CN108010840B (zh) 掺杂半导体器件的制备方法和半导体器件
US20240145240A1 (en) Low temperature co-flow epitaxial deposition process
CN114078705B (zh) 一种半导体结构的形成方法
US20200105575A1 (en) Method of forming an rf silicon on insulator device
KR20140055335A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20140070015A (ko) 에피택셜 웨이퍼 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant