JP5145672B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5145672B2 JP5145672B2 JP2006229917A JP2006229917A JP5145672B2 JP 5145672 B2 JP5145672 B2 JP 5145672B2 JP 2006229917 A JP2006229917 A JP 2006229917A JP 2006229917 A JP2006229917 A JP 2006229917A JP 5145672 B2 JP5145672 B2 JP 5145672B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- insulating film
- nitride film
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 167
- 238000004519 manufacturing process Methods 0.000 title claims description 64
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 131
- 239000000758 substrate Substances 0.000 claims description 119
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 117
- 238000000034 method Methods 0.000 claims description 65
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 45
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 45
- 229910052736 halogen Inorganic materials 0.000 claims description 42
- 150000002367 halogens Chemical class 0.000 claims description 42
- 239000002994 raw material Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 111
- 239000007789 gas Substances 0.000 description 90
- 239000000460 chlorine Substances 0.000 description 88
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 52
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 52
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 52
- 239000002245 particle Substances 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 17
- 239000000463 material Substances 0.000 description 17
- 238000005530 etching Methods 0.000 description 13
- 238000001878 scanning electron micrograph Methods 0.000 description 13
- 125000004429 atom Chemical group 0.000 description 11
- 229910052757 nitrogen Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 7
- 125000001309 chloro group Chemical group Cl* 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 125000004433 nitrogen atom Chemical group N* 0.000 description 6
- 229910052801 chlorine Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 4
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 4
- 229910052794 bromium Inorganic materials 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910003902 SiCl 4 Inorganic materials 0.000 description 3
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 3
- KOPOQZFJUQMUML-UHFFFAOYSA-N chlorosilane Chemical compound Cl[SiH3] KOPOQZFJUQMUML-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000011534 incubation Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 239000005046 Chlorosilane Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 2
- 229910000039 hydrogen halide Inorganic materials 0.000 description 2
- 239000012433 hydrogen halide Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000026731 phosphorylation Effects 0.000 description 1
- 238000006366 phosphorylation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000000624 total reflection X-ray fluorescence spectroscopy Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Description
図21は選択性破れが発生したリセスド・ソース・ドレイン型MOSFETの要部断面図である。
この問題に対し、エッチング技術を利用した試みがある。この方法は、エッチング用のHCl(塩化水素)ガスを、半導体原料ガス中に添加し、絶縁層に成長するSiGeをエッチングしながら、SiGeを半導体基板表面にのみ選択的にエピタキシャル成長させる方法である(例えば、特許文献1、非特許文献1参照)。
最初に、選択的エピタキシャル成長法を用いて作製した半導体装置について説明する。以下の説明では、リセスド・ソース・ドレイン型MOSFETを一例に、その構成を説明する。
図1は選択的エピタキシャル成長に用いる半導体装置の要部断面図である。
この図には、半導体装置100の一例としてp型MOSトランジスタの要部構成が示されている。
絶縁層17の構成としては、ゲート電極12側面にシリコン酸化膜17aが形成されている。そして、シリコン酸化膜17a上には、シリコン窒化膜17bが形成されている。
次に、半導体装置に関する第2の実施の形態について説明する。
ここで、図1に示した要素と同一の要素については、同一の符号を付し、その説明の詳細は省略する。
絶縁層17の構成としては、ゲート電極12側面に、シリコン酸化膜17aが形成されている。そして、シリコン酸化膜17a上には、シリコン窒化膜17dが形成されている。
また、Clを含有させても、その絶縁性を充分に確保し得るシリコン窒化膜ならば、シリコン酸化膜17aとシリコン窒化膜17dとの界面付近に、SiとNで構成される絶縁層を形成せず、シリコン酸化膜17a直上から、当該シリコン窒化膜を形成し、当該シリコン窒化膜及びシリコン酸化膜17aで構成されるサイドウォールを形成してもよい。あるいは、シリコン酸化膜17aを形成せずに直接ゲート電極12とエクステンション部を覆うようにハロゲン元素を含んだシリコン窒化膜を形成してもよい。
次に、選択的エピタキシャル成長の方法について説明する。
図3は選択的エピタキシャル成長を利用した半導体装置製造のフローの一例である。
最初に、第一の半導体層として、Si基板を採用し、Si基板上にゲート電極を形成する(ステップS1)。次に、ゲート電極の上面、ゲート電極の側面及びSi基板上に、シリコン酸化膜を形成する(ステップS2)。次いで、シリコン酸化膜上に、ハロゲン元素を含有させた絶縁膜を形成する。
成分の異なる絶縁膜を積層した絶縁膜としては、例えば、シリコン酸化膜上にClを含有させないシリコン窒化膜またはCl含有量が微量のシリコン窒化膜(これらを第一の絶縁膜と称する。)を形成した後、さらにClを第一の絶縁膜より多く含有させたシリコン窒化膜を形成させた絶縁膜(これを第二の絶縁膜と称する。)が挙げられる。
次に、選択的エピタキシャル成長法を用いた半導体装置の製造工程について具体的に説明する。
図4はゲート電極形成工程の要部断面図である。
Si基板10及びゲート電極12上にCVD法によりシリコン酸化膜17aを形成する。シリコン酸化膜17aの厚さは1〜10nmである。
前工程で形成したシリコン酸化膜17a、シリコン窒化膜17b及びシリコン窒化膜17cがゲート電極12のサイドウォールとなるように、シリコン酸化膜17a、シリコン窒化膜17b及びシリコン窒化膜17cをエッチングする。
また、上記のエッチングの結果、ソース・ドレイン領域13のSi基板10表面がきれいに露出する。
続いて、エッチングによりSi基板10をリセスし、リセス領域18を形成する。この段階で、リセス領域18のSi基板10表面がきれいに露出する。リセスの深さは10〜70nmである。
第二の半導体層であるSiGeの原料ガスとして、SiH4/GeH4/HCl/H2混合ガスをリセス領域18及び絶縁層17表面に供給する。ここで、SiH4/GeH4/HCl/H2混合ガスの全圧は、10Pa以上10000Pa以下である。
このような方法により、図1に示すSi基板10表面に、SiGe層14を選択的エピタキシャル成長させた半導体装置100を作製することができる。尚、SiGe層14の厚さは、10〜100nmでエピタキシャル成長を完了させる。
尚、この説明では、ゲート電極形成工程、半導体基板リセス工程、ソース・ドレイン電極形成工程については、上記の図4、図7及び図8を用いて説明した工程と同様の工程で実施できるので、その工程の説明については省略する。ここでは、ゲート電極側面の絶縁層の形成工程から説明する。また、図4から図8に示した要素と同一の要素については、同一の符号を付し、その説明の詳細は省略する。
Si基板10及びゲート電極12上にシリコン酸化膜17aをCVD法により形成する。シリコン酸化膜17aの厚さは1〜10nmである。
前工程で形成したシリコン酸化膜17a及びシリコン窒化膜17dがゲート電極12のサイドウォールとなるように、シリコン酸化膜17a、シリコン窒化膜17dをエッチングする。
また、上記のエッチングの結果、ソース・ドレイン領域13のSi基板10表面がきれいに露出する。
尚、上記の説明では、MOSトランジスタのサイドウォールを構成する絶縁層にClを含有させ、SiGe層の成長を抑制しているが、本発明は、特にサイドウォールを構成する絶縁層とSi基板上との選択性向上のみに限るものではない。
次に、シリコン窒化膜にClを含有させた場合の効果について説明する。ここでは、その効果を確認するために、シリコン窒化膜の組成・成分を変えた数種の模擬サンプルを作製し、それぞれのサンプルについてのSiGe成長の差異について検討した。
この図は、横軸が混合ガスの供給時間(分)であり、縦軸がSiGe粒子の密度(個/μm2)を示している。ここで、SiGe粒子の密度は、SEM(Scanning Electron Microscope)像から直接カウントした。
この検討のために3種のサンプルD、サンプルE、サンプルFを作製した。ここで、3種のサンプルD、サンプルE、サンプルFの基板としてSiウエハを用い、ウエハ表面には、CVD法により予めClを含有させたCVD−シリコン窒化膜を成膜した。
図12はSi/N原子数の割合とCl含有量の関係を説明する図である。
この図に示すように、N原子数に対するSi原子数の割合が高いサンプルほど多くのClを含有していることが判った。特に、サンプルFのCl含有量は、サンプルDのCl含有量の3倍になっていることが判った。即ち、Clを含有するシリコン窒化膜の原料ガスであるSiH2Cl2とNH3の流量比を変えて成膜することにより、Cl含有量を所定の含有量に制御できることが判った。
このSEM像は、SiH4/GeH4/HCl/H2混合ガスを80分間供給した場合のそれぞれのサンプル表面のSEM像である。ここで、SEM像においては、白い粒状に見えるものがSiGe粒子であり、黒い部分は下地のシリコン窒化膜である。
この図の横軸は、SiH4/GeH4/HCl/H2混合ガスの供給時間(分)であり、縦軸は、Clを含有させたシリコン窒化膜上に成長したSiGe粒子の密度(個/μm2)である。ここで、SiGe粒子の密度はSEM像から直接カウントした。
上述したように、各サンプルのシリコン窒化膜に含有するClは、図12の結果からサンプルD、サンプルE、サンプルFの順にCl含有量が高くなっている。
ところで、サンプルFのCl含有量は、サンプルDのCl含有量の3倍である。この図から混合ガスの供給時間が例えば80分の時点でのSiGe粒子の密度を比較すると、僅か3倍の量のCl含有量の差で、サンプルFのSiGe粒子の密度は、サンプルDの密度の10分の1にまで低減することが判った。
次に、各製造工程について、具体的に説明する。図16から図18は、リセスド・ソース・ドレイン型MOSFETの製造工程を一例に、半導体基板のリセス領域に、SiGe層を選択的にエピタキシャル成長する工程を示す要部断面図である。
第一の半導体層である半導体基板としてSi基板10を用い、ゲート絶縁膜11を介してゲート電極12を形成する。ゲート電極12の両側には、サイドウォールを構成する絶縁層17、例えば、CVD法により堆積したシリコン酸化膜17a及びシリコン窒化膜17eを形成する。そして、Si基板10上にリセス領域18を、エッチングにより形成する。この段階で、リセス領域18のSi基板10表面及び絶縁層17表面は、露出している。
図17はHCl/H2混合ガスを供給する工程の要部断面図である。
上述したように、HCl/H2混合ガスを、リセス後のSi基板10表面及び絶縁層17表面に晒した後、例えば、第二の半導体層(SiGe)の原料ガスであるSiH4/GeH4/HCl/H2混合ガスをSi基板10表面、絶縁層17表面に供給する。
一方、絶縁層17表面では、電子供与がないために、SiH4/GeH4が絶縁層17表面に到達しても、SiH4/GeH4の分解は起き難い。また、表面に露出していたダングリングボンドは、前工程でHClを供給したことにより、例えば、−Cl基で終端されている。従って、SiH4/GeH4は、絶縁層17表面に到達しても、そのまま絶縁層17表面から脱離し易くなる。即ち、Si基板10上には、SiGeが成長し、絶縁層17上にはSiGeが成長し難くなる。このように、SiGeの成長開始時間に差が生じ、絶縁層17上におけるSiGeのエピタキシャル成長は抑制される。
尚、このときのSi基板10の温度については、450℃以上600℃以下にする。600℃より高い温度では、素子中に微量に存在する不純物の熱による拡散の影響が大きくなる。また、450℃より低い温度では、SiH4がSi基板10表面で、分解し難くなり、SiGeとしてSi基板10にエピタキシャル成長しなくなるからである。
SEM像において、白く粒子状に見えるのが、シリコン窒化膜上に成長したSiGe粒子である。黒い部分は下地のシリコン窒化膜である。粒径が60nm以下のSiGe粒子が離散して成長している。
このSEM像では、シリコン窒化膜上に粒径が60nm以下のSiGe粒子が離散して成長しているが、図19のサンプルGと比較すると、サンプルHのSiGe粒子の数が少ないことが判る。
さらに、Si基板表面にHClガスを晒しても、その後のSi基板上のSiGeエピタキシャル成長速度については、450℃以上600℃以下の範囲で減少しなかった。具体的には、1〜2分で既に被膜となり、60分では、膜厚が30〜40nmの均一な被膜が形成した。
さらに第二の半導体層の原料には、ドーパントガスとして、例えば、B2H6を混合させてもよい。B濃度が1E20cm-2程度の高濃度ドーピングにおいても、膜中に取り込まれたBの電気的活性化率は、ほぼ100%に達し、電気的に低い抵抗率を実現することが可能となる。この場合、イオン注入やその後の活性化のための熱処理が不要となる。
(付記1) 半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の側壁部に形成された積層構造を有する絶縁膜と、
前記半導体基板表面に形成された半導体エピタキシャル成長層と、を有し、
前記積層構造を有する前記絶縁膜の最上層は、前記積層構造の他の層よりも高いハロゲン元素含有量を有することを特徴とする半導体装置。
前記ゲート電極の側壁部に形成されたハロゲン元素を含有する絶縁膜と、
前記半導体基板表面に形成された半導体エピタキシャル成長層と、を有し、
前記絶縁膜の前記ハロゲン元素の含有量は、傾斜を有することを特徴とする半導体装置。
(付記4) 前記絶縁膜がシリコン窒化膜であることを特徴とする付記1または2記載の半導体装置。
(付記6) 第一の半導体層上に第一の絶縁膜を形成する工程と、
前記第一の絶縁膜上に、前記第一の絶縁膜よりも高いハロゲン元素含有量を有する第二の絶縁膜を形成する工程と、
前記第一の絶縁膜及び前記第二の絶縁膜の一部を除去して前記第一の半導体層表面を露出させる工程と、
前記第一の半導体層表面及び前記第二の絶縁膜表面に、第二の半導体層を形成する原料を供給して、前記第一の半導体層の前記露出面に前記第二の半導体層を選択的にエピタキシャル成長させる工程と、
を有することを特徴とする半導体装置の製造方法。
前記絶縁膜の一部を除去して前記第一の半導体層表面を露出させる工程と、
前記第一の半導体層の露出面及び前記絶縁膜表面に、第二の半導体層を形成する原料を供給し、前記第一の半導体層の前記露出面に前記第二の半導体層を選択的にエピタキシャル成長させる工程と、を有し、
前記ハロゲン元素を含有する前記絶縁膜を形成する工程においては、
前記絶縁膜の前記ハロゲン元素の含有量が、前記絶縁膜の内部より表面部分が高くなるよう行われることを特徴とする半導体装置の製造方法。
(付記9) 前記第一及び前記第二の絶縁膜、前記絶縁膜がシリコン窒化膜であることを特徴とする付記6または7記載の半導体装置の製造方法。
次いで、前記第一の半導体層表面及び前記絶縁膜表面に、前記第二の半導体層を形成する原料を供給し、前記第一の半導体層上に前記第二の半導体層を選択的にエピタキシャル成長させる工程と、
を有することを特徴とする半導体装置の製造方法。
(付記13) 第一の半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の側壁部に絶縁膜を形成する工程と、
前記第一の半導体層表面及び前記絶縁膜表面に、前記絶縁膜上の第二の半導体層の成長を抑制する材料を供給する工程と、
次いで、前記第一の半導体層表面及び前記絶縁膜表面に、前記第二の半導体層を形成する原料を供給し、前記第一の半導体層上に前記第二の半導体層を選択的にエピタキシャル成長させる工程と、
を有することを特徴とする半導体装置の製造方法。
(付記15) 前記ゲート電極の前記側壁部に前記絶縁膜を形成する工程の後、前記絶縁膜上の前記第二の半導体層の成長を抑制する前記材料を供給する工程の前に、前記シリコン窒化膜の両側に位置する前記第一の半導体層表面をリセスする工程をさらに有することを特徴とする付記13記載の半導体装置の製造方法。
前記第二の半導体層の成長を抑制する材料に、前記ハロゲン元素を含むガスを用い、前記ハロゲン元素を含むガスをキャリアガスと共に供給し、前記ハロゲン元素を含むガスを供給する際の雰囲気圧力が10Pa以上10000Pa以下であることを特徴とする付記11乃至15のいずれか一項に記載の半導体装置の製造方法。
(付記20) 前記キャリアガスの分圧が1Pa以上10000Pa未満であることを特徴とする付記16記載の半導体装置の製造方法。
11 ゲート絶縁膜
12 ゲート電極
13 ソース・ドレイン領域
14 SiGe層
15 素子分離領域
16 n型ウェル領域
17 絶縁層
17a シリコン酸化膜
17b、17c、17d、17e シリコン窒化膜
18 リセス領域
Claims (7)
- 半導体基板上にゲート絶縁膜及びゲート電極を形成する工程と、
前記半導体基板及び前記ゲート電極を覆うシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に、ハロゲン元素を含有する第一の絶縁膜を形成する工程と、
前記シリコン酸化膜及び前記第一の絶縁膜の一部を除去して前記ゲート電極の側壁にサイドウォールスペーサを形成する工程と、
半導体層を形成する原料を用いて、前記半導体基板上層に前記半導体層を選択的にエピタキシャル成長させてソースドレイン領域を形成する工程と、
を有し、
前記シリコン酸化膜を形成する工程の後、前記第一の絶縁膜を形成する工程の前に、前記第一の絶縁膜の前記ハロゲン元素の含有量よりも低い含有量のハロゲン元素を含有する第二の絶縁膜を前記シリコン酸化膜上に形成する工程をさらに有することを特徴とする半導体装置の製造方法。 - 前記第一の絶縁膜は、前記ハロゲン元素を含むシリコン窒化膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第二の絶縁膜は、前記ハロゲン元素を含むシリコン窒化膜であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記第一の絶縁膜を形成する工程は、原料ガスとして、SiH 2 Cl 2 とNH 3 との混合ガス、またはSiH 3 Cl、SiHCl 3 もしくはSiCl 4 とN 2 H 4 との混合ガスを用いたCVD法により行われることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置の製造方法。
- 前記第二の絶縁膜を形成する工程は、原料ガスとして、Si 2 H 6 とNH 3 との混合ガス、SiH 2 Cl 2 とNH 3 との混合ガス、またはSiH 3 Cl、SiHCl 3 もしくはSiCl 4 とN 2 H 4 との混合ガスを用いたCVD法により行われることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。
- 前記第一の絶縁膜を形成する工程は、原料ガスとしてSiH 2 Cl 2 とNH 3 との混合ガスを用い、
前記第二の絶縁膜を形成する工程は、原料ガスとしてSiH 2 Cl 2 とNH 3 との混合ガスを用い、
前記第一の絶縁膜を形成する工程における前記NH 3 の流量に対する前記SiH 2 Cl 2 の流量の割合は、前記第二の絶縁膜を形成する工程における前記NH 3 の流量に対する前記SiH 2 Cl 2 の流量の割合よりも高いことを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置の製造方法。 - 前記第一の絶縁膜を形成する工程は、原料ガスとしてSiH 2 Cl 2 とNH 3 との混合ガスを用い、
前記第二の絶縁膜を形成する工程は、原料ガスとしてSiH 2 Cl 2 とNH 3 との混合ガスを用い、
前記第一の絶縁膜を形成する工程における前記半導体基板の温度は、前記第二の絶縁膜を形成する工程における前記半導体基板の温度よりも低いことを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006229917A JP5145672B2 (ja) | 2006-02-27 | 2006-08-25 | 半導体装置の製造方法 |
KR1020070018933A KR100852585B1 (ko) | 2006-02-27 | 2007-02-26 | 반도체 장치 및 반도체 장치의 제조 방법 |
TW096106737A TWI329890B (en) | 2006-02-27 | 2007-02-27 | Semiconductor device and method for fabricating the same |
US11/717,205 US7446394B2 (en) | 2006-02-27 | 2007-03-13 | Semiconductor device fabricated by selective epitaxial growth method |
US12/230,373 US7679147B2 (en) | 2006-01-31 | 2008-08-28 | Semiconductor device fabricated by selective epitaxial growth method |
US12/285,723 US8497191B2 (en) | 2006-02-27 | 2008-10-14 | Selective epitaxial growth method using halogen containing gate sidewall mask |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006051106 | 2006-02-27 | ||
JP2006051106 | 2006-02-27 | ||
JP2006229917A JP5145672B2 (ja) | 2006-02-27 | 2006-08-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007258665A JP2007258665A (ja) | 2007-10-04 |
JP5145672B2 true JP5145672B2 (ja) | 2013-02-20 |
Family
ID=38443172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006229917A Expired - Fee Related JP5145672B2 (ja) | 2006-01-31 | 2006-08-25 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US7446394B2 (ja) |
JP (1) | JP5145672B2 (ja) |
KR (1) | KR100852585B1 (ja) |
TW (1) | TWI329890B (ja) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100942952B1 (ko) * | 2007-03-26 | 2010-02-22 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
US8047442B2 (en) * | 2007-12-03 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5387147B2 (ja) * | 2009-06-03 | 2014-01-15 | 日本電気株式会社 | 病理画像診断システム、病理画像処理方法、病理画像診断プログラム |
US7994062B2 (en) * | 2009-10-30 | 2011-08-09 | Sachem, Inc. | Selective silicon etch process |
KR101776926B1 (ko) | 2010-09-07 | 2017-09-08 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
US8466502B2 (en) | 2011-03-24 | 2013-06-18 | United Microelectronics Corp. | Metal-gate CMOS device |
US8445363B2 (en) | 2011-04-21 | 2013-05-21 | United Microelectronics Corp. | Method of fabricating an epitaxial layer |
US8324059B2 (en) | 2011-04-25 | 2012-12-04 | United Microelectronics Corp. | Method of fabricating a semiconductor structure |
US8426284B2 (en) | 2011-05-11 | 2013-04-23 | United Microelectronics Corp. | Manufacturing method for semiconductor structure |
US8481391B2 (en) | 2011-05-18 | 2013-07-09 | United Microelectronics Corp. | Process for manufacturing stress-providing structure and semiconductor device with such stress-providing structure |
US8431460B2 (en) | 2011-05-27 | 2013-04-30 | United Microelectronics Corp. | Method for fabricating semiconductor device |
CN102856199A (zh) * | 2011-06-28 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
US8716750B2 (en) | 2011-07-25 | 2014-05-06 | United Microelectronics Corp. | Semiconductor device having epitaxial structures |
US8575043B2 (en) | 2011-07-26 | 2013-11-05 | United Microelectronics Corp. | Semiconductor device and manufacturing method thereof |
US8647941B2 (en) | 2011-08-17 | 2014-02-11 | United Microelectronics Corp. | Method of forming semiconductor device |
US8674433B2 (en) | 2011-08-24 | 2014-03-18 | United Microelectronics Corp. | Semiconductor process |
US8476169B2 (en) | 2011-10-17 | 2013-07-02 | United Microelectronics Corp. | Method of making strained silicon channel semiconductor structure |
JP6045285B2 (ja) * | 2011-10-24 | 2016-12-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8691659B2 (en) | 2011-10-26 | 2014-04-08 | United Microelectronics Corp. | Method for forming void-free dielectric layer |
US8754448B2 (en) | 2011-11-01 | 2014-06-17 | United Microelectronics Corp. | Semiconductor device having epitaxial layer |
US8647953B2 (en) | 2011-11-17 | 2014-02-11 | United Microelectronics Corp. | Method for fabricating first and second epitaxial cap layers |
US8709930B2 (en) | 2011-11-25 | 2014-04-29 | United Microelectronics Corp. | Semiconductor process |
US9136348B2 (en) | 2012-03-12 | 2015-09-15 | United Microelectronics Corp. | Semiconductor structure and fabrication method thereof |
US9202914B2 (en) | 2012-03-14 | 2015-12-01 | United Microelectronics Corporation | Semiconductor device and method for fabricating the same |
US8664069B2 (en) | 2012-04-05 | 2014-03-04 | United Microelectronics Corp. | Semiconductor structure and process thereof |
CN103377924B (zh) * | 2012-04-12 | 2016-01-20 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
US8866230B2 (en) | 2012-04-26 | 2014-10-21 | United Microelectronics Corp. | Semiconductor devices |
US8835243B2 (en) | 2012-05-04 | 2014-09-16 | United Microelectronics Corp. | Semiconductor process |
CN103426907B (zh) * | 2012-05-23 | 2016-09-21 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
US8951876B2 (en) | 2012-06-20 | 2015-02-10 | United Microelectronics Corp. | Semiconductor device and manufacturing method thereof |
US8796695B2 (en) | 2012-06-22 | 2014-08-05 | United Microelectronics Corp. | Multi-gate field-effect transistor and process thereof |
US8710632B2 (en) | 2012-09-07 | 2014-04-29 | United Microelectronics Corp. | Compound semiconductor epitaxial structure and method for fabricating the same |
CN103779218B (zh) * | 2012-10-23 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
US9117925B2 (en) | 2013-01-31 | 2015-08-25 | United Microelectronics Corp. | Epitaxial process |
US8753902B1 (en) | 2013-03-13 | 2014-06-17 | United Microelectronics Corp. | Method of controlling etching process for forming epitaxial structure |
US9034705B2 (en) | 2013-03-26 | 2015-05-19 | United Microelectronics Corp. | Method of forming semiconductor device |
US9064893B2 (en) | 2013-05-13 | 2015-06-23 | United Microelectronics Corp. | Gradient dopant of strained substrate manufacturing method of semiconductor device |
US9076652B2 (en) | 2013-05-27 | 2015-07-07 | United Microelectronics Corp. | Semiconductor process for modifying shape of recess |
US8853060B1 (en) | 2013-05-27 | 2014-10-07 | United Microelectronics Corp. | Epitaxial process |
KR102050779B1 (ko) | 2013-06-13 | 2019-12-02 | 삼성전자 주식회사 | 반도체 소자 및 이의 제조 방법 |
US8765546B1 (en) | 2013-06-24 | 2014-07-01 | United Microelectronics Corp. | Method for fabricating fin-shaped field-effect transistor |
US8895396B1 (en) | 2013-07-11 | 2014-11-25 | United Microelectronics Corp. | Epitaxial Process of forming stress inducing epitaxial layers in source and drain regions of PMOS and NMOS structures |
US8981487B2 (en) | 2013-07-31 | 2015-03-17 | United Microelectronics Corp. | Fin-shaped field-effect transistor (FinFET) |
CN104779286B (zh) * | 2014-01-10 | 2018-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种nmosfet器件及其制备方法 |
US9577070B2 (en) | 2014-11-26 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate spacers and methods of forming |
KR102446671B1 (ko) * | 2016-01-08 | 2022-09-23 | 삼성전자주식회사 | 비대칭 활성 영역을 포함하는 반도체 소자 및 그의 형성 방법 |
CN107403835B (zh) * | 2016-05-19 | 2021-12-14 | 联芯集成电路制造(厦门)有限公司 | 半导体装置及其制作工艺 |
JP2019029448A (ja) * | 2017-07-27 | 2019-02-21 | キヤノン株式会社 | 撮像装置、カメラおよび撮像装置の製造方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04338634A (ja) * | 1991-05-16 | 1992-11-25 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP3761918B2 (ja) * | 1994-09-13 | 2006-03-29 | 株式会社東芝 | 半導体装置の製造方法 |
JP2861869B2 (ja) | 1994-10-12 | 1999-02-24 | 日本電気株式会社 | 半導体装置の製造方法 |
US7105411B1 (en) * | 1997-12-18 | 2006-09-12 | Micron Technology, Inc. | Methods of forming a transistor gate |
JP4166885B2 (ja) * | 1998-05-18 | 2008-10-15 | 富士通株式会社 | 光半導体装置およびその製造方法 |
JP4021593B2 (ja) * | 1998-09-25 | 2007-12-12 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2000164857A (ja) * | 1998-11-24 | 2000-06-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2001250944A (ja) * | 2000-03-07 | 2001-09-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2003204063A (ja) * | 2002-01-10 | 2003-07-18 | Toshiba Corp | 半導体装置及びその製造方法 |
KR20040002215A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 트랜지스터의 제조 방법 |
KR100517555B1 (ko) * | 2003-01-02 | 2005-09-28 | 삼성전자주식회사 | 살리사이드층을 포함하는 반도체 소자 및 그 제조방법 |
US6838396B2 (en) * | 2003-03-28 | 2005-01-04 | International Business Machines Corporation | Bilayer ultra-thin gate dielectric and process for semiconductor metal contamination reduction |
JP2004363199A (ja) | 2003-06-02 | 2004-12-24 | Sumitomo Mitsubishi Silicon Corp | 半導体基板の製造方法 |
US7067434B2 (en) * | 2003-12-22 | 2006-06-27 | Texas Instruments Incorporated | Hydrogen free integration of high-k gate dielectrics |
JP4375619B2 (ja) * | 2004-05-26 | 2009-12-02 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7361563B2 (en) * | 2004-06-17 | 2008-04-22 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device using a selective epitaxial growth technique |
KR100642747B1 (ko) | 2004-06-22 | 2006-11-10 | 삼성전자주식회사 | Cmos 트랜지스터의 제조방법 및 그에 의해 제조된cmos 트랜지스터 |
KR100559115B1 (ko) * | 2004-07-15 | 2006-03-10 | 재단법인서울대학교산학협력재단 | 전계 효과 트랜지스터의 제조방법 |
JP4669679B2 (ja) * | 2004-07-29 | 2011-04-13 | 東京エレクトロン株式会社 | 窒化珪素膜の製造方法及び半導体装置の製造方法 |
US7547605B2 (en) | 2004-11-22 | 2009-06-16 | Taiwan Semiconductor Manufacturing Company | Microelectronic device and a method for its manufacture |
JP4781115B2 (ja) * | 2005-02-23 | 2011-09-28 | 三洋電機株式会社 | 固体電解コンデンサ及びその製造方法 |
US7816217B2 (en) | 2005-12-22 | 2010-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-step epitaxial process for depositing Si/SiGe |
US7579248B2 (en) | 2006-02-13 | 2009-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resolving pattern-loading issues of SiGe stressor |
-
2006
- 2006-08-25 JP JP2006229917A patent/JP5145672B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-26 KR KR1020070018933A patent/KR100852585B1/ko active IP Right Grant
- 2007-02-27 TW TW096106737A patent/TWI329890B/zh active
- 2007-03-13 US US11/717,205 patent/US7446394B2/en active Active
-
2008
- 2008-08-28 US US12/230,373 patent/US7679147B2/en active Active
- 2008-10-14 US US12/285,723 patent/US8497191B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8497191B2 (en) | 2013-07-30 |
US20090117715A1 (en) | 2009-05-07 |
TW200739684A (en) | 2007-10-16 |
US20090045471A1 (en) | 2009-02-19 |
US7679147B2 (en) | 2010-03-16 |
US7446394B2 (en) | 2008-11-04 |
KR100852585B1 (ko) | 2008-08-14 |
TWI329890B (en) | 2010-09-01 |
JP2007258665A (ja) | 2007-10-04 |
US20070200203A1 (en) | 2007-08-30 |
KR20070089073A (ko) | 2007-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5145672B2 (ja) | 半導体装置の製造方法 | |
JP5173140B2 (ja) | 電気的に活性なドープト結晶性Si含有膜の堆積方法 | |
TWI404123B (zh) | 半導體膜之選擇性磊晶成長 | |
TWI442448B (zh) | 使用選擇性沉積製程製備mosfet元件的方法 | |
TWI400744B (zh) | 含矽與碳磊晶層之形成 | |
US8685845B2 (en) | Epitaxial growth of silicon doped with carbon and phosphorus using hydrogen carrier gas | |
JP5350815B2 (ja) | 半導体装置 | |
JP4918043B2 (ja) | シリコンエピタキシャル膜形成方法 | |
US7531395B2 (en) | Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors | |
TWI383435B (zh) | 含矽磊晶層之形成 | |
US20080026149A1 (en) | Methods and systems for selectively depositing si-containing films using chloropolysilanes | |
JP2009521801A (ja) | ドープされた半導体物質のエピタキシャル堆積 | |
TW201426818A (zh) | 形成三維結構高摻雜含矽材料之選擇性同形覆蓋磊晶方法 | |
KR20070100787A (ko) | Cvd 에칭 및 증착 시퀀스에 의해 형성되는 cmos트랜지스터 접합 영역들 | |
JP2015053336A (ja) | 半導体装置およびその製造方法 | |
TWI524392B (zh) | 穩定矽化金屬膜及其製造方法 | |
US20070202669A1 (en) | Epitaxial growth method and semiconductor device fabrication method | |
JP2010512668A (ja) | シリコンと炭素を含有するインサイチュリンドープエピタキシャル層の形成 | |
US8012858B2 (en) | Method of fabricating semiconductor device | |
JP2701793B2 (ja) | 半導体装置の製造方法 | |
JP4876375B2 (ja) | 半導体装置およびその製造方法 | |
JP2001126989A (ja) | 半導体薄膜の形成方法 | |
JP2006253605A (ja) | 半導体基板及び半導体装置並びにそれらの製造方法 | |
JP2007288019A (ja) | 成膜方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5145672 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |