CN108463871A - 碳化硅外延衬底及制造碳化硅半导体器件的方法 - Google Patents

碳化硅外延衬底及制造碳化硅半导体器件的方法 Download PDF

Info

Publication number
CN108463871A
CN108463871A CN201680078363.4A CN201680078363A CN108463871A CN 108463871 A CN108463871 A CN 108463871A CN 201680078363 A CN201680078363 A CN 201680078363A CN 108463871 A CN108463871 A CN 108463871A
Authority
CN
China
Prior art keywords
silicon carbide
concentration
carbide layer
substrate
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680078363.4A
Other languages
English (en)
Inventor
伊东洋典
西口太郎
平塚健二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN108463871A publication Critical patent/CN108463871A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Abstract

根据本公开的碳化硅外延衬底包括：具有第一主表面的碳化硅单晶衬底；在碳化硅单晶衬底上的第一碳化硅层，第一碳化硅层具有第一浓度的载流子；以及在第一碳化硅层上的第二碳化硅层，第二碳化硅层具有小于第一浓度的第二浓度的载流子，第二碳化硅层包括与第一主表面相反的第二主表面。在载流子沿第一碳化硅层和第二碳化硅层层叠的层叠方向上的浓度分布中，载流子浓度在第一浓度和第二浓度之间改变的过渡区具有小于或等于1μm的宽度。第二浓度的标准差与第二浓度的平均值的比率小于或等于5％，该比率定义为在距第二主表面的中心60mm内的中心区中的第二浓度的均匀性。中心区具有小于或等于0.5nm的算术平均粗糙度。

Description

碳化硅外延衬底及制造碳化硅半导体器件的方法
技术领域
本公开涉及一种碳化硅外延衬底和用于制造碳化硅半导体器件的方法。本申请主张基于2016年2月10日申请的日本专利申请2016-023939号的优先权，其全部内容在此通过引用作为参考。
背景技术
日本专利特开2014-103363号公报(专利文献1)公开了一种用于制造碳化硅半导体衬底的方法。该制造方法包括使用氨气和氮气作为掺杂气体形成第一碳化硅层和第二碳化硅层。
引用列表
专利文件
PTD 1：日本专利特开2014-103363号公报
发明内容
根据本公开的碳化硅外延衬底包括：具有第一主表面的碳化硅单晶衬底；在碳化硅单晶衬底上的第一碳化硅层，所述第一碳化硅层具有第一浓度的载流子；以及在第一碳化硅层上的第二碳化硅层，所述第二碳化硅层具有第二浓度的载流子，第二碳化硅层包括与第一主表面相反的第二主表面，所述第二浓度小于所述第一浓度。在沿着第一碳化硅层和第二碳化硅层被层叠的层叠方向上的载流子的浓度分布中，过渡区具有小于或等于1μm的宽度，在所述过渡区中，载流子的浓度在第一浓度和第二浓度之间改变。第二浓度的标准差与第二浓度的平均值的比率小于或等于5％，该比率被定义为在距第二主表面的中心60mm内的中心区中的第二浓度的均匀性。中心区具有小于或等于0.5nm的算术平均粗糙度(Sa)。
附图说明
图1是示出根据本实施例的碳化硅外延衬底的配置的示意性平面图。
图2是示出根据本实施例的碳化硅外延衬底的配置的示意性横截面图。
图3是示出载流子浓度的测量位置的示意性平面图。
图4是示出Sa和Ra的测量位置的示意性平面图。
图5是示出根据本实施例的用于制造碳化硅外延衬底的方法的流程图。
图6是碳化硅单晶衬底的示意图。
图7是示出用于执行根据本发明的用于制造碳化硅外延衬底的方法的成膜设备的配置的局部示意性横截面图。
图8示出了根据本实施例的用于制造碳化硅外延衬底的示例性方法。
图9示出了根据比较例的用于制造碳化硅外延衬底的示例性方法。
图10示出了通过图8所示的制造方法制造的根据本实施例的碳化硅外延衬底中的氮原子的示例性浓度分布。
图11示出了通过图9所示的制造方法制造的根据比较例的碳化硅外延衬底中的氮原子的示例性浓度分布。
图12示出了用于支撑多个碳化硅单晶衬底的示例性衬底支架。
图13是示出根据本实施例的用于制造碳化硅半导体器件的方法的流程图。
图14是示出根据本实施例的用于制造碳化硅半导体器件的方法的第一步骤的示意性横截面图。
图15是示出根据本实施例的用于制造碳化硅半导体器件的方法的第二步骤的示意性横截面图。
图16是示出根据本实施例的用于制造碳化硅半导体器件的方法的第三步骤的示意性横截面图。
具体实施方式
[本公开的实施例的概述]
首先，以下描述本公开的实施例的概述。关于本说明书中的结晶学指示，单个取向由[]表示，组取向由<>表示，并且单个平面由()表示，并且组平面由{}表示。晶体学负指数通常通过将“-”(横线)置于数字之上来表示；然而，在本说明书中，通过在数字之前加上负号来表示结晶学负指数。
(1)根据本公开的碳化硅外延衬底100包括：具有第一主表面11的碳化硅单晶衬底10；在碳化硅单晶衬底10上的第一碳化硅层20，第一碳化硅层20具有第一浓度的载流子；以及在第一碳化硅层20上的第二碳化硅层30，第二碳化硅层30具有小于第一浓度的第二浓度的载流子，第二碳化硅层30包括与第一主表面相反的第二主表面31。在第一碳化硅层20和第二碳化硅层30被层叠的层叠方向104上的载流子浓度分布中，载流子浓度在第一浓度和第二浓度之间改变的过渡区34具有小于或等于1μm的宽度105。第二浓度的标准差与第二浓度的平均值的比率小于或等于5％，所述比率定义为在距第二主表面31的中心O的60mm内的中心区5中的第二浓度的均匀性。中心区具有小于或等于0.5nm的算术平均粗糙度(Sa)。
碳化硅外延衬底用于制造碳化硅半导体器件。碳化硅外延衬底需要实现载流子浓度的面内均匀性和表面粗糙度的降低两者。另外，碳化硅外延衬底需要在第一碳化硅层和第二碳化硅层之间的边界处具有载流子浓度的急剧改变。根据本公开，可以实现碳化硅外延衬底，其允许载流子浓度的面内均匀性的改善和表面粗糙度的降低，并且其具有在第一碳化硅层和第二碳化硅层之间的过渡区中急剧改变的载流子浓度。
(2)根据(1)的碳化硅外延衬底100，过渡区34的宽度小于或等于0.5μm。
(3)根据(1)或(2)的碳化硅外延衬底100，第二浓度的均匀性小于或等于3％。
(4)根据(1)至(3)中任一项的碳化硅外延衬底100，中心区5的算术平均粗糙度小于或等于0.3nm。
(5)根据(1)-(4)中任一项的碳化硅外延衬底100，在中心区5中的任何点处的第二碳化硅层30的深度方向103，第二浓度的标准差相对于第二浓度的平均值的比率小于或等于20％。
(6)根据本公开的用于制造碳化硅半导体器件300的方法包括：制备(1)至(5)中任一项的碳化硅外延衬底100；并处理碳化硅外延衬底100。
[本公开的实施例的概述]
接下来，下面参照附图描述本公开的实施例的细节。在下面的描述中，相同或相应的元件被赋予相同的附图标记，并且不重复描述。
(碳化硅外延衬底)
如图1和图2所示，根据本实施例的碳化硅外延衬底100包括碳化硅单晶衬底10、第一碳化硅层20和第二碳化硅层30。碳化硅单晶衬底10具有第一主表面11。第二碳化硅层30具有第二主表面31。第二主表面31位于与第一主表面11相反。
碳化硅外延衬底100可以具有在第一方向101上延伸的第一平面和在第二方向102上延伸的第二平面中的至少一个。第一方向101例如是<11-20>方向。第二方向102例如是<1-100>方向。
例如，第二主表面31具有大于或等于150mm的最大直径151(直径)。最大直径151可以大于或等于200mm，或者可以大于或等于250mm。最大直径151的上限没有特别限制。例如，最大直径151的上限可以是300mm。
第二主表面31包括外周区4，由外周区4包围的中心区5以及外缘3。中心区5是具有距第二主表面31的中心O的在60mm以内的距离的区域。
碳化硅单晶衬底10由碳化硅单晶构成。例如，碳化硅单晶具有4H-SiC的多型。在电子迁移率、介电强度等方面，4H-SiC优于其他多型。碳化硅单晶衬底10包括作为n型杂质的氮(N)。碳化硅单晶衬底10的导电类型是n型。
碳化硅单晶衬底10包括与第一主表面11相反的第三主表面12。例如，第三主表面12对应于{0001}平面或相对于{0001}平面倾斜小于或等于8°的平面。例如，当第三主表面12相对于{0001}平面倾斜时，第三主表面12的法线沿<11-20>方向倾斜。
第一碳化硅层20是形成在碳化硅单晶衬底10上的外延层。第一碳化硅层20位于第三主表面12上。第二碳化硅层30是形成在第一碳化硅层20上的外延层。
第一碳化硅层20和第二碳化硅层30中的每一个的导电类型是n型。第一碳化硅层20和第二碳化硅层30中的每一个包括作为n型杂质的氮原子。
第一碳化硅层20中的载流子浓度可以低于碳化硅单晶衬底10中的载流子浓度。第二碳化硅层30中的载流子浓度低于第一碳化硅层20中的载流子浓度。
例如，碳化硅单晶衬底10中的载流子浓度约为1×1019cm-3。第一碳化硅层20中的载流子浓度约为1×1017至1×1019cm-3。例如，第二碳化硅层30中的载流子浓度小于或等于1×1016cm-3。
在下面的描述中，垂直于第二主表面31且从第二主表面31朝向第三主表面12延伸的方向将被称为“深度方向”。另一方面，术语“层叠方向”是指与“深度方向”相反的方向，即，第一碳化硅层20和第二碳化硅层30依此顺序层叠的方向。在图2中，深度方向103和层叠方向104由箭头表示。
在第一碳化硅层20和第二碳化硅层30之间存在过渡区34。过渡区34被定义为载流子浓度沿着层叠方向从第一浓度向第二浓度改变的区域。过渡区34的宽度105可以定义为过渡区34在层叠方向上的长度。宽度105小于或等于1μm，并且优选地小于或等于0.5μm。
(载流子浓度的面内均匀性)
中心区5中载流子浓度的面内均匀性小于或等于5％。面内均匀性是在平行于第二主表面31的方向上，第二碳化硅层30的载流子浓度的载流子浓度的标准差与第二碳化硅层30的载流子浓度的平均值的比率(σ/ave)。载流子浓度的面内均匀性优选小于或等于3％。
例如，使用采用水银探针法的C-V测量设备来测量中心区5中的载流子浓度。例如，探针的面积为0.01cm2。如图3所示，例如，在通过将通过中心O延伸并平行于第一方向101的第二线段7大致等分成12段而获得的测量位置处执行测量。同样，在通过将通过中心O延伸并平行于第二方向102的第一线段6大致等分成12段而获得的测量位置处执行测量。中心O用作一个测量位置。在中心区5中的总共25个测量位置(由阴影表示的区域)测量载流子浓度。基于在总共25个测量位置处的测量结果，计算载流子浓度的平均值和标准差。
如图2所示，第二碳化硅层30包括表面层区32和下层区33。表面层区32是在与第二主表面31垂直的方向上在从第二主表面31朝向第三主表面12的10μm内的区域。根据所施加的电压来调整测量深度。下层区33是介于表层区域32与第一碳化硅层20之间的区域。
载流子浓度是在表面层区32处测量的。测量数据用表示1/C2的纵轴和表示V的横轴绘制。基于测量数据的直线的倾角，估计载流子浓度。
(算术平均粗糙度：Ra)
中心区5具有小于或等于1nm的算术平均粗糙度(Ra)。例如，算术平均粗糙度(Ra)可以通过AFM(原子力显微镜)测量。算术平均粗糙度(Ra)的测量范围例如是5μm×5μm的正方形区域。中心区5的算术平均粗糙度(Ra)优选小于或等于0.3nm，并且更优选小于或等于0.2nm。
如图4所示，例如，假定在中心区5中存在延伸穿过第二主表面31的中心O并平行于第一方向101的第一线段6和延伸穿过第二主表面31的中心O并平行于第二方向102的第二线段7。在以下区域测量算术平均粗糙度Ra：包括位于第一线段6上并且与中心O左右分开一定距离的点的正方形区域；包括位于第二线段7上且与中心O上下分开一定距离的点的正方形区域；和包括中心O的正方形区域。例如，在以下区域测量算术平均粗糙度Ra：在第一线段6上位于夹着中心O的两侧的正方形区域；在第二线段7上位于夹着中心O的两侧的正方形区域；和包括中心O的正方形区域(即，图4中由阴影线表示的总共五个测量区域)。
(算术平均粗糙度：Sa)
中心区5的算术平均粗糙度(Sa)小于或等于1nm。算术平均粗糙度(Sa)是通过将二维算术平均粗糙度(Ra)扩展到三维而获得的参数。例如，算术平均粗糙度(Sa)可以使用白光干涉显微镜来测量。作为白色光干涉显微镜，例如可以使用NIKON提供的BW-D507。算术平均粗糙度(Sa)的测量范围例如是255μm×255μm的正方形区域。中心区5的算术平均粗糙度(Sa)优选小于或等于0.5nm，并且更优选小于或等于0.3nm。例如，在图4所示的五个正方形区域中，测量算术平均粗糙度Sa。
(过渡区的宽度)
例如，可以通过使用SIMS(二次离子质谱法)测量氮浓度来测量沿着碳化硅外延衬底100的深度方向103的载流子浓度。作为SIMS，例如可以使用Cameca提供的IMS7f。例如，可以使用以下测量条件：将O2+用作一次离子；并采用8keV的一次离子能量。应指出的是，使用SIMS在测量中确定氮浓度。载流子浓度通过从氮浓度中减去用作补偿杂质的p型杂质的浓度来确定；然而，p型杂质的浓度降低到基本可以忽略的量，并且因此将氮浓度假定为载流子浓度。
第一碳化硅层20和第二碳化硅层30中的每一个的氮浓度可以如下确定。在每个层中，氮浓度测量到至少0.1μm的深度。将通过测量获得的多个值取平均。因此，确定每层的氮浓度。可以对测量结果执行诸如平整化或内插的过程以确定氮浓度。
(制造碳化硅外延衬底的方法)
图5是示出根据本实施例的用于制造碳化硅外延衬底的方法的流程图。如图5所示，首先进行制备碳化硅单晶衬底的步骤(110)。例如，碳化硅单晶衬底10由具有多型4H的六方碳化硅构成。如图6所示，制备具有第一主表面11和第三主表面12的碳化硅单晶衬底10。例如，碳化硅单晶衬底10通过对由升华法制造的碳化硅单晶构成的晶锭进行切片来制备。
第三主表面12对应于相对于基面倾斜一个偏离角的平面。基面例如是{0001}平面，并且特别是(0001)Si平面。例如，偏离角大于或等于2°并且小于或等于8°。偏离方向可以是<1-100>方向或可以是<11-20>方向。
接下来，将碳化硅单晶衬底10放置在成膜设备中。在成膜设备中，执行形成第一碳化硅层20的步骤(120)。然后，在成膜设备中执行形成第二碳化硅层30的步骤(130)。
图7是示出用于执行根据本公开的用于制造碳化硅外延衬底的方法的成膜设备40的配置的局部示意性横截面图。例如，成膜设备40是CVD(化学气相沉积)设备。如图7所示，成膜设备40主要包括加热元件41、绝热体42、石英管43、感应加热线圈44、衬底支架46、气体供给源51-54、管61、63、阀64和排气泵65。
加热元件41具有中空结构并在其中形成反应室45。绝热体元件42布置为包围加热元件41的外周。石英管43布置为包围绝热体42的外周。感应加热线圈44设置为缠绕在石英管43的外周。加热元件41、绝热体42和感应加热线圈44是用于加热反应室45的加热结构的元件。
衬底支架46放置在反应室45中。衬底支架46具有用于在其中保持碳化硅单晶衬底10的凹槽。碳化硅单晶衬底10被放置在衬底支架46的凹槽处以在衬底支架46处暴露第三主表面12。作为一个示例，衬底支架46是感受器。
气体供应源51供应氢气(H2)作为载气。各气体供给源52、53供给原料气体。在本公开中，气体供应源52供应硅烷(SiH4)气体，并且气体供应源53供应丙烷(C3H8)气体。气体供应源52可以供应除硅烷以外的包括硅原子的气体。包括硅原子的气体的其它示例包括四氯化硅(SiCl4)气体、三氯硅烷(SiHCl3)气体和二氯硅烷(SiH2Cl2)气体。
气体供应源54供应氨(NH3)气体作为掺杂剂气体。通过使用氨气，可以预期提高碳化硅外延衬底的载流子浓度的面内均匀性及其面内平坦性。
氨气在反应室45中被加热。可以提供用于在将氨气引入反应室45之前加热氨气的预热结构。
管61配置为将包括载气、原料气体和氨气的混合气体80引入气体入口47。管63配置为连接到气体出口48并且将来自反应室45的气体排出。排气泵65连接到管63。阀64设置在管63处。
下面描述包括步骤120和步骤130并由成膜设备40执行的一系列过程的细节。如图7和图8所示，在时间t1，碳化硅单晶衬底10被放置在衬底支架46上。在时间t1，例如，反应室45内的温度为T1，并且反应室45内的压力为大气压。温度T1例如是室温。
在时间t2，反应室45内的压力开始下降。在时间t3，反应室45内的压力达到压力P1。例如，压力P1约为1×10-6Pa。
在时间t3，反应室45的温度开始上升。通过向感应加热线圈44供应高频电流，通过电磁感应效应对加热元件41进行感应加热。因此，加热衬底支架46和碳化硅单晶衬底10。
在时间t4到时间t5的时段期间，反应室45内的温度保持在温度T2。温度T2例如是1100℃。保持时间(时间t4到时间t5的时段期间)例如是10分钟。通过设定保持时间，预期衬底支架46与碳化硅单晶衬底10之间的温度差变小。因此，预期碳化硅单晶衬底10的平面内的温度分布变得均匀。
在时间t5，反应室45的温度恢复增加。在本公开中，从时间t5起，将氢气(H2)引入到反应室45中。例如，氢气的流率为约120slm。流率单位“slm”表示标准状态(0℃；101.3kPa)下的“L/min”。通过该操作，例如，预期减少反应室45中剩余的氮。此外，碳化硅单晶衬底10的第三主表面12被氢蚀刻。通过引入氢气，反应室45中的压力从压力P1变为压力P2。例如，压力P2是80毫巴(8kPa)。
在反应室45的温度达到温度T3之后，反应室45的温度保持在温度T3一段时间。例如，温度T3是1630℃。温度T3是进行外延生长的生长温度。
从时间t6到时间t7的过程对应于步骤120的过程。从时间t6开始，将原料气体(硅烷气体和丙烷)和掺杂气体(氨气)引入到反应室45中。
应指出的是，在本公开中没有使用氮气(N2气体)作为掺杂剂气体。因此，在图8中，氮气的流率表示为0sccm。为了与后述的制造方法进行比较，氮气(N2气体)的流率示于图8。
通过外延生长在碳化硅单晶衬底10上形成第一碳化硅层20。例如，第一碳化硅层20的载流子浓度为1×1018cm-3。在时间t6-t7的时段内，氢气的流率为120slm，硅烷气体的流率为46sccm，丙烷气体的流率为14sccm，并且氨气的流率为0.7sccm。硅烷气体与氨气的体积比(N/SiH4)为0.015。
例如，源料气体中的C/Si比为0.9。例如，第一碳化硅层20的厚度为1μm。例如，时间t6到时间t7的时段是3分钟。在通过外延生长形成第一碳化硅层20的时段，衬底支架46旋转。
从时间t7到时间t8的过程对应于步骤130的过程。在步骤130中，通过外延生长在第一碳化硅层20上形成第二碳化硅层30。在时间t7到时间t8的时段，氢气的流率为120slm，硅烷气体的流率为46sccm，丙烷气体的流率为15sccm，并且氨气的流率为3.0×10-3sccm。例如，原料气体中的C/Si比为1.0。例如，第二碳化硅层30的厚度为15μm。例如，时间t7到时间t8的时段是31分钟。在通过外延生长形成第二碳化硅层30期间，衬底支架46旋转。
优选地，在步骤120、130中，碳化硅单晶衬底10在面内方向上的温度被均匀地保持。具体而言，在时间t6到时间t8的时段，在碳化硅单晶衬底10的第三主表面12中，将最高温度与最低温度的差维持在小于或等于10℃。
在步骤120、130中的至少一个步骤中，可以在混合气体80中混合氯基气体(例如HCl气体)。通过将氯基气体引入反应室45中，可以预期增加碳化硅层的生长速率。
在时间t8，停止供应硅烷气体、丙烷气体和氨气，从而结束步骤130。之后，执行冷却步骤。例如，在时间t8到时间t9的时段期间，碳化硅外延衬底100的温度从温度T3降低到温度T1。例如，时间t8到时间t9的时段是60分钟。例如，温度T3是1600℃。例如，碳化硅外延衬底100的冷却速率为(1600-100)℃/1小时＝1500℃/小时。冷却步骤中的冷却速率可以小于或等于1500℃/小时，可以小于或等于1300℃/小时，或者可以小于或等于1000℃/小时。
在时间t9到时间t10的时段期间，反应室45中的压力保持在大气压力，并且反应室45中的温度保持在室温。在碳化硅外延衬底100的温度在室温附近之后，从反应室45移除碳化硅外延衬底100。通过上述制造方法，完成碳化硅外延衬底100。
应指出的是，反应室45中的压力可以在冷却步骤中减小。例如，反应室45中的压力可以在约10分钟内从100毫巴(10kPa)减小至10毫巴(1kPa)。
氮气可以用作形成n型碳化硅层的掺杂剂气体。在图9中示出了图8所示的制造方法的比较例。根据图9所示的制造方法，在步骤120中，使用氮气代替氨气作为掺杂剂气体。例如，氮气的流率为700sccm。其他条件与图8所示的条件相同，因此不再重复描述。
图10示出了通过图8所示的制造方法制造的根据本实施例的碳化硅外延衬底中的氮原子的示例性浓度分布。在图10所示的示例中，过渡区34的宽度105是约0.5μm。在第二碳化硅层30的深度方向103上，氮浓度的标准差与氮浓度的平均值的比率小于或等于20％。
图11示出了通过图9所示的制造方法制造的根据比较例的碳化硅外延衬底中的氮原子的示例性浓度分布。在图11所示的示例中，过渡区34的宽度105是约2.0μm。
根据本公开，碳化硅层以低C/Si比外延生长。因此，可以预期抑制台阶累积聚束。因此，可以预期提高碳化硅外延衬底100的第二主表面31的平坦性。
另一方面，当C/Si比低时，由于位置竞争效应，氮原子可能包含在碳化硅层中。当氮原子保留在反应室45中时，氮原子可能被推测包含在正在生长的碳化硅层中。
当氮气用作掺杂剂气体时，氮原子可能残留在反应室45中。这是因为用于充分热分解氮气的温度可能高于用于热分解氨气的温度。当在第一碳化硅层20的形成中掺杂气体是氮气时，在第二碳化硅层30的生长期间，残留在反应室45中的氮原子可以被包括在第二碳化硅层30中。
第二碳化硅层30被形成为使得第二碳化硅层30的载流子浓度变得低于第一碳化硅层20的载流子浓度。期望载流子浓度在第一碳化硅层20和第二硅层20之间急剧改变。然而，由于残留在反应室45中的氮原子被包含在第二碳化硅层30中，所以如图11所示载流子浓度从第一浓度到第二浓度的改变变缓。因此，过渡区34的宽度105大。当过渡区34的宽度105较大时，第二碳化硅层30的实质厚度减小。
如图10所示，根据本公开，在步骤120、130中的每一个中将氨气用于掺杂剂气体。由于在步骤120中氨气被充分地热分解，所以在碳化硅层中包括更大量的氮原子并且可以减少反应室45中残留的氮原子的量。因此，根据本实施例，第一碳化硅层20与第二碳化硅层30之间的界面处的载流子浓度的改变变陡。换句话说，过渡区34的宽度105可以很小。
根据图10所示的浓度分布，在过渡区34中，氮浓度基本上单调地改变。然而，根据本实施例的碳化硅外延衬底100不限于此。例如，在过渡区34中，氮浓度可以逐步改变。
在根据本公开的制造方法中，可以在步骤120和步骤130之间添加利用排气泵65对反应室45内部抽真空的步骤。当开始形成第二碳化硅层30时，可以预期进一步减少反应中剩余的氮原子的量。因此，可以预期在第一碳化硅层20和第二碳化硅层30之间的界面处氮浓度的改变变得更陡。
在根据本公开的制造方法中，可以将多个碳化硅单晶衬底放置在反应室45中。如图12所示，例如可以将两个碳化硅单晶衬底10放置在衬底支架46上。在反应室45中，衬底支架46可以绕作为中心的中心轴线49旋转。
(制造碳化硅半导体器件的方法)
以下描述根据本实施例的制造碳化硅半导体器件300的方法。
如图13所示，根据本实施例的用于制造碳化硅半导体器件的方法主要包括外延衬底制备步骤(210)和衬底处理步骤(220)。
首先，执行外延衬底制备步骤(210)。具体而言，通过上述用于制造碳化硅外延衬底的方法来制备碳化硅外延衬底。
接下来，执行衬底处理步骤(220)。具体而言，对碳化硅外延衬底进行处理以制造碳化硅半导体器件。术语“处理”包括各种处理，例如离子注入、热处理、蚀刻、氧化膜形成、电极形成、切割等。即，衬底处理步骤可以包括离子注入、热处理、蚀刻、氧化物膜形成、电极形成和切割中的至少一种。
以下描述用于制造用作示例性碳化硅半导体器件的MOSFET(金属氧化物半导体场效应晶体管)的方法。衬底处理步骤(220)包括离子注入步骤(221)、氧化膜形成步骤(222)、电极形成步骤(223)和切割步骤(224)。
首先，执行离子注入步骤(221：图13)。例如，将诸如铝(Al)的p型杂质注入到其上形成有具有开口部的掩模(未图示)的第二主表面31中。因此，如图14所示，形成具有p型导电性的本体区132。接下来，例如，在预定位置处将诸如磷(P)的n型杂质注入到本体区132中。因此，形成具有n型导电性的源极区133。接下来，在预定位置处将诸如铝的p型杂质注入到源极区133中。因此，形成具有p型导电性的接触区134。
第二碳化硅层30中除本体区132、源极区133和接触区134之外的一部分用作漂移区131。源极区133通过本体区132与漂移区131分离。离子注入可以在以约大于或等于300℃且小于或等于600℃的温度加热碳化硅外延衬底100时执行。在离子注入之后，对碳化硅外延衬底100执行激活退火。通过激活退火，注入到第二碳化硅层30中的杂质被激活，由此在每个区域中产生载流子。例如，用于激活退火的气氛可以是氩(Ar)气氛。例如，激活退火的温度可以是约1800℃。例如，激活退火可以执行约30分钟。
接下来，执行氧化膜形成步骤(222：图13)。例如，通过在包括氧的气氛中加热碳化硅外延衬底100，在第二主表面31上形成氧化膜136(参见图15)。例如，氧化物膜136由二氧化硅(SiO2)等构成。氧化膜136用作栅极绝缘膜。例如，热氧化处理的温度可以是约1300℃。例如，热氧化处理执行约30分钟。
在形成氧化物膜136之后，可以进一步在氮气氛中执行热处理。例如，热处理可以在一氧化氮(NO)、一氧化二氮(N2O)等的气氛中在约1100℃下执行约1小时。此外，然后可以在氩气氛中执行热处理。例如，热处理可以在氩气氛中在约1100至1500℃执行约1小时。
接下来，执行电极形成步骤(223：图13)。在氧化物膜136上形成第一电极141。第一电极141用作栅电极。例如，第一电极141通过CVD法形成。例如，第一电极141由含有杂质的导电性多晶硅构成。第一电极141形成在面对源极区133和本体区132的位置处。
接下来，形成层间绝缘膜137以覆盖第一电极141。层间绝缘膜137例如通过CVD法形成。层间绝缘膜137例如由二氧化硅等构成。层间绝缘膜137形成为与第一电极141和氧化物膜136接触。接下来，通过蚀刻去除预定位置处的氧化物膜136和层间绝缘膜137。因此，源极区133和接触区134通过氧化物膜136暴露。
例如，通过溅射方法在暴露部分形成第二电极142。第二电极142用作源电极。第二电极142例如由钛、铝、硅等构成。例如，在形成第二电极142之后，第二电极142和碳化硅外延衬底100在约900至1100℃的温度下被加热。因此，第二电极142和碳化硅外延衬底100彼此欧姆接触。接下来，形成与第二电极142接触的互连层138。互连层138例如由包括铝的材料构成。
接下来，例如通过等离子体CVD在互连层138上形成钝化保护膜(未图示)。例如，钝化保护膜包括SiN膜。为了连接键合引线，将钝化保护膜的一部分蚀刻到互连层138，从而在钝化保护膜中形成开口。接下来，对碳化硅单晶衬底10的第一主表面11执行背面研磨。因此，将碳化硅单晶衬底10制得很薄。接下来，在第一主表面11上形成第三电极143。第三电极143用作漏电极。第三电极143例如由包含镍和硅的合金(例如，NiSi等)构成。
接下来，执行切割步骤(224：图13)。例如，沿着切割线切割碳化硅外延衬底100，由此将碳化硅外延衬底100分成多个半导体芯片。以这种方式，制造碳化硅半导体器件300(参见图16)。
在以上描述中，已经描述了根据本公开的用于制造示例性地用作碳化硅半导体器件的MOSFET的方法；然而，根据本公开的制造方法不限于此。根据本公开的制造方法可应用于各种碳化硅半导体器件，诸如IGBT(绝缘栅双极晶体管)、SBD(肖特基势垒二极管)、晶闸管、GTO(栅极关断晶闸管)和PiN二极管。
例如，当过渡区34的宽度厚时，可以降低碳化硅半导体器件的击穿电压。当碳化硅半导体器件是MOSFET时，低的击穿电压推测会导致栅极绝缘膜的降低的可靠性。根据本实施例，使用包括具有小宽度105(小于或等于1μm)的过渡区34的碳化硅外延衬底100来制造碳化硅半导体器件。因此，可以预期抑制上述问题。
本文公开的实施例在任何方面都是说明性的而非限制性的。本发明的范围由权利要求书的条款来限定，而不是由上述实施例限定，并且意在包括与权利要求书的条款等同的范围和含义内的任何修改。
参考标记列表
3：外缘；4：外周区；5：中心区；6：第一线段；7：第二线段；10：单晶衬底；11：第一主表面；12：第三主表面；20：第一碳化硅层；30：第二碳化硅层；31：第二主表面；32：表面层区；33：下层区；34：过渡区；40：成膜设备；41：加热元件；42：绝热体；43：石英管；44：感应加热线圈；45：反应室；46：衬底支架；47：气体入口；48：气体出口；49：中心轴；51、52、53、54：气体供应源；61、63：管；64：阀；65：排气泵；80：混合气体；100：碳化硅外延衬底；101：第一方向；102：第二方向；103：深度方向；104：层叠方向；105：宽度；120、130、210、220至224：步骤；131：漂移区；132：本体区；133：源区域；134：接触区；136：氧化膜；137：层间绝缘膜；138：互连层；141：第一电极；142：第二电极；143：第三电极；151：最大直径；300：碳化硅半导体器件；O：中心；P1、P2：压力；Ra、Sa：算术平均粗糙度；T1、T2、T3：温度；t1、t2、t3、t4、t5、t6、t7、t8、t9、t10：时间。

Claims (6)

1.一种碳化硅外延衬底，包括：
具有第一主表面的碳化硅单晶衬底；
在所述碳化硅单晶衬底上的第一碳化硅层，所述第一碳化硅层具有第一浓度的载流子；和
在所述第一碳化硅层上的第二碳化硅层，所述第二碳化硅层具有第二浓度的载流子，所述第二浓度小于所述第一浓度，所述第二碳化硅层包括与所述第一主表面相反的第二主表面，
在沿所述第一碳化硅层和所述第二碳化硅层被层叠的层叠方向的所述载流子的浓度分布中，过渡区具有小于或等于1μm的宽度，在所述过渡区中，载流子的浓度在所述第一浓度和所述第二浓度之间改变，
所述第二浓度的标准差与所述第二浓度的平均值的比率小于或等于5％，所述比率被定义为在距所述第二主表面的中心60mm内的中心区中的所述第二浓度的均匀性，
所述中心区具有小于或等于0.5nm的算术平均粗糙度。
2.根据权利要求1所述的碳化硅外延衬底，其中，所述过渡区的宽度小于或等于0.5μm。
3.根据权利要求1或2所述的碳化硅外延衬底，其中，所述第二浓度的均匀性小于或等于3％。
4.根据权利要求1至3中的任一项所述的碳化硅外延衬底，其中，所述中心区的所述算术平均粗糙度小于或等于0.3nm。
5.根据权利要求1至4中的任一项所述的碳化硅外延衬底，其中，在所述中心区中的任何点处，在所述第二碳化硅层的深度方向上，所述第二浓度的标准差与所述第二浓度的平均值的比率小于或等于20％。
6.一种制造碳化硅半导体器件的方法，所述方法包括：
制备根据权利要求1至权利要求5中的任一项所述的碳化硅外延衬底；和
处理所述碳化硅外延衬底。
CN201680078363.4A 2016-02-10 2016-12-14 碳化硅外延衬底及制造碳化硅半导体器件的方法 Pending CN108463871A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-023939 2016-02-10
JP2016023939 2016-02-10
PCT/JP2016/087209 WO2017138247A1 (ja) 2016-02-10 2016-12-14 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN108463871A true CN108463871A (zh) 2018-08-28

Family

ID=59563223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680078363.4A Pending CN108463871A (zh) 2016-02-10 2016-12-14 碳化硅外延衬底及制造碳化硅半导体器件的方法

Country Status (5)

Country Link
US (1) US20190013198A1 (zh)
JP (1) JPWO2017138247A1 (zh)
CN (1) CN108463871A (zh)
DE (1) DE112016006385T5 (zh)
WO (1) WO2017138247A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640649A (zh) * 2019-03-01 2020-09-08 三菱电机株式会社 SiC外延晶片、半导体装置、电力转换装置
CN112335057A (zh) * 2018-12-04 2021-02-05 住友电气工业株式会社 碳化硅外延衬底及碳化硅半导体器件
CN112514077A (zh) * 2019-06-19 2021-03-16 住友电气工业株式会社 碳化硅外延衬底
CN113272480A (zh) * 2019-01-08 2021-08-17 住友电气工业株式会社 碳化硅再生基板和碳化硅半导体装置的制造方法
CN113272480B (zh) * 2019-01-08 2024-05-14 住友电气工业株式会社 碳化硅再生基板和碳化硅半导体装置的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707075B2 (en) * 2016-11-28 2020-07-07 Mitsubishi Electric Corporation Semiconductor wafer, semiconductor device, and method for producing semiconductor device
US20180233574A1 (en) * 2017-02-10 2018-08-16 Purdue Research Foundation Silicon carbide power transistor apparatus and method of producing same
US20210320005A1 (en) * 2018-07-20 2021-10-14 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
FR3103962B1 (fr) * 2019-11-29 2021-11-05 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
US20220415653A1 (en) * 2019-11-29 2022-12-29 Soitec Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1478302A (zh) * 2000-10-03 2004-02-25 ���﹫˾ 短沟道碳化硅功率mosfets及其制造方法
TW200423415A (en) * 2002-12-20 2004-11-01 Cree Inc Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors and methods of fabricating vertical JFET limited silicon carbide metal-oxide semiconductor field effect transistors
JP2004343133A (ja) * 2004-06-21 2004-12-02 Hoya Corp 炭化珪素製造方法、炭化珪素及び半導体装置
CN1577891A (zh) * 2003-07-02 2005-02-09 松下电器产业株式会社 半导体装置以及其制造方法
CN101802273A (zh) * 2007-09-12 2010-08-11 昭和电工株式会社 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
CN102782823A (zh) * 2011-02-07 2012-11-14 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN102822396A (zh) * 2010-04-07 2012-12-12 新日本制铁株式会社 外延碳化硅单晶基板的制造方法及根据该方法得到的外延碳化硅单晶基板
CN102859654A (zh) * 2010-05-10 2013-01-02 三菱电机株式会社 碳化硅外延晶片及其制造方法、外延生长用碳化硅块状衬底及其制造方法以及热处理装置
US20130062628A1 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
JP2015119083A (ja) * 2013-12-19 2015-06-25 住友電気工業株式会社 炭化珪素半導体基板および炭化珪素半導体装置ならびにそれらの製造方法
JP2015129066A (ja) * 2014-01-08 2015-07-16 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素エピタキシャル基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3811624B2 (ja) * 2001-04-27 2006-08-23 松下電器産業株式会社 半導体装置
US9885124B2 (en) * 2011-11-23 2018-02-06 University Of South Carolina Method of growing high quality, thick SiC epitaxial films by eliminating silicon gas phase nucleation and suppressing parasitic deposition
JP2014154666A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP2015207695A (ja) * 2014-04-22 2015-11-19 住友電気工業株式会社 エピタキシャルウエハの製造方法およびエピタキシャルウエハ
JP2016023939A (ja) 2014-07-16 2016-02-08 セイコーエプソン株式会社 電子部品搬送装置および電子部品検査装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1478302A (zh) * 2000-10-03 2004-02-25 ���﹫˾ 短沟道碳化硅功率mosfets及其制造方法
TW200423415A (en) * 2002-12-20 2004-11-01 Cree Inc Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors and methods of fabricating vertical JFET limited silicon carbide metal-oxide semiconductor field effect transistors
CN1577891A (zh) * 2003-07-02 2005-02-09 松下电器产业株式会社 半导体装置以及其制造方法
JP2004343133A (ja) * 2004-06-21 2004-12-02 Hoya Corp 炭化珪素製造方法、炭化珪素及び半導体装置
CN101802273A (zh) * 2007-09-12 2010-08-11 昭和电工株式会社 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
CN102822396A (zh) * 2010-04-07 2012-12-12 新日本制铁株式会社 外延碳化硅单晶基板的制造方法及根据该方法得到的外延碳化硅单晶基板
CN102859654A (zh) * 2010-05-10 2013-01-02 三菱电机株式会社 碳化硅外延晶片及其制造方法、外延生长用碳化硅块状衬底及其制造方法以及热处理装置
CN102782823A (zh) * 2011-02-07 2012-11-14 住友电气工业株式会社 碳化硅半导体器件及其制造方法
US20130062628A1 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
JP2015119083A (ja) * 2013-12-19 2015-06-25 住友電気工業株式会社 炭化珪素半導体基板および炭化珪素半導体装置ならびにそれらの製造方法
JP2015129066A (ja) * 2014-01-08 2015-07-16 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素エピタキシャル基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
孙国胜等: "新一代宽禁带4H-SiC功率半导体外延材料的产业化进展", 《军民两用技术与产品》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112335057A (zh) * 2018-12-04 2021-02-05 住友电气工业株式会社 碳化硅外延衬底及碳化硅半导体器件
CN113272480A (zh) * 2019-01-08 2021-08-17 住友电气工业株式会社 碳化硅再生基板和碳化硅半导体装置的制造方法
CN113272480B (zh) * 2019-01-08 2024-05-14 住友电气工业株式会社 碳化硅再生基板和碳化硅半导体装置的制造方法
CN111640649A (zh) * 2019-03-01 2020-09-08 三菱电机株式会社 SiC外延晶片、半导体装置、电力转换装置
CN111640649B (zh) * 2019-03-01 2023-04-07 三菱电机株式会社 SiC外延晶片、半导体装置、电力转换装置
CN112514077A (zh) * 2019-06-19 2021-03-16 住友电气工业株式会社 碳化硅外延衬底

Also Published As

Publication number Publication date
WO2017138247A1 (ja) 2017-08-17
DE112016006385T5 (de) 2018-10-18
JPWO2017138247A1 (ja) 2018-11-29
US20190013198A1 (en) 2019-01-10

Similar Documents

Publication Publication Date Title
CN108463871A (zh) 碳化硅外延衬底及制造碳化硅半导体器件的方法
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
US10697086B2 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
US20120056201A1 (en) Insulated gate bipolar transistor
CN106796886B (zh) 碳化硅半导体器件和用于制造碳化硅半导体器件的方法
JP2008205296A (ja) 炭化珪素半導体素子及びその製造方法
JP6891758B2 (ja) 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
JP6245416B1 (ja) 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
JP6387799B2 (ja) 半導体基板およびその製造方法
WO2018159646A1 (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
JP6954316B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US11735415B2 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP6233555B1 (ja) 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
JP7310822B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
CN112522781B (zh) 碳化硅衬底上的缓冲层及其形成方法
JP6090552B1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
CN112335057A (zh) 碳化硅外延衬底及碳化硅半导体器件
JP7131146B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP7115084B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
WO2017051611A1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
CN118020143A (zh) 使外延层中的载流子浓度均匀化的方法以及通过该方法制造的结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180828