CN1948981A - 一种高速晶圆允收测试方法 - Google Patents

一种高速晶圆允收测试方法 Download PDF

Info

Publication number
CN1948981A
CN1948981A CN 200510030551 CN200510030551A CN1948981A CN 1948981 A CN1948981 A CN 1948981A CN 200510030551 CN200510030551 CN 200510030551 CN 200510030551 A CN200510030551 A CN 200510030551A CN 1948981 A CN1948981 A CN 1948981A
Authority
CN
China
Prior art keywords
testing
test
smu
editor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200510030551
Other languages
English (en)
Inventor
胡晓明
徐向明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 200510030551 priority Critical patent/CN1948981A/zh
Publication of CN1948981A publication Critical patent/CN1948981A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种高速晶圆允收测试方法，其中的版图设计中器件的组合相互独立；编辑测试算法时采用相同类型器件、相同测试项目的并行处理的方法；编辑测试程序时，将各个器件在测试过程中具有相同测试条件端子连接在一起并使用一个SMU来完成接地或加偏置电流或电压的动作，然后指定各个器件中需要测量的端子分别连接到不同的SMU上；测试时，一次完成所有器件的测试工作且每个所述SMU分享测试精度的设定，并一次报告所有器件测试结果。本发明由于在测试中采取SMU并行处理及改进了Common PAD的连接方法，有效的提高了测试速度。

Description

一种高速晶圆允收测试方法
技术领域
本发明涉及一种适用于半导体参数测试仪器的应用方法，尤其涉及一种高速晶圆允收测试方法。
背景技术
目前在晶圆允收测试(Wafer acceptance test，WAT)过程中，通常存在许多相同类型的Device(器件)和相同的测试项目。例如需要分别测试长沟道、标准和窄沟道晶体管的阈值电压，沟道饱和电流，晶体管沟道的漏电和晶体管击穿特性等。如果对上述器件采用逐个项目测试需要花费一定的测试时间，所以如何寻找一种快速而不损失测试精度的方法在此时显得尤为重要。
发明内容
本发明要解决的技术问题是提供一种高速晶圆允收测试方法，可以提高测试速度，减少测试时间。
为解决上述技术问题，本发明提出了一种高速晶圆允收测试方法，其中的版图设计中器件的组合相互独立；编辑测试算法时采用相同类型器件、相同测试项目的并行处理的方法；编辑测试程序时，将各个器件在测试过程中具有相同测试条件端子连接在一起并使用一个SMU(Source/monitor unit)来完成接地或Bias(加偏置电压、电流)的动作，然后指定各个器件中需要测量的端子分别连接到不同的SMU上；测试时，一次完成所有器件的测试工作且每个所述SMU分享测试精度的设定，并一次报告所有器件测试结果。
本发明方法由于在测试中采取SMU并行处理及改进了Common PAD(衬垫，用于测试时压探针或芯片封装时连线用的导电衬垫)的连接方法，有效的提高了测试速度。
附图说明
图1是本发明方法的流程图；
图2是本发明方法具体实施例测试算法中，SMU并行处理的示意图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步详细的说明。
如图1所示，是本发明方法的流程图，即首先在版图中设计相互之间独立的器件的组合；然后编辑适用的测试算法，尽量考虑相同类型器件、相同测试项目的并行处理；在测试程序编辑时，将相同测试项目的器件的Ground端子连接在一起并使用一个SMU来完成接地或加Bias的动作，指定各个需要测量的端子分别连接到不同的SMU上；最后在测试的时候：必须1)一次完成这些器件的测试工作，2)每个SMU分享了测试精度的设定，3)一次将所有的测试结果报告出来。
本发明方法具体实施中采用了HP4070仪器。通常情况下，因为HP4070仪器的SMU对于每一次测试，都会有一个延迟(Internal Delay)，该延迟包括测试的等待(Wait)时间、SMU Force(印加Bias)的等待时间、程序的运行时间、调用测试算法的时间、数据的存储时间，仪器的A/D转换时间等等。当测试项目庞大时候，这些延迟时间的总和是不容忽视的。但利用本发明方法，可以最大限度利用HP4070的8个SMU来同时完成对8个Device的测试。具体而言：首先在版图Layout设计中，考虑使用Common ground PAD，并使每个Device的相对独立的方法来设计版图来满足测试要求；然后在测试算法Algorithm里，选用SMU并行的处理方法，具体可见图2所示；在测试程序中，调用上述类型的算法，进行并行测试。
为进一步说明，以采用HP4070仪器进行晶体管的IOFF(沟道漏电)测试为例：
在版图设计的时候，将所有晶体管的栅(Gate)、源(Source)、衬底(Substrate)使用Common Gate、common Source、common Substrate的方法分别引出一个PAD，而漏(Drain)端子每个器件各占用一个PAD。
在测试程序中，将晶体管的Common Gate、common Source、commonSubstrate三个端子连接在一起，用一个SMU来接地。将各个器件的Drain端子分别连接到SMU上，并且逐个有序的加上相应的Bias电压。Wait一定的时间使SMU处在稳定的工作状态。
最后使用并行测量Drain端口电流的方法，一次将所有Drain端子测试完毕，并且将数据报告Report出来。
通过实验与分析，选用5786个Device电阻测试，并且在同一Wafer上测试70个有效Die。采用本发明方法进行测试的时间为3.2小时/wafer，而采用原先单个测试的时间为15小时/wafer。
综上所述，本发明由于在测试中采取SMU并行的方法及改进了CommonPAD的连接方法，有效的提高了晶圆允收测试测试速度。

Claims (3)

1、一种高速晶圆允收测试方法，包括版图设计、编辑测试算法、编辑测试程序及测试步骤，其特征是，所述版图设计中器件的组合相互独立；所述编辑测试算法时采用相同类型器件、相同测试项目的并行处理的原则；所述编辑测试程序时，将各个器件在测试过程中具有相同测试条件端子连接在一起，并使用一个SMU来完成接地或加偏置电压、电流的动作，然后将各个器件中需要分别测试的端子，各自分别连接到不同的SMU上；所述测试步骤中，一次完成所有器件的测试工作且每个所述SMU分享测试精度的设定，并一次报告所有器件测试结果。
2、根据权利要求1所述高速晶圆允收测试方法，其特征是，所述版图设计中，将所测试的一组MOS晶体管的栅、源、衬底使用Common Gate、common Source、common Substrate的设计方法分别引出一个PAD，而漏端子每个测试器件各占用一个PAD；所述编辑测试算法、编辑测试程序中，将所测试晶体管的Common Gate、common Source、common Substrate三个端子连接在一起且用一个SMU来接地，将所述测试器件的漏端子分别连接到所述SMU上，并且逐个加上相应的偏置电压并使所述SMU处在稳定工作态；所述测试步骤中，使用改为并行测试的方法的命令，将所有漏端子一次测试完毕，并且一次报告所有器件测试数据。
3、根据权利要求2所述高速晶圆允收测试方法，其特征是，所述一组MOS晶体管为0.13um以上的晶体管。
CN 200510030551 2005-10-14 2005-10-14 一种高速晶圆允收测试方法 Pending CN1948981A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200510030551 CN1948981A (zh) 2005-10-14 2005-10-14 一种高速晶圆允收测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200510030551 CN1948981A (zh) 2005-10-14 2005-10-14 一种高速晶圆允收测试方法

Publications (1)

Publication Number Publication Date
CN1948981A true CN1948981A (zh) 2007-04-18

Family

ID=38018557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510030551 Pending CN1948981A (zh) 2005-10-14 2005-10-14 一种高速晶圆允收测试方法

Country Status (1)

Country Link
CN (1) CN1948981A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101311737B (zh) * 2007-05-23 2010-11-10 中芯国际集成电路制造(上海)有限公司 晶圆质量控制方法
CN103163435A (zh) * 2013-03-15 2013-06-19 上海华力微电子有限公司 晶圆可接受性测试之击穿电压测试装置及方法
CN103308840A (zh) * 2013-05-23 2013-09-18 上海华力微电子有限公司 晶圆可接受测试方法
CN103645428A (zh) * 2013-11-22 2014-03-19 上海华力微电子有限公司 提高wat测试效率的***及方法
CN104049197A (zh) * 2014-06-24 2014-09-17 上海集成电路研发中心有限公司 晶圆允收测试***和允收测试方法
CN104133172A (zh) * 2014-08-08 2014-11-05 上海华力微电子有限公司 一种提高同测数的新型测试开发方法
CN105388353A (zh) * 2015-11-26 2016-03-09 中国工程物理研究院电子工程研究所 一种抗噪声soi晶体管光电流测试***设计
CN106601645A (zh) * 2016-12-13 2017-04-26 武汉新芯集成电路制造有限公司 一种测试结构及其布设方法
CN116666248A (zh) * 2023-07-26 2023-08-29 北京象帝先计算技术有限公司 测试结果异常确定方法、装置、电子设备及可读存储介质

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101311737B (zh) * 2007-05-23 2010-11-10 中芯国际集成电路制造(上海)有限公司 晶圆质量控制方法
CN103163435B (zh) * 2013-03-15 2015-11-25 上海华力微电子有限公司 晶圆可接受性测试之击穿电压测试装置及方法
CN103163435A (zh) * 2013-03-15 2013-06-19 上海华力微电子有限公司 晶圆可接受性测试之击穿电压测试装置及方法
CN103308840A (zh) * 2013-05-23 2013-09-18 上海华力微电子有限公司 晶圆可接受测试方法
CN103645428A (zh) * 2013-11-22 2014-03-19 上海华力微电子有限公司 提高wat测试效率的***及方法
CN104049197A (zh) * 2014-06-24 2014-09-17 上海集成电路研发中心有限公司 晶圆允收测试***和允收测试方法
CN104049197B (zh) * 2014-06-24 2017-12-15 上海集成电路研发中心有限公司 晶圆允收测试***和允收测试方法
CN104133172A (zh) * 2014-08-08 2014-11-05 上海华力微电子有限公司 一种提高同测数的新型测试开发方法
CN104133172B (zh) * 2014-08-08 2017-09-29 上海华力微电子有限公司 一种提高同测数的新型测试开发方法
CN105388353A (zh) * 2015-11-26 2016-03-09 中国工程物理研究院电子工程研究所 一种抗噪声soi晶体管光电流测试***设计
CN105388353B (zh) * 2015-11-26 2018-03-30 中国工程物理研究院电子工程研究所 一种抗噪声soi晶体管光电流测试***
CN106601645A (zh) * 2016-12-13 2017-04-26 武汉新芯集成电路制造有限公司 一种测试结构及其布设方法
CN106601645B (zh) * 2016-12-13 2020-05-12 武汉新芯集成电路制造有限公司 一种测试结构及其布设方法
CN116666248A (zh) * 2023-07-26 2023-08-29 北京象帝先计算技术有限公司 测试结果异常确定方法、装置、电子设备及可读存储介质
CN116666248B (zh) * 2023-07-26 2023-11-17 北京象帝先计算技术有限公司 测试结果异常确定方法、装置、电子设备及可读存储介质

Similar Documents

Publication Publication Date Title
CN1948981A (zh) 一种高速晶圆允收测试方法
CN102928763B (zh) 一种晶体管关键参数的可寻址测试电路及其测试方法
CN101796424B (zh) 具有减小的电流泄漏的半导体器件测试***
CN102262206B (zh) pMOSFET器件负偏置温度不稳定性寿命预测方法
CN101135716B (zh) 测量漏电流的方法与装置
US8283941B2 (en) Alternating current (AC) stress test circuit, method for evaluating AC stress induced hot carrier injection (HCI) degradation, and test structure for HCI degradation evaluation
Wang et al. Silicon odometers: Compact in situ aging sensors for robust system design
US20200408829A1 (en) Methods of determining operating conditions of silicon carbide power mosfet devices associated with aging, related circuits and computer program products
CN101089642A (zh) 一种加速热载流子注入测试的方法
CN102435817B (zh) MOS晶体管的栅极电压-1/f噪声曲线测量方法
CN102253324A (zh) 一种mos器件热载流子效应的测试结构及测试方法
US20140354325A1 (en) Semiconductor layout structure and testing method thereof
Maxwell et al. Estimation of defect-free IDDQ in submicron circuits using switch level simulation
CN108051722A (zh) 热载流子注入效应的寿命评估方法和***
CN103837809B (zh) 测试mosfet匹配性的ic布局及测试方法
CN104465617A (zh) 半导体测试结构
Gattiker et al. Data analysis techniques for CMOS technology characterization and product impact assessment
CN113030675B (zh) 一种基于临近颗粒法的无背金mosfet晶圆测试方法
CN112394228A (zh) 一种氮化镓功率器件导通电阻测试电路
CN1716559A (zh) 同时测多个金属－氧化物－半导体器件热载流子的测试结构
CN102074489A (zh) 一种多偏置下场效应晶体管栅漏电容的测试方法
Auvray et al. Use of analog simulation in failure analysis: application to emission microscopy and laser voltage probing techniques
Weckx et al. Characterization and simulation methodology for time-dependent variability in advanced technologies
Salcines et al. CV characterization technique for four-terminal GaN-on-Si HEMTs based on 3-port S-parameter measurements
US6718524B1 (en) Method and apparatus for estimating state-dependent gate leakage in an integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication