CN101834535A - 一种cmos整流器 - Google Patents
一种cmos整流器 Download PDFInfo
- Publication number
- CN101834535A CN101834535A CN200910300850A CN200910300850A CN101834535A CN 101834535 A CN101834535 A CN 101834535A CN 200910300850 A CN200910300850 A CN 200910300850A CN 200910300850 A CN200910300850 A CN 200910300850A CN 101834535 A CN101834535 A CN 101834535A
- Authority
- CN
- China
- Prior art keywords
- switch
- cmos
- rectifier
- capacitor
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种用于非接触标签芯片中的整流器,尤其涉及一种CMOS整流器。本发明所提供的CMOS整流器,包括:CMOS整流模块、偏置模块和时钟信号产生模块。本发明所提供的CMOS整流器采用标准CMOS工艺中的普通CMOS管即可实现,适用于无源射频识别标签芯片,避免了使用肖特基二极管等特殊器件及对某种特殊工艺的依赖,可有效降低无源射频识别标签芯片的成本。
Description
技术领域
本发明涉及非接触标签芯片中的整流器,尤其涉及一种互补金属氧化层半导体(CMOS)整流器。
背景技术
整流器是一个整流装置,简单的说就是将交流(AC)转化为直流(DC)的装置。在通常的整流器中,整流器件采用肖特基二极管。
无线射频识别技术(RFID,Radio Frequency Identification),又称电子标签,是20世纪90年代开始兴起的一种自动识别技术,利用射频信号通过空间耦合(交变磁场或电磁场)来实现无接触信息传递并通过所传递的信息达到识别目的的技术。在无源射频识别标签中通过整流器将其阅读器产生的高频信号转换成其工作所需的直流能量。采用肖特基二极管作为整流器件的整流器用于无源射频识别标签芯片中需要额外的光照掩膜或额外的开发,增加了芯片的成本。因此,一种能在标准CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)工艺中实现的整流器是无源射频识别标签芯片的关键技术。
发明内容
本发明所要解决的技术问题是提供一种CMOS整流器,能够适用于无源射频识别标签芯片,不需要额外的光照掩膜或额外的开发,且有利于降低无源射频识别标签芯片的成本。
本发明解决上述技术问题的技术方案如下:一种CMOS整流器,包括:CMOS整流模块,用于将交流信号转化为直流信号;
偏置模块,用于为所述CMOS整流模块提供偏置电压;
时钟信号产生模块,用于为所述偏置模块提供不交叠的时钟信号。
本发明的有益效果是:采用广泛使用的标准CMOS工艺制作的普通CMOS管即可实现,不仅适用于无源射频识别标签芯片,避免了使用肖特基二极管等特殊元件、及芯片制造对某种特殊工艺的依赖,且可有效降低无源射频识别标签芯片的成本。
在上述技术方案的基础上,本发明还可以做如下改进。
进一步,所述CMOS整流模块包含一个或多个级联的整流单元。
进一步,所述偏置模块包含一个或多个偏置单元,该偏置单元的数目与所述整流单元的数目相同。
采用上述进一步方案的有益效果是便于实现级联式CMOS整流器。
进一步,所述整流单元包括第一电容器(C1),第一PMOS管(pM1)和第一NMOS管(nM1);第一电容器(C1)的一端为交流信号输入端,另一端分别接至第一PMOS管(pM1)的漏极和第一NMOS管(nM1)的漏极;第一PMOS管(pM1)的栅极接第一偏置电压,源极为整流信号输出端,衬底接源极;第一NMOS管(nM1)的栅极接第二偏置电压,源极接低一级整流单元的整流信号输出端或接地,衬底接地;所述第一偏置电压和第二偏置电压由所述偏置模块提供。
采用上述进一步方案的有益效果是采用CMOS管实现整流,使该整流器适用于无源射频识别标签芯片中。
进一步,所述偏置单元包括第二PMOS管(pMb)、第二NMOS管(nMb)、第三电容器(Cbp)、第四电容器(Cmp)、第五电容器(Cmn)、第六电容器(Cbn)、第一至第八开关(SW1)-(SW8),其中:
第一开关(SW1)与第三开关(SW3)组成的串联电路一端接电源(Vdd),另一端接至第二PMOS管(pMb)的源极与第二PMOS管(pMb)的衬底的接合点;第二开关(SW2)与第四开关(SW4)组成的串联电路一端接地,另一端接至第二PMOS管(pMb)的漏极;第三电容器(Cbp)连接在第一开关(SW1)和第三开关(SW3)的接合点与第二开关(SW2)和第四开关(SW4)的接合点之间;第四电容器(Cmp)连接在第二PMOS管(pMb)的源极与漏极之间,第二PMOS管(pMb)的栅极为第一偏置电压输出端;
第五开关(SW5)与第七开关(SW7)组成的串联电路一端接电源(Vdd),另一端接至第二NMOS管(nMb)的漏极;第六开关(SW6)与第八开关(SW8)组成的串联电路一端接地,另一端接至第二NMOS管(nMb)的源极;第六电容器(Cbn)连接在第五开关(SW5)和第七开关(SW7)的接合点与第六开关(SW6)和第八开关(SW8)的接合点之间;第五电容器(Cmn)连接在第二NMOS管(nMb)的漏极与源极之间,第二NMOS管(nMb)的栅极为第二偏置电压输出端,第二NMOS管(nMb)的衬底接地;
第一开关(SW1)、第二开关(SW2)、第五开关(SW5)和第六开关(SW6)由第二时钟信号(Clk2)控制;第三开关(SW3)、第四开关(SW4)、第七开关(SW7)和第八开关(SW8)由第一时钟信号(Clk1)控制,所述第一时钟信号(Clk1)和第二时钟信号(C1k2)由所述时钟信号产生模块提供。
进一步,所述时钟信号产生模块为振荡电路。
采用上述进一步方案的有益效果是控制所述偏置模块为所述CMOS整流单元提供偏置电压,且实现CMOS整流单元低功耗工作,使得该整流器更适用于无源射频识别标签芯片中。
进一步,本发明提供如下技术方案:一种射频功率检测电路,包括:上述的CMOS整流器,及与该整流器的输出端连接的电压检测电路。
采用上述进一步方案的有益效果是实现包含CMOS整流器的射频功率检测电路。
附图说明
图1为本发明CMOS整流器的结构框图;
图2为本发明CMOS整流器的实施例一的结构框图;
图3为本发明CMOS整流器中的CMOS整流单元及偏置单元的电路图;
图4为本发明CMOS整流器的实施例二的结构框图;
图5为本发明CMOS整流器的应用一种射频功率检测电路的结构框图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
如图1所示,本发明提供了一种CMOS整流器,可由CMOS整流模块、偏置模块、时钟信号产生模块组成,其中,CMOS整流模块可以包含一个或多个级联的整流单元,用于将输入的交流信号转化为直流信号并输出,偏置模块可包含一个或多个偏置单元,偏置单元的数目与整流单元的数目相同,用于为CMOS整流模块提供偏置电压,时钟信号产生模块用于为偏置模块提供不交叠的时钟信号,可采用振荡电路来实现。
实施例一
如图2所示,是本发明CMOS整流器实施例一的结构框图。该整流器可包括:一个CMOS整流单元,采用CMOS管作为整流器件将交流信号转化为直流信号,由其输入端输入交流信号,整流后其输出端输出直流信号,该整流单元还具有级联输入端,用于连接低一级的CMOS整流单元,从而可以实现级联式整流器;偏置单元,用于为CMOS整流单元中的CMOS管提供直流偏置电压,该偏置单元由开关电容电路、及CMOS管连接实现;振荡电路,用于为偏置单元提供两相不交叠的时钟信号。
图3为CMOS整流单元及偏置单元的电路图。
其中,CMOS整流单元可包括:第一电容器C1、第一PMOS管pM1、第一NMOS管nM1,其中C1的一端为交流信号输入端,另一端分别接至pM1的漏极和nM1的漏极,pM1的栅极接第一偏置电压,源极为整流信号输出端,衬底接地,nM1的栅极接第二偏置电压,源极接低一级整流单元的整流信号输出端或接地,衬底接地,所述第一偏置电压和第二偏置电压由所述偏置模块提供。
偏置单元可包括第二PMOS管pMb、第二NMOS管nMb、第三电容器Cbp、第四电容器Cmp、第五电容器Cmn、第六电容器Cbn、第一至第八开关SW1-SW8,其中:SW1与SW3组成的串联电路一端接电源Vdd,另一端接至pMb的源极与pMb的衬底的接合点,SW2与SW4组成的串联电路一端接地,另一端接至pMb的漏极,Cbp连接在SW1和SW3的接合点与SW2和SW4的接合点之间,Cmp连接在pMb的源极与漏极之间,pMb的栅极为第一偏置电压输出端;SW5与SW7组成的串联电路一端接电源Vdd,另一端接至nMb的漏极,SW6与SW8组成的串联电路一端接地,另一端接至nMb的源极,Cbn连接在SW5和SW7的接合点与SW6和SW8的接合点之间,Cmn连接在nMb的漏极与源极之间,nMb的栅极为第二偏置电压输出端,nMb的衬底接地;SW1、SW2、SW5和SW6由第二时钟信号Clk2控制,SW3、SW4、SW7和SW8由第一时钟信号Clk1控制,所述第一时钟信号Clk1和第二时钟信号Clk2由振荡电路提供。
当第二时钟信号Clk2控制第一开关SW1、第二开关SW2、第五开关SW5、第六开关SW6闭合时,第一时钟信号Clk1控制开关SW3、SW4、SW7和SW8断开,电源Vdd→SW1→Cbp→SW2→接地构成充电电路,电源Vdd为Cbp充电,同时,电源Vdd→SW5→Cbn→SW6→接地组成充电电路,电源Vdd为Cbn充电;第一时钟信号Clk1控制开关SW3、SW4、SW7和SW8闭合时,第二时钟信号Clk2控制SW1、SW2、SW5、SW6断开,Cbp和Cbn的充电过程结束,此时,Cbp→SW3→Cmp→SW4→Cbp组成充电回路,Cbp为Cmp充电,同时,Cbn通过Cbn→SW7→Cmn→SW8→Cbn的充电电路为Cmn充电,其中,Cmp为pMb提供工作的直流电压,Cmn为nMb提供工作的直流电压,使得pMb与nMb同时处于弱开启的状态,为整流单元中的pM1和nM1提供直流偏置电压。pMb的栅极接pM1栅极,为pM1提供偏置电压,即第一偏置电压,同时nMb的栅极接nM1的栅极,为nM1提供直流偏置电压,即第二偏置电压,此时,pM1导通,nM1导通,交流信号由C1的一端输入,经C1→pM1整流,整流信号由pM1源极输出,同时,若该整流器具有多级级联的CMOS整流单元,则低一级CMOS整流单元的整流输出信号由nM1的源极输入,经nM1→pM1整流,整流信号由pM1源极输出,若无低一级的CMOS整流单元,则nM1源极接地。另外,也可将pM1的源极接至电容C2一端,整流信号由该电容C2的另一端输出。上述第一偏置电压与第二偏置电压的电压不同,其电压值分别由pMb和nMb来决定。
实施例二
图4是本发明CMOS整流器的实施例二的框图,该实施例为一个三级级联的CMOS整流器,其中,第一CMOS整流单元的级联输入端接地,第一偏置单元为其提供直流偏置电压;第二CMOS整流单元的级联输入端与第一CMOS整流单元的输出端连接,第二偏置单元为其提供直流偏置电压;第三CMOS整流单元的级联输入端与第二CMOS整流单元的输出端连接,第三偏置单元为其提供直流偏置电压;第三偏置单元的输出端为该三级级联的CMOS整流器的输出端,第一CMOS整流单元、第二CMOS整流单元与第三CMOS整流单元的交流信号输入端的接合点为该CMOS整流器的交流信号输入端;振荡电路同时与第一偏置单元、第二偏置单元、第三偏置单元的振荡信号输入端连接并与可为其提供两相不交叠时钟信号的振荡电路连接。
利用如上述三级级联的CMOS整流器的级联连接方式,可通过级联多个CMOS整流单元来实现多种级联CMOS整流器。
实施例三
如图5所示,该CMOS整流器应用于射频功率检测中,在CMOS整流器的输入端连接电压检测电路,可实现射频功率检测。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (7)
1.一种CMOS整流器,其特征在于,包括:
CMOS整流模块,用于将交流信号转化为直流信号;
偏置模块,用于为所述CMOS整流模块提供偏置电压;
时钟信号产生模块,用于为所述偏置模块提供不交叠的时钟信号。
2.根据权利要求1所述的整流器,其特征在于,所述CMOS整流模块包含一个或多个级联的整流单元。
3.根据权利要求2所述的整流器,其特征在于,所述偏置模块包含一个或多个偏置单元,该偏置单元的数目与所述整流单元的数目相同。
4.根据权利要求2所述的整流器,其特征在于,所述整流单元包括第一电容器(C1),第一PMOS管(pM1)和第一NMOS管(nM1);第一电容器(C1)的一端为交流信号输入端,另一端分别接至第一PMOS管(pM1)的漏极和第一NMOS管(nM1)的漏极;第一PMOS管(pM1)的栅极接第一偏置电压,源极为整流信号输出端,衬底接源极;第一NMOS管(nM1)的栅极接第二偏置电压,源极接低一级整流单元的整流信号输出端或接地,衬底接地,所述第一偏置电压和第二偏置电压由所述偏置模块提供。
5.根据权利要求3所述的整流器,其特征在于,所述偏置单元包括第二PMOS管(pMb)、第二NMOS管(nMb)、第三电容器(Cbp)、第四电容器(Cmp)、第五电容器(Cmn)、第六电容器(Cbn)、第一至第八开关(SW1)-(SW8),其中:
第一开关(SW1)与第三开关(SW3)组成的串联电路一端接电源(Vdd),另一端接至第二PMOS管(pMb)的源极与第二PMOS管(pMb)的衬底的接合点;第二开关(SW2)与第四开关(SW4)组成的串联电路一端接地,另一端接至第二PMOS管(pMb)的漏极;第三电容器(Cbp)连接在第一开关(SW1)和第三开关(SW3)的接合点与第二开关(SW2)和第四开关(SW4)的接合点之间;第四电容器(Cmp)连接在第二PMOS管(pMb)的源极与漏极之间,第二PMOS管(pMb)的栅极为第一偏置电压输出端;
第五开关(SW5)与第七开关(SW7)组成的串联电路一端接电源(Vdd),另一端接至第二NMOS管(nMb)的漏极;第六开关(SW6)与第八开关(SW8)组成的串联电路一端接地,另一端接至第二NMOS管(nMb)的源极;第六电容器(Cbn)连接在第五开关(SW5)和第七开关(SW7)的接合点与第六开关(SW6)和第八开关(SW8)的接合点之间;第五电容器(Cmn)连接在第二NMOS管(nMb)的漏极与源极之间,第二NMOS管(nMb)的栅极为第二偏置电压输出端,第二NMOS管(nMb)的衬底接地;
第一开关(SW1)、第二开关(SW2)、第五开关(SW5)和第六开关(SW6)由第二时钟信号(Clk2)控制;第三开关(SW3)、第四开关(SW4)、第七开关(SW7)和第八开关(SW8)由第一时钟信号(Clk1)控制,所述第一时钟信号(Clk1)和第二时钟信号(Clk2)由所述时钟信号产生模块提供。
6.根据权利要求1所述的整流器,其特征在于,所述时钟信号产生模块为振荡电路。
7.一种射频功率检测电路,其特征在于,包括权利要求1至6任一项所述的CMOS整流器、及与该整流器的输出端相连的电压检测电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910300850A CN101834535A (zh) | 2009-03-13 | 2009-03-13 | 一种cmos整流器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910300850A CN101834535A (zh) | 2009-03-13 | 2009-03-13 | 一种cmos整流器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101834535A true CN101834535A (zh) | 2010-09-15 |
Family
ID=42718501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910300850A Pending CN101834535A (zh) | 2009-03-13 | 2009-03-13 | 一种cmos整流器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101834535A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103138568A (zh) * | 2011-12-01 | 2013-06-05 | 国民技术股份有限公司 | 整流电路及rfid芯片 |
WO2016123755A1 (zh) * | 2015-02-04 | 2016-08-11 | 中国科学院微电子研究所 | Cmos整流二极管电路单元 |
CN105991002A (zh) * | 2015-02-04 | 2016-10-05 | 中国科学院微电子研究所 | Cmos整流二极管电路单元 |
CN110535363A (zh) * | 2019-09-16 | 2019-12-03 | 西安交通大学 | 一种基于cmos管的射频整流器 |
-
2009
- 2009-03-13 CN CN200910300850A patent/CN101834535A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103138568A (zh) * | 2011-12-01 | 2013-06-05 | 国民技术股份有限公司 | 整流电路及rfid芯片 |
CN103138568B (zh) * | 2011-12-01 | 2015-04-15 | 国民技术股份有限公司 | 整流电路及rfid芯片 |
WO2016123755A1 (zh) * | 2015-02-04 | 2016-08-11 | 中国科学院微电子研究所 | Cmos整流二极管电路单元 |
CN105991002A (zh) * | 2015-02-04 | 2016-10-05 | 中国科学院微电子研究所 | Cmos整流二极管电路单元 |
CN105991002B (zh) * | 2015-02-04 | 2018-10-09 | 中国科学院微电子研究所 | Cmos整流二极管电路单元 |
CN110535363A (zh) * | 2019-09-16 | 2019-12-03 | 西安交通大学 | 一种基于cmos管的射频整流器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9564760B2 (en) | Contactless power feeding system | |
CN101154894A (zh) | 整流电路及使用此整流电路的无线通信装置 | |
US7245151B2 (en) | Logic circuitry powered by partially rectified AC waveform | |
US9054548B2 (en) | Contactless power feeding system | |
Reinisch et al. | A multifrequency passive sensing tag with on-chip temperature sensor and off-chip sensor interface using EPC HF and UHF RFID technology | |
Myny et al. | Flexible thin-film NFC tags | |
Hwang et al. | A new CMOS analog front end for RFID tags | |
CN103699928A (zh) | 一种可连续调整整流信号幅度的限幅电路与无源射频标签 | |
CN101834535A (zh) | 一种cmos整流器 | |
CN103138568B (zh) | 整流电路及rfid芯片 | |
JP6507378B2 (ja) | 整流回路および、これを備えた非接触給電装置 | |
CN102868237A (zh) | 一种用于提高非接触式ic卡能量传输效率的电路 | |
CN102270313B (zh) | Rfid标签的上电复位电路 | |
CA3022976A1 (en) | Radio frequency energy harvesting apparatus and method for utilizing the same | |
CN115224961A (zh) | 一种适用于高频和超高频的整流器 | |
Ma et al. | A low-power AC/DC rectifier for passive UHF RFID transponders | |
Jamali et al. | Analysis of UHF RFID CMOS rectifier structures and input impedance characteristics | |
CN101989811B (zh) | 高频rfid标签的整流器电路、标签电路及芯片 | |
Lee et al. | A High Sensitivity, CoSi $ _ {2} $–Si Schottky Diode Voltage Multiplier for UHF-Band Passive RFID Tag Chips | |
Feldengut et al. | A UHF voltage multiplier circuit using a threshold-voltage cancellation technique | |
CN103683991A (zh) | 供电稳定的电源电路 | |
Dong-Sheng et al. | New design of RF rectifier for passive UHF RFID transponders | |
Bhanushali et al. | A 125 μm× 245 μm Mainly Digital UHF EPC Gen2 Compatible RFID Tag in 55 nm CMOS Process | |
Jianyun et al. | High efficient rectifier circuit eliminating threshold voltage drop for RFID transponders | |
Sampe et al. | Higher sensitivity RF-DC rectifier for ultra-low power semi-active RFID tags |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100915 |