CN102163914A - 具有电荷泵电路的集成电路及操作该集成电路的方法 - Google Patents

具有电荷泵电路的集成电路及操作该集成电路的方法 Download PDF

Info

Publication number
CN102163914A
CN102163914A CN2010101945005A CN201010194500A CN102163914A CN 102163914 A CN102163914 A CN 102163914A CN 2010101945005 A CN2010101945005 A CN 2010101945005A CN 201010194500 A CN201010194500 A CN 201010194500A CN 102163914 A CN102163914 A CN 102163914A
Authority
CN
China
Prior art keywords
node
circuit
current source
coupled
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101945005A
Other languages
English (en)
Other versions
CN102163914B (zh
Inventor
隋彧文
林志昌
杨天骏
陈建宏
黄明杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102163914A publication Critical patent/CN102163914A/zh
Application granted granted Critical
Publication of CN102163914B publication Critical patent/CN102163914B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种集成电路，其包括一第一电流源。一第二电流源通过一导线电性耦接至该第一电流源。一开关电路耦接于该第一电流源与该第二电流源之间。一第一电路耦接于一第一节点与一第二节点。该第一节点配置于该第一电流源与该开关电路之间。该第二节点配置于该导线之上。该第一电路用以大体平衡该第一节点与该第二节点上的电压。一第二电路耦接于一第三节点与一第四节点之间。该第三节点配置于该第二电流源与该开关电路之间。该第四节点配置于该导线之上。该第二电路用以大体平衡该第三节点与该第四节点上的电压。通过大体平衡电荷泵电路的上电流与下电流，参考频率突波、静态相位误差，或PLL电路的一输出端上的抖动皆可被适当地降低。

Description

具有电荷泵电路的集成电路及操作该集成电路的方法
技术领域
本发明大体涉及半导体电路领域，尤其涉及具有电荷泵电路的集成电路，以及操作该集成电路的方法。
背景技术
锁相回路(Phase-locked loop，PLL)普遍应用于电路设计之中，例如应用于无线电、电视接收器、视频装置、卫星广播***及仪器***之中。PLL为一种电子电路，其具有一电压控制振荡器(voltage-controlled oscillator，VCO)或一电流控制振荡器(current-controlled oscillator，CCO)，用以保持与输入信号的频率相匹配。
PLL电路包括一电荷泵电路。该电荷泵电路配置于一相位频率检测器(phase frequency detector，PFD)与一电压控制振荡器(VCO)之间。该电荷泵电路接收由PFD提供的信号，以对配置于电荷泵电路与VCO间的一节点上的一电容器进行充电或放电。用以充电该电容器的电流称为上电流。而电流用以使该电容器放电的称为下电流。通过调整上电流与下电流可使PLL电路锁定。
申请人发现，电荷泵电路的输出端上的电压会偏移可升高或降低。此输出电压的变化可能是由晶体管的沟道长度调制(channel-length modulation)效应所导致。申请人另外又发现，晶体管的制造过程也可能导致晶体管不匹配。由于晶体管不匹配或沟道长度调制之故，当PLL电路***作而锁定时，上电流将与下电流不同。上电流与下电流的差值将导致参考频率突波(referencespur)、静态相位误差(static phase error)，或在PLL电路的一输出端上造成抖动(jitter)。
综上所述，我们需要一种具有一电荷泵电路的集成电路，以及操作该集成电路的方法。
发明内容
本发明的目的在于抑制参考频率突波、静态相位误差，或PLL电路的一输出端上的抖动。
本发明提供一种集成电路，其包括一第一电流源。一第二电流源通过一导线电性耦接至该第一电流源。一开关电路耦接于该第一电流源与该第二电流源之间。一第一电路耦接于一第一节点与一第二节点。该第一节点配置于该第一电流源与该开关电路之间。该第二节点配置于该导线之上。该第一电路用以大体平衡该第一节点与该第二节点上的电压。一第二电路耦接于一第三节点与一第四节点之间。该第三节点配置于该第二电流源与该开关电路之间。该第四节点配置于该导线之上。该第二电路用以大体平衡该第三节点与该第四节点上的电压。
本发明另提供一种集成电路，其包括一第一电流源与一第二电流源。一开关电路耦接于该第一电流源与该第二电流源之间。一第一节点配置于该第一电流源与该开关电路之间。一第二节点配置于该第二电流源与该开关电路之间。一第一晶体管耦接至该第一电流。一第三节点配置于该第一晶体管与该第一电流源之间。一第一放大器耦接于该第一节点与该第三节点之间。一第二晶体管耦接至该第二电流源。一第四节点介于第二晶体管与该第二电流源之间。一第二放大器耦接于该第二节点与该第四节点之间。
本发明另提供一种操作锁相***的电荷泵电路的方法。本方法包括大体平衡一第一节点与一第二节点上的电压。该第一节点配置于电荷泵电路的一第一电流源与一开关电路之间。该第二节点配置于一导线之上，而该导线耦接于该第一电流源与电荷泵电路的一第二电流源之间。本方法还包括大体平衡一第三节点与一第四节点上的电压。该第三节点配置于电荷泵电路的该第二电流源与该开关电路之间。该第四节点配置于该导线之上，而该导线耦接于电荷泵电路的该第一电流源与该第二电流源之间。
通过大体平衡电荷泵电路的上电流与下电流，参考频率突波、静态相位误差，或PLL电路的一输出端上的抖动皆可被适当地降低。
附图说明
图1为具有电荷泵的集成电路示意图。
图2为另一具有电荷泵范例的集成电路的示意图。
图3为耦接至范例可调电阻电路RS的一范例控制器的示意图。
图4为具有范例集成电路的一***示意图，其中该范例集成电路配置于一基板上。
其中，附图标记说明如下：
110～电流源；
120～电流源；
130～开关电路；
140～电路；
150～电路；
201～电荷泵电路；
210～电流源；
220～电流源；
230～开关电路；
235～导线；
240～电路；
250～电路；
255～电流源；
260～比较器；
270～控制器；
310～计数器；
401～基板；
402～集成电路；
405～凸起物。
具体实施方式
下文介绍本发明的最佳实施例。各实施例用以说明本发明的原理，但非用以限制本发明。本发明的范围当以随附的权利要求为准。
本说明书下文将提供各种实施本发明不同特征的实施例。特定的元件及排列方式仅为简化说明，然而本发明不必以此为限。此外，本发明在各实施例中将重复某些标号，这些标号也为简化说明，但并非意味不同实施例中具相同标号者彼此间具有特定关联。再者，本发明中，若某特征连接至或耦接至另一特征，表示两特征可为直接接触，也可表示两特征间存在其他额外的特征而使所述两特征间接接触。此外，空间相对关系的用语，如“较低的”、“较高的”、“水平的”、“垂直的”、“其上”、“其下”、“上”、“下”、“顶部”、“底部”及其衍生字(例如，“水平地”、“向下地”、“向上地”等)皆为便于说明特征间的关系。这些空间相对关系用语目的在于涵盖装置中所有特征可能存在的方向。
本发明实施例为具有电荷泵电路的集成电路，以及操作该集成电路的方法。通过大体平衡电荷泵电路的上电流与下电流，参考频率突波、静态相位误差，或PLL电路的一输出端上的抖动(jitter)皆可受到抑制。下文将说明该集成电路及其操作方法的实施例。本发明的范围不必以此为限。
图1为具有电荷泵的集成电路示意图。在图1中，一集成电路100包括一电荷泵电路101。集成电路100可为一模拟锁相***(analog phase-lockedsystem)，例如锁相回路(phase-locked loop，PLL)、延迟锁定回路(delay-lockedloop，DLL)、时钟与数据恢复(clock and data recovery，CDR)电路等等。在某些实施例中，该电荷泵电路101可配置于一相位频率检测电路(PFD)(图未示)与一电压控制振荡器(VCO)(图未示)之间。至少一电容器可耦接至位于该电荷泵电路101与该VCO间的一节点。一电流由该电荷泵电路101流至该电容器以对电容器进行充电，或由电容器流至该电荷泵电路101以对电容器进行放电。
在某些实施例中，该电荷泵电路101可包括电流源110与120。开关电路130可电性耦接于该电流源110与120之间。该电流源110与120可通过一导线135电性耦接至彼此。电路140可配置于节点N1与N3之间。电路150可配置于节点N2与N4之间。该节点N1可配置于该电流源110与该开关电路130之间。该节点N2可配置于该电流源120与该开关电路之间。该节点N3与N4可配置于该导线135之上。该电路140用以大体平衡该节点N1与N3上的电压。该电路150用以大体平衡该节点N2与N4上的电压。
参照图1，若锁相***已锁定，则电流I1与I2可分别流至节点N3与N4。由于电流I1与I2流动于相同的导线135，故流经节点N3上的电流I1可与流经节点N4上的电流I2大体相同。通过大体平衡节点N1与N3上的电压的作法，流经节点N3上的电流I1可与流经节点N1上的电流IDOWN大体相同。在某些实施例中，电流IDOWN可称为“下电流”。通过大体平衡节点N2与N4上的电压的作法，流经节点N4上的电流I2可与流经节点N2上的电流IUP大体相同。在某些实施例中，电流IUP可称为一上电流。电流IDOWN可大体相同于电流IUP。通过大体平衡电流IUP与IDOWN的作法，可抑制参考频率突波、静态相位误差，或集成电路100输出端上的抖动。
图2为另一范例集成电路的示意图，其中该集成电路包括一范例电荷泵电路。图2与图1有相同的装置，而相同的装置在图2中的标号为图1加上100。在图2中，电流源210可包括晶体管M1及M2。在某些实施例中，晶体管M1及M2可为NMOS晶体管。晶体管M1与M2的栅极可彼此耦接。晶体管M1与M2的漏极可分别耦接至节点N1与N3。晶体管M1与M2的源极可耦接至一电源，例如电源VSS或接地。
再次参照图2，电流源220可包括晶体管M3与M4。在某些实施例中，晶体管M3及M4可为PMOS晶体管。晶体管M3与M4的栅极可彼此耦接。晶体管M3及M4的漏极可分别耦接至节点N2与N4。晶体管M3与M4的源极可耦接至一电源，例如电源VDD。值得注意的是，电流源210及220中晶体管的配置、数量及型态仅为例示。本领域普通技术人员可自行修改上述的设定以建构出适当的电流源。
再次参照图2，开关电路230可包括传输闸(未标示)。在某些实施例中，两传输闸可为串联。串联的传输闸可与其他传输闸并联。各传输闸可接收至少控制信号，例如信号UP/UPB或DN/DNB，以开启或关闭传输闸的晶体管，以对耦接至开关电路230的一输出端VOP的一电容器(图未示)进行充电或放电。开关电路230包括一放大器(未标示)。该放大器可配置于两串行的传输闸之间。值得注意的是，开关电路230的晶体管的配置、数量及型态仅为例示。本领域普通技术人员可自行修改上述的设定以建构出适当的开关电路。
参照图2，电路240可配置于节点N1与N3之间。在某些实施例中，电路240包括一放大器A1及一晶体管M5(例如NMOS晶体管)。放大器A1具有0dB或60dB以上的增益。放大器A1的输入端可耦接于节点N1与N3之间。放大器A1的一输出端可耦接至晶体管M5的栅极。晶体管M5的源极可耦接至节点N3。
如上所述，电路240用以大体平衡节点N1与N3上的电压。举例而言，放大器A1可检测节点N1与N3上的电压。若节点N1上的电压高于节点N3上的电压，则放大器A1可将一信号输出至晶体管M5。该信号可控制晶体管M5将节点N3上的电压上拉，使得节点N1上的电压与节点N3上的电压大体相等。若节点N1上的电压低于节点N3上的电压，则放大器A1可将一信号输出至晶体管M5。该信号可控制晶体管M5将节点N3上的电压下拉，使得节点N1上的电压与节点N3上的电压大体相等。
如上所述，电流IDOWN与电流I1分别流经节点N1与节点N3，分别大体相等于流经晶体管M1与M2的电流。电流IDOWN及电流I1分别与晶体管M1及M2的压降VDS有关。如上所述，晶体管M1与M2的源极耦接至相同电压源，例如VSS或接地。由于电路240大体平衡了节点N1与N3(即晶体管M1与M2的漏极)上的电压。晶体管M1的压降VDS可大体相等于晶体管M2的压降。电流IDOWN可大体相同于电流I1。
参照图2，电路250可配置于节点N2与N4之间。在某些实施例中，电路250包括一放大器A2与一晶体管M6(例如一PMOS晶体管)。放大器A2具有大约60dB或60dB以上的增益。放大器A2的输入端可耦接于节点N2与N4之间。放大器A2的输出端可耦接至晶体管M6的栅极。晶体管M6的源极可耦接至节点N4。
如上所述，电路250用以大体平衡节点N2与N4上的电压。举例而言，放大器A2可检测节点N2与N4上的电压。若节点N2上的电压高于节点N4上的电压，则放大器A2可将一信号输出至晶体管M6。该信号可控制晶体管M6将节点N4上的电压上拉，使得节点N2上的电压大致等同于节点N4上的电压。若节点N2上的电压低于节点N4上的电压，则放大器A2可将一信号输出至晶体管M6。该信号可控制晶体管M6将节点N4上的电压下拉，使得节点N2上的电压大致等同于节点N4上的电压。
如上所述，电流IUP与电流I2分别流经节点N2与节点N4，又分别与流经晶体管M3与晶体管M4上的电流相等。电流IUP及电流I2分别与晶体管M3及M4的压降VDS有关。如上所述，晶体管M3与M4的源极耦接至相同电压源，例如VDD。由于电路250大体平衡了节点N2与N4(即晶体管M3与M4的漏极)上的电压。晶体管M3的压降VDS大致等同于晶体管M4的压降。该电流IUP可大体等同于该电流I2。由于电流I1大体相同于电流I2，故电流IUP也大体相同于电流IDOWN。在某些实施例中，就算电荷泵电路201的输出端VOP上的电压可升高或降低，但电流IUP仍可与电流IDOWN大致相等。通过大体平衡电流IUP与电流IDOWN，当锁相***锁定时，参考频率突波、静态相位误差，或PLL电路的一输出端上的抖动皆可被适当地降低。值得注意的是，放大器及电路240与250的晶体管的配置、数量及型态仅为例示。本领域普通技术人员可自行修改上述的设定以建构出适当的电路。
如上所述，电流IUP可大体等同于电流IDOWN。可以发现的是，电流IUP与电流IDOWN可能与预设用来对电容器(图未示)进行充电或放电的一预设电流不同，其中该电容器耦接至电荷泵电路201的输出端VOP。预设电流与电流IUP与IDOWN间不匹配可能肇因于尺寸因素(例如电荷泵电路200的晶体管的长度)。举例而言，预设电流可大约为100μA，而电流IUP及IDOWN可大约为80μA。在某些实施例中，将电流IUP及IDOWN调整成大体等同于预设电流的作法是理想的。
再次参照图2，电荷泵电路201包括一电流源255。电流源255可耦接于电源(例如电源VDD)与电阻器R2之间，该电阻器R2又耦接至另一电源(例如电源VSS)。电流源255可耦接至比较器260的一输入端。
在某些实施例中，电流源220可包括一晶体管M7。晶体管M7可为一PMOS晶体管。晶体管M7的源极可耦接至一电压源，例如电压源VDD。晶体管M7的漏极可耦接至一电阻器R1，而该电阻器R1又耦接至另一电源，例如电源VSS。晶体管M7的栅极可耦接至晶体管M2与M4的栅极。通过对晶体管M2、M4、以及M7的栅极施加相同电压，流经晶体管M4的电流I2可被反映至晶体管M4与M7之上，使得电流IUP大体等同于流经晶体管M7的电荷泵电流Ipump。
参照图2，晶体管M7以及电流源255可耦接至比较器260的输入端。电荷泵电路201包括一控制器270，其耦接至比较器260的一输出端。该控制器270可耦接至配置于导线235之上的一可调电阻电路RS。在某些实施例中，该可调电阻电路RS可配置于电路240与250之间。通过调整可调电阻电路RS的电阻值，可调整电荷泵电流Ipump而使其与电流源255所提供的一预设电流ISS大体相同。
如上所述，电流源255用以提供预设电流ISS。比较器260可接受该预设电流ISS，并将该预设电流ISS与电荷泵电流Ipump作比较，并将一输出信号输出至控制器270。控制器270可根据该比较器260的输出信号而调整该可调电阻电路RS的电阻值。
举例而言，若预设电流ISS大于电荷泵电流Ipump，则控制器270可将可调电阻电路RS的电阻值调低，以增加流经晶体管M4的电流I2。由于电流I2增加，电荷泵电流Ipump可提升至一电平，而与预设电流ISS的电平大致相同。
若预设电流ISS小于电荷泵电流Ipump，则控制器270可将该可调电阻电路RS的电阻值调高以降低流经晶体管M4的电流I2。由于电流I2已降低，故电荷泵电流Ipump也可降低至大体等同于预设电流ISS的电平。通过调整该可调电阻电路RS的电阻值，电荷泵电流Ipump可与预设电流ISS大致相同。
图3为耦接至该范例可调电阻电路RS的一范例控制器的示意图。在图3中，控制器270包括一计数器310。该可调电阻电路RS可包括一系列串联的电阻器r1-rn及一系列串联的开关s1-sn。各个开关(s1-sn之一)分别与对应的电阻器(r1-rn之一)并联。计数器310用以开启或关闭所述多个开关s1-sn中至少之一，以调整该可调电阻电路RS的电阻值。值得注意的是，上述图3中的该可调电阻电路RS仅为例示。本领域普通技术人员可使用任何可调电阻电路以调整介于电路240与250间的电阻值。
图4为具有范例集成电路的一***示意图，其中该范例集成电路配置于一基板上。在图4中，***400包括配置于一基板401上的集成电路402。基板401包括印刷电路板(printed circuit board，PCB)、印刷线路板(printedwiring board)或其他可承载集成电路的载体。集成电路402包括一电荷泵电路，其与上述图1或图2的电荷泵电路101或201相似。集成电路402可电性耦接至该基板401。在实施例中，集成电路402可通过凸起物405而电性耦接至基板401。在其他实施例，集成电路402可通过线路结合而电性耦接至基板401。***400可为如计算机、无线通信装置、计算机外设、娱乐装置等电子***。
在实施例中，包含集成电路402的***400，可以在单一IC中提供完整的***，即所谓的单芯片***(system on a chip，SOC)，或单集成电路***(system on integrated circuit，SOIC)。举例而言，此类SOC装置可将实施无线电***、电视、图像装置、卫星广播***、仪器***、移动电话、个人数据助理(personal data assistant，PDA)、数字VCR、数字摄录机、数码相机、MP3播放器等装置所需要的电路整合于一单一集成电路之中。
综上所述，在第一实施例中，一集成电路包括一第一电流源。一第二电流源通过一导线电性耦接至该第一电流源。一开关电路耦接于该第一电流源与该第二电流源之间。一第一电路耦接于一第一节点与一第二节点。该第一节点配置于该第一电流源与该开关电路之间。该第二节点配置于该导线之上。该第一电路用以大体平衡该第一节点与该第二节点上的电压。一第二电路耦接于一第三节点与一第四节点之间。该第三节点配置于该第二电流源与该开关电路之间。该第四节点配置于该导线之上。该第二电路用以大体平衡该第三节点与该第四节点上的电压。
在第二实施例中，一集成电路包括一第一电流源与一第二电流源。一开关电路耦接于该第一电流源与该第二电流源之间。一第一节点配置于该第一电流源与该开关电路之间。一第二节点配置于该第二电流源与该开关电路之间。一第一晶体管耦接至该第一电流。一第三节点配置于该第一晶体管与该第一电流源之间。一第一放大器耦接于该第一节点与该第三节点之间。一第二晶体管耦接至该第二电流源。一第四节点介于第二晶体管与该第二电流源之间。一第二放大器耦接于该第二节点与该第四节点之间。
在第三实施例中提供一种操作锁相***的电荷泵电路的方法。本方法包括大体平衡一第一节点与一第二节点上的电压。该第一节点配置于电荷泵电路的一第一电流源与一开关电路之间。该第二节点配置于一导线之上，而该导线耦接于该第一电流源与电荷泵电路的一第二电流源之间。本方法更包括大体平衡一第三节点与一第四节点上的电压。该第三节点配置于电荷泵电路的该第二电流源与该开关电路之间。该第四节点配置于该导线之上，而该导线耦接于电荷泵电路的该第一电流源与该第二电流源之间。
本发明虽以优选实施例公开如上，然其并非用以限定本发明的范围，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的保护范围为准。

Claims (14)

1.一种集成电路，包括：
一第一电流源；
一第二电流源，通过一导线电性耦接至该第一电流源；
一开关电路，耦接于该第一电流源与该第二电流源之间；
一第一电路，耦接于一第一节点与一第二节点之间，该第一节点配置于该第一电流源与该开关电路之间，该第二节点位于该导线之上，其中该第一电路用以大体平衡该第一节点与该第二节点上的电压；以及
一第二电路，耦接于一第三节点与一第四节点之间，该第三节点配置于该第二电流源与该开关电路之间，该第四节点位于该导线之上，其中该第二电路用以大体平衡该第三节点与该第四节点上的电压。
2.如权利要求1所述的集成电路，其中
该第一电流源包括一第一晶体管及一第二晶体管；
该第二电流源包括一第三晶体管及一第四晶体管；
该第一电路配置于该第一与第二晶体管的漏极之间，
其中该第一电路用以大体平衡该第一与第二晶体管的漏极上的电压；以及
该第二电路配置于该第三与第四晶体管的漏极之间，其中该第二电路用以大体平衡该第三与第四晶体管的漏极上的电压。
3.如权利要求2所述的集成电路，其中该第一电路包括：
一第一放大器，耦接于该第一与第二晶体管的漏极之间；以及
一第五晶体管，具有一栅极，其耦接至该第一放大器的一输出端。
4.如权利要求3所述的集成电路，其中该第二电路包括：
一第二放大器，耦接于该第三与第四晶体管的漏极之间；以及
一第六晶体管，具有一栅极，其耦接至该第二放大器的一输出端。
5.如权利要求1所述的集成电路，还包括：
一第三电流源；
一比较器，耦接于该第二电流源与该第三电流源之间；
一控制器，耦接至该比较器的一输出端；以及
一可调电阻电路，耦接至该控制器，该可调电阻电路配置于该第一电路与该第二电路之间。
6.如权利要求5所述的集成电路，其中该比较器用以比较从该第二电流源来的一第一电流以及从该第三电流源来的一第二电流以输出一信号，并以该信号触发该控制器对该可调电阻电路的一电阻值进行调整。
7.如权利要求5所述的集成电路，其中该控制器包括一计数器，该可调电阻电路包括一系列串联的电阻器与一系列串联的开关，各所述开关与对应至各所述开关的电阻器并联，其中该计数器用以开启或关闭所述多个开关中的至少之一，以调整该可调电阻电路的一电阻值。
8.一种集成电路，包括：
一第一电流源；
一第二电流源；
一开关电路，耦接于该第一电流源与该第二电流源之间，其中一第一节点介于该第一电流源与该开关电路之间，以及
一第二节点介于该第二电流源与该开关电路之间；
一第一晶体管，耦接至该第一电流源，其中一第三节点配置于该第一晶体管与该第一电流源之间；
一第一放大器，耦接于该第一节点与该第三节点之间；
一第二晶体管，耦接至该第二电流源，其中一第四节点配置于该第二晶体管与该第二电流源之间；以及
一第二放大器，耦接于该第二节点与该第四节点之间。
9.如权利要求8所述的集成电路，还包括：
一第三电流源；
一比较器，耦接于该第二电流源与该第三电流源之间；
一控制器，耦接至该比较器的一输出端；以及
一可调电阻电路，耦接至该控制器，该可调电阻电路配置于该第一放大器与该第二放大器之间。
10.如权利要求9所述的集成电路，其中该比较器用以比较从该第二电流源来的一第一电流以及从该第三电流源来的一第二电流以输出一信号，并以该信号触发该控制器对该可调电阻电路的一电阻值进行调整；其中该控制器包括一计数器，该可调电阻电路包括一系列电阻器与一系列开关，各所述开关与对应至各所述开关的电阻器并联，其中该计数器用以开启或关闭所述多个开关中的至少之一，以调整该可调电阻电路的一电阻值。
11.一种操作锁相***的电荷泵电路的方法，包括：
大体平衡一第一节点与一第二节点上的电压，其中该第一节点配置于该电荷泵电路的一第一电流源与一开关电路之间，而该第二节点配置于一导线之上，其中该导线耦接于该电荷泵电路的该第一电流源与一第二电流源之间；以及
大体平衡一第三节点与一第四节点上的电压，其中该第三节点配置于该电荷泵电路的该第二电流源与该开关电路之间，而该第四节点配置于耦接于该电荷泵电路的该第一电流源与该第二电流源之间的该导线之上。
12.如权利要求11所述的操作锁相***的电荷泵电路的方法，其中大体平衡一第一节点与一第二节点上的电压的步骤包括：
检测该第一节点与该第二节点上的该电压；以及
调整该第二节点上的该电压以大体平衡该第一节点与该第二节点上的该电压，
其中检测该第一节点与该第二节点上的该电压的步骤包括：检测该第一电流源的一第一晶体管与一第二晶体管的漏极上的该电压。
13.如权利要求11所述的操作锁相***的电荷泵电路的方法，其中大体平衡该第三节点与该第四节点上的电压的步骤包括：
检测该第三节点与该第四节点上的该电压；以及
调整该第四节点上的该电压以大体平衡该第三节点与该第四节点上的该电压，
其中检测该第三节点与该第四节点上的电压的步骤包括：
检测该第二电流源的一第三晶体管与一第四晶体管的漏极上的电压。
14.如权利要求11所述的操作锁相***的电荷泵电路的方法，还包括：
调整配置于该第一节点与该第三节点之间的一可调电阻电路的一电阻值，以调整流经该第一电流源与该第二电流源的一电荷泵电流，
其中调整该可调电阻电路的该电阻值的步骤包括：
将该电荷泵电流与一预设电流比较，以产生一输出信号；以及
根据该输出信号而调整该可调电阻电路的该电阻值，以使该电荷泵电流大体与该预设电流相等。
CN201010194500.5A 2010-02-17 2010-05-28 具有电荷泵电路的集成电路及操作该集成电路的方法 Expired - Fee Related CN102163914B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/706,886 2010-02-17
US12/706,886 US8183913B2 (en) 2010-02-17 2010-02-17 Integrated circuits including a charge pump circuit and operating methods thereof

Publications (2)

Publication Number Publication Date
CN102163914A true CN102163914A (zh) 2011-08-24
CN102163914B CN102163914B (zh) 2014-03-12

Family

ID=44369246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010194500.5A Expired - Fee Related CN102163914B (zh) 2010-02-17 2010-05-28 具有电荷泵电路的集成电路及操作该集成电路的方法

Country Status (2)

Country Link
US (2) US8183913B2 (zh)
CN (1) CN102163914B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107806A (zh) * 2011-11-14 2013-05-15 孙茂友 一种低杂谱Sigma-Delta小数-N锁相环
CN103368381A (zh) * 2012-04-05 2013-10-23 联发科技（新加坡）私人有限公司 电路、无线通信单元及电流控制方法
US9455039B2 (en) 2014-10-13 2016-09-27 Ememory Technology Inc. Charge pump system for reducing output ripple and peak current
CN108702344A (zh) * 2016-03-09 2018-10-23 高通股份有限公司 用于三发射机多相***的智能均衡
CN109799868A (zh) * 2018-12-29 2019-05-24 晶晨半导体(上海)股份有限公司 一种数字频率生成器的相位差值器误差补偿方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5447293B2 (ja) * 2010-08-20 2014-03-19 富士通株式会社 基準電流生成回路、及びこれを含む情報処理装置
KR101083682B1 (ko) * 2010-09-03 2011-11-16 주식회사 하이닉스반도체 반도체 장치
WO2012054736A2 (en) * 2010-10-20 2012-04-26 University Of Southern California Charge-based phase locked loop charge pump
US8896357B2 (en) 2012-05-04 2014-11-25 Finisar Corporation Integrated processor and CDR circuit
US8704568B1 (en) * 2012-09-28 2014-04-22 Analog Devices, Inc. Sub-gate delay adjustment using digital locked-loop
US8917126B1 (en) * 2013-12-23 2014-12-23 International Business Machines Corporation Charge pump operating voltage range control using dynamic biasing
US9768684B1 (en) 2016-10-26 2017-09-19 Qualcomm Incorporated Differential charge pump with extended output control voltage range
US10361707B2 (en) 2017-11-29 2019-07-23 International Business Machines Corporation Efficient differential charge pump with sense and common mode control
EP3514961B1 (en) 2018-01-19 2021-05-12 Socionext Inc. Charge pump circuitry

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000224034A (ja) * 1999-02-02 2000-08-11 New Japan Radio Co Ltd Ｐｌｌ回路
US6771114B2 (en) * 2001-09-10 2004-08-03 Nec Electronics Corporation Charge pump current compensating circuit
US20050195003A1 (en) * 2004-03-05 2005-09-08 Soe Zaw M. Charge pump circuit using active feedback controlled current sources
CN1842965A (zh) * 2003-08-29 2006-10-04 皇家飞利浦电子股份有限公司 采用共模控制的差分电荷泵
CN101515709A (zh) * 2009-03-27 2009-08-26 东南大学 超低失配锁相环电路的电荷泵

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124755A (en) * 1997-09-29 2000-09-26 Intel Corporation Method and apparatus for biasing a charge pump
US6470060B1 (en) * 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
FR2834396B1 (fr) * 2002-01-03 2004-02-27 Cit Alcatel Pompe a charge a tres large plage de tension de sortie
US6603348B1 (en) * 2002-04-18 2003-08-05 International Business Machines Corporation Center tap level control for current mode differential driver
JP4371893B2 (ja) * 2004-04-27 2009-11-25 セイコーＮｐｃ株式会社 チャージポンプ回路及びこのチャージポンプ回路を用いたｐｌｌ回路
KR100538702B1 (ko) * 2004-08-02 2005-12-23 삼성전자주식회사 업/다운 전류 불균형을 제거한 차지 펌핑 방법 및 이를수행하기 위한 차지 펌프
US7570105B1 (en) * 2007-10-04 2009-08-04 Altera Corporation Variable current charge pump with modular switch circuit
US7812652B2 (en) * 2009-01-16 2010-10-12 Micron Technology, Inc. Locked loops, bias generators, charge pumps and methods for generating control voltages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000224034A (ja) * 1999-02-02 2000-08-11 New Japan Radio Co Ltd Ｐｌｌ回路
US6771114B2 (en) * 2001-09-10 2004-08-03 Nec Electronics Corporation Charge pump current compensating circuit
CN1842965A (zh) * 2003-08-29 2006-10-04 皇家飞利浦电子股份有限公司 采用共模控制的差分电荷泵
US20050195003A1 (en) * 2004-03-05 2005-09-08 Soe Zaw M. Charge pump circuit using active feedback controlled current sources
CN101515709A (zh) * 2009-03-27 2009-08-26 东南大学 超低失配锁相环电路的电荷泵

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107806A (zh) * 2011-11-14 2013-05-15 孙茂友 一种低杂谱Sigma-Delta小数-N锁相环
CN103107806B (zh) * 2011-11-14 2017-09-15 深圳市锐迪芯电子有限公司 一种低杂谱Sigma‑Delta小数‑N锁相环
CN103368381A (zh) * 2012-04-05 2013-10-23 联发科技（新加坡）私人有限公司 电路、无线通信单元及电流控制方法
US9455039B2 (en) 2014-10-13 2016-09-27 Ememory Technology Inc. Charge pump system for reducing output ripple and peak current
CN108702344A (zh) * 2016-03-09 2018-10-23 高通股份有限公司 用于三发射机多相***的智能均衡
CN108702344B (zh) * 2016-03-09 2021-03-30 高通股份有限公司 用于三发射机多相***的智能均衡
CN109799868A (zh) * 2018-12-29 2019-05-24 晶晨半导体(上海)股份有限公司 一种数字频率生成器的相位差值器误差补偿方法
CN109799868B (zh) * 2018-12-29 2022-10-11 晶晨半导体(上海)股份有限公司 一种数字频率生成器的相位差值器误差补偿方法

Also Published As

Publication number Publication date
CN102163914B (zh) 2014-03-12
US8183913B2 (en) 2012-05-22
USRE46107E1 (en) 2016-08-16
US20110199152A1 (en) 2011-08-18

Similar Documents

Publication Publication Date Title
CN102163914B (zh) 具有电荷泵电路的集成电路及操作该集成电路的方法
US8169265B2 (en) Phase lock loop circuits
CN101420136B (zh) 频率合成器及校正装置
CN102097932B (zh) 电荷泵装置与方法
US10700688B1 (en) Low power and low jitter phase locked loop with digital leakage compensation
CN104137420A (zh) 用于pll环路滤波器电容器的电容器漏泄补偿
US7616071B2 (en) PLL circuit and semiconductor device provided with PLL circuit
US20190273501A1 (en) Pll circuit and cdr apparatus
CN111902818A (zh) 用于时钟和电压的自主安全性和功能安全的装置
US20130181760A1 (en) Method and apparatus for generating on-chip clock with low power consumption
CN102163968B (zh) 具有电感电容槽电路的集成电路及其操作方法
US7696834B2 (en) Voltage controlled oscillator and method capable of reducing phase noise and jitter with startup gain
US7816978B1 (en) Operating circuit with RC calibration and RC calibration method
US9432028B2 (en) Clock data recovery circuit and a method of operating the same
CN111669152A (zh) 时钟发生器及产生时钟信号的方法
EP3614564B1 (en) Charge pump circuit with capacitor swapping technique and associated method
JP2012034212A (ja) 位相ロックループ回路
US20230012436A1 (en) Automatic Hybrid Oscillator Gain Adjustor Circuit
US20090085621A1 (en) Loop filters
GB2436951A (en) A voltage controlled oscillator, VCO, and phase locked loop, PLL.
US20040239340A1 (en) Resistor value detection circuit
TWI690141B (zh) 電荷泵和鎖相環
JP2009077308A (ja) 位相ロックループ回路
CN108075773B (zh) 用于锁相环的启动电路及锁相环
US12015415B1 (en) High gain low power phase detector and loop filter for phase lock loop (PLL)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140312