CN114759777A - 一种消除电荷泵电流毛刺的电路 - Google Patents

一种消除电荷泵电流毛刺的电路 Download PDF

Info

Publication number
CN114759777A
CN114759777A CN202210679085.5A CN202210679085A CN114759777A CN 114759777 A CN114759777 A CN 114759777A CN 202210679085 A CN202210679085 A CN 202210679085A CN 114759777 A CN114759777 A CN 114759777A
Authority
CN
China
Prior art keywords
effect transistor
circuit
field
inverter
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210679085.5A
Other languages
English (en)
Other versions
CN114759777B (zh
Inventor
王三路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Borui Jixin Xi'an Electronic Technology Co ltd
Original Assignee
Xi'an Borui Jixin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Borui Jixin Electronic Technology Co ltd filed Critical Xi'an Borui Jixin Electronic Technology Co ltd
Priority to CN202210679085.5A priority Critical patent/CN114759777B/zh
Publication of CN114759777A publication Critical patent/CN114759777A/zh
Application granted granted Critical
Publication of CN114759777B publication Critical patent/CN114759777B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明射频集成电路领域，具体公开了一种消除电荷泵电流毛刺的电路，其中包括顺序连接的电流基准电路、电荷泵电路、和输出端；反向脉冲消除毛刺电路和正向脉冲消除毛刺电路分别与所述电荷泵电路、所述输出端连接。本发明通过反向脉冲消除毛刺电路和正向脉冲消除毛刺电路实现对电荷泵电路电流毛刺的消除，实现锁相环频率综合器的低杂散性能。

Description

一种消除电荷泵电流毛刺的电路
技术领域
本发明属于射频集成电路领域，更具体涉及一种消除电荷泵电流毛刺的电路。
背景技术
锁相环频率综合器为无线通信***提供载波信号，是无线通信***的重要组成部分之一。其中电荷泵作为锁相环型频率综合器中的重要模块，其充放电流失配、电流毛刺等非理想效应直接影响着锁相环频率综合器的杂散性能。
传统的电荷泵结构通过运放钳位、负反馈等结构来实现充放电流之间的匹配，从而实现输出端电压较小的周期性抖动，保证锁相环频率综合器的杂散性能。但往往忽略了充放电电流毛刺注入到输出端时造成的输出端电压抖动，从而影响锁相环频率综合器的杂散性能。相对于电流源以及电流沉uA级别的充放电流，电流毛刺往往能高到mA级别，这将极大地影响了锁相环频率综合器的杂散性能。
随着通信***对于灵敏度、杂散抑制等指标越来越严格，低杂散的锁相环频率综合器设计至关重要。因此，电荷泵电路在实现充放电电流匹配的前提下，消除电荷泵电流毛刺成为急需解决的技术难题。
发明内容
为了解决上述技术问题，本发明采用的技术方案为：
本发明提供了一种消除电荷泵电流毛刺的电路，包括顺序连接的电流基准电路、电荷泵电路、和输出端；反向脉冲消除毛刺电路和正向脉冲消除毛刺电路分别与所述电荷泵电路、所述输出端连接；
所述电流基准电路通过Vo端与所述电荷泵电路的Vref端相连接；
所述反向脉冲消除毛刺电路通过SWP端与所述电荷泵电路的SWP_D端相连接；所述反向脉冲消除毛刺电路通过ICP_UP端与所述电荷泵电路的ICP端连接到所述输出端；
所述正向脉冲消除毛刺电路通过SWN端与所述电荷泵电路的SWN_D端相连接；所述正向脉冲消除毛刺电路通过ICP_DN端与所述电荷泵电路的ICP端连接到所述输出端。
其中，电荷泵电路通过Vo端与电荷泵电路Vref端相连接，为电荷泵电路提供偏置电压信号，保证基准电流的准确拷贝。反向脉冲消除毛刺电路则为电荷泵电路提供电流毛刺泄放的节点通路，抑制电流毛刺泄放到电荷泵电路从而保证频率综合器的低杂散性能。同样的，正向脉冲消除毛刺电路也为电荷泵电路提供电流毛刺泄放的节点通路，抑制电流毛刺泄放到电荷泵电路中，从而保证频率综合器的低杂散性能。
本发明通过将反向脉冲消除毛刺电路以及正向脉冲消除毛刺电路的输出端连接在电荷泵电路的输出端来，且实时将正电流毛刺泄放，实现对电荷泵电路电流毛刺的消除，从而实现锁相环频率综合器的低杂散性能。
本发明的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本发明的研究和实践而为本领域的技术人员所理解。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所述的消除电流毛刺的电荷泵电路整体结构框图；
图2为本发明所述的电流基准电路的结构示意图；
图3为本发明所述的电荷泵电路的结构示意图。
图4为本发明所述的反向脉冲消除毛刺电路的结构示意图。
图5为本发明所述的正向脉冲消除毛刺电路的结构示意图。
具体实施方式
下面结合附图对本发明做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。
应当理解，本文所使用的诸如“具有”、“包含”以及“包括”术语并不配出一个或多个其它元件或其组合的存在或添加。
其中，Vo为输出电压；Vref为参考电压；SWP为P型开关；SWP_D为P型开关延伸；SWN为N型开关；SWN_D为N型开关延伸；ICP为净电流；ICP_UP为上升电流；ICP_DN为下降电流；VDD为电源；GND为地；SW为正向开关；SWB为反向开关；NOR为或非门；NAND为与非门。
如图1所示，一种消除电荷泵电流毛刺的电路，包括顺序连接的电流基准电路1、电荷泵电路2和输出端；反向脉冲消除毛刺电路3和正向脉冲消除毛刺电路4分别与电荷泵电路2、输出端连接；
电流基准电路1通过Vo端与电荷泵电路2的Vref端相连接；
反向脉冲消除毛刺电路3通过SWP端与电荷泵电路2的SWP_D端相连接；反向脉冲消除毛刺电路3通过ICP_UP端与电荷泵电路2的ICP端连接到输出端；
电流基准电路的Vo端与电荷泵电路的Vref端相连接，可以为核心电荷泵电路2提供偏置电压信号，保证基准电流的准确拷贝。
正向脉冲消除毛刺电路4通过SWN端与电荷泵电路2的SWN_D端相连接；正向脉冲消除毛刺电路4通过ICP_DN端与电荷泵电路2的ICP端连接到输出端。
本发明通过将反向脉冲消除毛刺电路3以及正向脉冲消除毛刺电路4的输出端均连接在电荷泵电路2的输入端以及输出端来实现对电荷泵电路2电流毛刺的消除，从而实现锁相环频率综合器的低杂散性能。
进一步的，如图2所示，电流基准电路1包括：第一场效应管M1、第二场效应管M2、第三场效应管M3和第四场效应管M4，以及一个基准电流源S1；
其中，基准电流源S1的一端与VDD相连接，基准电流源S1的另一端与第一场效应管M1的漏端相连接，第一场效应管M1的栅端作为电流基准电路的SW端，第一场效应管M1的源端与第二场效应管M2的漏端和栅端，以及第四场效应管M4的漏端相连接，共同作为电流基准电路的Vo端；
第二场效应管M2的源端与第三场效应管M3的漏端相连接，第三场效应管M3的栅端与VDD相连接，第三场效应管M3的源端与GND相连接，第四场效应管M4的栅端作为电流基准电路的SWB端，第四场效应管M4的源端与GND相连接。
在具体实施时，基准电流源S1提供基准电流，第二场效应管M2和第三场效应管M3构成基本电流镜结构，对基准电流进行拷贝。第一场效应管M1和第四场效应管M4为开关管，控制基准电流的开启以及关断。当电流基准电路1的SW端输出高电平且SWB端输出低电平时，即SW=1、SWB=0时，第一场效应管M1导通，第一场效应管M1工作在线性区，第四场效应管M4关断，基准电流通过电流镜拷贝至电荷泵电路2；当SW=0、SWB=1时，则第一场效应管M1关断，第四场效应管M4导通，基准电流关断。
进一步的，如图3所示，电荷泵电路2包括：第五场效应管M5、第六场效应管M6、第七场效应管M7、第八场效应管M8、第九场效应管M9、第十场效应管M10、第十一场效应管M11、第十二场效应管M12、第一电阻R1、第二电阻R2、第一电容C1、第二电容C2、第三电容C3、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4和运放OPAMP；
其中，第五场效应管M5的源端、第九场效应管M9的源端共同与VDD相连接，第五场效应管M5的栅端与GND相连接，第五场效应管M5的漏端与第六场效应管M6的源端相连接，第六场效应管M6的栅端与第一电阻R1的一端、运放OPAMP的输出端相连接，第六场效应管M6的漏端与第七场效应管M7的漏端、运放OPAMP的输入正端相连接，第七场效应管M7的栅端与第二电阻R2的一端相连接、共同作为电荷泵电路的Vref端，第七场效应管M7的源端与第八场效应管M8的漏端相连接，第八场效应管M8的栅端与VDD相连接，第八场效应管M8的源端与GND相连接；
第二电阻R2的另一端与第二电容C2的一端、第十一场效应管M11的栅端相连接，第二电容C2的另一端与GND相连接，第十一场效应管M11的漏端与运放OPAMP的输入负端、第三电容C3的一端、第十场效应管M10的漏端相连接，共同作为电荷泵电路的ICP端；
第三电容C3的另一端与GND相连接，第十场效应管M10的栅端与第一电阻R1的另一端、第一电容C1的一端相连接，第一电容C1的另一端与GND相连接，第十场效应管M10的源端与第九场效应管M9的漏端相连接，共同作为电荷泵电路的SWP_D端；
第九场效应管M9的栅端与第二反相器INV2的输出端相连接，第二反相器INV2的输入端与第一反相器INV1的输出端相连接，第一反相器INV1的输入端作为上升时钟信号UP的输入端，第十一场效应管M11的源端与第十二场效应管M12的漏端相连接，共同作为电荷泵电路的SWN_D端；
第十二场效应管M12的源端与GND相连接，第十二场效应管M12的栅端与第四反相器INV4的输出端相连接，第四反相器INV4的输入端与第三反相器INV3的输出端相连接，第三反相器INV3的输入端作为下降时钟信号DN的输入端。
在具体实施时，第五场效应管M5、第六场效应管M6、第七场效应管M7、第八场效应管M8、第九场效应管M9、第十场效应管M10、第十一场效应管M11、第十二场效应管M12共同构成基本的电荷泵结构，对第三电容C3进行充放电流。当第九场效应管M9的栅端为低电平时，第九场效应管M9导通，第十场效应管M10工作在饱和区，基准电流通过第十场效应管M10对第三电容C3进行充电流；当第十二场效应管M12的栅端为高电平时，第十二场效应管M12导通，第十一场效应管M11工作在饱和区，基准电流通过第十一场效应管M11对第三电容C3进行放电流。
第一电阻R1和第一电容C1以及第二电阻R2和第二电容C2形成低通滤波，降低第十场效应管M10的栅端以及第十一场效应管M11的栅端上的电压纹波。
第一反相器INV1以及第二反相器INV2对输入信号进行部分延迟以及驱动输入信号。同样地，第三反相器INV3以及第四反相器INV4对输入信号进行部分延迟以及驱动输入信号。
第一运放OPAMP对第十场效应管M10的漏端、第十一场效应管M11的漏端、第六场效应管M6的漏端、第七场效应管M7的漏端电位进行钳位，保证充放电流的匹配。
进一步的，如图4所示，反向脉冲消除毛刺电路3包括：第十三场效应管M13、第十四场效应管M14、第十五场效应管M15、第五反相器INV5、第六反相器INV6、第七反相器INV7和与非门NAND；
其中，第五反相器INV5的输入端与与非门NAND的一个输入端共同与上升时钟信号UP的输入端连接；
第五反相器INV5的输出端与第六反相器INV6的输入端连接，第六反相器INV6的输出端与第七反相器INV7的输入端连接，第七反相器INV7的输出端与与非门NAND的另一个输入端连接；
第十三场效应管M13的漏端和源端分别连接至VDD，第十三场效应管M13的栅端连接在第六反相器INV6的输出端；
与非门NAND的输出端上分别连接了第十四场效应管M14的栅端和第十五场效应管M15的栅端；
第十四场效应管M14的源端和第十五场效应管M15的源端作为反向脉冲消除毛刺电路的SWP端与电荷泵电路中的SWP_D端相连接；第十四场效应管M14的漏端与GND连接；
反向脉冲消除毛刺电路3的SWP端与电荷泵电路2的SWP_D端相连接，提供了电流毛刺泄放的节点通路。
第十五场效应管M15的漏端作为反向脉冲消除毛刺电路的ICP_UP端与电荷泵电路的ICP端相连接。
反向脉冲消除毛刺电路3的ICP_UP端与电荷泵电路2的ICP端相连接，抑制电流毛刺泄放到电荷泵电路2的 ICP端，使输出端的信号不受电流毛刺的影响，从而保证频率综合器的低杂散性能。
在具体实施时，第五反相器INV5、第六反相器INV6、第七反相器INV7、第十三场效应管M13和第一与非门NAND形成组合逻辑，实现当时钟输入信号UP边沿由低电平到高电平时，输出反向窄脉冲信号。
当时钟信号UP由低电平到高电平时，电荷泵电路2中第九场效应管M9作为开关管导通，积累的电流毛刺将会注入到电荷泵电路2的ICP端。同时，组合逻辑输出的窄脉冲信号为低，第十四场效应管M14、第十五场效应管M15共同导通，第十五场效应管M15钳位电荷泵电路2中第十场效应管M10的源端电位和漏端电位一致，抑制电流毛刺注入到输出直流电流信号端ICP，第十四场效应管M14作为泄流管，泄放电流毛刺到GND，实现消除电流毛刺的作用。
进一步的，如图5所示，正向脉冲消除毛刺电路4包括：第十六场效应管M16、第十七场效应管M17、第十八场效应管M18、第八反相器INV8、第九反相器INV9、第十反相器INV10和或非门NOR；
其中，第八反相器INV8的输入端与或非门NOR的一个输入端共同连接至下降时钟信号DN的输入端；
第八反相器INV8的输出端与第九反相器INV9的输入端连接，第九反相器INV9的输出端与第十反相器INV10的输入端连接，第十反相器INV10的输出端与或非门NOR的另一个输入端连接；
第十六场效应管M16的漏端和源端分别连接至VDD，第十六场效应管M16的栅端连接在第九反相器INV9的输出端；
或非门NOR的输出端上分别连接了第十七场效应管M17的栅端和第十八场效应管M18的栅端；
第十七场效应管M17的漏端作为正向脉冲消除毛刺电路的ICP_DN端与电荷泵电路的ICP相连接；
正向脉冲消除毛刺电路4的ICP_DN端与电荷泵电路2的ICP端相连接，抑制方向电流毛刺泄放到电荷泵电路2的ICP端上，使输出端的信号不受电流毛刺的影响，从而保证频率综合器的低杂散性能。
第十八场效应管M18的源端与第十七场效应管M17的源端作为正向脉冲消除毛刺电路的SWN端与电荷泵电路的SWN_D相连接。
正向脉冲消除毛刺电路4的SWN端与电荷泵电路2的SWN_D端相连接，提供电流毛刺泄放的节点通路。
在具体实施时，第八反相器INV8、第九反相器INV9、第十反相器INV10、第十六场效应管M16、第一或非门NOR形成组合逻辑，实现当时钟输入信号DN边沿由高电平到低电平时，输出正向窄脉冲信号。
当时钟信号DN由高电平到低电平时，电荷泵电路2中第十二场效应管M12作为开关管导通，积累的电流毛刺将会注入到输出直流电流信号端ICP。同时，组合逻辑输出的窄脉冲信号为高，第十七场效应管M17、第十八场效应管M18共同导通，第十七场效应管M17钳位电荷泵电路2中第十一场效应管M11的源端电位和漏端电位一致，抑制电流毛刺注入到电荷泵电路2的ICP端，第十八场效应管M18作为泄流管，泄放电流毛刺到VDD，实现消除电流毛刺的作用。
进一步的，VDD提供位于方波高电平的电压；GND将方波电压拉低至低电平。
尽管本发明的实施方案已公开如上，但其并不仅限于说明书和实施方式中所列运用。它完全可以被适用于各种适合本发明的领域。对于熟悉本领域的人员而言，可容易地实现另外的修改。因此本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。

Claims (6)

1.一种消除电荷泵电流毛刺的电路，其特征在于，包括顺序连接的电流基准电路、电荷泵电路和输出端；反向脉冲消除毛刺电路和正向脉冲消除毛刺电路分别与所述电荷泵电路、所述输出端连接；
所述电流基准电路通过Vo端与所述电荷泵电路的Vref端相连接；
所述反向脉冲消除毛刺电路通过SWP端与所述电荷泵电路的SWP_D端相连接；所述反向脉冲消除毛刺电路通过ICP_UP端与所述电荷泵电路的ICP端连接到所述输出端；
所述正向脉冲消除毛刺电路通过SWN端与所述电荷泵电路的SWN_D端相连接；所述正向脉冲消除毛刺电路通过ICP_DN端与所述电荷泵电路的ICP端连接到所述输出端。
2.如权利要求1所述的一种消除电荷泵电流毛刺的电路，其特征在于，所述电流基准电路包括：第一场效应管M1、第二场效应管M2、第三场效应管M3和第四场效应管M4，以及一个基准电流源S1；
其中，基准电流源S1的一端与VDD相连接，基准电流源S1的另一端与第一场效应管M1的漏端相连接，第一场效应管M1的栅端作为所述电流基准电路的SW端，第一场效应管M1的源端与第二场效应管M2的漏端和栅端，以及第四场效应管M4的漏端相连接，共同作为所述电流基准电路的Vo端；
第二场效应管M2的源端与第三场效应管M3的漏端相连接，第三场效应管M3的栅端与VDD相连接，第三场效应管M3的源端与GND相连接，第四场效应管M4的栅端作为所述电流基准电路的SWB端，第四场效应管M4的源端与GND相连接。
3.如权利要求2所述的一种消除电荷泵电流毛刺的电路，其特征在于，所述电荷泵电路包括：第五场效应管M5、第六场效应管M6、第七场效应管M7、第八场效应管M8、第九场效应管M9、第十场效应管M10、第十一场效应管M11、第十二场效应管M12、第一电阻R1、第二电阻R2、第一电容C1、第二电容C2、第三电容C3、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4和运放OPAMP；
其中，第五场效应管M5的源端、第九场效应管M9的源端共同与VDD相连接，第五场效应管M5的栅端与GND相连接，第五场效应管M5的漏端与第六场效应管M6的源端相连接，第六场效应管M6的栅端与第一电阻R1的一端、运放OPAMP的输出端相连接，第六场效应管M6的漏端与第七场效应管M7的漏端、运放OPAMP的输入正端相连接，第七场效应管M7的栅端与第二电阻R2的一端相连接，共同作为电荷泵电路的Vref端，第七场效应管M7的源端与第八场效应管M8的漏端相连接，第八场效应管M8的栅端与VDD相连接，第八场效应管M8的源端与GND相连接；
第二电阻R2的另一端与第二电容C2的一端、第十一场效应管M11的栅端相连接，第二电容C2的另一端与GND相连接，第十一场效应管M11的漏端与运放OPAMP的输入负端、第三电容C3的一端、第十场效应管M10的漏端相连接，共同作为所述电荷泵电路的ICP端；
第三电容C3的另一端与GND相连接，第十场效应管M10的栅端与第一电阻R1的另一端、第一电容C1的一端相连接，第一电容C1的另一端与GND相连接，第十场效应管M10的源端与第九场效应管M9的漏端相连接，共同作为所述电荷泵电路的SWP_D端；
第九场效应管M9的栅端与第二反相器INV2的输出端相连接，第二反相器INV2的输入端与第一反相器INV1的输出端相连接，第一反相器INV1的输入端作为上升时钟信号DN的输入端，第十一场效应管M11的源端与第十二场效应管M12的漏端相连接，共同作为所述电荷泵电路的SWN_D端；
第十二场效应管M12的源端与GND相连接，第十二场效应管M12的栅端与第四反相器INV4的输出端相连接，第四反相器INV4的输入端与第三反相器INV3的输出端相连接，第三反相器INV3的输入端作为下降时钟信号DN的输入端。
4.如权利要求3所述的一种消除电荷泵电流毛刺的电路，其特征在于，所述反向脉冲消除毛刺电路包括：第十三场效应管M13、第十四场效应管M14、第十五场效应管M15、第五反相器INV5、第六反相器INV6、第七反相器INV7和与非门NAND；
其中，所述第五反相器INV5的输入端与所述与非门NAND的一个输入端共同与上升时钟信号DN的输入端连接；
所述第五反相器INV5的输出端与所述第六反相器INV6的输入端连接，所述第六反相器INV6的输出端与所述第七反相器INV7的输入端连接，所述第七反相器INV7的输出端与所述与非门NAND的另一个输入端连接；
所述第十三场效应管M13的漏端和源端分别连接至VDD，所述第十三场效应管M13的栅端连接在所述第六反相器INV6的输出端；
所述与非门NAND的输出端上分别连接了所述第十四场效应管M14的栅端和所述第十五场效应管M15的栅端；
所述第十四场效应管M14的源端和第十五场效应管M15的源端作为所述反向脉冲消除毛刺电路的SWP端与所述电荷泵电路中的SWP_D端相连接；所述第十四场效应管M14的漏端与所述GND连接；
所述第十五场效应管M15的漏端作为所述反向脉冲消除毛刺电路的ICP_UP端与所述电荷泵电路的ICP端相连接。
5.如权利要求4所述的一种消除电荷泵电流毛刺的电路，其特征在于，所述正向脉冲消除毛刺电路包括：第十六场效应管M16、第十七场效应管M17、第十八场效应管M18、第八反相器INV8、第九反相器INV9、第十反相器INV10和或非门NOR；
其中，所述第八反相器INV8的输入端与所述或非门NOR的一个输入端共同连接至下降时钟信号DN的输入端；
所述第八反相器INV8的输出端与所述第九反相器INV9的输入端连接，所述第九反相器INV9的输出端与所述第十反相器INV10的输入端连接，所述第十反相器INV10的输出端与所述或非门NOR的另一个输入端连接；
所述第十六场效应管M16的漏端和源端分别连接至VDD，所述第十六场效应管M16的栅端连接在所述第九反相器INV9的输出端；
所述或非门NOR的输出端上分别连接了所述第十七场效应管M17的栅端和所述第十八场效应管M18的栅端；
所述第十七场效应管M17的漏端作为所述正向脉冲消除毛刺电路的ICP_DN端与所述电荷泵电路的ICP相连接；
所述第十八场效应管M18的源端与第十七场效应管M17的源端作为所述正向脉冲消除毛刺电路的SWN端与所述电荷泵电路的SWN_D相连接。
6.如权利要求5所述的一种消除电荷泵电流毛刺的电路，其特征在于，所述VDD提供位于方波高电平的电压；所述GND将方波电压拉低至低电平。
CN202210679085.5A 2022-06-16 2022-06-16 一种消除电荷泵电流毛刺的电路 Active CN114759777B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210679085.5A CN114759777B (zh) 2022-06-16 2022-06-16 一种消除电荷泵电流毛刺的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210679085.5A CN114759777B (zh) 2022-06-16 2022-06-16 一种消除电荷泵电流毛刺的电路

Publications (2)

Publication Number Publication Date
CN114759777A true CN114759777A (zh) 2022-07-15
CN114759777B CN114759777B (zh) 2022-09-20

Family

ID=82336077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210679085.5A Active CN114759777B (zh) 2022-06-16 2022-06-16 一种消除电荷泵电流毛刺的电路

Country Status (1)

Country Link
CN (1) CN114759777B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115118277A (zh) * 2022-08-29 2022-09-27 成都芯矩阵科技有限公司 一种电荷泵、锁相环及改善锁相环参考杂散的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090160532A1 (en) * 2007-12-21 2009-06-25 Che-Ming Wu Charge pump circuit
CN103107806A (zh) * 2011-11-14 2013-05-15 孙茂友 一种低杂谱Sigma-Delta小数-N锁相环
CN108471307A (zh) * 2017-10-30 2018-08-31 四川和芯微电子股份有限公司 电荷泵电路
US20200052705A1 (en) * 2017-02-07 2020-02-13 China Communications Microelectronics Technology Co., Ltd. Charge pump circuit and phase-locked loop
CN112165250A (zh) * 2020-10-12 2021-01-01 唯捷创芯(天津)电子技术股份有限公司 一种电荷泵电路、芯片及通信终端
CN112600539A (zh) * 2021-03-03 2021-04-02 上海亿存芯半导体有限公司 滤除毛刺电路
CN112702043A (zh) * 2021-03-24 2021-04-23 上海海栎创科技股份有限公司 一种双向去毛刺电路
CN113557667A (zh) * 2019-05-23 2021-10-26 华为技术有限公司 一种锁相环

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090160532A1 (en) * 2007-12-21 2009-06-25 Che-Ming Wu Charge pump circuit
CN103107806A (zh) * 2011-11-14 2013-05-15 孙茂友 一种低杂谱Sigma-Delta小数-N锁相环
US20200052705A1 (en) * 2017-02-07 2020-02-13 China Communications Microelectronics Technology Co., Ltd. Charge pump circuit and phase-locked loop
CN108471307A (zh) * 2017-10-30 2018-08-31 四川和芯微电子股份有限公司 电荷泵电路
CN113557667A (zh) * 2019-05-23 2021-10-26 华为技术有限公司 一种锁相环
CN112165250A (zh) * 2020-10-12 2021-01-01 唯捷创芯(天津)电子技术股份有限公司 一种电荷泵电路、芯片及通信终端
CN112600539A (zh) * 2021-03-03 2021-04-02 上海亿存芯半导体有限公司 滤除毛刺电路
CN112702043A (zh) * 2021-03-24 2021-04-23 上海海栎创科技股份有限公司 一种双向去毛刺电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115118277A (zh) * 2022-08-29 2022-09-27 成都芯矩阵科技有限公司 一种电荷泵、锁相环及改善锁相环参考杂散的方法

Also Published As

Publication number Publication date
CN114759777B (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
US7839197B2 (en) Level shift circuit
US6255888B1 (en) Level shift circuit
US6670841B2 (en) Level shifting circuit
CN107534436B (zh) 用于在集成电路中实施充电/放电开关的电路和方法
CN114759777B (zh) 一种消除电荷泵电流毛刺的电路
US6777981B2 (en) Level shifting circuit
EP1383241B1 (en) Switched level-shift circuit in an analog switch
US20040119522A1 (en) Analog switch circuit
CN115276626A (zh) 具有栅极电压钳位保护功能的pmos驱动电路及使能平移电路
KR920004339B1 (ko) 아날로그 스위치회로
CN112671391B (zh) 一种电平转换电路
US11894843B2 (en) Level shift circuit
CN115276615B (zh) 一种输出无毛刺的低占空比误差的时钟信号倍频电路
CN115776290A (zh) 一种可消除电压毛刺的单相时钟电路
US6914494B1 (en) Very low current oscillator with variable duty cycle
US5726591A (en) MESFET logic device with clamped output drive capacity and low power
US6144240A (en) Low noise buffer circuit for increasing digital signal transition slew rates
CN108448893B (zh) 一种基于占空比的动态斜坡补偿电路
US4996454A (en) Hot clock complex logic
CN114050713B (zh) 高压集成电路中的自举电路及充电方法
CN117498850B (zh) 一种电平转换电路及其抗干扰方法
CN111313879B (zh) 一种延时电路
WO2003107532A1 (en) An arrangement in a pulse amplifier
JPH04175010A (ja) 出力バッファ回路
JPH06104736A (ja) 論理回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Building 12, Hard Technology Enterprise Community, No. 3000 Biyuan Second Road, High tech Zone, Xi'an City, Shaanxi Province, 710065

Patentee after: Borui Jixin (Xi'an) Electronic Technology Co.,Ltd.

Address before: 710199 building 12, hard technology enterprise community, No. 3000, Biyuan Second Road, high tech Zone, Xi'an, Shaanxi Province

Patentee before: XI'AN BORUI JIXIN ELECTRONIC TECHNOLOGY Co.,Ltd.