CN103098221A - 具有二维电子气和二维空穴气的半导体器件 - Google Patents

具有二维电子气和二维空穴气的半导体器件 Download PDF

Info

Publication number
CN103098221A
CN103098221A CN2011800368910A CN201180036891A CN103098221A CN 103098221 A CN103098221 A CN 103098221A CN 2011800368910 A CN2011800368910 A CN 2011800368910A CN 201180036891 A CN201180036891 A CN 201180036891A CN 103098221 A CN103098221 A CN 103098221A
Authority
CN
China
Prior art keywords
electrode
layer
transistor
2deg
2dhg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800368910A
Other languages
English (en)
Other versions
CN103098221B (zh
Inventor
A·中岛
S·N·E·马达蒂尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Sheffield
Original Assignee
University of Sheffield
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Sheffield filed Critical University of Sheffield
Publication of CN103098221A publication Critical patent/CN103098221A/zh
Application granted granted Critical
Publication of CN103098221B publication Critical patent/CN103098221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/782—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种包括三个半导体层的半导体器件。所述半导体层布置为形成由极化层隔开的2DHG和2DEG。所述器件包括多个电极：第一电极和第二电极，所述第一电极和所述第二电极电连接到所述2DHG，以使电流能够通过所述2DHG在所述第一电极和所述第二电极之间流动；以及第三电极，所述第三电极电连接到所述2DEG，从而当相对于其他电极中的至少一个的正电压被施加到所述第三电极时，所述2DEG和所述2DHG将至少部分地耗尽。

Description

具有二维电子气和二维空穴气的半导体器件
技术领域
本发明涉及一种半导体器件，具体而言，涉及一种包括二维空穴气并且利用超级结概念的半导体器件。
背景技术
在硅中，超级结（SJ）概念应用了交替地掺杂p型或n型掺杂剂的堆叠层，以使在一层中的电荷通过在下一层中的相反极性电荷加以补偿，以实现高的整体电荷密度。这需要精确掺杂。基于功率场效应晶体管的超级结是当今市场上可买到的。
第三族氮化物半导体，被认为是用于新一代功率器件的优秀候选。第三族氮化物半导体具有高的电子饱和速度、高击穿场强和宽的能带间隙，并且可以提供异质结。但是，由于现在无法以足够的精度来控制对于该半导体的掺杂，因此还不能在第三族氮化物半导体中实现超级结概念。事实上，通常而言，不能够在第三族氮化物半导体器件中成功地产生p型掺杂。
此外，存在利用异质结的很多第三族器件，所述异质结可以在此类器件中产生。异质结是不同的半导体材料的两层或区域之间的界面。在不同的第三族氮化物半导体之间（例如，在氮化铝镓（AlGaN）和氮化镓（GaN）之间）的异质结可以产生高度移动、高度集中电子的薄层，从而导致了具有非常低的电阻率的区域。该层被称为二维电子气（2DEG）。
研究工作已进入开发包含分别应用了2DEG的并行的n通道的器件，以便在器件中降低总体通道电阻率。例如，参见专利申请US2009/0114948A1。然而，可以在器件中降低功耗的进一步的开发是非常可取的。
发明内容
本发明提供了一种半导体器件，包括：衬底；支持在所述衬底上的三个半导体层；其中，所述半导体层被布置为形成通过极化层隔开的2DHG和2DEG；多个（或一组）电极，所述多个（或一组）电极包括：第一电极和第二电极，所述第一电极和所述第二电极电连接到所述2DHG，以使电流能够通过所述2DHG在所述第一电极和所述第二电极之间流动；以及第三电极，所述第三电极电连接到所述2DEG，从而当（例如）相对于其他电极中的一个的正电压被施加到所述第三电极时，所述2DEG和所述2DHG将至少部分地耗尽。
在多个不同的半导体材料中或大或小程度地产生自发极化，所述自发极化是2DEG和2DHG的形成所必需的。适合的半导体包括第三族到第五族半导体、第二族到第六族半导体，以及有机（聚合物）半导体，比如PVDF（聚偏二氟乙烯）。在一些实施方案中，第三族到第五族半导体中的第三族氮化物尤其适合。第二族到第六族半导体的实例为ZnO和MgZnO。
所述半导体层可以都具有相同的半导体材料，或者所述半导体层可以具有不同的材料。
因此，半导体层中的至少一个可以是第三族到第五族半导体，其可以是第三族氮化物。在某些情况下，所有的三个半导体层可以是第三族到第五族半导体，且可以是第三族氮化物。
电连接可以是直接或间接（例如通过一种或多种材料的中间层）。电连接也可以是任何类型，比如欧姆接触或肖特基接触。
所述半导体层中的一个可以在其他两个所述半导体层之间。其可以形成所述极化层。所述2DHG可以形成于所述极化层与另一个半导体层之间的界面处。所述2DEG可以形成于所述极化层与另一个半导体层之间的界面处。
所述第一电极和所述第二电极可以分别包括阴极和阳极。电极中的一个可以被布置为在其与其所连接到的半导体层之间形成肖特基势垒，电流能够仅在所述阳极和所述阴极之间通过肖特基势垒以一个方向流动。
所述阴极可以被布置为形成肖特基势垒且所述阴极可以连接到所述第三电极。
所述器件可以包括晶体管，其中多个电极包括每个连接到半导体层中的一个的源极、栅极和漏极。所述源极和所述漏极可以连接到所述2DHG，或2DEG。所述栅极可以是可操作的以改变在所述源极和所述漏极之间的电流。
所述源极可以连接到2DHG，且所述源极还可以通过所述第三电极连接到2DEG。
所述晶体管可以为增强型晶体管，所述栅极延伸穿过所述2DHG，或2DEG。
所述晶体管可以为耗尽型晶体管，所述栅极被支撑在所述2DHG，或2DEG的一部分之上。
所述的半导体器件可以包括第二多个（或一组）电极。至少一个电极对于第一多个电极和所述第二多个电极可以是共用的。因而，一个电极可以形成两个不同的功能，一个与所述第一多个电极相关而一个与所述第二多个电极相关。所述第二多个电极可以包括每个连接到半导体层中的一个的第一电极和第二电极。所述第二多个电极的第一电极可以通过2DEG或2DHG连接到所述第二多个电极的第二电极。
所述第二多个电极可以包括阳极和阴极，所述阳极和所述阴极中的每个可以连接到半导体层中的一个。所述第二多个电极中的一个可以布置为在其与其所连接的半导体层之间形成肖特基势垒。所述第二多个电极的阳极可以通过2DEG或2DHG连接到所述第二多个电极的阴极，以便产生肖特基势垒二极管。
所述第二多个电极的阳极可以布置为形成肖特基势垒。所述阳极可以连接到所述2DHG和连接到所述2DEG。
所述阳极可以连接到所述漏极。所述阴极可以连接到所述源极。
所述器件可以包括n沟道晶体管。第二多个电极可以包括每个连接到半导体层中的一个的源极、栅极和漏极。所述第二多个电极的源极可以通过所述2DEG连接到所述第二多个电极的漏极。所述第二多个电极的栅极可以是可操作的以改变在所述第二多个电极的源极和漏极之间的电流。
所述晶体管可以为增强型晶体管，所述第二多个电极的栅极延伸穿过所述2DEG。
所述晶体管可以为耗尽型晶体管，所述第二多个电极的栅极被支撑在所述2DEG之上。
第一多个电极的漏极可以和所述第二多个电极的漏极可以连接到一起。
所述半导体器件可以包括反向导电晶体管，其中所述第二多个电极形成肖特基势垒二极管。
本发明进一步提供了一种包括根据本发明的两个器件的器件（例如集成器件），其中一个器件的阳极连接到另一个器件的源极，且一个器件的阴极连接到另一个器件的漏极，从而形成反向导电晶体管。
本发明进一步提供了一种器件，包括：根据本发明的第一器件和根据本发明的第二器件，其中所述第一器件的漏极连接到所述第二器件的漏极以形成双向晶体管。
第一半导体层可以包括第三族氮化物，比如无掺杂氮化铝镓“u-AlGaN”半导体层。第二半导体层可以包括第三族氮化物，比如无掺杂氮化镓“u-GaN”半导体层。所述第三半导体层可以包括第三族氮化物，比如无掺杂氮化镓半导体层。
所述第二半导体层的厚度可以小于所述第一半导体层的厚度的一半。所述第三半导体层的厚度可以大于所述第一半导体层的厚度的十倍。
本发明进一步提供了一种反向导电晶体管，包括：衬底；被支撑在所述衬底上的三个半导体层；其中所述半导体层被布置为形成通过极化层隔开的2DHG和2DEG；以及多个电极，所述多个电极包括：源极和漏极、栅极，以及另外的电极，所述栅极布置为通过所述2DEG和所述2DHG中的至少一个来改变在所述源极和所述漏极之间流动的电流，所述另外的电极布置为形成肖特基势垒二极管，层中的一个提供反向导电路径。所述晶体管可以包括根据本发明的如上所述的半导体器件的任何可选特征。
本发明进一步提供了一种双向晶体管，包括：衬底；被支撑在所述衬底上的三个半导体层；其中所述半导体层被布置为形成通过极化层隔开的2DHG和2DEG；以及多个电极，所述多个电极包括：第一源极、第二源极，以及布置为通过所述2DEG和所述2DHG的至少一个来改变以任意方向在两个源极之间流动的电流的至少一个栅极。所述晶体管可以包括根据本发明的如上所述的半导体器件的任何可选特征。
本发明进一步提供了一种双向晶体管，包括：衬底；被支撑在所述衬底上的三个半导体层；其中所述半导体层被布置为形成通过极化层隔开的2DHG和2DEG；以及多个电极，所述多个电极包括：三个电极，所述三个电极包括两个源-漏对以及两个栅极，每个源-漏对通过所述2DEG和所述2DHG中的一个连接到一起，每个栅极布置为在分别改变在所述栅-源对中的一个电极之间流动的电流。所述晶体管可以包括根据本发明的如上所述的半导体器件的任何可选特征。
所述电极中的一个可以安装在所述层中的一层上且连接到所述2DEG，而所述电极中的另一个可以安装在所述层中的另一层上且连接到所述2DHG。所述层的上一层可以仅部分地覆盖所述层的下一层。所述电极中的一个可以安装在所述下一层的不被所述上一层覆盖的部分上。
本发明还提供了一种器件，包括：晶体管，所述晶体管可以是如上所述的2DHG晶体管或2DEG晶体管；以及如上所述的肖特基势垒二极管；其中所述二极管的阳极和阴极连接到晶体管的源极和漏极以形成反向导电晶体管。
本发明还提供了一种半导体器件，包括：如上所述的第一2DHG晶体管；以及如上所述的第二2DHG晶体管；其中所述第一晶体管的漏极连接到所述第二晶体管的漏极。
由于不同第三族氮化物材料形成在彼此之上时，产生异质结，所以可以在层之间的各自的界面处产生p型和n型载流子的各自区域。在该情况下，可以使所述载流子集中在界面处。另外，可以通过掺杂形成所述区域，并且所述区域可以扩展到所述区域所在的半导体层的整个或部分。所述区域可以与各自的界面或半导体层共同延伸，或者所述区域可以仅在各自的界面或半导体层的一部分之上延伸。
附图说明
参考所附附图，现在将仅通过实例的方式来描述本发明的实施方案：
图1示意性地显示了根据本发明的第一实施方案的二维空穴气肖特基势垒二极管。
图1a为显示图1的二极管的特性的视图；
图1b到图1d显示了在各个不同状态下的图1的二极管；
图2为根据本发明的实施方案的耗尽型p沟道晶体管的示意图；
图2a为显示图2的晶体管的特性的视图；
图2b到图2f显示了在各个不同状态下的图2的晶体管；
图3为根据本发明的实施方案的增强型p沟道晶体管的示意图；
图3a为显示图3的晶体管的特性的视图；
图3b到图3f显示了在各个不同状态下的图3的晶体管；
图4示意性地显示了根据本发明的另一个实施方案，用于晶体管互补对的集成器件；
图5为根据本发明的实施方案的反向导电晶体管的示意图；
图5a为显示图5的反向导电晶体管的特性的视图；
图5b到图5g显示了在各个不同状态下的图5的晶体管；
图6为根据本发明的另一个实施方案的反向导电晶体管的示意图；
图7为根据本发明的实施方案的反向导电晶体管的示意图；
图7a为显示图7的反向导电晶体管的特性的视图；
图7b到图7f显示了在各个不同状态下的图7的晶体管；
图8示意性地显示了根据本发明的另一个实施方案的反向导电晶体管；
图9显示了根据本发明的另一个实施方案的单栅型双向晶体管。
具体实施方式
第一实施方案（二维空穴气超级结肖特基势垒二极管（2DHG SJ SBD））
参考图1，根据本发明的一个实施方案的肖特基势垒二极管（SBD）100包括衬底105，在衬底105上生长有三个第三族氮化物半导体层110、115、120。在半导体层110、115、120上形成三个电极125、130、135。
无掺杂氮化镓（u-GaN）层110被直接设置到衬底105上。无掺杂氮化铝镓（u-AlGaN）层115设置于第一u-GaN层110之上，从而在u-GaN层110和u-AlGaN层115之间的异质结面处形成可移动的二维电子气（2DEG）145。包括第二u-GaN层的第三层120位于u-AlGaN层115之上，从而在u-AlGaN层115和第三层120之间的异质结面处诱发二维空穴气（2DHG）150，二维空穴气150为具有多数p型载流子的平面区域或层。2DEG145作为连续层或平面区域在整个2DHG150之下，且尤其是在所有的电极125、130、135下面延伸。
布置半导体层，使得在2DHG和2DEG中各自的正电荷和负电荷的数量近似相等，因此可以实现高电荷平衡条件以支持高电压能力。在这一点上的更多信息在Nakajima等人的“Improvement of unipolar power device performance using apolarization junction”（应用物理快报，2006年，89卷第19号，第193501页）中得以提供。
两个电极-阳极125和阴极130–设置在第三层120的顶部上。第三层120足够薄以允许阳极125和阴极130能够通过各自的电流路径125a、130a电连接到2DHG150。阳极125是由具有逸出功的金属形成，该金属允许阳极125欧姆连接到2DHG150，例如镍或铂。阴极130是由具有逸出功的金属形成，该金属使得阴极130肖特基势垒连接到2DHG150，例如，由钛和铝的合金形成。因此，阳极125由2DHG150通过肖特基势垒结电连接到阴极130，从而形成了2DHG超级结（SJ）肖特基势垒二极管。为便于参考，使得欧姆和肖特基接触到2DEG和2DHG的典型的金属为：
Figure BDA00002783941400061
在该二极管100中，第三层120在大部分但不是全部的u-AlGaN层115之上延伸，而在一个端部保留有u-AlGaN层115的外露上表面115a。在外露上表面115a上设置另外的阴极135，以使阴极130位于该另外的阴极135和阳极125之间。在二极管100中，两个阴极130、135可以被电连接在一起。另外的阴极135是由具有逸出功的金属形成，该金属允许欧姆连接到GaN层110并因此欧姆连接到2DEG145。例如，钛（Ti）和铝（Al）的合金可以用于欧姆连接到2DEG145。u-AlGaN层115足够薄以允许另外的阴极135得以电连接到2DEG145。在该实例中，2DEG145通过如下面将更为具体地描述的电荷平衡以充当场强降低层。另外的阴极不必须延伸跨过器件横截面的所有宽度（垂直于图1的平面）。沿着器件的宽度的某处进行的接触是足够的。在对该实施方案的修改中，不将两个阴极130、135连接在一起，但对其独立控制。
参考图1a，如果在阳极125和阴极130、135之间施加正向电压，则当超过肖特基势垒二极管的阈值电压时，大约在1V，二极管将通过2DHG150在阳极125和第一阴极130之间开始导电，如图1b所示并如图1a中的（b）所表示。如果正向电压进一步增加，则，在AlGaN层115和两个GaN层110、120之间的作为pn结二极管的p-n结，将通过2DEG145在阳极125和第二阴极135之间开始导电。因为2DHG和2DEG两者在该状态下均导电，所以该情况降低了电阻，如图1c所示和如图1a中的（c）所表示，产生了双极性导电。如果在两个阴极130、135和阳极125之间施加反向电压，以使阴极在相对于阳极的正电位，则在第一阴极130和顶层120之间的肖特基二极管将趋于不导电。在阴极的正电位也将开始耗尽2DEG145和氮化镓层115的极化，并也因此耗尽2DHG150，如图1d所示和图1a中由（d）所表示。如果2DEG和2DHG是均衡的，则2DEG和2DHG的耗尽可以是几乎完全的，以使其停止导电。这意味着围绕电极的电场不会随增加的反向电压快速增加，所以在发生击穿之前，该器件可以承受高的反向电压。
第二实施方案
参考图2，根据本发明的第二实施方案的耗尽型p沟道晶体管200由晶片制成，该晶片具有根据第一实施方案的如上所述的结构。在该实施方案中将通过第一实施方案的附图标记来引用对应的晶片层，但增大了100。因此，晶体管200包括衬底205，在衬底205上生长有第三族氮化物半导体层210、215、220。在半导体层210、215、220上形成四个电极225、230、235、240。
三个电极-漏极225、栅极230和源极235-设置在第三层220顶部上。漏极225和源极235两者均由具有逸出功的金属形成，该金属允许欧姆连接到2DHG250。第三层220足够薄以允许漏极225和源极235能够通过各自的欧姆电流路径225a和235a电连接到2DHG250。因此，漏极225通过2DHG250（也即，通过p沟道）电连接到源极235。
栅极230由具有较小逸出功的金属形成，这在其和上面的氮化镓层220之间实现了肖特基势垒结，并因此具有2DHG250。2DHG250位于在沿着2DHG250形成的p沟道之上的漏极225和源极235之间，2DHG250可操作以影响p沟道。因此，漏极225、栅极230和源极235电极被布置为形成耗尽型p沟道晶体管。
在该晶体管200中，第三层220在大部分但不是全部的u-AlGaN层215之上延伸，而在一个端部保留有u-AlGaN层215的外露上表面215a。另外的源极240可操作地（operatively）设置在外露上表面215a上，并且在该实施方案中，另外的源极240电连接到第一源极235，但是在其他实施方案中可以独立控制另外的源极240。另外的源极240是由具有逸出功的金属形成，该金属允许欧姆连接到AlGaN层215并因此欧姆连接到2DEG245。另外的源极不必须延伸跨过器件横截面的所有宽度（垂直于图2的平面）。沿着器件的宽度的某处进行的接触是足够的。u-AlGaN层215足够薄以允许另外的源极240通过欧姆电流路径240a电连接到2DEG245。2DEG245作为连续层在源极235、栅极230和漏极225之下延伸。
参考图2a，耗尽型p沟道晶体管200以与已知的p沟道场效应晶体管（FET）相似的方式操作。
耗尽型p沟道晶体管200是“常开”类型的晶体管，其中耗尽型p沟道晶体管200具有正的阈值电压。因此，当栅相对于源的电位（栅源电压（Vgs））为零时，在源和漏之间施加正向偏置电压Vds时（也即，当漏相对于源为负电压时），晶体管200导电，如图2b所示和图2a中由（b）所表示。因为晶体管200为p沟道（2DHG）器件，当晶体管200导电时，电流从源极235流动到漏极225。参考图2c，如果电流达到饱和阈值，则2DEG和2DHG开始耗尽，随着电压进一步增大，而电流不进一步增大，直到达到击穿电压。
从零到高于阈值电压来增大Vgs使得在栅电极230周围的耗尽区域扩大，从而该耗尽区域侵占了沿着2DHG的沟道并且使晶体管关闭，也即，该耗尽区域中断了从源极235到漏极225的电流，如图2d所示。如图2d所示，通过正向偏置，在2DEG和2DHG之间发生电荷平衡（耗尽），因此在发生击穿之前，可以使源漏电压Vds增加到较高的水平。
当在源和漏之间施加反向偏置电压时，在栅打开时，器件通过2DHG导电，如图2e所示。如果将栅关闭，器件在低反向偏置电压下不导电，但当达到阈值电压时，2DEG开始导电，如图2f所示。
在另一个实施方案中，在相同的晶片上彼此邻近地设置该实施方案的两个p沟道晶体管200，两个p沟道晶体管200的各自的漏极225连接在一起以形成双向晶体管作为集成器件。
在图2的实施方案中，栅极230可以向下延伸到第三层220不同的量以改变将关闭晶体管的阈值电压。在如下所述的其他实施方案中，栅极230可以穿过整个第三层220并穿过2DHG250延伸，在该情况下，晶体管为增强型晶体管。在该情况下，可以改变栅极230延伸到第二层215中的距离以改变打开晶体管的阈值电压。
第三实施方案
现参考图3，根据本发明的第三实施方案的增强型p沟道晶体管300由晶片制成，该晶片具有根据第一实施方案的如上所述的结构。在该实施方案中将通过第一实施方案的附图标记来引用对应的晶片层，但增大了200。因此，晶体管300包括衬底305和第三族氮化物半导体层310、315、320。在半导体层310、315、320上形成四个电极325、330、335、340。
两个电极-漏极325和源极335-设置在第三层320顶部上。源极335和漏极325每个由具有逸出功的金属形成，该金属允许欧姆连接到2DHG350。第三层320足够薄以允许漏极325和源极335能够通过各自的欧姆电流路径325a、335a电连接到2DHG350。
穿过第三层320且部分进入u-AlGaN层315蚀刻缺口355，以便设置第二外露表面315b。栅极330设置在缺口355中，并且延伸穿过缺口355。栅极330为金属绝缘层半导体（MIS）栅，因此栅极330包括通过绝缘介质与缺口355的表面隔开的金属。栅极330定位于其他电极之间，在一侧具有漏极325且在另一侧具有源极335，并且栅极330延伸穿过沿着2DHG350形成的p沟道。因而，当没有施加栅电压时，2DHG350在围绕栅330的区域中被中断，所以器件是关闭的。在应用中，当对栅极330施加相对于源极335的高于阈值的大小的负电压时，围绕栅极330形成2DHG。在该情况下，2DHG将漏极325连接到源极335。因此，电极被布置成产生增强型p沟道（2DHG）晶体管。
第三层320在大部分但不是全部的u-AlGaN层315之上延伸，而在一个端部保留有u-AlGaN层315的外露上表面315a。另外的源极340可操作地设置在外露上表面315a上。另外的源极340是由具有逸出功的金属形成，该金属允许欧姆连接到2DEG345。u-AlGaN层315足够薄以允许另外的源极340通过电流路径340a电连接到2DEG345。另外的源极不必须延伸跨过器件横截面的所有宽度（垂直于图1的平面）。沿着器件的宽度的某处进行的接触是足够的。2DEG345作为连续层在两个源极335、340、栅极330和漏极325之下延伸。
参考图3a，增强型p沟道晶体管300以与其他增强型场效应晶体管相似的方式操作。
增强型p沟道晶体管具有负的阈值电压，因此是“常关”型晶体管，也即，当Vgs=0时，在漏极325和源极335之间没有电流流动。参考图3b，当施加高于阈值电压的大小的负的Vgs时，围绕栅极330形成空穴气，从而完成了源极335和漏极325之间的p沟道，以便在源和漏之间施加正向偏置电压时使电流从源极335流动到漏极325，如图3b所示。进一步增加Vgs的大小将会增大电流，直到达到饱和点。在饱和之后，因为2DEG和2DHG开始耗尽（如图3c所示），直到达到击穿电压为止，进一步提高电压不会增加电流，电流在达到击穿电压的点开始迅速增加。当Vgs低于阈值电压时，围绕栅极的2DHG不存在，栅是关闭的。因此，在正向偏置电压达到击穿电压之前，正向偏置电压不会引起电流流动。如图3d所示，在该状态下，增加的电压趋于通过超级结效应导致2DEG和2DHG之间的电荷平衡。这使得在击穿发生之前，电压达到较高的水平。
如图3e所示，当施加反向偏置电压时，栅得以打开，该器件通过2DHG导电。如果栅关闭，在低电压下不存在电流，但是当反向偏置电压达到阈值时，如图3f所示，存在围绕栅极的电流路径的条件下，2DEG和2DHG开始导电。
在另一个实施方案中，在相同的晶片上彼此邻近地设置有该实施方案的两个p沟道晶体管300，两个p沟道晶体管300的各自的漏极325连接在一起以形成双向晶体管作为集成器件。
第四实施方案
参考图4，根据本发明的一个实施方案的互补晶体管对400由晶片制成，该晶片具有根据第一实施方案的如上所述的结构。在该实施方案中将通过第一实施方案的附图标记来引用对应的晶片层，但增大了300。因此，晶体管对400包括衬底405和第三族氮化物半导体层410、415、420。在半导体层410、415、420上形成八个电极425n、430n、435n、440n、425p、430p、435p、440p。
布置电极以使晶体管对400的一侧400n（如图4所示的左手侧）形成增强型n沟道晶体管，而另一侧400p形成p沟道晶体管。第一缺口455延伸穿过第三层420和u-AlGaN层415，并且将这些层的n侧400n与这些层的p侧400p隔开。
首先参考n沟道侧400n，在n沟道侧400n上，第三层420在一部分但不是全部的u-AlGaN层415之上延伸，保留u-AlGaN层415的第一和第二外露上表面415a、415b-在第三层420的两端各有一个。在n侧400n上的两个电极-漏极425n和源极435n-设置在外露表面415a、415b上。漏极425n和源极435n由具有逸出功的金属形成，该金属允许欧姆连接到2DEG445。u-AlGaN层415足够薄以允许源极435n和漏极425n通过各自的电流路径436n、426n电连接到2DEG445。因此，可以通过n沟道使漏极425n连接到源极435n。
在n沟道侧400n上，穿过u-AlGaN层415的第一外露表面415a并部分进入第一u-GaN层410来向下蚀刻第二缺口460。该情况提供了在第一u-GaN层410中的外露表面410b和在外露表面410b之上的u-AlGaN层415的外露侧壁415d。
栅极430n设置在第二缺口460中，并且延伸穿过第二缺口460。因此，在n侧400n上，栅极430n位于源极435n和漏极425n之间，并且延伸穿过2DEG435。栅极430n为金属绝缘层半导体（MIS）栅，因此栅极430n包括通过绝缘介质与缺口460中的外露表面410b、415隔开的金属。在应用中，当施加高于阈值的大小的正的Vgs时，围绕栅极430n在u-GaN层410中形成“增强”区域。在该情况下，通过增强区域沿着2DEG445形成n沟道，该n沟道将漏极425n连接到源极435n。因此，在n侧400n上的电极被布置为提供n沟道增强型晶体管。如上所述，可以改变栅极的深度以改变阈值电压，或使得晶体管成为耗尽型晶体管。
另外的源电极440n设置在第三层420上。另外的源电极440n是由具有逸出功的金属形成，该金属允许欧姆连接到2DHG450。第三层420足够薄以允许另外的源极440n得以电连接到2DHG450。因此，形成了包括2DEG和2DHG的超级结。这样，其以与图3的2DHG晶体管类似的方式，降低了栅极和漏极之间的峰值电气强度（electric strength）。
现在参考图4所示的p沟道侧400p，两个电极-漏极425p和源极435p-设置在第三层420的顶部上。漏极425p和源极435p每个由具有允许欧姆连接到2DHG450的逸出功的金属形成。第三层420足够薄以允许漏极425p和源极435p能够通过各自的电流路径426p、436p电连接到2DHG450。因此，可以通过沿着2DHG450的p沟道使漏极425p电连接到源极435p。
穿过在p侧400p的第三层420并且部分进入u-AlGaN层415来向下蚀刻第三缺口465。该情况提供了在u-AlGaN层415上的第四外露表面415e和在外露表面415e之上的第三层420的外露侧壁420a。栅极430p设置在第三缺口465中，并且延伸穿过第三缺口465。因此，栅极430p位于漏极425p和源极435p之间，并且延伸穿过2DHG450。类似在n侧400n上的栅极430n，在p侧400p上的栅极430p为金属绝缘层半导体（MIS）栅。根据第三实施方案所述，在应用中可以沿着2DEG445形成p沟道，部分的2DEG445围绕栅极430p形成，使漏极425p连接到源极435p。因此，在p侧400p上的电极被布置成在p侧400p上提供p沟道增强型晶体管。
在p侧400p上，第三层420在一部分但不是全部的u-AlGaN层415之上延伸，在邻近第一缺口455的端部的相对端部保留u-AlGaN层415的第五外露上表面415c。另外的源极440p设置在第五外露表面415b上，并且由具有逸出功的金属形成，该金属允许欧姆连接到2DEG445。u-AlGaN层415足够薄以允许另外的源极440p得以电连接到2DEG445。因此，根据参考图3的实施方案所述，另外的源极440p连接到2DEG445，从而类似于包括2DEG和2DHG的超级结。这样，其在某些条件下降低了栅极和漏极之间的峰值电气强度。
p侧400p和n侧400n各自的漏极425p、425n通过在缺口465中的金属连接在一起，以形成包括两个漏极的单个质量块（mass）。结合的漏极425n、425p还填补了在两个器件之间的AlGaN层415中的缺口，确保两个器件之间的2DEG445中存在中断。然而，在该实施方案的变形中，其可以形成随后被连接在一起（例如，通过导线）的物理地隔离的电极。
p侧400p和n侧400n各自的栅极430p、430n通过导线连接在一起。然而，可以通过金属来连接栅极430p、430n以形成为单个集成电极，或者可以彼此独立地控制栅极430p、430n。
在最后封装的器件中，在n侧400n上的源极430n、435n将会电连接在一起，而p侧400p上的源极430p、435p将会电连接在一起。
n侧400n作为增强型n沟道晶体管来操作，从其传输特性可以理解。增强型n沟道晶体管具有正的阈值电压，因此是“常关”型晶体管，也即，当Vgs=0时，在漏极425和源极435之间没有电流流动。当Vgs增加到高于阈值电压时，围绕栅电极形成2DEG以使电流通过由增强区域形成的n沟道从漏极425流动到源极435。进一步增加Vgs将会增大漏电流，直到达到饱和点。
当图4的两个晶体管为增强型器件时，通过对栅极的适当的重新布置，其中一个或者两个晶体管都可以修改为耗尽型器件。
在对该实施方案的修改中，在p侧和n侧上的各自栅极430p、430n改为分别形成在第三层420和u-AlGaN层415上。栅极430p、430n由金属形成，该金属允许栅极430p、430n分别地肖特基势垒连接到2DHG450和2DEG445，从而形成代替增强型晶体管的耗尽型晶体管。另外，可以用不同的布置在n沟道侧400n上设置多个电极，以形成一些其他的n沟道或2DEG器件。
第五实施方案
现在参考图5，根据本发明的一个实施方案的反向导电晶体管（RCT）500由晶片制成，该晶片具有根据第一实施方案的如上所述的结构。在该实施方案中将通过应用于第一实施方案中的附图标记来引用对应的晶片层，但增大400。因此，反向导电晶体管500包括衬底505和三个第三族氮化物半导体层510、515、520。在半导体层510、515、520上形成五个电极525、530、535、540、542。
第三层520在一部分但不是全部的u-AlGaN层515之上延伸，而保留有u-AlGaN层515的第一和第二外露上表面515a、515b-在每个端部有一个。第一源极535设置在第一外露上表面515a上，而漏极525设置在第二外露上表面515b上。漏极525和第一源极535由具有逸出功的金属形成，该金属允许欧姆连接到2DEG545。u-AlGaN层515足够薄以允许漏极525和第一源极535通过各自的电流路径525a、535a电连接到2DEG545。因此，漏极525通过2DEG545电连接到第一源极535。
栅极530和第二源极540也设置在u-AlGaN层515的第一外露上表面515a上。栅极530和第二源极540每个由具有较大逸出功的金属形成，该金属在其与2DEG545之间实现了肖特基势垒结。
栅极530位于漏极525和第一源极535之间，并且在沿着2DEG545形成的n沟道之上。因而，栅极530可操作以影响漏极525和第一源极535之间的n沟道。因此，漏极525、栅极530和第一源极535电极被布置为形成耗尽型n沟道（2DEG）晶体管。
第二源极540位于栅极530和漏极525之间，并且u-AlGaN层515足够薄以允许第二源极540通过电流路径540a连接到2DEG545（该电流路径的方向显示为正电流的方向，该方向为负电荷载流子的流动的相反方向）。因而，栅极530对在第二源极540和漏极525之间的2DEG不产生显著的影响。因此，第二源极540和漏极525电极布置为形成2DEG肖特基势垒二极管，第二源极540作为阳极。
在邻近第一外露上表面的端部，第三源极542可操作地设置在第三层520上。第三源极542是由具有逸出功的金属形成，该金属允许通过电流路径542a欧姆连接到2DHG550。因此，形成了包括2DEG和2DHG的超级结。这样，其降低了栅极和漏极之间的峰值电气强度。
参考图5a，当Vds（也即，相对于源极施加到漏极的电压）为正时，也即正向偏置电压，反向导电晶体管500操作为耗尽型n沟道晶体管。耗尽型n沟道晶体管具有负的阈值电压，因而为“常开”型晶体管，也即，当Vgs=0时，负电荷载流子（电子）从漏极525流动到第一源极535，如图5b所示（其可以被视为相反方向上流动的正电流），直到晶体管达到饱和，在该饱和点2DEG和2DHG之间的电荷平衡，限制了电流的进一步增大，如图5c所示，直到达到击穿电压。在图5c中和图5e到5g中的箭头再次显示了电荷载流子的流动。从零到大于阈值电压的大小的负电压来降低Vgs，使得围绕栅极的耗尽区域扩大，以“夹断”漏极525和第一源极535之间的沟道，从而阻断漏极525和第一源极535之间的电流。增加偏置电压Vds使得2DEG和2DHG通过电荷平衡耗尽，如图5d所示，所以没有电流流动直到达到非常高的击穿电压。
当施加反向电压以使漏极相对于源极的电位（漏源电压（Vds））为负，且当栅打开时，其通过2DEG导电，如图5e所示。当栅关闭时，反向导电晶体管500操作为2DEG超级结肖特基势垒二极管，该二极管的阳极（第二源极540）连接到第一源极535并且漏极525功能作为该二极管的阴极，如图5f所示。当负的Vds的大小超过在第二源极540处的肖特基势垒结的阈值电压时，电流通过2DEG545和2DHG从第二源极540流动到漏极525。
在该实施方案的修改中，栅极可以向下延伸穿过GaN层515进入到AlGaN层510中，以使晶体管为类似于图4的晶体管的增强型晶体管。
第六实施方案
现在参考图6，根据本发明的第六实施方案的反向导电晶体管（RCT）600由晶片制成，该晶片具有根据第一实施方案的如上所述的结构。在该实施方案中将通过应用于第一实施方案中的附图标记来引用对应的晶片层，但增大500。因此，反向导电晶体管600包括衬底605和三个第三族氮化物半导体层610、615、620。在半导体层610、615、620上形成五个电极625、630、635、640、642。
第三层620在一部分但不是全部的u-AlGaN层615之上延伸，而保留有u-AlGaN层615的第一和第二外露上表面615a、615b-在第三层620所在的区域的相对端部，在RCT600的任一端部有一个。源极635设置在第一外露上表面615a上，而漏极625设置在第二外露上表面615b上。漏极625和源极635由具有逸出功的金属形成，该金属允许通过各自的电流路径625a、635a欧姆连接到2DEG645。因此，漏极625通过2DEG645电连接到源极635。栅极630也设置在源极635和第三层620所在的区域之间的第一外露上表面615a上。栅极630是由具有较大逸出功的金属形成，该金属在其与2DEG645之间实现了肖特基势垒结。栅极630位于漏极625和源极635之间，在2DEG645之上。因而，栅极630可操作以影响沿着2DEG645形成的n沟道，该n沟道将漏极625连接到源极635。因此，漏极625、栅极630和源极635电极被布置为形成耗尽型2DEG晶体管600。
另外的源极640和另外的漏极642设置在第三层620上，分别在第三层620的邻近第一和第二外露上表面615a、615b的端部，并且分别电连接到源极635和漏极625。另外的源极640是由具有逸出功的金属形成，该金属允许欧姆连接到2DHG650。另外的漏极642是由具有较小逸出功的金属形成，该金属在其与2DHG650之间实现了肖特基势垒结。另外的源极640和另外的漏极642通过各自的电流路径640a、642a电连接到2DHG650。栅极630可操作以影响2DEG645而不影响2DHG650。因此，2DHG650将另外的源极640连接到另外的漏极642，从而形成2DHG肖特基势垒二极管，其中另外的源极640充当阳极。
当Vds（也即，相对于源极施加到漏极的电压）为正时，反向导电晶体管600操作为耗尽型n沟道晶体管，基本上根据如上所述的第五实施方案。
当Vds为负并且栅极为阻止通过2DEG导电的电位时，反向导电晶体管600操作为反向耦合2DHG肖特基势垒二极管。当Vds的大小超过该二极管的阈值电压时，电流通过2DHG650从另外的源极640流动到另外的漏极642，首先为单极型，然后当电压增加到高于阈值时为双极型，如图5a所示。在其他状态下，该器件以与图5的器件同样的的方式操作为2DEG d型晶体管。
第七实施方案
现在参考图7，根据本发明的第七实施方案的反向导电晶体管（RCT）700由晶片制成，该晶片具有根据第一实施方案的如上所述的结构。在该实施方案中将通过应用于第一实施方案中的附图标记来引用对应的晶片层，但增大600。因此，反向导电晶体管700包括衬底705和三个第三族氮化物半导体层710、715、720。在半导体层710、715、720上形成五个电极725、730、735、740、742。
第三层720在一部分但不是全部的u-AlGaN层715之上延伸，而保留有u-AlGaN层715的第一和第二外露上表面715a、715b-在每个端部各有一个表面。源极735设置在第一外露上表面715a上，而漏极725设置在第二外露上表面715b上。
源极735是由具有逸出功的金属形成，该金属允许欧姆连接到2DEG745。漏极725是由具有较大逸出功的金属形成，该金属在其与2DEG745之间实现了肖特基势垒结。u-AlGaN层715足够薄以允许漏极725和源极735通过各自的电流路径725a、735a电连接到2DEG745。因此，2DEG745将漏极725电连接到源极735，从而形成2DEG肖特基势垒二极管，其中漏极725为阳极。
另外的源极740和另外的漏极742设置在第三层720上，在分别邻近第一和第二外露上表面715a、715b的端部。在完全封装的RCT中，两个源极735、740电连接在一起，而两个漏极725、742电连接在一起。栅极730设置在第三层720上，在另外的源极740和另外的漏极742之间。
另外的源极740和另外的漏极742每个由具有逸出功的金属形成，该金属允许欧姆连接到2DHG750。另外的源极740和另外的漏极742通过各自的电流路径740a、742a电连接到2DHG750。因此，2DHG750将另外的源极740连接到另外的漏极742。
栅极730是由具有较小逸出功的金属形成，该金属在其与2DHG750之间实现了肖特基势垒结。栅极730位于另外的源极740和另外的漏极742之间，在2DHG750之上。因而，栅极730可操作以影响2DHG750，2DHG750将另外的源极740连接到另外的漏极742，但栅极730对2DEG750不产生显著的影响。因此，漏极725、栅极730和源极735、740被布置为形成耗尽型2DHG晶体管700，该晶体管操作类似图2的晶体管。额外电极725在反向偏置电压下形成SBD。
参考图7a，部分（b）、（c）、（d）、（e）和（f）与图2a所示的各个部分相同，而该器件的操作与图2的器件相同。然而，当Vds为正时，反向导电晶体管700操作为2DEG肖特基势垒二极管。当Vds的大小超过二极管的阈值电压时，电流以单极的方式通过2DEG745从漏极725流动到源极735，如图7a中的（f）所示。当达到阈值电压时，电流以双极形式通过2DEG和2DHG开始流动，如图7a中的（g）所示。
第八实施方案
现在参考图8，根据本发明的第八实施方案的反向导电晶体管（RCT）800由晶片制成，该晶片具有根据第一实施方案的如上所述的结构。在该实施方案中将通过应用于第一实施方案中的附图标记来引用对应的晶片层，但增大700。因此，反向导电晶体管800包括衬底805和三个第三族氮化物半导体层810、815、820。在半导体层810、815、820上形成五个电极825、830、835、840、842。
漏极825、栅极830和第一源极835和第二源极840设置在第三层820上。第二源极840设置在第三层820的一个端部，而漏极825设置在相对端部。第二源极840和漏极825每个由具有逸出功的金属形成，该金属允许欧姆连接到2DHG850。第三层820足够薄以允许第二源极840和漏极825得以电连接到2DHG850。因此，2DHG850将第二源极840连接到漏极825。
栅极830设置在漏极825和第二源极840之间。栅极830是由具有较小逸出功的金属形成，该金属在其与2DHG850之间实现了肖特基势垒结。栅极830位于第二源极840和漏极825之间，在2DHG850之上。因而，栅极830可操作以影响沿着2DHG850形成的p沟道，该p沟道将第二源极840连接到漏极825。因此，漏极825、栅极830和第二源极840被布置为形成耗尽型p沟道晶体管800。
第一源极835设置在栅极830和漏极825之间。第一源极835是由具有较小逸出功的金属形成，该金属在其与2DHG850之间实现了肖特基势垒结。第三层820足够薄以允许第一源极835得以电连接到2DHG850。因此，2DHG850将漏极825电连接到第一源极835，从而形成p沟道肖特基势垒二极管，其中第一源极835为阳极。
第三层820在一部分但不是全部的u-AlGaN层815之上延伸，而保留有u-AlGaN层的外露上表面815a。第三源极842设置在外露表面815a上。在完全封装的RCT中，三个源极835、840、842例如通过导线855连接在一起。第三源极842是由具有逸出功的金属形成，该金属允许欧姆连接到2DEG845。因此，基本上如根据第三实施方案所述，超级结包括2DEG和2DHG。这样，其降低了栅极和漏极之间的峰值电气强度。
在大多数条件下该器件如同图7的器件，操作为2DHG d型晶体管。然而，当Vds为正时，反向导电晶体管800操作为p沟道肖特基势垒二极管。当Vds的大小超过该二极管的阈值电压时，电流通过2DHG850从漏极825流动到第一源极835。
第九实施方案
现在参考图9，根据本发明的第九实施方案的双向晶体管（BT）900由晶片制成，该晶片具有根据第一实施方案的如上所述的结构。在该实施方案中将通过应用于第一实施方案中的附图标记来引用对应的晶片层，但增大800。因此，双向晶体管900包括衬底905和三个第三族氮化物半导体层910、915、920。在半导体层910、915、920上形成五个电极925、930、935、940、942。
栅极930与第一源极940和第二源极942设置在第三层920的顶部上。两个源极940、942是由具有逸出功的金属形成，该金属允许欧姆连接到2DHG950。
栅极930位于两个源极940、942之间，并且栅极930由具有逸出功的金属形成，该金属在其与2DHG950之间实现了肖特基势垒结。
第三层920在一部分但不是全部的u-AlGaN层915之上延伸，而在BT900的任一个端部分别保留有u-AlGaN层915的外露上表面915a、915b。第一和第二另外的栅极925、935设置在u-AlGaN层915上，在每个外露表面915a、915b上各有一个栅极。两个另外的栅极925、935电连接到栅极930。
两个另外的栅极925、935由具有逸出功的金属形成，该金属允许欧姆连接到2DEG945，并且u-AlGaN层915足够薄以允许另外的栅极925、935通过各自的电流路径925a、935a连接到2DEG945。2DEG945以连续层在栅极930和两个源极940、942之下延伸。
在两个源极940、942之间的电压可以布置为使电流在施加到栅极的栅电压的控制下，通过2DHG在两个源极940、942之间的任一路径流动，更正的源极作为源极而更负的源极作为漏极。因为其为D型器件，所以无论电流流动经过其哪一个路径，施加到栅极930的（相对于源极）正电压Vgs关闭晶体管。当施加正的栅电压时，两个另外的栅极925、935也将相对于源极为正，该情况将耗尽2DEG且因此也耗尽2DHG，因而提高了器件的击穿电压。
修改&其他实施方案
根据本发明的器件可以由适合于产生n沟道（例如2DEG）和/或p沟道（例如2DHG）的各种晶片形成。例如，一个适合的晶片结构包括生长在蓝宝石衬底上的四个第三族氮化物半导体层。底部的两层为在u-AlGaN（x=0.226）层之下的u-GaN层，分别为约1000nm厚和约47nm厚。在如上所述的实施方案中的第三层120、220、320由两层所取代：u-GaN下层和p型氮化镓（p-GaN）上层。u-GaN下层为约10nm厚，而p-GaN上层约30nm厚，并且该p-GaN上层以约为3el9cm-3的掺杂浓度掺杂有镁（Mg）。
在该实例结构的一个适当的变形中，氮化铟镓（InGaN）层和镁掺杂的InGaN层取代了顶部的两层。在另一个变形中，InGaN层取代了底层。许多更适当的变形对本领域技术人员将是显而易见的。
第五、第六、第七和第八实施方案包括各自的反向导电晶体管，该反向导电晶体管包括耗尽型晶体管和肖特基势垒二极管。在那些实施方案的变形中，本领域技术人员将会清楚，在适用的情况下，增强型晶体管可以取代耗尽型晶体管并且PN结二极管可以取代肖特基势垒二极管。该变形被认为是属于本发明的范围之内。
在包括耗尽型和增强型晶体管的实施方案中，栅极已被描述为由允许到2DHG或到2DEG的肖特基势垒结的金属形成。在那些实施方案的变形中，栅极可以替代地为MIS栅。实际上在描述肖特基势垒栅极的所有的实施方案中，可以替代地应用MIS电极栅极。
在实施方案中，无掺杂氮化镓层直接设置在衬底上。对于本领域技术人员将会清楚的是，可以在无掺杂氮化镓层和衬底之间放置初始层，例如，氮化铝缓冲层。
鉴于如上所述的实施方案包括第三族氮化物，而显示出自发极化并因而可以形成2DEG和2DHG的其他材料也可以加以应用。适合的半导体包括其他第三族到第五族半导体、第二族到第六族半导体，以及有机（聚合物）半导体，比如PVDF（聚偏二氟乙烯）。第二族到第六族半导体的实例为ZnO和MgZnO。
在如上所述的许多实施方案中，两个电极连接在一起，例如图1的两个阴极电极。对于本领域技术人员将会清楚的是，在每种情况下，电极不需要连接在一起，而可以独立控制，或者产生相同的结果，或者允许控制器件的方式更灵活。
尽管已描述了具有一种顺序的层的晶片结构和由该晶片结构制成的本发明的实施方案，但是将注意到，可以以不同的顺序形成层。例如，可以形成层以使2DHG在2DEG之下产生，而不是在2DEG之上产生。
本领域技术人员将会清楚，在适当的情况下，一个所描述的实施方案的特征可以包括在另一个所描述的实施方案中。某些特征是可选的，并可以完全去除。

Claims (37)

1.一种半导体器件，包括：
三个半导体层；
其中，所述半导体层被布置为形成通过极化层隔开的2DHG和2DEG，
多个电极，所述多个电极包括：
第一电极和第二电极，所述第一电极和所述第二电极电连接到所述2DHG，以使电流能够通过所述2DHG在所述第一电极和所述第二电极之间流动；以及
第三电极，所述第三电极电连接到所述2DEG，从而当相对于其他电极中的至少一个的正电压被施加到所述第三电极时，所述2DHEG和所述2DHG将至少部分地耗尽。
2.根据权利要求1所述的器件，其中，半导体层中的一个在其他两个半导体层之间并形成所述极化层，所述2DHG形成于所述极化层与另一个半导体层之间的界面处，而所述2DEG形成于所述极化层与另一个半导体层之间的界面处。
3.根据权利要求1或权利要求2所述的器件，其中所述第一电极和所述第二电极分别为阴极和阳极，所述阴极和所述阳极中的一个被布置为在其与其所连接到的半导体层之间形成肖特基势垒，以便电流能够从所述阳极流动到所述阴极。
4.根据权利要求3所述的器件，其中所述阴极被布置为形成肖特基势垒且所述阴极连接到所述第三电极。
5.根据权利要求1或权利要求2所述的器件，包括晶体管，其中：所述多个电极包括每个连接到半导体层中的一个的源极、栅极和漏极；
所述源极和所述漏极连接到所述2DHG；以及
所述栅极能操作以改变在所述源极和所述漏极之间的电流。
6.根据权利要求5所述的器件，其中所述源极连接到所述2DHG，且所述源极还通过所述第三电极连接到所述2DEG。
7.根据权利要求5或权利要求6所述的器件，其中所述晶体管为增强型晶体管。
8.根据权利要求5或权利要求6所述的器件，其中所述晶体管为耗尽型晶体管。
9.根据前述权利要求中任一项所述的器件，包括第二多个电极，所述第二多个电极包括每个连接到半导体层中的一个的第一电极和第二电极，其中所述第二多个电极的第一电极通过所述2DEG连接到所述第二多个电极的第二电极。
10.根据权利要求9所述的器件，其中所述第二多个电极包括每个连接到半导体层中的一个的阳极和阴极，所述阳极和所述阴极中的一个布置为在其与其所连接的半导体层之间形成肖特基势垒，其中，所述第二多个电极的阳极通过所述2DEG连接到所述第二多个电极的阴极，以便产生肖特基势垒二极管。
11.根据权利要求10所述的器件，其中所述第二多个电极的阳极布置为形成肖特基势垒且连接到所述2DHG和所述2DEG。
12.根据直接或间接地从属于权利要求5时的权利要求11所述的器件，其中所述阳极连接到所述漏极，而所述阴极连接到所述源极。
13.根据权利要求9所述的器件，包括晶体管，其中：
所述第二多个电极包括每个连接到半导体层中的一个的源极、栅极和漏极；
所述第二多个电极的源极通过所述2DEG连接到所述第二多个电极的漏极；以及
所述第二多个电极的栅极能操作以改变在所述第二多个电极的源极和漏极之间的电流。
14.根据权利要求13所述的器件，其中所述晶体管为增强型晶体管。
15.根据权利要求13所述的器件，其中所述晶体管为耗尽型晶体管，所述第二多个电极的栅极被支撑在所述2DEG之上。
16.根据直接或间接地从属于权利要求5时的权利要求13到15中任一项所述的半导体器件，其中第一多个电极的漏极和所述第二多个电极的漏极连接到一起，所述第一多个电极的栅极和所述第二多个电极的栅极连接到一起。
17.根据权利要求9到11中任一项所述的半导体器件，包括反向导电晶体管，其中所述第二多个电极形成肖特基势垒二极管。
18.一种器件，包括：
根据权利要求3或权利要求4所述的器件；以及
根据权利要求5到8中任一项所述的器件；
其中所述阴极连接到所述源极，且所述阳极连接到所述漏极，从而形成反向导电晶体管。
19.一种器件，包括：
根据权利要求5到8中任一项所述的第一器件；以及
根据权利要求5到8中任一项所述的第二器件；
其中，所述第一器件的漏极连接到所述第二器件的漏极以形成双向晶体管。
20.根据前述权利要求中任一项所述的器件，其中第一半导体层包括无掺杂氮化铝镓“u-AlGaN”半导体层。
21.根据前述权利要求中任一项所述的半导体器件，其中第二半导体层包括无掺杂氮化镓“u-GaN”半导体层。
22.根据前述权利要求中任一项所述的器件，其中第三半导体层包括u-GaN半导体层。
23.根据权利要求21所述的半导体器件，其中所述u-GaN半导体层的厚度小于所述第一半导体层的厚度的一半。
24.根据权利要求22所述的半导体器件，其中所述第三半导体层的u-GaN半导体层的厚度大于所述第一半导体层的厚度的十倍。
25.一种反向导电晶体管，包括：
三个半导体层；
其中，所述半导体层被布置为形成通过极化层隔开的2DHG和2DEG，
多个电极，所述多个电极包括：
源极和漏极、栅极，以及另外的电极，所述栅极布置为通过所述2DEG和所述2DHG的至少一个来改变在所述源极和所述漏极之间流动的电流，所述另外的电极布置为形成肖特基势垒二极管，层中的一个提供反向导电路径。
26.一种双向晶体管，包括：
三个半导体层；
其中，所述半导体层被布置为形成通过极化层隔开的2DHG和2DEG，
多个电极，所述多个电极包括：
第一源极、第二源极，以及布置为通过所述2DEG和所述2DHG的至少一个来改变以任意方向在两个源极之间流动的电流的至少一个栅极。
27.一种双向晶体管，包括：
三个半导体层；
其中，所述半导体层被布置为形成通过极化层隔开的2DHG和2DEG，
多个电极，所述多个电极包括：
三个电极，所述三个电极包括两个源-漏对以及两个栅极，每个源-漏对通过所述2DEG和所述2DHG中的一个连接到一起，每个栅极布置为分别改变在所述源-漏对中的一个的电极之间流动的电流。
28.根据前述权利要求中任一项所述的器件或晶体管，其中电极中的一个安装在层中的一层上且连接到所述2DEG，而电极中的另一个安装在层中的另一层上且连接到所述2DHG。
29.根据权利要求28所述的器件，其中层中的上一层仅部分地覆盖层中的下一层，且电极中的一个安装在所述下一层的不被所述上一层覆盖的部分上。
30.一种半导体器件，基本上如本文中根据图1所述。
31.一种半导体器件，基本上如本文中根据图2所述。
32.一种半导体器件，基本上如本文中根据图3所述。
33.一种半导体器件，基本上如本文中根据图4所述。
34.一种半导体器件，基本上如本文中根据图5所述。
35.一种半导体器件，基本上如本文中根据图6所述。
36.一种半导体器件，基本上如本文中根据图7所述。
37.一种半导体器件，基本上如本文中根据图8所述。
CN201180036891.0A 2010-07-28 2011-06-07 具有二维电子气和二维空穴气的半导体器件 Active CN103098221B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1012622.5A GB2482308A (en) 2010-07-28 2010-07-28 Super junction silicon devices
GB1012622.5 2010-07-28
PCT/GB2011/051065 WO2012013943A1 (en) 2010-07-28 2011-06-07 Semiconductor devices with 2deg and 2dhg

Publications (2)

Publication Number Publication Date
CN103098221A true CN103098221A (zh) 2013-05-08
CN103098221B CN103098221B (zh) 2016-08-03

Family

ID=42752890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180036891.0A Active CN103098221B (zh) 2010-07-28 2011-06-07 具有二维电子气和二维空穴气的半导体器件

Country Status (7)

Country Link
US (1) US9087889B2 (zh)
EP (2) EP3876290A3 (zh)
JP (1) JP2013532906A (zh)
KR (1) KR20140001191A (zh)
CN (1) CN103098221B (zh)
GB (1) GB2482308A (zh)
WO (1) WO2012013943A1 (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377201A (zh) * 2013-08-12 2015-02-25 飞思卡尔半导体公司 互补氮化镓集成电路及其制作方法
CN105070752A (zh) * 2015-08-17 2015-11-18 西南交通大学 一种具有集成二极管的异质结器件
CN105793997A (zh) * 2013-12-02 2016-07-20 Lg伊诺特有限公司 半导体器件和包括半导体器件的半导体电路
CN104241350B (zh) * 2013-06-19 2017-07-14 英飞凌科技奥地利有限公司 用于常关化合物半导体晶体管的栅极堆叠
CN108028273A (zh) * 2015-07-17 2018-05-11 三菱电机株式会社 半导体装置和制造半导体装置的方法
CN108807524A (zh) * 2017-09-06 2018-11-13 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN109004017A (zh) * 2018-07-18 2018-12-14 大连理工大学 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN110400848A (zh) * 2019-04-12 2019-11-01 广东致能科技有限公司 一种肖特基二极管及其制造方法
CN111312815A (zh) * 2020-02-28 2020-06-19 中国科学院微电子研究所 GaN基功率晶体管结构及其制备方法
CN111684603A (zh) * 2020-04-22 2020-09-18 英诺赛科（珠海）科技有限公司 具有多通道异质结构的半导体器件及其制造方法
CN112670340A (zh) * 2020-12-14 2021-04-16 南方科技大学 P型栅hemt器件
CN113488536A (zh) * 2021-07-05 2021-10-08 西交利物浦大学 具有衬底电极的增强型的p型氮化镓器件及其制备方法
CN113571516A (zh) * 2020-04-29 2021-10-29 广东致能科技有限公司 一种iii族氮化物半导体集成电路结构、制造方法及其应用
CN113594248A (zh) * 2021-08-02 2021-11-02 电子科技大学 一种具有集成续流二极管的双异质结GaN HEMT器件
CN113675270A (zh) * 2021-08-27 2021-11-19 电子科技大学 一种具有逆向导通能力的GaN RC-HEMT
CN116936645A (zh) * 2023-09-15 2023-10-24 河源市众拓光电科技有限公司 一种p沟道肖特基势垒二极管及其制作方法
WO2024000433A1 (zh) * 2022-06-30 2024-01-04 广东致能科技有限公司 一种二极管及其制造方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5985282B2 (ja) * 2012-07-12 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置
KR101927411B1 (ko) * 2012-09-28 2018-12-10 삼성전자주식회사 2ｄｅｇ와 2ｄｈｇ를 이용한 반도체 소자 및 제조방법
FR2998713B1 (fr) * 2012-11-26 2015-01-16 Commissariat Energie Atomique Transistor bidirectionnel en courant a haute mobilite electronique optimise
JP6064628B2 (ja) * 2013-01-29 2017-01-25 富士通株式会社 半導体装置
US20140217416A1 (en) * 2013-02-07 2014-08-07 National Central University Nitrides based semiconductor device
JP6379358B2 (ja) 2013-07-25 2018-08-29 パナソニックＩｐマネジメント株式会社 半導体装置
CN103531615A (zh) * 2013-10-15 2014-01-22 苏州晶湛半导体有限公司 氮化物功率晶体管及其制造方法
KR102127441B1 (ko) * 2013-12-02 2020-06-26 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 회로
US9048303B1 (en) * 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
JP2015173237A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体装置
GB201414885D0 (en) * 2014-08-21 2014-10-08 Univ Sheffield Optically controlled devices
CN106575670B (zh) 2014-09-18 2020-10-16 英特尔公司 用于硅cmos相容半导体器件中的缺陷扩展控制的具有倾斜侧壁刻面的纤锌矿异质外延结构
KR102203497B1 (ko) 2014-09-25 2021-01-15 인텔 코포레이션 독립형 실리콘 메사들 상의 iii-n 에피택셜 디바이스 구조체들
US10573647B2 (en) * 2014-11-18 2020-02-25 Intel Corporation CMOS circuits using n-channel and p-channel gallium nitride transistors
US10056456B2 (en) 2014-12-18 2018-08-21 Intel Corporation N-channel gallium nitride transistors
JP5828435B1 (ja) * 2015-02-03 2015-12-09 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
EP3298628A4 (en) 2015-05-19 2019-05-22 INTEL Corporation SEMICONDUCTOR DEVICES WITH SURFACE-DOPED CRYSTALLINE STRUCTURES
EP3314659A4 (en) 2015-06-26 2019-01-23 INTEL Corporation HETEROSEPITAXIAL STRUCTURES WITH STABLE SUBSTRATE INTERFACE MATERIAL AT HIGH TEMPERATURE
US9876102B2 (en) * 2015-07-17 2018-01-23 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multiple carrier channels
CN105097911B (zh) * 2015-07-29 2017-11-03 电子科技大学 一种具有结型半导体层的hemt器件
CN105118859A (zh) * 2015-07-29 2015-12-02 电子科技大学 一种隧穿增强型hemt器件
JP6610340B2 (ja) * 2016-03-03 2019-11-27 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を利用するダイオード
WO2017203849A1 (ja) * 2016-05-24 2017-11-30 株式会社デンソー 半導体装置
JP6614116B2 (ja) 2016-05-24 2019-12-04 株式会社デンソー 半導体装置
KR101843917B1 (ko) 2016-09-06 2018-03-30 한국과학기술연구원 스핀-궤도 결합의 차이를 이용한 상보성 논리 소자 및 그 제조 방법
US10580872B2 (en) 2017-05-16 2020-03-03 Wisconsin Alumni Research Foundation Oxide heterostructures having spatially separated electron-hole bilayers
US11380806B2 (en) 2017-09-28 2022-07-05 Intel Corporation Variable capacitance device with multiple two-dimensional electron gas (2DEG) layers
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
US11183613B2 (en) 2017-09-29 2021-11-23 Intel Corporation Group III-nitride light emitting devices including a polarization junction
US11437504B2 (en) 2017-09-29 2022-09-06 Intel Corporation Complementary group III-nitride transistors with complementary polarization junctions
US11295992B2 (en) * 2017-09-29 2022-04-05 Intel Corporation Tunnel polarization junction III-N transistors
US11355652B2 (en) 2017-09-29 2022-06-07 Intel Corporation Group III-nitride polarization junction diodes
CN110718589B (zh) * 2018-07-12 2024-04-16 纳姆实验有限责任公司 具有半导体器件的电子电路的异质结构
WO2020018895A1 (en) * 2018-07-20 2020-01-23 Cornell University Polarization-induced 2d hole gases for high-voltage p-channel transistors
US11522080B2 (en) 2018-11-07 2022-12-06 Cornell University High-voltage p-channel FET based on III-nitride heterostructures
US11315951B2 (en) * 2019-11-11 2022-04-26 Electronics And Telecommunications Research Institute Semiconductor device and method of fabricating the same
JP6679036B1 (ja) * 2019-11-29 2020-04-15 株式会社パウデック ダイオード、ダイオードの製造方法および電気機器
JP2023537713A (ja) 2020-08-05 2023-09-05 トランスフォーム テクノロジー，インコーポレーテッド 空乏層を有するｉｉｉ族窒化物デバイス
CN113113469B (zh) * 2021-03-10 2023-08-29 华南师范大学 一种高耐压双栅极横向hemt器件及其制备方法
CN113707708B (zh) * 2021-07-26 2023-03-14 西安电子科技大学 结型积累层增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
US20230143171A1 (en) * 2021-11-05 2023-05-11 Virginia Tech Intellectual Properties, Inc. Charge balanced power schottky barrier diodes
US20230141865A1 (en) * 2021-11-05 2023-05-11 Analog Devices, Inc. Lateral gallium nitride superjunction
WO2024000183A1 (en) * 2022-06-28 2024-01-04 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0305253A1 (fr) * 1987-08-05 1989-03-01 Thomson-Csf Semiconducteurs Specifiques Transistor hyperfréquence à double hétérojonction

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61135168A (ja) * 1984-12-06 1986-06-23 Nec Corp 半導体受光素子
JPS61147577A (ja) * 1984-12-21 1986-07-05 Toshiba Corp 相補型半導体装置
JPH0783108B2 (ja) * 1986-07-25 1995-09-06 株式会社日立製作所 半導体装置
WO1988002557A1 (en) * 1986-09-25 1988-04-07 Regents Of The University Of Minnesota Modulation doped radiation emitting semiconductor device
JPH08139284A (ja) * 1994-11-04 1996-05-31 Fujitsu Ltd 半導体装置及びその製造方法
AU2003266701A1 (en) * 2002-10-09 2004-05-04 Matsushita Electric Industrial Co., Ltd. Plasma oscillation switching device
US8441030B2 (en) * 2004-09-30 2013-05-14 International Rectifier Corporation III-nitride multi-channel heterojunction interdigitated rectifier
JP5182835B2 (ja) 2005-11-14 2013-04-17 独立行政法人産業技術総合研究所 リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ
JP2008016588A (ja) * 2006-07-05 2008-01-24 Toshiba Corp ＧａＮ系半導体素子
FR2906884B1 (fr) 2006-10-06 2008-12-19 Ksb Sas Soc Par Actions Simpli Capteur de vibration, notamment pour machine tournante.
JP4956155B2 (ja) * 2006-11-28 2012-06-20 古河電気工業株式会社 半導体電子デバイス
JP5487550B2 (ja) 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP2009117485A (ja) 2007-11-02 2009-05-28 Panasonic Corp 窒化物半導体装置
JP2011082331A (ja) * 2009-10-07 2011-04-21 National Institute Of Advanced Industrial Science & Technology 半導体素子
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0305253A1 (fr) * 1987-08-05 1989-03-01 Thomson-Csf Semiconducteurs Specifiques Transistor hyperfréquence à double hétérojonction

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
C.BUCHHEIM ET AL: "Electric field distribution in GaN/AlGaN/GaN heterostructures", 《APPILED PHYSICS LETTERS》, vol. 92, no. 1, 8 January 2008 (2008-01-08), XP012105765, DOI: doi:10.1063/1.2830836 *
C.P. MORATH ET AL: "Layer interdependence of transport in an undoped electron-hole layer", 《PHYSICAL REVIEW B》, vol. 78, no. 11, 15 September 2008 (2008-09-15) *
K. DAS GUPTA ET AL: "Selective breakdown of quantum Hall edge states and non-monotonic Coulomb drag in a GaAs–AlGaAs electron–hole bilayer", 《PHYSICA E》, vol. 40, no. 5, 4 December 2007 (2007-12-04), XP022504197 *
NAKAJIMA AKIRA ET AL: "Improvement of unipolar power device performance using a polarization junction", 《APPLIED PHYSICS LETTERS》, vol. 89, no. 19, 7 November 2006 (2006-11-07), XP012086899, DOI: doi:10.1063/1.2372758 *
STEN HEIKMAN ET AL: "Polarization effects in AlGaNÕGaN and GaN/AlGaN/GaN heterostructures", 《JOURNAL OF APPLIED PHYSICS》, vol. 93, no. 12, 15 June 2003 (2003-06-15) *

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241350B (zh) * 2013-06-19 2017-07-14 英飞凌科技奥地利有限公司 用于常关化合物半导体晶体管的栅极堆叠
CN104377201A (zh) * 2013-08-12 2015-02-25 飞思卡尔半导体公司 互补氮化镓集成电路及其制作方法
US10199477B2 (en) 2013-08-12 2019-02-05 Nxp Usa, Inc. Complementary gallium nitride integrated circuits
CN104377201B (zh) * 2013-08-12 2019-08-16 恩智浦美国有限公司 互补氮化镓集成电路及其制作方法
CN105793997A (zh) * 2013-12-02 2016-07-20 Lg伊诺特有限公司 半导体器件和包括半导体器件的半导体电路
CN105793997B (zh) * 2013-12-02 2019-06-28 Lg伊诺特有限公司 半导体器件和包括半导体器件的半导体电路
CN108028273A (zh) * 2015-07-17 2018-05-11 三菱电机株式会社 半导体装置和制造半导体装置的方法
CN105070752A (zh) * 2015-08-17 2015-11-18 西南交通大学 一种具有集成二极管的异质结器件
CN105070752B (zh) * 2015-08-17 2018-02-06 西南交通大学 一种具有集成二极管的异质结器件
CN108807524A (zh) * 2017-09-06 2018-11-13 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN108807524B (zh) * 2017-09-06 2021-11-02 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN109004017B (zh) * 2018-07-18 2020-09-29 大连理工大学 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN109004017A (zh) * 2018-07-18 2018-12-14 大连理工大学 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN110400848A (zh) * 2019-04-12 2019-11-01 广东致能科技有限公司 一种肖特基二极管及其制造方法
CN111312815B (zh) * 2020-02-28 2023-03-31 中国科学院微电子研究所 GaN基功率晶体管结构及其制备方法
CN111312815A (zh) * 2020-02-28 2020-06-19 中国科学院微电子研究所 GaN基功率晶体管结构及其制备方法
CN111684603A (zh) * 2020-04-22 2020-09-18 英诺赛科（珠海）科技有限公司 具有多通道异质结构的半导体器件及其制造方法
WO2021212367A1 (zh) * 2020-04-22 2021-10-28 英诺赛科（珠海）科技有限公司 具有多通道异质结构的半导体器件及其制造方法
US12009396B2 (en) 2020-04-22 2024-06-11 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device with multichannel heterostructure and manufacturing method thereof
CN113571516A (zh) * 2020-04-29 2021-10-29 广东致能科技有限公司 一种iii族氮化物半导体集成电路结构、制造方法及其应用
CN113571516B (zh) * 2020-04-29 2024-02-06 广东致能科技有限公司 一种iii族氮化物半导体集成电路结构、制造方法及其应用
CN112670340A (zh) * 2020-12-14 2021-04-16 南方科技大学 P型栅hemt器件
CN113488536A (zh) * 2021-07-05 2021-10-08 西交利物浦大学 具有衬底电极的增强型的p型氮化镓器件及其制备方法
CN113594248B (zh) * 2021-08-02 2023-04-25 电子科技大学 一种具有集成续流二极管的双异质结GaN HEMT器件
CN113594248A (zh) * 2021-08-02 2021-11-02 电子科技大学 一种具有集成续流二极管的双异质结GaN HEMT器件
CN113675270B (zh) * 2021-08-27 2023-05-05 电子科技大学 一种具有逆向导通能力的GaN RC-HEMT
CN113675270A (zh) * 2021-08-27 2021-11-19 电子科技大学 一种具有逆向导通能力的GaN RC-HEMT
WO2024000433A1 (zh) * 2022-06-30 2024-01-04 广东致能科技有限公司 一种二极管及其制造方法
CN116936645A (zh) * 2023-09-15 2023-10-24 河源市众拓光电科技有限公司 一种p沟道肖特基势垒二极管及其制作方法
CN116936645B (zh) * 2023-09-15 2024-01-30 河源市众拓光电科技有限公司 一种p沟道肖特基势垒二极管及其制作方法

Also Published As

Publication number Publication date
KR20140001191A (ko) 2014-01-06
EP3876290A2 (en) 2021-09-08
US9087889B2 (en) 2015-07-21
CN103098221B (zh) 2016-08-03
EP3876290A3 (en) 2021-12-15
GB2482308A (en) 2012-02-01
EP2599126B1 (en) 2021-03-03
GB201012622D0 (en) 2010-09-08
US20130221409A1 (en) 2013-08-29
EP2599126A1 (en) 2013-06-05
WO2012013943A1 (en) 2012-02-02
JP2013532906A (ja) 2013-08-19

Similar Documents

Publication Publication Date Title
CN103098221B (zh) 具有二维电子气和二维空穴气的半导体器件
US10950524B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
CN104821331B (zh) Iii族氮化物基增强模式晶体管
EP2165367B1 (en) Improved power switching transistors
JP5940235B1 (ja) 半導体装置
US7737467B2 (en) Nitride semiconductor device with a hole extraction electrode
CN104319238B (zh) 形成高电子迁移率半导体器件的方法及其结构
US8981380B2 (en) Monolithic integration of silicon and group III-V devices
CN103201840B (zh) 具有提高的缓冲击穿电压的hemt
JP6660631B2 (ja) 窒化物半導体デバイス
US9087704B2 (en) Semiconductor devices and methods of manufacturing the semiconductor device
TWI567930B (zh) 半導體裝置
WO2011024367A1 (ja) 窒化物半導体装置
CN105118830B (zh) 一种集成sbd的增强型hemt
JP2013042120A (ja) 集積されたダイオードを有するｓｏｉ基板を備える複合半導体装置
JP2009231508A (ja) 半導体装置
CN105229792B (zh) Iii族氮化物晶体管布局
JP2011109131A (ja) 窒化物半導体装置
WO2020017437A1 (ja) 窒化物半導体装置
JP2011142358A (ja) 窒化物半導体装置
JP5721782B2 (ja) 半導体装置
JP2013239735A (ja) 電界効果トランジスタ
JP7313197B2 (ja) 半導体装置
CN105070752A (zh) 一种具有集成二极管的异质结器件
CN106206707A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant