CN110400848A - 一种肖特基二极管及其制造方法 - Google Patents

一种肖特基二极管及其制造方法 Download PDF

Info

Publication number
CN110400848A
CN110400848A CN201910718112.3A CN201910718112A CN110400848A CN 110400848 A CN110400848 A CN 110400848A CN 201910718112 A CN201910718112 A CN 201910718112A CN 110400848 A CN110400848 A CN 110400848A
Authority
CN
China
Prior art keywords
layer
channel
substrate
schottky diode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910718112.3A
Other languages
English (en)
Other versions
CN110400848B (zh
Inventor
黎子兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Zhineng Technology Co Ltd
Original Assignee
Guangdong Zhineng Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Zhineng Technology Co Ltd filed Critical Guangdong Zhineng Technology Co Ltd
Publication of CN110400848A publication Critical patent/CN110400848A/zh
Application granted granted Critical
Publication of CN110400848B publication Critical patent/CN110400848B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种肖特基二极管，包括：衬底，其包括垂直界面；沟道层，其设置在垂直界面之外；沟道提供层，其设置在沟道层之外，沟道层中邻近沟道层与沟道提供层的界面形成垂直的二维电子气2DEG或者二维空穴气2DHG；第一电极，其与垂直的二维电子气2DEG或二维空穴气2DHG电连接，形成欧姆接触；以及第二电极，其与沟道提供层形成肖特基接触。本发明还涉及一种肖特基二极管的制造方法。

Description

一种肖特基二极管及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种肖特基二极管及其制造方法。
背景技术
III族氮化物半导体是重要的半导体材料，主要包括AlN、GaN、InN及这些材料的化合物如AlGaN、InGaN、AlInGaN等。由于具有直接带隙、宽禁带、高击穿电场强度等优点，以GaN为代表的III族氮化物半导体在发光器件、电力电子、射频器件等领域具有广阔的应用前景。
与传统的Si等非极性半导体材料不同，III族氮化物半导体具有极性，或者说他们是极性半导体材料。极性半导体具有许多独特的特性。尤为重要的是，在极性半导体的表面或两种不同的极性半导体界面处存在固定极化电荷。这些固定极化电荷的存在可吸引可移动的电子或空穴载流子，从而形成二维电子气2DEG或二维空穴气2DHG。这些二维电子气2DEG或二维空穴气2DHG的产生不需要附加电场，也不依赖于半导体内的掺杂效应，是自发产生的。极性半导体界面处的二维电子气或二维空穴气可以具有较高的面电荷密度。同时，由于不需要掺杂，二维电子气或二维空穴气受到的离子散射等作用也大大减少，因此具有较高的迁移率。较高的面电荷密度和迁移率使得这种界面处自发产生的二维电子或空穴气体具有良好的导通能力和很高的响应速度。结合氮化物半导体本身固有的高击穿电场强度等优点，这种二维电子气或二维空穴气可被用于制作肖特基二极管,在高能量、高电压或高频率的应用中性能显著优于传统的Si或GaAs器件。然而，现有的结构却存在较多缺陷，严重制约了其应用范围。
发明内容
本发明涉及一种肖特基二极管，包括：衬底，其包括垂直界面；沟道层，其设置在垂直界面之外；沟道提供层，其设置在沟道层之外，沟道层中邻近沟道层与沟道提供层的界面形成垂直的二维电子气2DEG或者二维空穴气2DHG；第一电极，其与垂直的二维电子气2DEG或二维空穴气2DHG电连接，形成欧姆接触；以及第二电极，其与沟道提供层形成肖特基接触。
特别的，其中沟道层和沟道提供层材料为氮化物半导体。
特别的，所述的肖特基二极管，其中衬底是Si衬底、Al2O3蓝宝石衬底、SiC衬底或GaN本征衬底。
特别的，垂直界面晶格可以具有六角对称性，其中衬底是Si衬底，垂直界面是Si(111)面，其中衬底是Al2O3蓝宝石衬底，垂直界面是Al2O3的(0001)面，其中衬底是SiC衬底，垂直界面是SiC的(0001)或(000-1)面，其中衬底是GaN本征衬底，垂直界面是GaN本征衬底的(0001)面或(000-1)面。
特别的，所述的肖特基二极管，其中第一电极与第二电极同处于具有二维电子气2DEG或2DHG一侧。
特别的，所述的肖特基二极管，其中第一电极与第二电极处于不同的两侧。
特别的，所述的肖特基二极管，进一步包括：耗尽层，其设置在沟道提供层外，且能够将沟道层中的二维电子气2DEG或二维空穴气2DHG耗尽。
特别的，所述的肖特基二极管，进一步包括：耗尽层电极，其设置在耗尽层外，与耗尽层形成欧姆接触或肖特基接触。
特别的，所述的肖特基二极管，进一步包括成核层，其在衬底的垂直界面上。
特别的，所述的肖特基二极管，进一步包括缓冲层，缓冲层在成核层与沟道层之间。
特别的，所述的肖特基二极管，进一步包括衬底上方形成的绝缘层。
本发明还涉及一种肖特基二极管的制造方法，包括：在衬底上形成垂直界面；在垂直界面之外形成半导体沟道层；在沟道层之外形成半导体沟道提供层，其中，半导体沟道层中邻近半导体沟道层与半导体沟道提供层的界面形成垂直的二维电子气2DEG或者二维空穴气2DHG；以及在沟道提供层外，提供与垂直的2DEG或者2DHG形成欧姆接触的第一电极以及与沟道提供层形成肖特基接触的第二电极。
特别的，所述的方法，进一步包括在衬底上形成绝缘层。
特别的，所述的方法，进一步包括在垂直界面之外形成缓冲层。
特别的，所述的方法，进一步包括在垂直界面上形成成核层。
特别的，所述的方法，进一步包括在沟道提供层上形成耗尽层。
特别的，所述的方法，进一步包括在耗尽层上形成与耗尽层欧姆接触或肖特基接触的耗尽层电极。
特别的，所述的方法，进一步包括在沟道提供层上形成控制电极。
附图说明
图1为本发明实施例肖特基二极管结构示意图；
图2A-图2K为本发明一个实施例肖特基二极管的制造方法流程图；
图2L为本发明一个实施例肖特基二极管实际生长参考图；
图3为本发明一个实施例抗干扰型肖特基二极管结构示意图。
图4是根据本发明一个实施例的非Si衬底肖特基二极管的结构示意图；
图5A为本发明一个实施例的电极垂直排布非Si衬底肖特基二极管俯视图；
图5B电极垂直排布立体结构示意图；
图6A为本发明一个实施例的电极水平排布或斜向排布非Si衬底肖特基二极管俯视图；
图6B电极水平排布立体结构示意图；
图6C电极斜向排布立体结构示意图；
图7A为根据本发明一个实施例无二维空穴气肖特基二极管结构示意图；
图7B为根据本发明一个实施例无二维空穴气肖特基二极管结构示意图；
图7C为根据本发明一个实施例无二维空穴气肖特基二极管结构示意图；
图8为根据本发明一个实施例非Si衬底双侧肖特基二极管结构示意图；
图9为根据本发明一个实施例Si衬底双侧肖特基二极管结构示意图；
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。
本发明提出了一种具有垂直沟道结构的肖特基二极管。
图1是根据本发明一个实施例的肖特基二极管的结构示意图。如图所示，肖特基二极管100包括衬底101。衬底101具有高度不同的两个区域，形成台阶状的结构。由此，在两个区域中间形成了垂直界面102。
肖特基二极管100进一步包括垂直界面102之外的沟道层105和沟道提供层106。沟道层105更靠近垂直界面102。在一些实施例中，沟道层105的高度高于垂直界面102的高度。沟道提供层106生长在沟道层105之外。由此，在沟道层105内，邻近沟道提供层106的界面上形成二维电子气107。
在一些实施例中，肖特基二极管100还包括成核层103。成核层103生长在垂直界面102上。在一些实施例中，肖特基二极管100还包括缓冲层104。缓冲层104生长在成核层103上。沟道层105生在成核层103或者缓冲层104之上。
进一步地，肖特基二极管100包括第一电极108和第二电极109。在一些实施例中，第一电极108作为阴极提供在沟道提供层106上靠近二维电子气107一侧，并且与二维电子气107形成欧姆接触。第二电极109作为阳极提供在沟道提供层106上，并且与沟道提供层106构成肖特基接触。第一电极108与二维电子气107之间形成的欧姆接触具有双向导通特性。第二电极109与沟道提供层106之间形成的肖特基接触使得第二电极109与二维电子气107之间具有单向导通特性。由此，第一电极108和第二电极109之间也具有单向导通的特性，即电流只能由第二电极109流向第一电极108。优选的，第一件电极108作为阳极提供在沟道提供层106上，并且与沟道提供层106构成肖特基接触。第二电极109作为阴极提供在沟道提供层106上靠近二维电子气107一侧，并且与二维电子气107形成欧姆接触。第二电极109作为阴极，其电压通常为0或较低，在衬底绝缘能力较差时让其更靠近衬底能有效增加肖特基二极管100的耐压性。
如图1所示，第一电极108位于上方；而第二电极109位于下方。在一些实施例中，第一电极108和第二电极109的位置可以互换。在一些实施例中，第一电极108和第二电极109可以水平布置或者斜向布置。如图1所示，第一电极108和第二电极109位于沟道层105的同侧。在一些实施例中，第一电极108和第二电极109也可以分别位于沟道层105的两侧。
根据本发明的一个实施例，衬底101与沟道层105和沟道提供层106之间包括间隔层110。间隔层110横向延伸，其材料可以为SiO2等绝缘材料。间隔层110将肖特基二极管100与衬底101隔离，能够避免衬底101对于器件性能的影响，使得器件提高耐压和减小暗电流的能力都有明显提升。
根据本发明的一个实施例，衬底101与沟道层105之间包括绝缘层112。绝缘层112在衬底101与沟道层105之间纵向延伸。在一些实施例中，第一电极108与第二电极109之间二维电子气2DEG沿水平方向下方的大部分或者绝大部分区域均被绝缘层112占据，从而在垂直方向上将衬底101与沟道层105隔离。在一些实施例中，绝缘层112在垂直方向上包围或者部分包围沟道层105，无论其另一侧是否存在衬底101。在一些实施例中，沟道提供层106包覆沟道层105。这样，绝缘层112可以包围或部分包围沟道提供层106，从而将肖特基二极管100在垂直方向上隔离。在一些实施例中，绝缘层112的材料可以为SiO2等绝缘材料。绝缘层112将肖特基二极管100隔离，对于提高器件的耐压和减小暗电流都有明显帮助。
根据本发明的一个实施例，在沟道提供层106上可以包括钝化层114。钝化层114覆盖沟道提供层，从而对内部的沟道层105以及沟道提供层106提供保护。在一些实施例中，钝化层114的材料可以为SiN、SiO2等绝缘材料。
根据本发明一个实施例，衬底101的材料可以是Si、SiC、本征GaN或蓝宝石Al2O3。在一些实施例中，选择相较其他材料成本较低，工艺更为成熟的Si衬底。衬底中的Si会与沟道层105中的GaN发生回熔效应，影响沟道层105的生长。因此，引入成核层103，其材料可以是AlN，覆盖Si衬底101的垂直界面102，以避免Si衬底101中的Si与沟道层105中的GaN直接接触。当衬底为非Si材料时，成核层103不是必需的。因此，成核层103是肖特基二极管101的一个可选择的结构。
在一些实施例中，当衬底101为非本征GaN衬底时，有必要引入缓冲层104以减少晶格差异带来的影响。缓冲层104可以是AlN、GaN、AlGaN、InGaN、AlInN和AlGaInN中一种或多种，可以减小衬底101与沟道层105之间的晶格常数和热膨胀系数等差异带来的影响，有效避免氮化物外延层出现龟裂等情况。缓冲层104也是肖特基二极管101的可选择的结构。
根据本发明一个实施例，沟道层105的材料可以是GaN。根据本发明一个实施例，沟道提供层106的材料可以是AlGaN。如本领域技术人员所了解的，例如背景技术中提及的，沟道层105和沟道提供层106还可以是其他材料。这里不再赘述。
由于自发极化和压电极化效应的存在，沟道层105与沟道提供层106界面处有很强的极化电荷。这些极化电荷的存在，会吸引并导致界面处二维电子气或二维空穴气的生成。如图1所示，垂直界面102为Si衬底的(111)面、GaN的(0001)面等，沟道提供层106形成于沟道层105右侧，肖特基二极管101中只包含二维电子气107。类似地，如果垂直界面为GaN的(000-1)面，沟道提供层106形成于沟道层105右侧，肖特基二极管101中只包含二维空穴气。再比如，垂直界面102为Si衬底的(111)面、GaN的(0001)面等，沟道提供层106形成于沟道层105左侧，肖特基二极管101中只包含二维空穴气。在比如，垂直界面102为Si衬底的(111)面、GaN的(0001)面等，沟道提供层106形成于沟道层105左右两侧，左侧可以形成二维空穴气的肖特基二极管或其他结构，右侧可以形成二维电子气的肖特基二极管或其他结构。如本领域技术人员所了解的，这些变化都在本发明的范围之中。
在一些实施例中，更有利地实施仅包括2DEG或者2DHG的肖特基二极管。通常，实现这种结构，可以使衬底101和绝缘层102形成的台阶结构足够高，再生长成核层103、缓冲层104、沟道层105、沟道提供层106等结构。例如，图1所示的结构中，去除2DHG能够避免2DHG可以对各个电极的电势变化做出响应，从而不会增加寄生电容和漏电通道，也不会增大肖特基二极管的漏电流。因此，图1所述结构的肖特基二极管101工作稳定性更佳。
在一些实施例中，间隔层110、绝缘层112和钝化层114的材料可以是由至少一种绝缘材料诸如硅氧化物、硅氮氧化物或硅氮化物形成，并也可以具有单层或者多层结构。
如前所述，在一些实施例中，还可以获得与图1结构类似的只具有2DHG的肖特基二极管。
如本发明的一些实施例中所显示的，包括形成在垂直方向上2DEG或2DHG的肖特基二极管具有许多优良的特性。首先，肖特基二极管的耐压能力大大提高。即使采用成本更低工艺更为成熟的Si衬底，肖特基二极管的耐压能力也与本征GaN衬底上的肖特基二极管接近。其次，如此的垂直沟道器件与衬底的接触面积相对较小，受衬底的影响也相对较少，比较容易克服传统的平面器件容易出现外延层龟裂等问题。进一步地，通过提升垂直沟道的厚度，可以增加器件的导电面积，能够更为充分地利用衬底的面积。
如本领域技术人员所知，以上的描述仅仅是示例性的说明肖特基二极管的结构。肖特基二极管还存在着多种其他的结构或者在这些结构上的改进、变更、或者变型，以提供不同的特性或者功能。这些结构及其改进、变更或变型在本发明的技术构思之下，也可以应用于本发明的方案中。
本发明还包括一种肖特基二极管的制造方法。图2A-图2K为根据本发明一个实施例的肖特基二极管的制造方法流程图。为了更好地说明本发明的方案，该实施例为同时制造2DEG和2DHG两个肖特基二极管的实例。本领域技术人员应当理解，也可以采用类似方式仅制造一个2DEG或2DHG肖特基二极管。
本实施例的半导体器件的制造方法包括：在步骤201，在衬底201上形成垂直界面211和213，如图2A所示。由此，衬底201上形成高低不同的第一区域215和第二区域217和219。垂直界面211和213分别在第一区域215与第二区域215和219之间。在本实施例中，以Si衬底上所制作器件为例。如本领域技术人员所理解，其他衬底如本征GaN、Al2O3(蓝宝石)、SiC等，也可以实现类似结构。
在步骤202，在衬底201上方形成绝缘层，如图2B所示。在垂直界面211和213、第一区域215、以及第二区域217和219上都覆盖有绝缘层。在一些实施例中，可以通过晶体生长的方式在整个衬底上201形成绝缘层202。例如，通过氧化技术生长SiO2。本领域技术人员应当理解，其他形成绝缘层的方法也可以应用于此。
在步骤203，去除衬底上第二区域的绝缘层及其下方部分衬底，曝露衬底的垂直界面，如图2C所示。在一些实施例中，通过具有垂直取向的蚀刻技术去除第二区域217和219上覆盖的绝缘层，露出部分衬底101。进一步地，去除部分衬底层，露出衬底的垂直界面214和216。
在步骤204，在衬底上生长保护层，覆盖曝露的衬底的垂直界面，如图2D所示。在一些实施例中，在衬底201上使用LPCVD等技术生长SiN，形成保护层203。保护层203覆盖露出的衬底垂直界面214和216。保护层203也覆盖了绝缘层202和第二区域217和219中露出的衬底。进一步地，通过垂直取向蚀刻技术，去除第二区域217和219衬底上的SiN，仅保留在侧壁的SiN。
在步骤205，在衬底上形成间隔层，如图2E所示。在一些实施例中，通过氧化技术生长SiO2。衬底的垂直界面214和216，即侧壁，由于SiN的保护，基本没有SiO2的生长。
在步骤206，去除保护层，如图2F所示。在一些实施例中，通过选择性蚀刻技术，去除侧壁上SiN，使得衬底201的垂直界面214和216曝露，但同时保留了衬底201第二区域217和219上的间隔层。
本领域技术人员应当理解，还存在其他技术以在衬底上形成间隔层，但同时曝露衬底的垂直界面。例如，在步骤203之后，可以在衬底上生长绝缘层。同时覆盖第二区域217和219和垂直界面214和216。然后，在第二区域217和219的绝缘层上形成蚀刻保护层。再以各向同性的蚀刻方式蚀刻垂直界面214和216上的间隔层。由于蚀刻保护层的存在，第二区域217和219上的间隔层得以保留。可选地，进一步去除蚀刻保护层。蚀刻保护层能够停止或者减慢蚀刻剂的蚀刻，从而起到保护下方结构的作用。
进一步地，在步骤207，在衬底曝露的垂直表面上形成成核层，如图2G所示。这里为方便说明，图2G中仅展示衬底一侧生长情况；另一侧的生长情况与之类似。
对于Si衬底，由于Ga原子的回熔(melt-back)效应，采用成核层203。如本领域技术人员所知，GaN可以直接在Al2O3(蓝宝石)、SiC或本征GaN上成核生长，但是晶体质量控制较难。因此，在一般工艺过程中都会引入成核层203。在某些情况下，可以不必包括步骤207以引入例如低温GaN或者AlN的成核层203。
AlN选区生长能力较弱，所以在间隔层上也可能有一定的生长，这对半导体器件有不利的影响。在一些实施例中，可以在生长AlN后取出晶圆，通过具有各项异性的蚀刻，仅保留垂直面上的AlN成核层而把其他地方的AlN去除，例如，利用垂直向下离子轰击的干法蚀刻。由于垂直表面上的AlN受到的离子轰击较弱而其他面上的AlN受到的轰击较强，这样就可以实现仅保留垂直面上的AlN的目标。
在步骤208，在成核层上形成缓冲层，如图2H所示。在成核层203上通过外延生长形成缓冲层204。如前所述，在本发明的半导体器件的结构中，缓冲层并不是必需的。在本质上看，缓冲层和沟道层的性质非常接近，甚至可以是同一种材料。或者说，基本的结构是沟道层/沟道提供层，而在沟道层和成核层之间可以有缓冲层。
在步骤209，如图2I所示，在缓冲层上形成沟道层。在缓冲层203上通过外延生长形成沟道层204。在步骤210，在沟道层上形成沟道提供层，如图2J所示。在沟道层204上通过外延生长形成沟道提供层205。
从根本上说，最为关键的是形成沟道。沟道是在具有较窄禁带宽度氮化物半导体/较宽禁带宽度氮化物半导体的界面处产生的，位于具有较低禁带宽度的沟道层内并靠近沟道层/沟道提供层的界面处。最为常见的例子是GaN/AlGaN界面。沟道可以容纳二维电子气或二维空穴气。载流子(电子或空穴)主要在沟道内流动，具有较高的迁移率和电荷密度。
在步骤211，在沟道提供层上形成电极以及钝化层，如图2K所示。在一些实施例中，形成与2DEG为欧姆接触的阴极208，以及形成在沟道提供层上并与沟道提供层构成肖特基接触的阳极209。
在一些实施例中，沟道提供层上形成钝化层时，可以在外延生长完氮化物半导体后在同一生长设备中原位(in-situ)生成，也可以在晶片取出后再额外生成。
在本实施例中，为了方便说明，图2G-2K仅展示了一侧的生长情况，其另一侧的生长情况与之类似。如图2l所示，在两侧生长情况下，在另一侧只有2DHG，没有2DEG。
在一些实施例中，对于2DEG型肖特基二极管和2DHG型肖特基二极管两种器件，由于2DEG型肖特基二极管的欧姆接触金属和2DHG型肖特基二极管的欧姆接触金属通常不同，所以2DEG型肖特基二极管和2DHG型肖特基二极管的阴极通常不同。进一步地，由于对功函数的要求不同，2DEG型肖特基二极管和2DHG型肖特基二极管的阳极通常也不同。本领域技术人员可以根据肖特基二极管类型的不同选择合适的阳极和阴极材料。
在一些实施例中，如果肖特基二极管的2DEG或2DHG始终存在，即肖特基二极管处于常开状态，在实际应用中会增加电路的功耗。因此，本发明提出了一种抗干扰型肖特基二极管。同时，这种器件可有效降低反向偏压时的漏电流。
图3为本发明一个实施例抗干扰型肖特基二极管结构示意图。如图所示，肖特基二极管300包括：衬底301、成核层302、缓冲层303、沟道层304、沟道提供层305、绝缘层307、间隔层312等。在沟道提供层305上一侧形成与2DEG 306欧姆接触的阴极308以及在沟道提供层305上的与沟道提供层305构成肖特基接触的阳极311。与图1所示肖特基二极管类似的结构在此不再赘述。
如图所示，肖特基二极管300进一步包括：阴极308和阳极311之间的沟道提供层305上的耗尽层310。举例而言，对于2DEG，耗尽层310的材料可以为P型GaN。P型GaN的耗尽层310能够将沟道层304中的2DEG部分耗尽。换言之，在与P型GaN的耗尽层310接触的沟道提供层305相接触的沟道中形成2DEG的断开部分，从而使得肖特基二极管300处于关断状态。
进一步地，在耗尽层310上包括耗尽层电极309。耗尽层电极309与耗尽层310为欧姆接触或肖特基接触。当耗尽层电极309上施加的电压大于一开启电压时，所述开启电压使得与P型GaN的耗尽层310接触的沟道提供层305相接触的沟道中的局部区域内形成2DEG，并将阳极311与阴极308电连接，从而使得肖特基二极管300处于开启状态。
在一些实施例中，当在耗尽层电极309上施加的电压小于所述开启电压时，沟道中形成2DEG的断开部分一直存在，而肖特基二极管器件一直处于关断状态。因此，肖特基二极管可以工作在常闭状态下，由于其中2DEG部分耗尽，可以有效减少电路漏电流的影响，尤其当电路因为电磁干扰等因素产生干扰电流时，由于耗尽层的存在电流无法通过肖特基二极管，因而其具有抗干扰的能力。即使存在干扰信号，只要干扰信号低于开启电压，那么肖特基二极管也可以一直保持在关断状态。
图4是根据本发明一个实施例的非Si衬底肖特基二极管的结构示意图。如图所示，肖特基二极管400包括衬底401。衬底401具有高度不同的两个区域，俩个区域中间形成了垂直界面，从而形成台阶状的衬底结构。进一步地，肖特基二极管400包括成沟道层402和沟道提供层403。沟道层102生长在衬底401的垂直界面上。沟道提供层403生在沟道层402之上并覆盖沟道层402。在沟道层402内靠近沟道提供层103的界面附近形成2DEG 404和2DHG 405。在沟道提供层上一侧形成与2DEG欧姆接触的阴极406，以及在沟道提供层上的与沟道提供层构成肖特基接触的阳极407。由于电极407与沟道提供层403形成肖特基基础，因而电流只能由电极407流向电极406，形成具有单向导通特性的肖特基二极管。其中，衬底材料可以为SiC、本征GaN或蓝宝石Al2O3。这种结构其制程工艺相对简单。
在一些实施例中，由于肖特基二极管的阳极和阴极是相对于垂直延伸的沟道而设置的，所以可以存在更多的布置方式，以提供更小的芯片面积以及更高的耐压。
图5A为本发明一个实施例电极垂直排布俯视图；图5B为本发明一个实施例电极垂直排布立体图。如图所示，肖特基二极管500包括：沟道提供层502、第一电极505和第二电极506。结合图4所示结构，图5A中示出了2DHG 503和2DEG 504；图5B中示出了第一电极505和第二电极506垂直于衬底排布。这种排布方式可以让肖特基二极管在实际应用中具有更多可能的连接方式。
图6A为本发明一个实施例电极水平排布或斜向俯视图；图6B为本发明一个实施例电极水平排布立体图。如图所示，肖特基二极管600包括：沟道提供层602、第一电极605和第二电极606。结合图4所示结构，图6A中示出了2DHG 603和2DEG 604。图6A和图6B中示出了第一电极605和第二电极606平行于衬底排布。这种排布方式可以让肖特基二极管在实际应用中更容易实现电连接。图6C为本发明一个实施例电极斜向排布立体图。如图所示，其排布方式可以为斜向排布。这种排布方式可以让肖特基二极管在同等面积情况下具有更长的沟道，从而具有更高的耐压。
如本领域技术人员所知，以上的描述仅仅是示例性的说明肖特基二极管的结构。肖特基二极管还存在着多种其他的结构或者在这些结构上的改进、变更、或者变型，以提供不同的特性或者功能。这些结构及其改进、变更或变型在本发明的技术构思之下，也可以应用于本发明的方案中。
如前所述，单侧2DEG或2DHG的肖特基二极管具有更为广泛的应用。在图1的实施例中也介绍了一种单侧2DEG肖特基二极管的结构。如本领域技术人员所理解，还可以存在其他结构的单侧肖特基二极管。图7A-7C中示出了一些实例。
图7A是根据本发明一个实施例的单侧肖特基二极管结构示意图。与图4实施例的结构类似，肖特基二极管700包括衬底701、沟道层702和沟道提供层703。如图所示，在沟道层702外的沟道提供层703生长完成后，蚀刻左侧部分的沟道提供层703。这样，只在右侧存在2DEG 704，从而得到单侧2DEG的肖特基二极管。类似地，蚀刻右侧部分的沟道提供层703，只在左侧保留2DHG，从而得到单侧2DHG的肖特基二极管。在一些实施例中，沟道层702顶面可以保留部分沟道提供层。在一些实施例中，可以引入绝缘层707以覆盖沟道层702。
图7B是根据本发明另一个实施例的单侧肖特基二极管结构示意图。与图4实施例的结构类似，肖特基二极管720包括衬底701、沟道层702和沟道提供层703。如图所示，在沟道层702生长完后，生长绝缘层707。接下来，蚀刻掉沟道层702右侧的绝缘层707，然后生长沟道提供层703。即生成沟道层后采用绝缘层保护沟道层，再生长沟道提供层。这样，只在右侧存在2DEG 704，从而得到单侧2DEG的肖特基二极管。类似地，蚀刻沟道层702左侧的绝缘层707，再生长沟道提供层703，得到单侧2DHG的肖特基二极管。
图7C是根据本发明另一个实施例的单侧肖特基二极管结构示意图。与图4实施例的结构类似，肖特基二极管720包括衬底701、沟道层702和沟道提供层703。如图所示，在沟道层702生长前，先在衬底形成高台阶结构，例如生长绝缘层707。然后，蚀刻掉需要生长沟道层702和沟道提供层703的右侧的绝缘层707。再在右侧生长沟道层702和沟道提供层703。这样，只在右侧存在2DEG 704，从而得到单侧2DEG的肖特基二极管。类似地，蚀刻左侧的绝缘层707，再在左侧生长沟道层702和沟道提供层703，得到单侧2DHG的肖特基二极管。
上述有关肖特基二极管的结构和制备方法，多是基于2DEG的应用。在一些实施例中，上述有关结构和方法同样适用于2DHG一侧，将上述结构和方法应用到2DHG一侧同属本发明保护范围。相应的，上述方法也同样可以应用到图1所示结构中。
如本领域技术人员所知，以上的描述仅仅是示例性的说明肖特基二极管的结构。肖特基二极管还存在着多种其他的结构或者在这些结构上的改进、变更、或者变型，以提供不同的特性或者功能。这些结构及其改进、变更或变型在本发明的技术构思之下，也可以应用于本发明的方案中。
在一些情况下，双侧肖特基二极管也有其应用场景。图8为根据本发明一个实施例非Si衬底双侧肖特基二极管结构示意图。双侧肖特基二极管结构800包括：衬底801、沟道层802、沟道提供层803、2DEG 804、2DHG 805、第一电极806、第二电极807、第三电极808和第四电极809。这其中与上述结构类似的地方不再赘述。第三电极808和第四电极809通过肖特基接触或欧姆接触设置在沟道提供层803上，二者之间存在2DHG 805。图8所示结构的衬底材料可以为SiC、本征GaN或Al2O3(蓝宝石)。
图9为根据本发明一个实施例Si衬底双侧肖特基二极管结构示意图。由于GaN与Si之间的回熔效应，当衬底为Si时，沟道层与衬底不能直接接触。双侧肖特基二极管结构900包括：衬底901、成核层902、缓冲层903、沟道层904、沟道提供层905、绝缘层906、第一电极907、第二电极908、第三电极909、第四电极910、2DEG 911、以及2DHG 912。这其中与上述结构类似的地方不再赘述。第三电极909和第四电极910通过肖特基接触或欧姆接触设置在沟道提供层905上，二者之间存在2DHG 912。
上述实施例仅供说明本发明之用，而并非是对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本发明公开的范畴。

Claims (18)

1.一种肖特基二极管，包括：
衬底，其包括垂直界面；
沟道层，其设置在垂直界面之外；
沟道提供层，其设置在沟道层之外，沟道层中邻近沟道层与沟道提供层的界面形成垂直的二维电子气2DEG或者二维空穴气2DHG；
第一电极，其与垂直的二维电子气2DEG或二维空穴气2DHG电连接，形成欧姆接触；以及
第二电极，其与沟道提供层形成肖特基接触。
2.根据权利要求1所述的肖特基二极管，其中沟道层和沟道提供层材料为氮化物半导体。
3.根据权利要求1所述的肖特基二极管，其中衬底是Si衬底、Al2O3蓝宝石衬底、SiC衬底或GaN本征衬底。
4.根据权利要求1所述的肖特基二极管，垂直界面晶格可以具有六角对称性，其中衬底是Si衬底，垂直界面是Si(111)面，其中衬底是Al2O3蓝宝石衬底，垂直界面是Al2O3的(0001)面，其中衬底是SiC衬底，垂直界面是SiC的(0001)或(000-1)面，其中衬底是GaN本征衬底，垂直界面是GaN本征衬底的(0001)面或(000-1)面。
5.根据权利要求1所述的肖特基二极管，其中第一电极与第二电极同处于具有二维电子气2DEG或2DHG一侧。
6.根据权利要求1所述的肖特基二极管，其中第一电极与第二电极处于不同的两侧。
7.根据权利要求1所述的肖特基二极管，进一步包括：耗尽层，其设置在沟道提供层外，且能够将沟道层中的二维电子气2DEG或二维空穴气2DHG耗尽。
8.根据权利要求7所述的肖特基二极管，进一步包括：耗尽层电极，其设置在耗尽层外，与耗尽层形成欧姆接触或肖特基接触。
9.根据权利要求1所述的肖特基二极管，进一步包括成核层，其在衬底的垂直界面上。
10.根据权利要求1所述的肖特基二极管，进一步包括缓冲层，缓冲层在成核层与沟道层之间。
11.根据权利要求1所述的肖特基二极管，进一步包括衬底上方形成的绝缘层。
12.一种肖特基二极管的制造方法，包括：
在衬底上形成垂直界面；
在垂直界面之外形成半导体沟道层；
在沟道层之外形成半导体沟道提供层，其中，半导体沟道层中邻近半导体沟道层与半导体沟道提供层的界面形成垂直的二维电子气2DEG或者二维空穴气2DHG；以及
在沟道提供层外，提供与垂直的2DEG或者2DHG形成欧姆接触的第一电极以及与沟道提供层形成肖特基接触的第二电极。
13.根据权利要求12所述的方法，进一步包括在衬底上形成绝缘层。
14.根据权利要求12所述的方法，进一步包括在垂直界面之外形成缓冲层。
15.根据权利要求12所述的方法，进一步包括在垂直界面上形成成核层。
16.根据权利要求12所述的方法，进一步包括在沟道提供层上形成耗尽层。
17.根据权利要求12所述的方法，进一步包括在耗尽层上形成与耗尽层欧姆接触或肖特基接触的耗尽层电极。
18.根据权利要求12所述的方法，进一步包括在沟道提供层上形成控制电极。
CN201910718112.3A 2019-04-12 2019-08-05 一种肖特基二极管及其制造方法 Active CN110400848B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910291624 2019-04-12
CN2019102916246 2019-04-12

Publications (2)

Publication Number Publication Date
CN110400848A true CN110400848A (zh) 2019-11-01
CN110400848B CN110400848B (zh) 2022-12-02

Family

ID=67822538

Family Applications (7)

Application Number Title Priority Date Filing Date
CN202311438430.7A Pending CN117334738A (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法
CN201910301888.5A Active CN110224019B (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法
CN202311438775.2A Pending CN117317001A (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法
CN201910718112.3A Active CN110400848B (zh) 2019-04-12 2019-08-05 一种肖特基二极管及其制造方法
CN202010149409.5A Pending CN111816700A (zh) 2019-04-12 2020-03-05 一种半导体器件、制造方法及其应用
CN202010288959.5A Pending CN111816706A (zh) 2019-04-12 2020-04-13 一种鳍状半导体器件、制造方法及其应用
CN202010288958.0A Pending CN111816702A (zh) 2019-04-12 2020-04-13 一种空穴沟道半导体晶体管、制造方法及其应用

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN202311438430.7A Pending CN117334738A (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法
CN201910301888.5A Active CN110224019B (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法
CN202311438775.2A Pending CN117317001A (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN202010149409.5A Pending CN111816700A (zh) 2019-04-12 2020-03-05 一种半导体器件、制造方法及其应用
CN202010288959.5A Pending CN111816706A (zh) 2019-04-12 2020-04-13 一种鳍状半导体器件、制造方法及其应用
CN202010288958.0A Pending CN111816702A (zh) 2019-04-12 2020-04-13 一种空穴沟道半导体晶体管、制造方法及其应用

Country Status (7)

Country Link
US (4) US20220199818A1 (zh)
EP (3) EP3955312A4 (zh)
JP (1) JP7497446B2 (zh)
KR (1) KR20220136421A (zh)
CN (7) CN117334738A (zh)
TW (1) TWI749493B (zh)
WO (3) WO2020206959A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021208623A1 (zh) * 2020-04-13 2021-10-21 广东致能科技有限公司 一种鳍状半导体器件、制造方法及其应用
CN113948582A (zh) * 2020-07-15 2022-01-18 广东致能科技有限公司 一种二极管及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863956A (zh) * 2019-04-12 2020-10-30 广东致能科技有限公司 一种半导体装置及其制造方法
CN117334738A (zh) * 2019-04-12 2024-01-02 广东致能科技有限公司 一种半导体器件及其制造方法
WO2020206960A1 (zh) * 2019-04-12 2020-10-15 广东致能科技有限公司 一种高电子迁移率晶体管(hemt)及其制造方法
CN113140628B (zh) * 2020-01-17 2023-09-29 广东致能科技有限公司 一种半导体器件及其制造方法
JP7397982B2 (ja) * 2020-04-13 2023-12-13 広東致能科技有限公司 正孔チャネル半導体トランジスタ、その製造方法および応用
CN113571516B (zh) * 2020-04-29 2024-02-06 广东致能科技有限公司 一种iii族氮化物半导体集成电路结构、制造方法及其应用
CN113571515B (zh) * 2020-04-29 2024-04-09 广东致能科技有限公司 一种驱动电路、驱动ic以及驱动***
CN113838929A (zh) * 2020-06-23 2021-12-24 广东致能科技有限公司 一种半导体器件及其制造方法
WO2022171168A1 (zh) * 2021-02-10 2022-08-18 广东致能科技有限公司 一种体滤波器
CN113921609A (zh) * 2021-09-27 2022-01-11 深圳大学 一种垂直氮化镓场效应晶体管及其制备方法
US20230207677A1 (en) * 2021-12-28 2023-06-29 Raytheon Company AlN CHANNEL HETEROSTRUCTURE FIELD EFFECT TRANSISTOR
CN116072531B (zh) * 2023-03-07 2023-08-22 徐州致能半导体有限公司 一种在半导体功能区侧面制作电极的方法
CN116344612B (zh) * 2023-05-24 2023-08-04 湖北九峰山实验室 垂直功率器件及其制作方法
CN116978943B (zh) * 2023-09-14 2024-01-30 广东致能科技有限公司 一种增强型半导体器件及其制备方法
CN116960175B (zh) * 2023-09-19 2023-12-12 广东致能科技有限公司 一种准垂直型半导体器件及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098221A (zh) * 2010-07-28 2013-05-08 谢菲尔德大学 具有二维电子气和二维空穴气的半导体器件
US20130277683A1 (en) * 2011-12-19 2013-10-24 Han Wui Then Non-planar iii-n transistor
WO2015056745A1 (ja) * 2013-10-17 2015-04-23 ローム株式会社 窒化物半導体装置およびその製造方法
US20150155395A1 (en) * 2013-12-03 2015-06-04 Electronics And Telecommunications Research Institute Schottky diode and method of fabricating the same
CN104813476A (zh) * 2012-12-19 2015-07-29 英特尔公司 纳米尺度模板结构上的ⅲ族-n晶体管
CN105280725A (zh) * 2015-04-17 2016-01-27 苏州捷芯威半导体有限公司 一种氮化镓二极管及其制作方法
CN105679823A (zh) * 2016-02-17 2016-06-15 香港商莫斯飞特半导体有限公司 一种纵向型氮化镓基异质结半导体器件及其制造方法
CN108780811A (zh) * 2016-02-24 2018-11-09 姜全忠 层结构竖直场效应晶体管及其制造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US8188513B2 (en) * 2007-10-04 2012-05-29 Stc.Unm Nanowire and larger GaN based HEMTS
DE102007052202B3 (de) * 2007-10-30 2008-11-13 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
KR20140013618A (ko) * 2012-07-25 2014-02-05 엘지전자 주식회사 질화물 반도체 소자 및 이의 제조 방법
DE102012217073A1 (de) * 2012-09-21 2014-03-27 Robert Bosch Gmbh Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
KR101922123B1 (ko) * 2012-09-28 2018-11-26 삼성전자주식회사 반도체소자 및 그 제조방법
TWI496285B (zh) * 2012-12-07 2015-08-11 Richtek Technology Corp 高電子遷移率電晶體及其製造方法
JP6064628B2 (ja) * 2013-01-29 2017-01-25 富士通株式会社 半導体装置
EP2765611A3 (en) * 2013-02-12 2014-12-03 Seoul Semiconductor Co., Ltd. Vertical gallium nitride transistors and methods of fabricating the same
US9006791B2 (en) * 2013-03-15 2015-04-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-nitride P-channel field effect transistor with hole carriers in the channel
US9202888B2 (en) * 2013-06-18 2015-12-01 Stephen P. Barlow Trench high electron mobility transistor device
WO2015059854A1 (ja) * 2013-10-25 2015-04-30 パナソニックＩｐマネジメント株式会社 ゲート駆動装置
US9660064B2 (en) * 2013-12-26 2017-05-23 Intel Corporation Low sheet resistance GaN channel on Si substrates using InAlN and AlGaN bi-layer capping stack
WO2016048328A1 (en) * 2014-09-25 2016-03-31 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
US10461082B2 (en) * 2015-06-26 2019-10-29 Intel Corporation Well-based integration of heteroepitaxial N-type transistors with P-type transistors
CN106611781A (zh) * 2015-10-27 2017-05-03 上海新昇半导体科技有限公司 量子阱器件及其形成方法
KR101774824B1 (ko) * 2015-11-09 2017-09-05 가천대학교 산학협력단 실리콘 나노와이어에 게르마늄 채널을 갖는 트랜지스터 및 그 제조방법
CN105448977A (zh) * 2015-12-31 2016-03-30 深圳市华讯方舟微电子科技有限公司 高电子迁移率晶体管及其制造方法
US11018253B2 (en) * 2016-01-07 2021-05-25 Lawrence Livermore National Security, Llc Three dimensional vertically structured electronic devices
CN105762078B (zh) * 2016-05-06 2018-11-16 西安电子科技大学 GaN基纳米沟道高电子迁移率晶体管及制作方法
GB2556899B (en) * 2016-11-24 2020-09-16 Cambridge Entpr Ltd A gallium nitride transistor
JP6866619B2 (ja) * 2016-12-01 2021-04-28 日産自動車株式会社 半導体装置
CN106410045B (zh) * 2016-12-08 2019-07-05 西安电子科技大学 基于CH3NH3PbI3材料的P型HHMT晶体管及其制备方法
WO2018103646A1 (zh) * 2016-12-08 2018-06-14 西安电子科技大学 基于CH3NH3PbI3材料的HEMT/HHMT器件的制备方法
CN106549038B (zh) * 2016-12-09 2019-08-02 宁波海特创电控有限公司 一种垂直结构的氮化镓异质结hemt
US9978872B1 (en) * 2017-03-23 2018-05-22 International Business Machines Corporation Non-polar, III-nitride semiconductor fin field-effect transistor
JPWO2018181237A1 (ja) * 2017-03-31 2020-02-06 パナソニックＩｐマネジメント株式会社 半導体装置
CN109524460B (zh) * 2017-09-19 2022-05-17 世界先进积体电路股份有限公司 高空穴移动率晶体管
US11437504B2 (en) * 2017-09-29 2022-09-06 Intel Corporation Complementary group III-nitride transistors with complementary polarization junctions
CN108511513B (zh) * 2018-02-09 2019-12-10 海迪科（南通）光电科技有限公司 一种具有垂直结构的AlGaN\GaN功率器件及其制备方法
US20210028303A1 (en) * 2018-03-29 2021-01-28 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for fabricating the same
JP7021063B2 (ja) * 2018-12-10 2022-02-16 株式会社東芝 半導体装置
CN117334738A (zh) * 2019-04-12 2024-01-02 广东致能科技有限公司 一种半导体器件及其制造方法
US11367787B2 (en) * 2019-11-12 2022-06-21 Winbond Electronics Corp. Semiconductor device and manufacturing method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098221A (zh) * 2010-07-28 2013-05-08 谢菲尔德大学 具有二维电子气和二维空穴气的半导体器件
US20130277683A1 (en) * 2011-12-19 2013-10-24 Han Wui Then Non-planar iii-n transistor
CN104813476A (zh) * 2012-12-19 2015-07-29 英特尔公司 纳米尺度模板结构上的ⅲ族-n晶体管
WO2015056745A1 (ja) * 2013-10-17 2015-04-23 ローム株式会社 窒化物半導体装置およびその製造方法
US20150155395A1 (en) * 2013-12-03 2015-06-04 Electronics And Telecommunications Research Institute Schottky diode and method of fabricating the same
CN105280725A (zh) * 2015-04-17 2016-01-27 苏州捷芯威半导体有限公司 一种氮化镓二极管及其制作方法
CN105679823A (zh) * 2016-02-17 2016-06-15 香港商莫斯飞特半导体有限公司 一种纵向型氮化镓基异质结半导体器件及其制造方法
CN108780811A (zh) * 2016-02-24 2018-11-09 姜全忠 层结构竖直场效应晶体管及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021208623A1 (zh) * 2020-04-13 2021-10-21 广东致能科技有限公司 一种鳍状半导体器件、制造方法及其应用
US12040356B2 (en) 2020-04-13 2024-07-16 Guangdong Zhineng Technology Co., Ltd. Fin-shaped semiconductor device, fabrication method, and application thereof
CN113948582A (zh) * 2020-07-15 2022-01-18 广东致能科技有限公司 一种二极管及其制造方法

Also Published As

Publication number Publication date
WO2020207098A1 (zh) 2020-10-15
WO2021175222A1 (zh) 2021-09-10
EP3955312A4 (en) 2022-10-19
JP7497446B2 (ja) 2024-06-10
CN111816702A (zh) 2020-10-23
CN117317001A (zh) 2023-12-29
US20230047052A1 (en) 2023-02-16
JP2023515048A (ja) 2023-04-12
EP4068387A4 (en) 2023-01-11
CN117334738A (zh) 2024-01-02
US20220199819A1 (en) 2022-06-23
US11830940B2 (en) 2023-11-28
EP3955315A1 (en) 2022-02-16
EP4068387A1 (en) 2022-10-05
WO2020206959A1 (zh) 2020-10-15
US20200328297A1 (en) 2020-10-15
TWI749493B (zh) 2021-12-11
CN110224019A (zh) 2019-09-10
TW202105719A (zh) 2021-02-01
KR20220136421A (ko) 2022-10-07
CN110400848B (zh) 2022-12-02
CN111816706A (zh) 2020-10-23
US20220199818A1 (en) 2022-06-23
EP3955315A4 (en) 2022-06-15
CN111816700A (zh) 2020-10-23
CN110224019B (zh) 2023-12-01
EP3955312A1 (en) 2022-02-16

Similar Documents

Publication Publication Date Title
CN110400848A (zh) 一种肖特基二极管及其制造方法
JP6522102B2 (ja) 電界効果ダイオード及びその製造方法
US8890239B2 (en) Semiconductor device and method for producing the same
JP4974454B2 (ja) 半導体装置
KR101285598B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
EP2955755A1 (en) Nitride high-voltage component and manufacturing method therefor
JP2019506740A (ja) ショットキーバリア整流器
CN109560120A (zh) 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
TWI786422B (zh) 一種高電子遷移率電晶體(hemt)及其製造方法
JP7450064B2 (ja) フィン状半導体デバイス、その製造方法および応用
JP7397982B2 (ja) 正孔チャネル半導体トランジスタ、その製造方法および応用
US20230335631A1 (en) Semiconductor device and manufacturing method therefor
CN111276533A (zh) 一种选择区域凹槽栅GaN电流孔径垂直结构晶体管结构及实现方法
CN108987280A (zh) 半导体器件及其制造方法
CN216250739U (zh) 一种具有高导通能力的氮化镓晶体管
US20210384360A1 (en) Enhancement-mode device and preparation method therefor
US20230103393A1 (en) Semiconductor Device and Manufacturing Method Thereof
CN209675293U (zh) 一种增强型器件
WO2024000431A1 (zh) 一种半导体器件及其制造方法
US20240222490A1 (en) Semiconductor device and manufacturing method
WO2024000432A1 (zh) 一种半导体器件及其制造方法
TW202427792A (zh) 半導體器件及製造方法
TW202427571A (zh) 半導體器件及製造方法
CN118281080A (zh) 一种肖特基二极管及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant