CN102934153B - 显示装置用薄膜半导体装置、显示装置用薄膜半导体装置的制造方法、el显示面板及el显示装置 - Google Patents

显示装置用薄膜半导体装置、显示装置用薄膜半导体装置的制造方法、el显示面板及el显示装置 Download PDF

Info

Publication number
CN102934153B
CN102934153B CN201080067213.6A CN201080067213A CN102934153B CN 102934153 B CN102934153 B CN 102934153B CN 201080067213 A CN201080067213 A CN 201080067213A CN 102934153 B CN102934153 B CN 102934153B
Authority
CN
China
Prior art keywords
film
power
wiring
electrode
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080067213.6A
Other languages
English (en)
Other versions
CN102934153A (zh
Inventor
钟之江有宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of CN102934153A publication Critical patent/CN102934153A/zh
Application granted granted Critical
Publication of CN102934153B publication Critical patent/CN102934153B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的显示装置用薄膜半导体装置（2）包括：形成于基板上的第1栅电极（310G）、形成于第1栅电极上的栅极绝缘膜（330）、形成于第1栅电极的上方的第1半导体层（311）、形成于第1半导体层的上方的第1源电极（310S）、形成在与第1源电极同层的第2漏电极（320D）、形成为覆盖第1源电极及第2漏电极的第1层间绝缘膜（340）、配置在第1层间绝缘膜上的栅极布线（21）、与第2漏电极同层且与第2漏电极电连接的第1电源布线（23A）、和形成在与栅极布线同层的第2电源布线（23B）。而且，第1栅电极和栅极布线经由第1接触部（111）而电连接，第1电源布线和第2电源布线经由第2接触部（112）而电连接。

Description

显示装置用薄膜半导体装置、显示装置用薄膜半导体装置的制造方法、EL显示面板及EL显示装置
技术领域
本发明涉及显示装置用薄膜半导体装置、显示装置用薄膜半导体装置的制造方法、EL显示面板及EL显示装置，尤其涉及有源矩阵方式的显示装置所使用的薄膜半导体装置及其制造方法。
背景技术
在液晶显示装置或有机EL显示装置等有源矩阵驱动型的显示装置中，作为选择像素的开关元件或驱动显示元件的驱动元件，使用薄膜晶体管（TFT：Thin Film Transistor）。
薄膜晶体管用于显示装置的有源矩阵基板，现在，大力进行面向高性能化的开发。尤其是，随着显示装置的大型化、高精细化，要求薄膜晶体管的高驱动能力时，作为沟道层（活性层）使用结晶化的半导体薄膜（多晶硅、微结晶硅）的薄膜晶体管受到注目。
作为半导体薄膜的结晶化工艺，取代已经确立的、采用1000℃以上的处理温度的高温工艺技术，正开发采用600℃以下的处理温度的低温工艺。在低温工艺中，不需要使用耐热性优良的石英等高价基板，能够谋求制造成本的降低。
作为低温工艺的一环，使用激光束进行加热的激光退火受到注目。该激光退火是对成膜于玻璃等低耐热性绝缘基板上的非晶硅等非结晶性的半导体薄膜照射激光束进行局部加热熔融，然后在其冷却过程中使半导体薄膜结晶化。结晶化后的半导体薄膜的载流子的迁移率变高，因此能够使薄膜晶体管高性能化（例如，参照专利文献1）。
此外，作为薄膜晶体管的构造，主流是栅电极配置于沟道层的下方的底栅型的构造。以下，使用图21、图22A～图22C及图23说明以往的底栅型的薄膜晶体管。图21是显示装置的1个像素中的以往的显示装置用薄膜半导体装置的俯视图。此外，图22A是沿着图21的X1－X1’线切断的以往的显示装置用薄膜半导体装置的剖面图。图22B是沿着图21的X2－X2’线切断的以往的显示装置用薄膜半导体装置的剖面图。图22C是沿着图21的Y－Y’线切断的以往的显示装置用薄膜半导体装置的剖面图。图23与图22A对应，是表示从图21的X1－X1’的剖面观察时的以往的显示装置用薄膜半导体装置的主要部分的立体图。
如图21、图22A～图22C及图23所示，以往的显示装置用薄膜半导体装置9包括沿着像素的行方向形成的栅极布线921、沿着像素的列方向形成的源极布线922、和在栅极布线921与源极布线922交叉的部位设置的薄膜晶体管910。
如图22A所示，薄膜晶体管910是底栅型的薄膜晶体管，是由依次形成在基板900上的栅电极910G、栅极绝缘膜930、半导体层911（沟道层）、以及一对源电极910S及漏电极910D构成的层叠构造体。
如图21及图22A所示，栅电极910G从栅极布线921延伸设置，形成在与栅极布线921同层的第1金属层ML1’。栅极绝缘膜930形成于基板900上以覆盖栅极布线921及栅电极910G。半导体层911以与栅电极910G重叠的方式在栅极绝缘膜930上形成为岛状。一对源电极910S及漏电极910D形成为与半导体层911的一部分重叠，且彼此相对向地隔开配置。源电极910S及漏电极910D形成在与源极布线922同层的第2金属层ML2’。另外，层叠有层间绝缘膜940，以覆盖薄膜晶体管910、栅极布线921及源极布线922。
在此，在底栅型的薄膜晶体管910中，通过在栅电极910G上形成非晶硅、用激光退火使其结晶化，由此形成半导体层911的情况下，在非晶硅的熔融时激光退火的热在栅电极910G中传递而放散。因此，为了抑制半导体层911的结晶化时的激光退火的热放散，优选用导热率小的材料构成栅电极910G。
另一方面，关于栅极布线921，若布线电阻高，则会出现信号延迟、或因电压降低而产生显示不均。尤其是，若面板面积大型化，驱动频率增大，则布线电阻的影响变大。因此，优选用电阻率（比电阻）低的材料构成栅极布线921。
如上所述，栅电极910G及栅极布线921形成于同一层，因此多是用同一材料构成。因此，若从上述的半导体层911的结晶化的方面考虑用导热率小的材料构成栅电极910G，则栅极布线921也由相同的导热小的材料构成。而若从栅极布线921的布线电阻的方面考虑用电阻率低的材料构成栅极布线921，则栅电极910G也由相同的电阻率低的材料构成。
但是，导热率小的金属材料几乎都是电阻率高的物质，因此难以同时满足半导体层911的结晶化的方面和栅极布线921的布线电阻的方面这两方面要求。
因此，以往，提出了同时满足这两方面要求的显示装置用薄膜半导体装置（参照专利文献2）。专利文献2中公开了为了兼顾栅电极的导热性和栅极布线的低电阻化，做成将栅极布线分为2个部分的结构。
即，在专利文献2的显示装置用薄膜半导体装置中，栅极布线由与栅电极一体形成的一体部、和通过接触孔与该一体部连接的分体部构成。此外，栅极布线的一体部和源极布线是夹着栅极绝缘膜而立体交叉的构造。并且，栅电极和栅极布线的一体部使用具有低于栅极布线的分体部的导热率的材料，而栅极布线的分体部使用具有低于栅电极的电阻率的材料。
专利文献1：日本特开平07－235490号公报
专利文献2：日本特开2007－047808号公报
发明内容
但是，在专利文献2公开的显示装置用薄膜半导体装置中，栅电极和栅极布线的一体部依然由相同材料构成。因此，若从半导体层的结晶化的方面考虑，用导热率低的材料构成栅电极，则栅极布线的一体部的电阻率变高，栅极布线的一体部高电阻化。结果，存在如下问题：作为包括一体部在内的整个栅极布线，不能使布线电阻充分降低。
此外，由于栅极布线中的一体部和分体部是按各像素由2处接触孔连接，因此还存在在一体部和分体部的接触部分产生IR压降（因布线上产生的电流I与电阻R之积引起的电压降低）的问题。而且，1行栅极布线是一体部和分体部交替连接的构造，因此还存在如下问题：若在一体部和分体部的接触部分中的一部位发生连接不良，则沿着栅极布线的1行的所有像素都不良。
而且，栅极布线和与薄膜晶体管连接的电源布线隔着膜厚为200nm左右的栅极绝缘膜立体交叉。因此，还存在如下问题：若为了薄膜晶体管的高性能化而欲使栅极绝缘膜薄膜化，则栅极布线与电源布线的间隔进一步变窄，布线间的寄生电容增加。
本发明是为了解决上述问题而做出的，其目的在于提供一种能够用适合于各自的材料构成栅电极及栅极布线，并且能够降低栅极布线与电源布线之间的寄生电容的显示装置用薄膜半导体装置、显示装置用薄膜半导体装置的制造方法、EL显示面板及EL显示装置。
为了解决上述问题，本发明的显示装置用薄膜半导体装置的一方案，包括：基板；栅电极，形成于基板上；栅极绝缘膜，覆盖所述栅电极并形成于所述基板上；半导体层，形成在所述栅极绝缘膜上且在所述栅电极的上方；第1电极，形成于所述半导体层的上方；第2电极，形成于与所述第1电极同层；第1电源布线，与所述第2电极电连接，形成于与该第2电极同层；层间绝缘膜，覆盖所述第1电极及所述第2电极并形成于所述栅极绝缘膜的上方；栅极布线，形成在作为与形成有所述栅电极的层不同的层的所述层间绝缘膜上，与所述第1电源布线交叉地配置；和第2电源布线，形成于与所述栅极布线同层，并且与所述栅极布线并行配置，所述栅电极和所述栅极布线经由设置成贯穿所述栅极绝缘膜及所述层间绝缘膜的第1导电部而电连接，所述第1电源布线和所述第2电源布线经由设置成贯穿所述层间绝缘膜的第2导电部而电连接。
根据本发明的显示装置用薄膜半导体装置，能够用不同的层构成栅极布线和栅电极，能够选择合适于各自的材料。
而且，由于能够确保栅极布线与第1电源布线的膜厚间距离，因此能够降低栅极布线与第1电源布线之间的寄生电容。
而且，由于第1电源布线和第2电源布线交叉配置，因此第2电极能够从第1电源布线和第2电源布线双方接受电源供给。由此，对于随着显示装置的大画面化而在显示区域的中央区域产生的IR压降，能够减少IR压降量。
而且，第2电源布线形成在与栅极布线同层且与栅极布线并行地配置，因此能够由第2电源布线减轻由层间绝缘膜上的栅极布线产生的凹凸。由此，能够提高显示装置用薄膜半导体装置的平坦度。
附图说明
图1是将本发明的第1实施方式的有机EL显示面板的一部分切去的立体图。
图2是表示本发明的第1实施方式的显示装置用薄膜半导体阵列装置的母基板的图。
图3是本发明的第1实施方式的EL显示面板中的一个像素的电路结构图。
图4是示意表示本发明的第1实施方式的EL显示面板中的一个像素的剖面的剖面图。
图5是本发明的第1实施方式的显示装置用薄膜半导体阵列装置的俯视图。
图6是本发明的第1实施方式的显示装置用薄膜半导体阵列装置（一部分透视）的俯视图。
图7是本发明的第1实施方式的显示装置用薄膜半导体装置的俯视图。
图8是本发明的第1实施方式的显示装置用薄膜半导体装置（一部分透视）的俯视图。
图9A是本发明的第1实施方式的显示装置用薄膜半导体装置的剖面图（图7的X1－X1’线剖面图）。
图9B是本发明的第1实施方式的显示装置用薄膜半导体装置的剖面图（图7的X2－X2’线剖面图）。
图10A是从图7的X3－X3’剖面观察时的本发明的第1实施方式的显示装置用薄膜半导体装置的立体图。
图10B是从图8的X3－X3’剖面观察时的本发明的第1实施方式的显示装置用薄膜半导体装置的立体图。
图11A是示意表示本发明的第1实施方式的显示装置用薄膜半导体装置的制造方法中的基板准备工序的剖面图。
图11B是示意表示本发明的第1实施方式的显示装置用薄膜半导体装置的制造方法中的第1金属层（栅电极）形成工序的剖面图。
图11C是示意表示本发明的第1实施方式的显示装置用薄膜半导体装置的制造方法中的栅极绝缘膜形成工序的剖面图。
图11D是示意表示本发明的第1实施方式的显示装置用薄膜半导体装置的制造方法中的非结晶性半导体膜形成工序及结晶性半导体膜形成工序（激光照射工序）的剖面图。
图11E是示意表示本发明的第1实施方式的显示装置用薄膜半导体装置的制造方法中的半导体层形成工序（岛化工序）的剖面图。
图11F是示意表示本发明的第1实施方式的显示装置用薄膜半导体装置的制造方法中的第4接触孔形成工序的剖面图。
图11G是示意表示本发明的第1实施方式的显示装置用薄膜半导体装置的制造方法中的第2金属层形成工序的剖面图。
图11H是示意表示本发明的第1实施方式的显示装置用薄膜半导体装置的制造方法中的第1层间绝缘膜形成工序的剖面图。
图11I是示意表示本发明的第1实施方式的显示装置用薄膜半导体装置的制造方法中的第2接触孔形成工序的剖面图。
图11J是示意表示本发明的第1实施方式的显示装置用薄膜半导体装置的制造方法中的第3金属层工序的剖面图。
图12是用于说明本发明的第1实施方式的显示装置用薄膜半导体装置中的薄膜晶体管的TFT特性的图。
图13是本发明的第1实施方式的变形例的显示装置用薄膜半导体装置的剖面图。
图14是本发明的第2实施方式的显示装置用薄膜半导体装置的俯视图。
图15是本发明的第2实施方式的显示装置用薄膜半导体装置（一部分透视）的俯视图。
图16是本发明的第2实施方式的显示装置用薄膜半导体装置的剖面图（图14的X2－X2’线剖面图）。
图17是用于说明本发明的第2实施方式的显示装置用薄膜半导体装置中的薄膜晶体管的TFT特性的图。
图18是本发明的第2实施方式的变形例的显示装置用薄膜半导体装置的剖面图。
图19A是表示本发明的有机EL显示面板的一例的剖面立体图。
图19B是表示本发明的有机EL显示面板的另一例的剖面立体图。
图20是表示本发明的EL显示装置的一例的外观立体图。
图21是显示装置的1个像素中的以往的显示装置用薄膜半导体装置的俯视图。
图22A是以往的显示装置用薄膜半导体装置的剖面图（图21的X1－X1’线剖面图）。
图22B是以往的显示装置用薄膜半导体装置的剖面图（图21的X2－X2’线剖面图）。
图22C是以往的显示装置用薄膜半导体装置的剖面图（图21的Y－Y’线剖面图）。
图23是表示从图21的X1－X1’的剖面观察时的以往的显示装置用薄膜半导体装置的主要部分的立体图。
具体实施方式
本发明的显示装置用薄膜半导体装置的一方案，包括：基板；栅电极，形成于基板上；栅极绝缘膜，覆盖所述栅电极并形成于所述基板上；半导体层，形成在所述栅极绝缘膜上且在所述栅电极的上方；第1电极，形成于所述半导体层的上方；第2电极，形成于与所述第1电极同层；第1电源布线，与所述第2电极电连接，形成于与该第2电极同层；层间绝缘膜，覆盖所述第1电极及所述第2电极并形成于所述栅极绝缘膜的上方；栅极布线，形成在作为与形成有所述栅电极的层不同的层的所述层间绝缘膜上，与所述第1电源布线交叉地配置；和第2电源布线，形成于与所述栅极布线同层，并且与所述栅极布线并行配置，所述栅电极和所述栅极布线经由设置成贯穿所述栅极绝缘膜及所述层间绝缘膜的第1导电部而电连接，所述第1电源布线和所述第2电源布线经由设置成贯穿所述层间绝缘膜的第2导电部而电连接。
根据本方案，栅极布线配置在作为与形成有栅电极的层不同的层的层间绝缘膜上，因此栅极布线和栅电极能够分别选择合适于各自的材料。
而且，由于栅极布线形成在层间绝缘膜的上层，第1电源布线形成在层间绝缘膜的下层，因此能够增大层间绝缘膜的膜厚，从而确保栅极布线与第1电源布线的膜厚间距离。由此，能够减少栅极布线与第1电源布线之间的寄生电容。
而且，第2电极与第1电源布线电连接，并且第1电源布线与第2电源布线电连接，第1电源布线和第2电源布线交叉配置。由此，第2电极能够从第1电源布线和第2电源布线双方接受电源供给，因此对于随着大画面化在显示区域的中央区域产生的IR压降，能够减少IR压降量。
而且，第2电源布线形成在与栅极布线同层且与栅极布线并行地配置，因此能够用第2电源布线减轻由层间绝缘膜上的栅极布线产生的凹凸。由此，能够使显示装置用薄膜半导体装置的平坦度提高。
而且，能够对于第2电极通过第1电源布线及第2电源布线这2个电源布线供给电力。由此，能够抑制像素不良，因此能够抑制显示装置的显示不均。
而且，在本发明的显示装置用薄膜半导体装置的一方案中优选，所述第2电源布线形成为与所述栅极布线相同或预定的近似值的高度，所述第2电源布线是具有与相邻的2个所述栅极布线之间的宽度对应的宽度的布线。
根据本方案，能够使显示装置用薄膜半导体装置的平坦性进一步提高。即，若栅极布线形成在层间绝缘膜上，则在该状态下，比不形成栅极布线的区域突出栅极布线的膜厚的量。对此，根据本方案，第2电源布线是具有与相邻于第2电源布线的2个栅极布线之间的宽度对应的宽度的布线，因此能够将第2电源布线用作平坦化用的结构，能够用简单结构确保显示装置用薄膜半导体装置的平坦性。
而且，本发明的显示装置用薄膜半导体装置的一方案中优选，所述第2电源布线与所述相邻的2个栅极布线的距离是4μm以上。
根据本方案，能够将第2电源布线和栅极布线互不影响地配置，能够使显示装置用薄膜半导体装置的平坦性提高。
而且，本发明的显示装置用薄膜半导体装置的一方案中优选，所述第2电源布线形成为与所述栅极布线相同或预定的近似值的高度，所述第2电源布线与所述栅极布线接近地配置以使得将相邻的2个该栅极布线之间填埋。
根据本方案，能够使显示装置用薄膜半导体装置的平坦性进一步提高。
而且，本发明的显示装置用薄膜半导体装置的一方案中优选，所述第2电源布线形成为与所述栅极布线相同或预定的近似值的高度，所述第2电源布线是具有比所述第1电源布线的宽度宽的宽度的布线。
根据本方案，能够使显示装置用薄膜半导体装置的平坦性进一步提高。此外，能够使第2电源布线比第1电源布线低电阻化，能够大幅度减轻IR压降。
而且，本发明的显示装置用薄膜半导体装置的一方案中优选，所述第2电源布线具有均匀膜厚，且按照该第2电源布线的下层的表面形状形成。
根据本方案，能够将第2电源布线的俯视形状形成为大致略平板形状。由此，能够将第2电源布线做成具有比第1电源布线的宽度宽的宽度的平板形状的布线，能够使第2电源布线为低电阻布线。因此，从布线电阻低的第2电源布线经由第1电源布线对第2电极进行电源供给，因此对于随着大画面化在显示区域的中央区域产生的IR压降，能够大幅度降低其压降量。
而且，本发明的显示装置用薄膜半导体装置的一方案中优选，所述半导体层是n沟道型，所述第2电源布线的至少一部分配置成与所述半导体层不重叠。
根据本方案，n沟道型的半导体层构成为与第2电源布线不重叠，因此能够抑制在背沟道感应出载流子。由此，能够抑制截止泄漏电流的发生，因此能够实现截止特性优良的显示装置用薄膜半导体装置。
而且，本发明的显示装置用薄膜半导体装置的一方案中优选，所述半导体层是p沟道型，所述第2电源布线的至少一部分配置成与所述半导体层重叠。
根据本方案，由于p沟道型的半导体层构成为与第2电源布线重叠，因此能够使背沟道的电位稳定。由此，能够减少截止泄漏电流，能够实现截止特性优良的显示装置用薄膜半导体装置。
而且，本发明的显示装置用薄膜半导体装置的一方案中优选，所述第1电极是源电极，所述第2电极是漏电极。此外，本发明的显示装置用薄膜半导体装置的一方案中还可以是，所述第1电极是漏电极，所述第2电极是源电极。
而且，本发明的显示装置用薄膜半导体装置的一方案中优选，由形成有所述栅极布线的层和形成有所述第1电源布线的层所夹着的所述层间绝缘膜形成的单位面积的电容，比由形成有所述栅电极的层和形成有所述第1电源布线的层所夹着的所述栅极绝缘膜形成的单位面积的电容小。此时，本发明的显示装置用薄膜半导体装置的一方案中优选，由所述层间绝缘膜形成的电容小于1．5×10-4F／m2，由所述栅极绝缘膜形成的电容为1.5×10-4F／m2以上。
根据本方案，在层间绝缘膜和栅极绝缘膜为同一材料的情况下，层间绝缘膜的膜厚比栅极绝缘膜的膜厚厚。由此，能够使层间绝缘膜上的栅极布线和层间绝缘膜下的第1电源布线之间的间隔分隔开栅极绝缘膜的膜厚以上，因此能够进一步减少栅极布线与第1电源布线之间的寄生电容。
而且，本发明的显示装置用薄膜半导体装置的一方案中优选，所述半导体层包含多结晶性半导体层。
根据本方案，由于能够通过多结晶性半导体层提高载流子的迁移率，因此能够实现具有导通特性优良的薄膜晶体管的显示装置用薄膜半导体装置。
而且，本发明的显示装置用薄膜半导体装置的一方案中优选，构成所述第2电源布线的材料包括从Al、Cu、Ag选择的任一元素。而且，本发明的显示装置用薄膜半导体装置的一方案中优选，所述第2电源布线是多层布线，构成所述第2电源布线的主布线是从Al、Cu、Ag选择的任一种。
根据本方案，能够用在布线用材料中电阻率小的金属材料构成，因此能够进一步减小第2电源布线的电阻。
此外，本发明的显示装置用薄膜半导体装置的制造方法的一方案，包括：第1工序，准备基板；第2工序，在所述基板上形成栅电极；第3工序，覆盖所述栅电极并在所述基板上形成栅极绝缘膜；第4工序，在所述栅极绝缘膜上、在所述栅电极的上方形成半导体层；第5工序，在所述半导体层的上方形成第1电极，并且在与所述第1电极同层形成第2电极及与该第2电极电连接的第1电源布线；第6工序，覆盖所述第1电极及所述第2电极并在所述栅极绝缘膜的上方形成层间绝缘膜；第7工序，形成贯穿所述栅极绝缘膜及所述层间绝缘膜的第1接触孔、及贯穿所述层间绝缘膜的第2接触孔；和第8工序，通过在所述层间绝缘膜上形成金属膜、对该金属膜进行图案形成，从而形成与所述第1电源布线交叉的、经由所述第1接触孔与所述栅电极电连接的栅极布线，并且形成与所述栅极布线并行的、经由所述第2接触孔与所述第1电源布线电连接的第2电源布线。
根据本方案，能够容易制造上述的本发明的显示装置用薄膜半导体装置。
而且，本发明的显示装置用薄膜半导体装置的制造方法的一方案中优选，在所述第4工序形成的半导体膜是非结晶性半导体膜，包括如下工序：在所述第4工序和所述第5工序之间，对所述非结晶性半导体膜照射预定的激光，通过所述预定的激光的照射使所述非结晶性半导体膜的温度为预定的温度范围，使所述非结晶性半导体膜结晶化。
根据本方案，能够形成含有多结晶性半导体膜的半导体层，能够制造含有导通特性优良的薄膜晶体管的显示装置用薄膜半导体装置。
此外，本发明的EL显示面板的一方案，包括：显示装置用薄膜半导体阵列装置，以像素为单位配置有多个上述的显示装置用薄膜半导体装置；多个下部电极，以所述像素为单位配置在所述显示装置用薄膜半导体阵列装置的上方；第3导电部，将多个所述显示装置用薄膜半导体装置和所述多个下部电极电连接；发光层，形成在所述下部电极的上方；和上部电极，设于所述发光层的上方。而且，本发明的EL显示面板的一方案中优选，包括：形成在所述显示装置用薄膜半导体阵列装置的上方的、具有多个开口部的堤，所述发光层形成在所述开口部内。而且，本发明的EL显示面板的一方案中优选，所述开口部与所述下部电极对应地形成。而且，本发明的EL显示面板的一方案中优选所述发光层是有机发光层。
根据本方案，能够实现显示性能优良的EL显示面板。
此外，本发明的EL显示装置的一方案，具有上述的EL显示面板。
以下，参照附图说明本发明的显示装置用薄膜半导体装置、显示装置用薄膜半导体装置的制造方法、EL显示面板及EL显示装置的实施方式及实施例。另外，各图是用于说明的示意图，膜厚及各部分的大小比例等并不一定严密地示出。
（第1实施方式）
首先，使用图1说明本发明的第1实施方式的EL（ElectroLuminescence，电致发光）面板。图1是本发明的第1实施方式的有机EL显示面板的一部分切掉的立体图。
如图1所示，本发明的第1实施方式的EL显示面板1是有机EL显示面板（有机EL显示器），包括作为自发光型显示元件的有机EL元件10、由形成有薄膜晶体管及各种布线等的有源矩阵基板构成的显示装置用薄膜半导体阵列装置20。
有机EL元件10包括依次形成在显示装置用薄膜半导体阵列装置20上的下部电极12、有机发光层13及上部电极14。有机发光层13是电子输送层、发光层、空穴输送层等层叠而构成。
显示装置用薄膜半导体阵列装置20包括多个像素100配置成矩阵状（行列状）的像素部，在各像素100设有包括薄膜晶体管（未图示）的像素电路30。此外，显示装置用薄膜半导体阵列装置20包括配置成矩阵状的栅极布线21及源极布线22。栅极布线21沿行方向排列多条，源极布线22沿列方向排列多条。此外，栅极布线21及源极布线22以正交的方式构成，分别将各像素电路30和控制电路（未图示）连接。
在各像素电路30，作为用于选择像素100的开关元件及用于驱动有机EL元件10的驱动元件，至少设有2个薄膜晶体管。
另外，在图1中虽然未图示，但显示装置用薄膜半导体阵列装置20包括沿列方向排列的多个第1电源布线23A及沿行方向排列的多个第2电源布线23B。多个第1电源布线23A与源极布线22平行地配置，与各像素100的驱动元件连接。
如此，本实施方式的有机EL显示面板1采用按被栅极布线21和源极布线22划分出的各像素100而进行显示控制的有源矩阵方式。
接着，使用图2说明制作本发明的第1实施方式的显示装置用薄膜半导体阵列装置的一例。图2表示本发明的第1实施方式的显示装置用薄膜半导体阵列装置的母基板。如图2所示，母基板包括2个显示部200，通过将该母基板切断为2个，从而能够得到2个显示装置用薄膜半导体阵列装置20。各显示部200，如上所述，构成为像素100被配置成矩阵状（行列状）。另外，在图2中，对像素100仅图示出显示部200的角部的像素。此外，在图2中，示出了母基板包括2个显示部200、使用2个显示面板的例子，但也可以是显示部200为2个以上的多个，此外，也可以使显示部200仅为1个。
接着，使用图3说明本发明的第1实施方式的EL显示面板中的像素的电路结构。图3是本发明的第1实施方式的EL显示面板中的一个像素的电路结构图。以下，在图3～图13所示的本发明的第1实施方式中，以第1薄膜晶体管及第2薄膜晶体管为p沟道型的TFT进行说明。
如图3所示，各像素100具有包括第1薄膜晶体管310、第2薄膜晶体管320及电容器300C的像素电路30、以及有机EL元件10。第1薄膜晶体管310是用于选择像素100的选择晶体管（开关晶体管），第2薄膜晶体管320是用于驱动有机EL元件10的驱动晶体管。
第1薄膜晶体管310具有第1源电极310S、第1漏电极310D及第1栅电极310G。第1源电极310S与源极布线22连接，第1栅电极310G与栅极布线21连接。此外，第1漏电极310D与电容器300C（capacitor）及第2薄膜晶体管320的第2栅电极320G连接。当电压施加于栅极布线21及源极布线22时，第1薄膜晶体管310将施加于源极布线22的电压值作为显示数据保存于电容器300C。
第2薄膜晶体管320具有第2源电极320S、第2漏电极320D及第2栅电极320G。第2漏电极320D与有机EL元件10的阳极（下部电极）连接，第2源电极320S与第1电源布线23A连接。此外，第2栅电极320G与第1薄膜晶体管310的第1漏电极310D连接。第2薄膜晶体管320将与电容器300C所保持的电压值对应的电流从第1电源布线23A通过第2漏电极320D供给到有机EL元件10的阳极。
在这样构成的像素100中，当栅极信号输入到栅极布线21，使第1薄膜晶体管310为导通状态时，经由源极布线22供给的信号电压被写入电容器300C。并且，写入电容器300C的保持电压在1帧期间内被保持。由于该保持电压，第2薄膜晶体管320的电导以模拟方式变化，与发光色阶对应的驱动电流从有机EL元件10的阳极流向阴极。由此，有机EL元件10发光，作为图像而显示。
接着，使用图4说明本发明的第1实施方式的EL显示面板中的像素的构成。图4是示意表示本发明的第1实施方式的EL显示面板中的一像素的剖面的剖面图。
如图4所示，本发明的第1实施方式的EL显示面板1中的各像素包括作为用于选择像素的开关晶体管的第1薄膜晶体管310、和作为用于驱动有机EL元件10的驱动晶体管的第2薄膜晶体管320。如上所述，第1薄膜晶体管310具有第1源电极310S、第1漏电极310D及第1栅电极310G。此外，第2薄膜晶体管320具有第2源电极320S、第2漏电极320D及第2栅电极320G。
如图4所示，在各像素，在基板300上形成有第1栅电极310G及第2栅电极320G。此外，形成栅极绝缘膜330以覆盖第1栅电极310G及第2栅电极320G。
在第1栅电极310G的上方且在栅极绝缘膜330上形成有第1半导体层311。此外，在第2栅电极320G的上方且在栅极绝缘膜330上形成有第2半导体层321。
将一对第1源电极310S及第1漏电极310D配置成彼此相对向地分离开，以覆盖第1半导体层311的一部分。此外，将一对第2源电极320S及第2漏电极320D配置成彼此相对向地分离开，以覆盖第2半导体层321的一部分。
第1薄膜晶体管310的第1源电极310S与源极布线22电连接。此外，第2薄膜晶体管320的第2源电极320S与第1电源布线23A电连接。
而且，形成第1层间绝缘膜340（下部层间绝缘膜）以覆盖第1薄膜晶体管310及第2薄膜晶体管320。第1层间绝缘膜340例如作为用于保护第1薄膜晶体管310及第2薄膜晶体管320的钝化膜发挥作用。
在第1层间绝缘膜340上形成有第2电源布线23B。第2电源布线23B经由形成于第1层间绝缘膜340的接触孔与第1电源布线23A电连接。
在第1层间绝缘膜340上形成第2层间绝缘膜350（上部层间绝缘膜）以覆盖第2电源布线23B。第2层间绝缘膜350例如作为用于使显示装置用薄膜半导体装置2的上面平坦的平坦化膜而发挥作用。由此，能够将上层的有机EL元件10形成得平坦。
在第2层间绝缘膜350上形成有依次层叠下部电极12、有机发光层13及上部电极14而成的有机EL元件10。在第2层间绝缘膜350上，在与相邻的像素之间的边界部分形成有堤（bank）15。在由相邻的堤15构成的开口形成下部电极12及有机发光层13。另外，在第2层间绝缘膜350上形成有辅助布线，该辅助布线形成为包围有机发光层13，且与有机EL元件10的上部电极14电连接。
下部电极12是以像素为单位配置的阳极，形成在第2层间绝缘膜350上。下部电极12经由贯穿第1层间绝缘膜340及第2层间绝缘膜350的接触孔，与第2薄膜晶体管的第2漏电极320D电连接。
有机发光层13（有机EL层）以颜色（子像素列）为单位或以子像素为单位形成，由预定的有机发光材料构成。
上部电极14是配置在有机发光层13的上方，跨及多个像素地形成的阴极，由ITO等透明电极构成。在本实施方式中，上部电极14是在所有像素共用的共用电极。另外，上部电极14在本实施方式中是接地电位。
在如此构成的有机EL显示面板1中，将形成有最下层的薄膜晶体管的层作为TFT层（TFT部）L1，将形成有最上层的有机EL元件10的层作为有机EL层（有机EL部）L3，将TFT层L1与有机EL层L3之间的、形成有各种布线的层作为布线层（布线部）L2。如图4所示，在布线层L2例如形成有第2电源布线23B。
此外，在TFT层L1中，将形成有第1栅电极310G及第2栅电极320G的层作为第1金属层ML1。此外，将形成有一对第1源电极310S及第1漏电极310D和一对第2源电极320S及第2漏电极320D的层作为第2金属层ML2。因此，如图4所示，在本实施方式中，源极布线22及第1电源布线23A形成于第2金属层ML2。
此外，在布线层L2中，将形成有第2电源布线23B的层作为第3金属层ML3。另外，在第3金属层ML3也形成有栅极布线21，关于此将后述。
在这些第1金属层ML1～第3金属层ML3中，形成于同一金属层的电极及布线等金属部件可以通过对同一金属膜进行图案形成而同时形成。
接着，使用图5及图6说明本发明的第1实施方式的显示装置用薄膜半导体阵列装置。图5是本发明的第1实施方式的显示装置用薄膜半导体阵列装置的俯视图。此外，图6是本发明的第1实施方式的显示装置用薄膜半导体阵列装置的俯视图，表示透视了形成于布线层L2的布线及绝缘膜的状态。
如图5所示，本发明的第1实施方式的显示装置用薄膜半导体阵列装置20包括呈矩阵状（行列状）排列的像素100，多个栅极布线21及多个第2电源布线23B沿着像素100的行方向彼此平行地配置。
第2电源布线23B配置在相邻的栅极布线21之间，形成为与栅极布线21同层，并与栅极布线21并行配置。
另外，第2电源布线23B和栅极布线21形成在图4所示的布线层L2的第3金属层ML3。此外，栅极布线21及第2电源布线23B形成在第1层间绝缘膜340（未图示）之上。
图6是在图5中透视了栅极布线21及第2电源布线23B的状态的图。另外，在图6中，用虚线表示形成栅极布线21及第2电源布线23B的区域。
如图6所示，本发明的第1实施方式的显示装置用薄膜半导体阵列装置20包括沿像素100的列方向彼此平行配置的多个源极布线22及多个第1电源布线23A。第1电源布线23A和源极布线22形成于图4所示的TFT层L1的第2金属层ML2，与形成于上层的布线层L2的栅极布线21及第2电源布线23B立体交叉地配置。
接着，使用图7、图8、图9A、图9B、图10A及图10B说明图5及图6中的各像素100的构成。图7与图5的各像素100对应，是本发明的第1实施方式的显示装置用薄膜半导体装置的俯视图。图8与图6的各像素100对应，是本发明的第1实施方式的显示装置用薄膜半导体装置的俯视图。另外，在图8中，表示透视了形成于布线层L2的布线及绝缘膜的状态。图9A是沿着图7的X1－X1’线切断的剖面图，图9B是沿着图7的X2－X2’线切断的剖面图。图10A是从图7的X3－X3’剖面观察时的本发明的第1实施方式的显示装置用薄膜半导体装置的立体图。图10B是从图8的X3－X3’剖面观察时的本发明的第1实施方式的显示装置用薄膜半导体装置的立体图。
如图7及图8所示，本发明的第1实施方式的显示装置用薄膜半导体装置2包括基板300、第1薄膜晶体管310及第2薄膜晶体管320、栅极布线21、源极布线22、第1电源布线23A、第2电源布线23B、和第1层间绝缘膜340。
第1薄膜晶体管310是第1栅电极310G、栅极绝缘膜330、第1半导体层311（沟道层）、和一对第1源电极310S及第1漏电极310D的层叠构造体。此外，第2薄膜晶体管320是第2栅电极320G、栅极绝缘膜330、第2半导体层321（沟道层）、和一对第2源电极320S及第2漏电极320D的层叠构造体。
在本实施方式中，第1薄膜晶体管310、第2薄膜晶体管320、源极布线22及第1电源布线23A形成于图4所示的TFT层L1。此外，栅极布线21及第2电源布线23B形成于图4所示的布线层L2。
以下，自下层的构成要素起依次详细说明本发明的第1实施方式的显示装置用薄膜半导体装置2的各构成要素。
如图8、图9A、图9B及图10B所示，第1栅电极310G及第2栅电极320G在基板300上图案形成为岛状。第1栅电极310G及第2栅电极320G形成于图4所示的第1金属层ML1。
如图9A及图9B所示，栅极绝缘膜330形成于基板300上以覆盖第1栅电极310G及第2栅电极320G。
如图8及图9B所示，第1半导体层311在栅极绝缘膜330上且第1栅电极310G的上方图案形成为岛状。此外，第2半导体层321在栅极绝缘膜330上且第2栅电极320G的上方图案形成为岛状。
另外，第1半导体层311及第2半导体层321可以是n沟道型或p沟道型。在本实施方式中，第1半导体层311及第2半导体层321被正电位的第2电源布线23B覆盖，因此第1半导体层311、第2半导体层321都是p沟道型。
如图8及图9B所示，第1薄膜晶体管310中的一对第1源电极310S及第1漏电极310D形成为在第1半导体层311的上方与第1半导体层311重叠，且彼此相对向。这些第1源电极310S及第1漏电极310D形成于图4所示的TFT层L1中的第2金属层ML2。
另外，在本说明书中，“重叠”是指从上下方向观察处于彼此重合的位置关系。
而且，如图8及图9B所示，第1漏电极310D形成为与第2薄膜晶体管320的第2栅电极320G重叠。第1漏电极310D和第2栅电极320G通过第4接触部114（第4导电部）而电连接。第4接触部114是通过在第1漏电极310D和第2栅电极320G重叠的位置沿厚度方向形成的第4接触孔（孔）中埋入导电部件而构成。在本实施方式中，如图9B所示，第4接触部114通过在以贯穿栅极绝缘膜330的方式形成的第4接触孔中埋入第1漏电极310D的一部分而构成。
另外，如图9B所示，与第4接触部114对应的第4接触孔形成于栅极绝缘膜330。在本实施方式中，如图8所示，第4接触部114形成3个。
此外，如图8及图9B所示，第2薄膜晶体管320中的一对第2源电极320S及第2源电极320S形成为在第2半导体层321的上方与第2半导体层321重叠，且彼此相对向。这些第1源电极310S及第1漏电极310D形成于TFT层L1中的第2金属层ML2。
而且，如图8及图10B所示，第2漏电极320D沿列方向（纵向）呈直线状延伸，在与第2半导体层321相反一侧的部分形成有比延伸部分宽度宽的岛状的电极部120。
电极部120经由第3接触部113（第3导电部）及与栅极布线21同层的中继电极而与有机EL元件10的下部电极12电连接。第3接触部113通过在形成为将形成于电极部120的上层的第1层间绝缘膜340及第2层间绝缘膜350贯穿的第3接触孔（孔部）埋入导电材料而构成。
如图8、图9A、图9B及图10B所示，源极布线22沿像素100的列方向（纵向）形成为线状。源极布线22以通过第1薄膜晶体管310的附近的方式配置，与第1源电极310S电连接。
在本实施方式中，源极布线22和第1半导体层311重叠形成，以使得线状的源极布线22的一部分作为第1源电极310S而发挥作用。在本实施方式中，源极布线22形成于图4所示的TFT层L1中的第2金属层ML2。
另外，源极布线22的与第1薄膜晶体管310重叠的部分以外的部分形成于栅极绝缘膜330上。此外，源极布线22构成为隔着第1层间绝缘膜340与后述的栅极布线21及第2电源布线23B立体交叉。
第1电源布线23A与源极布线22同样地沿像素100的列方向（纵向）形成为线状。第1电源布线23A以通过第2薄膜晶体管320的附近的方式配置，与第2源电极320S电连接。
在本实施方式，第1电源布线23A和第2半导体层321重叠形成，以使线状的第1电源布线23A的一部作为第2源电极320S而发挥作用。第1电源布线23A是正电位，对第2薄膜晶体管320的第2源电极320S供给电源。在本实施方式中，第1电源布线23A形成于图4所示的TFT层L1中的第2金属层ML2。
另外，第1电源布线23A的与第2薄膜晶体管320重叠的部分以外的部分形成于栅极绝缘膜330上。此外，第1电源布线23A隔着第1层间绝缘膜340与后述的栅极布线21及第2电源布线23B立体交叉。
如此构成的源极布线22和第1电源布线23A配置成彼此平行。此外，如上所述，源极布线22及第1电源布线23A形成于与一对第1源电极310S及第1漏电极310D、以及一对第2源电极320S及第2漏电极320D同层的第2金属层ML2，通过将同一金属膜进行图案形成而形成。
如图9A及图9B所示，第1层间绝缘膜340形成为覆盖第1薄膜晶体管310、第2薄膜晶体管320、源极布线22及第1电源布线23A。第1层间绝缘膜340是TFT层L1的最上层，覆盖形成于下部的所有电极、布线。
如图7所示，栅极布线21沿像素100的行方向（横向）形成为线状。而且，如图9A所示，栅极布线21形成于第1层间绝缘膜340上，形成于图4所示的布线层L2中的第3金属层ML3。即，栅极布线21形成在与形成有第1栅电极310G等的层（第1金属层ML1）及形成有第1电源布线23A、源极布线22等的层（第2金属层ML2）不同的层。
此外，栅极布线21以通过第1薄膜晶体管310的附近的方式配置，与第1栅电极310G电连接。在本实施方式中，如图8及图9A所示，栅极布线21和第1栅电极310G配置成立体交叉，在该立体交叉部（重叠部分），栅极布线21和第1栅电极310G经由第1接触部111（第1导电部）电连接。
第1接触部111通过在栅极布线21和第1栅电极310G重叠的位置沿厚度方向形成的第1接触孔（孔）埋入导电部件而构成。在本实施方式中，如图9A所示，第1接触部111通过在形成为贯穿第1层间绝缘膜340及栅极绝缘膜330的第1接触孔（孔）埋入栅极布线21的一部分而构成。
如图7所示，第2电源布线23B沿着像素100的行方向（横向）形成为线状。此外，如图9B所示，第2电源布线23B形成在第1层间绝缘膜340上，形成于图4所示的布线层L2中的第3金属层ML3。即，如图10A所示，第2电源布线23B形成为与栅极布线21同层。
此外，如图7所示，第2电源布线23B与栅极布线21并行地配置。而且，第2电源布线23B以与第1电源布线23A立体交叉的方式配置，在该立体交叉部分（重叠部分），第2电源布线23B和第1电源布线23A经由沿厚度方向形成的第2接触部112（第2导电部）电连接。因此，在本实施方式中，第2电源布线23B的电位为与第1电源布线23A相同的正电位。
如图9B所示，第2接触部112通过在形成为贯穿第1层间绝缘膜340的第2接触孔（孔）中埋入导电材料而构成。在本实施方式中，第2接触部112通过在第2接触孔埋入第2电源布线23B的一部分而构成。此外，在本实施方式中，如图7及图8所示，第2接触部112形成了34个（17行2列）。
另外，在本实施方式中，构成第2电源布线23B的材料可以由从Al（铝）、Cu（铜）、Ag（银）选择的任一种元素构成。此外，将第2电源布线23B设为多层布线，构成第2电源布线23B的主布线也可以由从Al、Cu、Ag选择的任一种元素构成。
如此，栅极布线21及第2电源布线23B以与源极布线22及第1电源布线23A正交且立体交叉的方式配置。此外，栅极布线21及第2电源布线23B形成于第1层间绝缘膜340上的布线层L2中的第3金属层ML3，形成于与在TFT层L1的第1金属层ML1形成的第1栅电极310G及第2栅电极320G不同的层。而且，栅极布线21及第2电源布线23B形成于与在TFT层L1的第2金属层ML2形成的源极布线22及第1电源布线23A也不同的层。
接着，使用图11A～图11J说明本发明的第1实施方式的显示装置用薄膜半导体装置2的制造方法。图11A～图11J是示意表示本发明的第1实施方式的显示装置用薄膜半导体装置的制造方法的各工序的剖面图。另外，图11A～图11J与图7的X2－X2’线剖面对应。
首先，如图11A所示，准备基板300。作为基板300，可以使用由石英玻璃等玻璃材料构成的绝缘性的基板。另外，为了防止杂质从基板300扩散，可以在基板300的上面形成由氧化硅膜或氮化硅膜构成的底涂层。底涂层的膜厚为100nm左右。
接着，用纯水等清洗后，通过溅射等在基板300上的整个面成膜具有耐热性的第1金属膜，其后，通过光刻及湿式蚀刻等将第1金属膜图案形成为预定形状，从而如图11B所示，形成第1栅电极310G及第2栅电极320G。作为第1金属膜的材料，可以使用具有耐热性的Mo、Ｗ、Ta、Ti、Ni中的任一种金属或它们的合金。在本实施方式中，使用Mo，以100nm左右的膜厚形成第1金属膜。
接着，如图11C所示，在基板300上的整个面形成栅极绝缘膜330以覆盖第1栅电极310G及第2栅电极320G。作为栅极绝缘膜330的材料，可以使用氧化硅膜（SiO2）、氮化硅膜（SiN）或它们的复合膜。此外，在本实施方式中，作为栅极绝缘膜330的膜厚，以200nm左右的膜厚成膜。
接着，如图11D所示，在栅极绝缘膜330上成膜非结晶性半导体膜301。在本实施方式中，作为非结晶性半导体膜301使用非晶硅膜（无定形硅膜），通过等离子CVD以50nm左右成膜。另外，栅极绝缘膜330及非结晶性半导体膜301能够不破坏真空地通过连续等离子CVD等成膜。
此后，如图11D的箭头所示，通过对非结晶性半导体膜301实施准分子激光等的激光照射，从而使非结晶性半导体膜301结晶化而改性为多结晶性半导体膜。具体而言，例如，对非晶硅膜照射准分子激光等，使非晶硅膜的温度上升到预定的温度范围，从而使非晶硅膜结晶化而使结晶粒径扩大，成为多结晶性半导体膜。在此，预定的温度范围例如是1100℃～1414℃。此外，多结晶性半导体内的平均结晶粒径是20nm～60nm。
在此，第1栅电极310G及第2栅电极320G在该激光照射工序中暴露于高温下，因此优选是由熔点比上述温度范围的上限值（1414℃）高的金属构成。另一方面，在以后的工序中形成于第2金属层ML2及第3金属层ML3的布线及电极可以由熔点比上述温度范围的下限值（1100℃）低的金属形成。
另外，在激光的照射前，作为前处理，优选在400℃～500℃进行30分钟的退火处理。此外，在激光的照射后，优选在真空中进行几秒～几十秒的氢等离子处理。
接着，如图11E所示，通过光刻及湿式蚀刻等，将结晶化的非结晶性半导体膜301图案形成为岛状，形成第1半导体层311及第2半导体层321。
接着，如图11F所示，为了将第1漏电极310D和第2栅电极320G电连接，通过光刻及湿式蚀刻等，形成贯穿栅极绝缘膜330的第4接触孔CH4。
接着，如图11G所示，通过溅射等，形成第2金属膜（未图示）以覆盖栅极绝缘膜330和第1半导体层311及第2半导体层321，通过光刻及湿式蚀刻等对第2金属膜进行图案形成，从而将源极布线22，第1电源布线23A、第1源电极310S及第1漏电极310D、以及第2源电极320S及第2漏电极320D形成为预定形状。此时，构成第2金属膜的材料也填充到第4接触孔CH4，形成第4接触部114。
另外，作为构成源极布线22、第1电源布线23A、第1源电极310S及第1漏电极310D、以及第2源电极320S及第2漏电极320D的第2金属膜的材料，优选是低电阻金属，可以使用Al、Cu、Ag中的任一种金属或它们的合金。在在本实施方式中，使用Al以300nm左右的膜厚形成第2金属膜。而且，优选在Al的上部或下部、或Al的上部和下部形成Mo等高耐热性的金属作为势垒金属（barrier metal）。势垒金属的厚度是50nm左右。此外，在进一步要求布线的低电阻化的情况下，优选不使用Al而使用Cu。另外，不更换材料而增加第2金属膜的厚度，也能实现低电阻化。
此外，优选在第1源电极310S与第1半导体层311之间及第1漏电极310D与第1半导体层311之间形成低电阻半导体膜。该低电阻半导体膜通常使用作为杂质而掺杂了磷等n型掺杂剂的非晶硅膜、或作为杂质而掺杂了硼等p型掺杂剂的非晶硅膜。作为低电阻半导体膜的膜厚，可以是20nm左右。而且，也可以在结晶化的第1半导体层311与低电阻半导体膜（掺杂了杂质的非晶硅膜）之间形成由非晶硅构成的无掺杂（未有意地掺杂杂质）的半导体膜。通过形成这些膜，从而提高TFT特性等等，能够得到所希望的TFT特性。另外，关于第2薄膜晶体管320也是同样。
接着，如图11H所示，通过等离子CVD，在基板300上的整个面形成第1层间绝缘膜340，以覆盖第1源电极310S、第1漏电极310D、第2源电极320S及第2漏电极320D等露出的电极及布线。第1层间绝缘膜340可以由氧化硅膜、氮化硅膜或这些膜的层叠膜构成。
接着，如图11I所示，为了连接第1电源布线23A和第2电源布线23B，通过光刻及蚀刻等，形成贯穿第1层间绝缘膜340的第2接触孔CH2。此时，虽然未图示，为了连接第1栅电极310G和栅极布线21，还形成将第1层间绝缘膜340及栅极绝缘膜330连续贯通的第1接触孔。
接着，如图11J所示，通过溅射等在第1层间绝缘膜340上形成第3金属膜，通过光刻及蚀刻等将第3金属膜图案形成为预定形状，从而形成栅极布线21及第2电源布线23B。此时，构成第3金属膜的材料也填充在第2接触孔CH2及第1接触孔（未图示），形成第2接触部112及第1接触部111。
另外，构成栅极布线21及第2电源布线23B的第3金属膜的材料优选是低电阻，可以由与第2金属层相同的金属材料构成。例如，可以在作为势垒金属形成了50nm的Mo后，形成300nm的Al，从而构成第3金属膜。
另外，虽然未图示，其后，通过等离子CVD等形成第2层间绝缘膜350。第2层间绝缘膜350可以由与第1层间绝缘膜340同样的材料构成，例如可以由氧化硅膜、氮化硅膜或它们的膜的层叠膜构成。
通过以上所述，能够制造本发明的第1实施方式的显示装置用薄膜半导体装置2。另外，对于显示装置用薄膜半导体阵列装置20，也可以同样制造。
以上，根据本发明的第1实施方式的显示装置用薄膜半导体装置2，栅极布线21形成在第1层间绝缘膜340上的TFT层L2，配置在与第1栅电极310G（及第2栅电极320G）另外的层（不同的层）。由此，栅极布线21和第1栅电极310G（及第2栅电极320G）可以选择合适于各自的材料。
而且，根据本实施方式的显示装置用薄膜半导体装置2，栅极布线21配置在第1层间绝缘膜340的上层，而第1电源布线23A（或源极布线22）配置在第1层间绝缘膜340之下的、与第1漏电极310D及第2源电极320S同层的第2金属层ML2（TFT层L1）。由此，栅极布线21与第1电源布线23A（或源极布线22）之间的间隔，不依赖于第1栅电极310G（或第2栅电极320G）与第1漏电极310D（或第2源电极320S）之间的间隔，与在第1漏电极310D（或第2源电极320S）上形成的第1层间绝缘膜340的膜厚对应。
在此，形成在第1漏电极310D（或第2源电极320S）上的第1层间绝缘膜340用于保护显示装置用薄膜半导体装置2的表面，因此即使增厚其膜厚，对作为显示装置用薄膜半导体装置2的性能也没有影响。因此，通过增大第1层间绝缘膜340的膜厚，能够增大栅极布线21与第1漏电极310D（或第2源电极320S）之间的间隔。由此，能够确保栅极布线21与第1电源布线23A（或源极布线22）之间的膜厚间距离，因此能够降低栅极布线21与第1电源布线23A（及源极布线22）之间的寄生电容。
而且，根据本实施方式的显示装置用薄膜半导体装置2，与第2源电极320S电连接的第1电源布线23A和第2电源布线23B以立体交叉的方式配置，这些第1电源布线23A和第2电源布线23B通过第2接触部112电连接。由此，第2薄膜晶体管320的第2源电极320S能够从纵向的第1电源布线23A和横向的第2电源布线23B双方接受电源供给。因此，对于随着显示装置的大画面化而在显示区域的中央区域产生的IR压降，能够降低IR压降量。结果，能够降低显示装置的亮度（brightness）不均。尤其是，由于有机EL显示面板是电流驱动型的显示面板，因此要抑制亮度不均，优选降低布线电阻来减小IR压降。
而且，根据本实施方式的显示装置用薄膜半导体装置2，第2电源布线23B在第1层间绝缘膜340上与栅极布线21同层形成，并且与栅极布线21并行地配置。由此，能够用第2电源布线23B将由于在第1层间绝缘膜340上配置栅极布线21而形成的凹凸的凹部填埋。
即，能够用第2电源布线23B减轻第1层间绝缘膜340上的凹凸，提高显示装置用薄膜半导体装置的平坦度。结果，能够减轻第1层间绝缘膜340上的凹凸对上层的影响。尤其是，在显示装置用薄膜半导体装置2上形成有机EL元件10的情况下，能够抑制在平坦性不充分时产生的发光亮度不均等。而且，该情况下，不需要将形成于有机EL元件10的下层的第2层间绝缘膜等平坦化膜变厚，因此能够实现更薄型的有机EL显示面板。
而且，根据本实施方式的显示装置用薄膜半导体装置2，能够对特定的1个像素的第2薄膜晶体管320，从列方向的第1电源布线23A及行方向的第2电源布线23B双方供给电力。由此，例如即使在与某像素的第2薄膜晶体管320连接的第1电源布线23A存在断线不良等，也能够由作为另一方的电源布线的第2电源布线23B对该像素的第2薄膜晶体管320供给电力。即，能够对1个像素由2个电源布线供给电力。因此，能够抑制像素不良，因此能够抑制显示装置中的显示不均。
如此，在本实施方式中，第2电源布线23B具有作为电源供给用的备用布线的作用，还具有作为平坦化膜的作用。
以上，在本实施方式的显示装置用薄膜半导体装置2中，将由栅极布线21、第1电源布线23A、和由栅极布线21以及第1电源布线23A夹着的第1层间绝缘膜340形成的单位面积的电容设为CPAS，将由第1栅电极310G、第1电源布线23A、和由第1栅电极310G以及第1电源布线23A夹着的栅极绝缘膜330形成的单位面积的电容设为CGI，则优选CPAS＜CGI。
即，优选由作为形成有栅极布线21的层的第3金属层ML3与作为形成有第1电源布线23A的层的第2层ML2所夹着的第1层间绝缘膜340形成的单位面积的电容CPAS，小于由作为形成有第1栅电极310G的层的第1金属层ML1与作为形成有第1电源布线23A的层的第2金属层ML2所夹着的栅极绝缘膜330形成的单位面积的电容CGI。
由此，若设第1层间绝缘膜340的膜厚为dPAS，设栅极绝缘膜330的膜厚为dGI，则在第1层间绝缘膜340和栅极绝缘膜330为同一材料时，可以使dPAS＞dGI。由此，能够使第1层间绝缘膜340上的栅极布线21与第1层间绝缘膜340之下的第1电源布线23A之间的间隔分离开栅极绝缘膜330的膜厚以上，因此能够进一步降低栅极布线21与第1电源布线23A之间的寄生电容。此外，同样，对于栅极布线21与源极布线22之间的间隔，也能够使其分离开栅极绝缘膜330的膜厚以上，因此也能够进一步降低栅极布线21和源极布线22之间的寄生电容。
更具体而言，由第1层间绝缘膜340形成的电容CPAS优选小于1．5×10（-4F／m2）。此外，由栅极绝缘膜330形成的电容CGI优选为1．5×10（－4F／m2）以上。
此外，在本实施方式的显示装置用薄膜半导体装置2中，由于第2电源布线23B如图7所示构成为覆盖第1半导体层311及第2半导体层321，因此优选第1半导体层311及第2半导体层321都构成为p沟道型。
在薄膜晶体管的半导体层（沟道区域）中，有时在半导体层的表面和覆盖薄膜晶体管的层间绝缘膜的表面在制造时产生晶格缺陷。若产生该晶格缺陷，则产生不稳定的界面能级，半导体层的背沟道（back channel）的电位变得不稳定。
在本实施方式中，p沟道型的第1半导体层311及第2半导体层321构成为与正电位的第2电源布线23B重复，能够构成有背栅极的p沟道TFT，因此能够使背沟道的电位稳定。结果，如图12所示，对于作为有背栅极的p沟道TFT的第1薄膜晶体管310及第2薄膜晶体管320，能够实现既将泄漏电流抑制为与无背栅极的p沟道TFT同等、又减少来自外部噪声的影响的效果。这是因为：所述背栅极覆盖沟道区域的上方，因此作为对于外部噪声的电磁波屏蔽而发挥作用。因此，能够实现具有截止特性优良、且对于外部噪声的耐受性强的薄膜晶体管的显示装置用薄膜半导体装置。
另外，只要构成为第2电源布线23B的至少一部分与第1半导体层311或第2半导体层321重叠就有效果，但优选构成为第2电源布线23B与第1半导体层311或第2半导体层321完全重叠。
此外，在本实施方式的显示装置用薄膜半导体装置2中，优选第2电源布线23B形成为与栅极布线21大致相同的膜厚、即与栅极布线21相同的高度或近似的高度，并且具有与相邻的2个栅极布线21之间的宽度对应的宽度。而且，第2电源布线23B与相邻的2个栅极布线21之间的距离优选是4μm以上。
在本实施方式中，由于栅极布线21形成于第1层间绝缘膜340上，因此若这样状态下，从没有形成栅极布线21的区域突出了栅极布线21的膜厚的量，在相邻的栅极布线21之间形成凹部。
对此，如上所述，将第2电源布线23B形成为与栅极布线21大致相同的高度，并且为与相邻的2个栅极布线21之间的宽度对应的宽度，从而能够用第2电源布线23B确保平坦性。由此，在形成有机EL元件10的情况下，有机EL元件10难以受到作为其下层的显示装置用薄膜半导体装置的上面的凹凸的影响，能够容易防止因平坦性不充分而引起的发光不均等。
此外，在本实施方式的显示装置用薄膜半导体装置2中，优选第2电源布线23B形成为与栅极布线21大致相同的高度，并且与相邻的2个栅极布线21接近地配置以使得填埋相邻的2个栅极布线21之间。
由此，能够用第2电源布线23B填埋相邻的栅极布线21之间的凹部，因此能够确保平坦性。
此外，在本实施方式的显示装置用薄膜半导体装置2中，优选第2电源布线23B做成形成为与栅极布线21大致相同的高度，并且具有比第1电源布线23A的宽度宽的宽度的布线。
由此，能够提高显示装置用薄膜半导体装置2的平坦性。而且，能够使第2电源布线23B比第1电源布线23A低电阻化，因此对于随着大画面化而在显示区域的中央区域产生的IR压降，能够大幅度降低该压降量。
此外，在本实施方式的显示装置用薄膜半导体装置2中，优选第2电源布线23B由均匀膜厚构成，而且按照形成于第2电源布线23B下层的结构的表面形状形成。
由此，能够使第2电源布线23B为具有比第1电源布线23A的宽度宽的宽度的平板形状的布线，因此能够使第2电源布线23B为低电阻布线。因此，能够从布线电阻更低的第2电源布线23B经由第1电源布线23A向第2源电极320S供给电源，因此能够大幅度降低上述的IR压降量。
（第1实施方式的变形例）
接着，使用图13说明本发明的第1实施方式的变形例的显示装置用薄膜半导体装置2’。图13是本发明的第1实施方式的变形例的显示装置用薄膜半导体装置2’的剖面图。另外，图13与图9B的本发明的第1实施方式的显示装置用薄膜半导体装置2的剖面图对应。
本变形例的显示装置用薄膜半导体装置2’与本发明的第1实施方式的显示装置用薄膜半导体装置2的基本结构相同。因此，在图13中，对于与图9B所示的构成要素相同的构成要素，标注相同的附图标记，省略或简化详细说明。此外，图9B所示的构成以外的构成与第1实施方式相同。
本变形例的显示装置用薄膜半导体装置2’与本发明的第1实施方式的显示装置用薄膜半导体装置2的不同点在于，第1薄膜晶体管310的第1半导体层及第2薄膜晶体管320的第2半导体层的构成。
如图13所示，本变形例的显示装置用薄膜半导体装置2’中，第1薄膜晶体管310的第1半导体层通过由多结晶性半导体膜构成的第1沟道层311A和由非结晶性半导体膜构成的第2沟道层311B构成。此外，第2薄膜晶体管320的第2半导体层也通过由多结晶性半导体膜构成的第1沟道层321A和由非结晶性半导体膜构成的第2沟道层321B构成。
第1沟道层311A及第1沟道层321A可以由通过使非晶硅膜（无定形硅膜）结晶化而形成的多结晶性半导体膜构成。
第2沟道层311B及第2沟道层321B，与图9B所示的第1半导体层311及第2半导体层321同样，可以由非晶硅膜（无定形硅膜）构成。
由多结晶性半导体膜构成的第1沟道层311A及第1沟道层321A可以通过用激光照射使非晶硅膜（无定形硅膜）结晶化而形成。此外，第1沟道层311A（或第1沟道层321A）和第2沟道层311B（或第2沟道层321B）俯视下为相同的形状，都是在栅极绝缘膜330上形成为岛状。
本变形例的显示装置用薄膜半导体装置2’起到与上述的本发明的第1实施方式的显示装置用薄膜半导体装置2同样的作用效果。
而且，本变形例的显示装置用薄膜半导体装置2’中，薄膜晶体管中的第1半导体层及第2半导体层在由非晶硅膜构成的第2沟道层311B（或第2沟道层321B）之下形成由多结晶性半导体膜构成的第1沟道层311A（或第1沟道层321A）。
由此，在第1薄膜晶体管310及第2薄膜晶体管320中，通过由多结晶性半导体膜构成的第1沟道层311A及第1沟道层321A，能够提高载流子迁移率，因此能够使导通特性提高。此外，由于在半导体层的上层形成由非晶硅膜构成的第2沟道层311B及第2沟道层321B，因此能够维持截止特性。
（第2实施方式）
接着，使用图14～图16说明本发明的第2实施方式的显示装置用薄膜半导体装置3。图14是本发明的第2实施方式的显示装置用薄膜半导体装置的俯视图。图15是本发明的第2实施方式的显示装置用薄膜半导体装置的俯视图，表示透视了形成于布线层L2的布线及绝缘膜的状态。图16是沿着图14的X2－X2’线切断的剖面图。另外，沿着图14的X1－X1’线切断的剖面与图9A相同。
本发明的第2实施方式的显示装置用薄膜半导体装置3与本发明的第1实施方式的显示装置用薄膜半导体装置2的基本结构相同。因此，在图14～图16中，对于与图7～图9B所示的构成要素相同的构成要素标注相同的附图标记，省略或简化详细说明。
本发明的第2实施方式的显示装置用薄膜半导体装置3与本发明的第1实施方式的显示装置用薄膜半导体装置2的不同点在于：第1半导体层311及第2半导体层的沟道型都是n沟道型；结果，第1实施方式中的源电极及漏电极分别在第2实施方式中相反成为漏电极及源电极；以及第2电源布线23B的构成。另外，除此之外的构成与第1实施方式相同。
如图14～图16所示，在本发明的第2实施方式的显示装置用薄膜半导体装置3中，第2电源布线23B被构成为不与第1半导体层311及第2半导体层321重叠，包括形成于第1半导体层311上的第1开口部131和形成于第2半导体层321上的第2开口部132。
此外，在本实施方式中，第1半导体层311及第2半导体层321都构成为n沟道型。
如此构成的本发明的第2实施方式的显示装置用薄膜半导体装置3能够与第1实施方式同样地制造。但是，在本实施方式中，需要在第2电源布线23B形成第1开口部131及第2开口部132。该开口部可以如下这样形成：在对第3金属膜进行图案形成时，在第2电源布线23B与第1半导体层311及第2半导体层321重复的部分形成开口，由此形成上述的第1开口部131及第2开口部132。
以上，根据本发明的第2实施方式的显示装置用薄膜半导体装置3，与第1实施方式同样，能够将栅极布线21和第1栅电极310G在不同的层形成，因此能够选择合适于各自的材料。此外，能够确保栅极布线21与第1电源布线23A之间的膜厚间距离，因此能够降低栅极布线21与第1电源布线23A之间的寄生电容。
此外，由于第1电源布线23A和第2电源布线23B交叉地配置，因此第2源电极320S能够从纵向的第1电源布线23A和横向的第2电源布线23B双方接受电源供给。因此，能够降低随着大画面化而在显示区域的中央区域产生的IR压降。
而且，由于第2电源布线23B形成于与栅极布线21同层，且与栅极布线21并行配置，因此能够减轻因形成在第1层间绝缘膜340上的栅极布线21而产生的凹凸，能够使平坦度提高。
而且，能够对1个像素用第1电源布线23A及第2电源布线23B的2个电源布线供给电力。由此，能够抑制像素不良，因此能够抑制显示装置的显示不均。
而且，根据本实施方式的显示装置用薄膜半导体装置3，起到以下的作用效果。
在n沟道型的第1半导体层311及第2半导体层321的上方，正电位的第2电源布线23B覆盖第1层间绝缘膜340之上的情况下，在第1半导体层311及第2半导体层321的背沟道感应出负的载流子，由此产生截止泄漏电流。因此，即使不施加栅极电压也会产生电流，因此使第1薄膜晶体管310及第2薄膜晶体管320的截止特性降低。
对此，本实施方式的显示装置用薄膜半导体装置3中，n沟道型的第1半导体层311及第2半导体层321构成为不与正电位的第2电源布线23B重复，构成为无背栅极的n沟道TFT。结果，如图17所示，用正电位的第2电源布线23B，对于作为无背栅极的n沟道型TFT的第1薄膜晶体管310及第2薄膜晶体管320，与有背栅极的n沟道型TFT相比，能够抑制在背沟道感应出载流子。结果，能够减少第1薄膜晶体管310及第2薄膜晶体管320的截止泄漏电流。因此，能够实现具有截止特性优良的薄膜晶体管的显示装置用薄膜半导体装置。
另外，只要构成为第2电源布线23B的至少一部分不与第1半导体层311或第2半导体层321重叠就有效果，但优选构成为第2电源布线23B与第1半导体层311或第2半导体层321一点也不重叠。
（第2实施方式的变形例）
接着，使用图18说明本发明的第2实施方式的变形例的显示装置用薄膜半导体装置3’。图18是本发明的第2实施方式的变形例的显示装置用薄膜半导体装置3’的剖面图。另外，图18与图16的本发明的第2实施方式的显示装置用薄膜半导体装置3的剖面图对应。
本变形例的显示装置用薄膜半导体装置3’与本发明的第2实施方式的显示装置用薄膜半导体装置3的基本结构相同。因此，在图18中，对于与图16所示的构成要素相同的构成要素，标注相同的附图标记，省略或简化详细说明。此外，除了图18所示的构成以外的构成与第2实施方式相同。
本变形例的显示装置用薄膜半导体装置3’与本发明的第2实施方式的显示装置用薄膜半导体装置3的不同点在于，第1薄膜晶体管310的第1半导体层及第2薄膜晶体管320的第2半导体层的构成。
如图18所示，本变形例的显示装置用薄膜半导体装置3’中，第1薄膜晶体管310的第1半导体层通过由多结晶性半导体膜构成的第1沟道层311A和由非结晶性半导体膜构成的第2沟道层311B构成。此外，第2薄膜晶体管320的第2半导体层也通过由多结晶性半导体膜构成的第1沟道层321A和由非结晶性半导体膜构成的第2沟道层321B构成。
第1沟道层311A及第1沟道层321A可以由通过使非晶硅膜（无定形硅膜）结晶化而形成的多结晶性半导体膜构成。
第2沟道层311B及第2沟道层321B可以由非晶硅膜（无定形硅膜）构成。
由多结晶性半导体膜构成的第1沟道层311A及第1沟道层321A可以通过用激光照射使非晶硅膜（无定形硅膜）结晶化而形成。此外，第1沟道层311A（或第1沟道层321A）和第2沟道层311B（或第2沟道层321B）俯视下为相同的形状，都是在栅极绝缘膜330上形成为岛状。
本变形例的显示装置用薄膜半导体装置3’起到与上述的本发明的第2实施方式的显示装置用薄膜半导体装置3同样的作用效果。
而且，本变形例的显示装置用薄膜半导体装置3’中，薄膜晶体管中的第1半导体层及第2半导体层在由非晶硅膜构成的第2沟道层311B（或第2沟道层321B）之下形成由多结晶性半导体膜构成的第1沟道层311A（或第1沟道层321A）。
由此，在第1薄膜晶体管310及第2薄膜晶体管320中，能够通过由多结晶性半导体膜构成的第1沟道层311A及第1沟道层321A提高载流子迁移率，因此能够使导通特性提高。此外，在半导体层的上层形成由非晶硅膜构成的第2沟道层311B及第2沟道层321B，因此能够维持截止特性。
（实施例1）
接着，使用图19A及图19B说明应用了本发明的各实施方式的显示装置用薄膜半导体装置的有机EL显示面板的一例。图19A是表示本发明的有机EL显示面板的一例的剖面立体图。图19B是表示本发明的有机EL显示面板的另一例的剖面立体图。
如图19A及图19B所示，有机EL显示面板的多个像素100由3色（红色、绿色、蓝色）的子像素100R、100G、100B构成。子像素100R、100G、100B分别在图19A及图19B的进深方向排列多个（将其记作“子像素列”）。
图19A是表示线状堤的例子的图，各子像素列通过堤15而相互分离开。图19A所示的堤15由沿着与源极布线22平行的方向在彼此相邻的子像素列之间延伸的凸部构成，形成在显示装置用薄膜半导体阵列装置20上。换言之，各子像素列分别形成在彼此相邻的凸部之间（即，堤15的开口部）。
下部电极12在显示装置用薄膜半导体阵列装置20上（更具体而言是第2层间绝缘膜350上）、且堤15的开口部内按子像素100R、100G、100B而形成。有机发光层13在下部电极12上且堤15的开口部内按子像素列（即，覆盖各列的多个下部电极12）形成。上部电极14在多个有机发光层13及堤15上连续形成，以覆盖所有子像素100R、100G、100B。
另一方面，图19B是表示像素堤的例子的图，各子像素100R、100G、100B通过堤15而彼此分离开。图19B所示的堤15形成为与栅极布线21平行地延伸的突部和与源极布线22平行地延伸的突部彼此交叉。并且，在该突部所包围的部分（即，堤15的开口部）形成子像素100R、100G、100B。
下部电极12在显示装置用薄膜半导体阵列装置20上（更具体而言是第2层间绝缘膜350上）且堤15的开口部内按子像素100R、100G、100B形成。同样，有机发光层13在下部电极12上且堤15的开口部内按子像素100R、100G、100B形成。上部电极14在多个有机发光层13及堤15（多个突条）上连续形成，以覆盖所有子像素100R、100G、100B。
另外，虽然在图19A及图19B省略，在显示装置用薄膜半导体阵列装置20按各子像素100R、100G、100B形成有像素电路30。此外，子像素100R、100G、100B，除了有机发光层13的特性（发光色）不同之外，是相同结构。
如上所述，本发明的各实施方式的显示装置用薄膜半导体装置，既能够应用图19A所示的线状堤，也能应用图19B所示的像素堤。
（实施例2）
接着，使用图20说明应用了本发明的EL显示面板的EL显示装置的一例。图20是表示本发明的EL显示装置的一例的外观立体图。
如图20所示，本发明的EL显示装置是电视机400，内置本发明的EL显示面板。
如此，本发明的EL显示面板能够作为平板式显示器等而加以利用。另外，本发明的EL显示面板除了电视机以外，也能够应用于移动电话机或个人计算机等所有的显示装置。
以上，基于实施方式及实施例说明了本发明的显示装置用薄膜半导体装置、显示装置用薄膜晶体管的制造方法、EL显示面板及EL显示装置，但本发明不限于这些实施方式及实施例。
例如，在本实施方式中，也可以构成为将第1源电极310S和第1漏电极310D对调。具体而言，是图3及图4所示的第1源电极310S是第1漏电极、图3及图4所示的第1漏电极310D是第1源电极的结构。同样，也可以构成为将第2源电极320S和第2漏电极320D对调。具体而言，是图3及图4所示的第2源电极320S是第2漏电极、图3及图4所示的第2漏电极320D是第2源电极的构成。
此外，在本实施方式中，第1源电极310S是线状的源极布线22的一部分，但不限于此。例如可以构成为，在源极布线22的图案形成时，图案形成从源极布线22的一部分沿行方向延伸设置的延伸部，将该延伸部与另外形成的第1源电极310S电连接。
同样，在本实施方式中，第2源电极320S是线状的第1电源布线23A的一部分，但不限于此。例如可以构成为，在第1电源布线23A的图案形成时，图案形成从第1电源布线23A的一部分沿行方向延伸设置的延伸部，将该延伸部和另外形成的第2源电极320S电连接。
此外，在本实施方式中，第2电源布线23B在相邻的栅极布线21之间配置1条，但不限于此。例如，在相邻的栅极布线21之间可以配置多条第2电源布线23B。
此外，在本实施方式中，在1个像素形成2个薄膜晶体管，但不限于此。例如，可以在1个像素形成3个以上的薄膜晶体管。此时，可以按照薄膜晶体管的个数排列多条第2电源布线23B。由此，能够通过多个第2电源布线23B，对需要电力供给的薄膜晶体管供给所希望的电力。
此外，在本实施方式中，示出了本发明的显示装置用薄膜半导体装置应用于有机EL面板的例子，但不限于此。例如，本发明的显示装置用薄膜半导体装置也可以应用于具有无机EL面板或液晶显示元件等、使用有源矩阵基板的其他的显示元件的显示器。
另外，对于各实施方式及实施例实施本领域技术人员可想到的各种变形而得到的方式、在不脱离本发明的要旨的范围内将各实施方式及实施例的构成要素及功能任意组合而实现的方式也包含于本发明中。
本发明的显示装置用薄膜半导体装置及EL显示面板能够在电视机、个人计算机、移动电话等的显示装置等中广泛利用。
附图标记说明
1EL显示面板
2、2’、3、3’、9显示装置用薄膜半导体装置
10有机EL元件
12下部电极
13有机发光层
14上部电极
15堤
20显示装置用薄膜半导体阵列装置
21、921栅极布线
22、922源极布线
23A第1电源布线
23B第2电源布线
30像素电路
100像素
100R、100G、100B子像素
111第1接触部
112第2接触部
113第3接触部
114第4接触部
120电极部
131、132开口部
200显示部
300、900基板
300C  电容器
301非结晶性半导体膜
310第1薄膜晶体管
310D第1漏电极
310G第1栅电极
310S第1源电极
311、321、911半导体层
311A、321A第1沟道层
311B、321B第2沟道层
320第2薄膜晶体管
320D第2漏电极
320G第2栅电极
320S第2源电极
330、930栅极绝缘膜
340第1层间绝缘膜
350第2层间绝缘膜
400电视机
910薄膜晶体管
910D漏电极
910G栅电极
910S源电极
940层间绝缘膜

Claims (21)

1.一种显示装置用薄膜半导体装置，包括：
基板；
栅电极，形成于基板上；
栅极绝缘膜，覆盖所述栅电极并形成于所述基板上；
半导体层，形成在所述栅极绝缘膜上且在所述栅电极的上方；
第1电极，形成于所述半导体层的上方；
第2电极，形成于与所述第1电极同层；
第1电源布线，与所述第2电极电连接，形成于与所述第2电极同层；
层间绝缘膜，覆盖所述第1电极及所述第2电极并形成于所述栅极绝缘膜的上方；
栅极布线，形成在作为与形成有所述栅电极的层不同的层的所述层间绝缘膜上，与所述第1电源布线交叉地配置；和
第2电源布线，形成于与所述栅极布线同层，并且与所述栅极布线并行配置，
所述栅电极和所述栅极布线经由设置成贯穿所述栅极绝缘膜及所述层间绝缘膜的第1导电部而电连接，
所述第1电源布线和所述第2电源布线经由设置成贯穿所述层间绝缘膜的第2导电部而电连接，
由形成有所述栅极布线的层和形成有所述第1电源布线的层所夹着的所述层间绝缘膜形成的单位面积的电容，比由形成有所述栅电极的层和形成有所述第1电源布线的层所夹着的所述栅极绝缘膜形成的单位面积的电容小。
2.根据权利要求1所述的显示装置用薄膜半导体装置，
所述第2电源布线形成为与所述栅极布线相同或预定的近似值的高度，
所述第2电源布线是具有与相邻的2个所述栅极布线之间的宽度对应的宽度的布线。
3.根据权利要求2所述的显示装置用薄膜半导体装置，
所述第2电源布线与所述相邻的2个栅极布线之间的距离是4μm以上。
4.根据权利要求1所述的显示装置用薄膜半导体装置，
所述第2电源布线形成为与所述栅极布线相同或预定的近似值的高度，
所述第2电源布线接近所述栅极布线而配置以使得将相邻的2个所述栅极布线之间填埋。
5.根据权利要求1所述的显示装置用薄膜半导体装置，
所述第2电源布线形成为与所述栅极布线相同或预定的近似值的高度，
所述第2电源布线是具有比所述第1电源布线的宽度宽的宽度的布线。
6.根据权利要求2～5中的任一项所述的显示装置用薄膜半导体装置，
所述第2电源布线具有均匀膜厚，且按照所述第2电源布线的下层的表面形状形成。
7.根据权利要求1～5中的任一项所述的显示装置用薄膜半导体装置，
所述半导体层是n沟道型，
所述第2电源布线的至少一部分配置成与所述半导体层不重叠。
8.根据权利要求1～5中的任一项所述的显示装置用薄膜半导体装置，
所述半导体层是p沟道型，
所述第2电源布线的至少一部分配置成与所述半导体层重叠。
9.根据权利要求1～5中的任一项所述的显示装置用薄膜半导体装置，
所述第1电极是源电极，所述第2电极是漏电极。
10.根据权利要求1～5中的任一项所述的显示装置用薄膜半导体装置，
所述第1电极是漏电极，所述第2电极是源电极。
11.根据权利要求1～5中的任一项所述的显示装置用薄膜半导体装置，
由所述层间绝缘膜形成的电容小于1.5×10－4F/m2，
由所述栅极绝缘膜形成的电容为1.5×10－4F/m2以上。
12.根据权利要求1～5中的任一项所述的显示装置用薄膜半导体装置，
所述半导体层含有多结晶性半导体层。
13.根据权利要求1～5中的任一项所述的显示装置用薄膜半导体装置，
构成所述第2电源布线的材料包括从Al、Cu、Ag选择的任一元素。
14.根据权利要求13所述的显示装置用薄膜半导体装置，
所述第2电源布线是多层布线，
构成所述第2电源布线的主布线是从Al、Cu、Ag选择的任一种。
15.一种显示装置用薄膜半导体装置的制造方法，包括：
第1工序，准备基板；
第2工序，在所述基板上形成栅电极；
第3工序，覆盖所述栅电极并在所述基板上形成栅极绝缘膜；
第4工序，在所述栅极绝缘膜上、在所述栅电极的上方形成半导体层；
第5工序，在所述半导体层的上方形成第1电极，并且在与所述第1电极同层形成第2电极及与所述第2电极电连接的第1电源布线；
第6工序，覆盖所述第1电极及所述第2电极并在所述栅极绝缘膜的上方形成层间绝缘膜；
第7工序，形成贯穿所述栅极绝缘膜及所述层间绝缘膜的第1接触孔、及贯穿所述层间绝缘膜的第2接触孔；和
第8工序，通过在所述层间绝缘膜上形成金属膜之后对所述金属膜进行图案形成，从而形成与所述第1电源布线交叉的、经由所述第1接触孔与所述栅电极电连接的栅极布线，并且形成与所述栅极布线并行的、经由所述第2接触孔与所述第1电源布线电连接的第2电源布线，
由形成有所述栅极布线的层和形成有所述第1电源布线的层所夹着的所述层间绝缘膜形成的单位面积的电容，比由形成有所述栅电极的层和形成有所述第1电源布线的层所夹着的所述栅极绝缘膜形成的单位面积的电容小。
16.根据权利要求15所述的显示装置用薄膜半导体装置的制造方法，
在所述第4工序形成的半导体膜是非结晶性半导体膜，
包括如下工序：在所述第4工序和所述第5工序之间，通过对所述非结晶性半导体膜实施激光照射，从而使所述非结晶性半导体膜结晶化而改性为多结晶性半导体膜。
17.一种EL显示面板，包括：
显示装置用薄膜半导体阵列装置，以像素为单位配置有多个权利要求1～14中任一项所述的显示装置用薄膜半导体装置；
多个下部电极，以所述像素为单位配置在所述显示装置用薄膜半导体阵列装置的上方，
导电部，将多个所述显示装置用薄膜半导体装置和所述多个下部电极电连接；
发光层，形成在所述下部电极的上方；和
上部电极，设于所述发光层的上方。
18.根据权利要求17所述的EL显示面板，
还包括：形成在所述显示装置用薄膜半导体阵列装置的上方的、具有多个开口部的堤，
所述发光层形成在所述开口部内。
19.根据权利要求18所述的EL显示面板，
所述开口部与所述下部电极对应地形成。
20.根据权利要求17～19中任一项所述的EL显示面板，
所述发光层是有机发光层。
21.一种EL显示装置，包括权利要求17～20中任一项所述的EL显示面板。
CN201080067213.6A 2010-09-29 2010-09-29 显示装置用薄膜半导体装置、显示装置用薄膜半导体装置的制造方法、el显示面板及el显示装置 Active CN102934153B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/005848 WO2012042566A1 (ja) 2010-09-29 2010-09-29 表示装置用薄膜半導体装置、表示装置用薄膜半導体装置の製造方法、ｅｌ表示パネル及びｅｌ表示装置

Publications (2)

Publication Number Publication Date
CN102934153A CN102934153A (zh) 2013-02-13
CN102934153B true CN102934153B (zh) 2015-10-21

Family

ID=45892076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080067213.6A Active CN102934153B (zh) 2010-09-29 2010-09-29 显示装置用薄膜半导体装置、显示装置用薄膜半导体装置的制造方法、el显示面板及el显示装置

Country Status (4)

Country Link
US (1) US8791453B2 (zh)
JP (1) JP5386643B2 (zh)
CN (1) CN102934153B (zh)
WO (1) WO2012042566A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015114376A (ja) * 2013-12-09 2015-06-22 株式会社ジャパンディスプレイ 表示装置
KR102212423B1 (ko) 2014-02-14 2021-02-04 삼성디스플레이 주식회사 구동 회로 및 이를 포함하는 표시 장치
EP3114899B1 (en) * 2014-03-05 2021-04-28 LG Electronics Inc. Method of fabricating a display device using semiconductor light emitting device
CN103972243B (zh) * 2014-04-24 2017-03-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
JP6433234B2 (ja) * 2014-10-14 2018-12-05 株式会社ジャパンディスプレイ 表示装置
CN107275359B (zh) * 2016-04-08 2021-08-13 乐金显示有限公司 有机发光显示装置
CN109037273B (zh) 2017-06-08 2020-06-09 京东方科技集团股份有限公司 有机发光二极管阵列基板及其制备方法、显示装置
CN107887421B (zh) * 2017-10-30 2021-03-05 武汉天马微电子有限公司 一种显示面板及显示装置
JP7256622B2 (ja) * 2018-09-26 2023-04-12 株式会社ジャパンディスプレイ 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862804A (zh) * 2005-05-13 2006-11-15 株式会社半导体能源研究所 半导体器件及其制造方法
KR20080045886A (ko) * 2006-11-21 2008-05-26 삼성전자주식회사 유기막 증착용 마스크 및 그 제조방법, 이를 포함하는유기전계 발광표시장치의 제조방법
JP2009076437A (ja) * 2007-08-31 2009-04-09 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2010093234A (ja) * 2008-10-10 2010-04-22 Lg Display Co Ltd 液晶表示装置用アレイ基板及びその製造方法、液晶表示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3227980B2 (ja) 1994-02-23 2001-11-12 ソニー株式会社 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法
US5529951A (en) 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
JP2000223279A (ja) 1999-01-29 2000-08-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP3649927B2 (ja) 1999-01-29 2005-05-18 三洋電機株式会社 エレクトロルミネッセンス表示装置
JP4536202B2 (ja) * 1999-04-12 2010-09-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに電子機器
TW444257B (en) 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
JP2002014628A (ja) * 2000-04-27 2002-01-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
KR100573132B1 (ko) 2004-02-14 2006-04-24 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법
JP4715197B2 (ja) 2004-12-27 2011-07-06 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101097167B1 (ko) * 2005-06-07 2011-12-22 엘지디스플레이 주식회사 유기전계발광표시소자 및 그 제조방법
JP4848675B2 (ja) 2005-06-08 2011-12-28 カシオ計算機株式会社 トランジスタアレイパネル及びトランジスタアレイパネルの製造方法
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP4240059B2 (ja) 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP4168292B2 (ja) 2006-09-11 2008-10-22 ソニー株式会社 表示装置及び表示用薄膜半導体装置
WO2009041061A1 (ja) 2007-09-28 2009-04-02 Panasonic Corporation 発光素子回路およびアクティブマトリクス型表示装置
JP5169688B2 (ja) * 2008-09-26 2013-03-27 カシオ計算機株式会社 発光装置及び発光装置の製造方法
JP4911215B2 (ja) * 2009-03-13 2012-04-04 セイコーエプソン株式会社 薄膜半導体装置、電気光学装置、および電子機器
KR101685716B1 (ko) 2010-09-21 2016-12-12 가부시키가이샤 제이올레드 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
CN102549636B (zh) 2010-09-21 2016-08-03 株式会社日本有机雷特显示器 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法
KR101348537B1 (ko) 2010-09-29 2014-01-07 파나소닉 주식회사 Ｅｌ 표시 패널, ｅｌ 표시 장치 및 ｅｌ 표시 패널의 제조 방법
JP5595392B2 (ja) 2010-09-29 2014-09-24 パナソニック株式会社 Ｅｌ表示パネル、ｅｌ表示装置及びｅｌ表示パネルの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862804A (zh) * 2005-05-13 2006-11-15 株式会社半导体能源研究所 半导体器件及其制造方法
KR20080045886A (ko) * 2006-11-21 2008-05-26 삼성전자주식회사 유기막 증착용 마스크 및 그 제조방법, 이를 포함하는유기전계 발광표시장치의 제조방법
JP2009076437A (ja) * 2007-08-31 2009-04-09 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2010093234A (ja) * 2008-10-10 2010-04-22 Lg Display Co Ltd 液晶表示装置用アレイ基板及びその製造方法、液晶表示装置

Also Published As

Publication number Publication date
JPWO2012042566A1 (ja) 2014-02-03
US8791453B2 (en) 2014-07-29
JP5386643B2 (ja) 2014-01-15
CN102934153A (zh) 2013-02-13
US20130075711A1 (en) 2013-03-28
WO2012042566A1 (ja) 2012-04-05

Similar Documents

Publication Publication Date Title
CN102741905B (zh) El显示面板、el显示装置及el显示面板的制造方法
CN102576722B (zh) El显示面板、el显示装置以及el显示面板的制造方法
CN102934153B (zh) 显示装置用薄膜半导体装置、显示装置用薄膜半导体装置的制造方法、el显示面板及el显示装置
CN103582952B (zh) 半导体器件和显示装置
CN104752439B (zh) 一种阵列基板、显示装置及阵列基板制造方法
CN109494240A (zh) 显示装置
CN102549636B (zh) 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法
CN103794631A (zh) 柔性有机电致发光装置及其制造方法
CN208622728U (zh) 一种阵列基板、显示面板及显示装置
CN102576711B (zh) 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法
CN103155019B (zh) 薄膜晶体管阵列装置、el显示面板、el显示装置、薄膜晶体管阵列装置的制造方法以及el显示面板的制造方法
KR20140136785A (ko) 유기발광표시장치 및 그 제조방법
JP4684592B2 (ja) 有機電界発光素子の製造方法
CN110021631A (zh) 显示装置及其制造方法
US8895989B2 (en) Thin-film semiconductor device for display apparatus, method for manufacturing thin-film semiconductor device for display apparatus, EL display panel, and EL display apparatus
US20140021496A1 (en) Thin film transistor array and el display employing thereof
CN104183618A (zh) 有机发光显示装置及其制造方法
JP2020129132A (ja) 半導体装置
CN104992961B (zh) 有机电致发光晶体管阵列基板及其制作方法、显示装置
CN103959470A (zh) 薄膜晶体管阵列装置以及使用它的el显示装置
JP2012003088A (ja) エレクトロルミネセンス表示装置
CN104051542A (zh) 有机发光显示装置及其薄膜晶体管
CN103839887A (zh) 制造薄膜晶体管阵列板的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150504

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150504

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231129

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo, Japan

Patentee before: JOLED Inc.