CN103155019B - 薄膜晶体管阵列装置、el显示面板、el显示装置、薄膜晶体管阵列装置的制造方法以及el显示面板的制造方法 - Google Patents

薄膜晶体管阵列装置、el显示面板、el显示装置、薄膜晶体管阵列装置的制造方法以及el显示面板的制造方法 Download PDF

Info

Publication number
CN103155019B
CN103155019B CN201180004126.0A CN201180004126A CN103155019B CN 103155019 B CN103155019 B CN 103155019B CN 201180004126 A CN201180004126 A CN 201180004126A CN 103155019 B CN103155019 B CN 103155019B
Authority
CN
China
Prior art keywords
electrode
wiring
transistor
tft
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180004126.0A
Other languages
English (en)
Other versions
CN103155019A (zh
Inventor
小野晋也
钟江有宣
河内玄士朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd, Joled Inc filed Critical Panasonic Liquid Crystal Display Co Ltd
Publication of CN103155019A publication Critical patent/CN103155019A/zh
Application granted granted Critical
Publication of CN103155019B publication Critical patent/CN103155019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管阵列装置、EL显示面板、EL显示装置、薄膜晶体管阵列装置的制造方法以及EL显示面板的制造方法。薄膜晶体管阵列装置包括底栅型的第一晶体管和第二晶体管、钝化膜、层叠在钝化膜下的导电氧化物膜以及对与第一电极(42)同层的第一导电性部件(53)和EL层的第二导电性部件进行中继的中继电极(55)，第一布线(21)是相比于钝化膜配置于下层的布线，第二布线(22)是配置在钝化膜上的布线，在与第一电极(42)相同的层且基板的周缘部配置有被输入外部信号的端子部，导电氧化物膜覆盖端子部的上面，并且介于中继电极(55)与第一导电性部件(53)之间，中继电极(55)与第二布线(22)形成在同一层，由与第二布线(22)相同的材料形成。

Description

薄膜晶体管阵列装置、EL显示面板、EL显示装置、薄膜晶体管阵列装置的制造方法以及EL显示面板的制造方法
技术领域
本发明涉及在基板上集成形成有将多晶硅、微晶硅等作为活性层的薄膜晶体管的图像显示装置用的薄膜晶体管阵列装置、使用该薄膜晶体管阵列装置的EL显示面板以及EL显示装置。
背景技术
薄膜晶体管被使用于有机EL显示器、液晶显示器等显示装置的驱动基板，当前，盛行着面向高性能化的开发。特别是，在随着显示器的大型化、高精细化而对薄膜晶体管要求高电流驱动能力的情况下，在活性层使用结晶化的半导体薄膜(多晶硅、微晶硅)的方法受到关注。
作为半导体薄膜的结晶化工艺，代替已经确立的采用1000℃以上的处理温度的高温工艺技术，开发了采用600℃以下的处理温度的低温工艺。在低温工艺中，不需要使用耐热性优异的石英等昂贵的基板，能够实现降低制造成本。
作为低温工艺的一环，使用激光束进行加热的激光退火受到关注。该激光退火是：在对玻璃等低耐热性绝缘基板上成膜的非晶硅、多晶硅等非单晶的半导体薄膜照射激光束而将其局部加热熔融之后，在其冷却过程中使半导体薄膜结晶化。将该结晶化的半导体薄膜作为活性层(沟道区域)来集成形成薄膜晶体管。由于结晶化的半导体薄膜的载流子的迁移率高，因此能够提高薄膜晶体管的性能(例如，参照专利文献1)。
另外，作为薄膜晶体管的构造，主流是栅电极相比于半导体层配置于下方的底栅型构造。参照图32～图36来说明底栅型薄膜晶体管1000的构造。
如图32～图36所示，薄膜晶体管1000为基板1010、第一金属层1020、栅极绝缘膜1030、半导体膜1040、第二金属层1050以及钝化膜1060的层叠构造体。
在层叠于基板1010上的第一金属层1020形成有栅极布线1021和从栅极布线1021延伸设置的栅电极1022。另外，栅极绝缘膜1030形成于基板1010和第一金属层1020上，以使得覆盖栅极布线1021和栅电极1022。进一步，半导体膜1040层叠在栅极绝缘膜1030上，以使得与栅电极1022重叠。
在层叠于栅极绝缘膜1030和半导体膜1040上的第二金属层1050形成有源极布线1051、从源极布线1051延伸设置的源电极1052以及漏电极1053。源电极1052和漏电极1053被配置在相互相对的位置且分别与半导体膜1040的一部分重叠。另外，钝化膜1060层叠在栅极绝缘膜1030、半导体膜1040以及第二金属层1050上，以使得覆盖源极布线1051、源电极1052以及漏电极1053。
在如上所述的底栅型薄膜晶体管1000中，栅极布线1021和栅电极1022形成于半导体膜1040下层的第一金属层1020。也即是，在半导体膜1040的激光结晶化工序时已经形成了栅极布线1021和栅电极1022。即，栅极布线1021和栅电极1022需要能耐受激光结晶化工序中的温度(600℃左右)的高耐热性。
在先技术文献
专利文献1：日本特开平07-235490号公报
发明内容
发明要解决的问题
然而，作为一般的电极材料使用的金属具有耐热性越高则导电性越低的趋势。因此，在使用耐热性高的材料来作为栅电极1022的材料、且在与栅电极1022相同的层以相同的金属材料形成了栅极布线1021的情况下，栅极布线1021的布线电阻会变高。高布线电阻会成为产生信号延迟、由电压下降引起的显示器的斑块的原因。特别是，当面板面积变大、驱动频率增加时，布线电阻的影响会变大。
另外，如图36所示，形成于第一金属层1020的栅极布线1021与形成于第二金属层1050的源极布线1051隔着膜厚200nm左右的栅极绝缘膜1030相交叉。因此，也存在以下问题：当为了提高薄膜晶体管1000的性能而要使栅极绝缘膜1030薄膜化时，栅极布线1021与源极布线1051之间的间隔会进一步变窄，布线间的寄生电容会增加。
而且，构成薄膜晶体管1000的电极、布线所使用的金属有可能会由于与空气中的水分或者构成薄膜晶体管1000的氧化物膜等接触而氧化，有可能会使薄膜晶体管1000的功能劣化。
本发明是为了解决上述问题而完成的发明，目的在于提供一种薄膜晶体管阵列装置，其分别由具有适当的特性的材料来形成栅电极和栅极布线，降低栅极布线与源极布线之间的寄生电容，进而防止了金属的氧化。
用于解决问题的手段
本发明的一种方式所涉及的薄膜晶体管阵列装置是与EL层隔着层间绝缘膜而层叠的装置。所述薄膜晶体管阵列装置包括：基板；第一布线，其配置在所述基板的上方；第二布线，其与所述第一布线交叉；第一晶体管，其包括形成于所述基板上的栅电极以及第一电极和第二电极；第二晶体管，其形成于所述基板上；钝化膜，其介于所述层间绝缘膜与所述第一晶体管之间、以及所述层间绝缘膜与所述第二晶体管之间；导电氧化物膜，其层叠在所述钝化膜下；以及中继电极，其形成于所述钝化膜上，对与所述第一电极设置在同层的第一导电性部件和所述EL层所包含的第二导电性部件进行中继，经由设置于所述钝化膜的第一孔部与所述第一导电性部件电连接，所述第一晶体管和所述第二晶体管是底栅型晶体管。所述第一布线配置在与所述第一电极同层的、所述钝化膜的下层，并且是与所述栅电极电连接的布线和与第一电极电连接的布线中的一方。所述第二布线配置在与所述第一电极不同层的、所述钝化膜的上层，并且是与所述栅电极电连接的布线和与所述第一电极电连接的布线中的另一方。在与所述第一电极相同的层且所述基板的周缘部配置有端子部，所述端子部被输入对所述薄膜晶体管阵列装置的所述第一布线或者所述第二布线进行驱动的外部信号。所述导电氧化物膜覆盖所述端子部的上面，并且至少在所述第一孔部的底面部介于所述中继电极与所述第一导电性部件之间，使所述中继电极和所述第一导电性部件电连接。所述中继电极与所述钝化膜上的所述第二布线形成在同一层，由与所述第二布线相同的材料形成。
发明的效果
根据本发明，能够在维持栅电极的耐热性的状态下实现栅极布线的低电阻化。另外，即使为了提高薄膜晶体管的特性而使栅极绝缘膜的厚度变薄，第一布线与第二布线之间的寄生电容也不会变大。即，能够抑制由寄生电容的增加引起的图像信号的延迟等。进一步，通过防止使用于各电极和各布线的金属的氧化，能够防止薄膜晶体管阵列装置的功能下降。
“第一电极”是指源电极和漏电极中的一方，“第二电极”是指源电极和漏电极中的另一方。具体由第一晶体管的类型(P型或者N型)和“第一电极”与“第二电极”之间的电压关系来决定。
附图说明
图1是表示薄膜半导体阵列基板的图。
图2A是实施方式1所涉及的有机EL显示器的立体图。
图2B是更具体地表示图2A的层叠构造的局部立体图，是表示线堤的示例的图。
图2C是更具体地表示图2A的层叠构造的局部立体图，是表示像素堤的示例的图。
图3是表示像素电路的电路结构的图。
图4是表示实施方式1所涉及的像素的结构的主视图。
图5是图4的V-V处的剖视图。
图6是图4的VI-VI处的剖视图。
图7是图4的VII-VII处的剖视图。
图8是从图4的V-V剖面观察到的主要部分的立体图。
图9A是表示与实施方式1所涉及的薄膜晶体管阵列装置的制造工序(a)对应的图4的V-V剖面的构造的图。
图9B是表示与实施方式1所涉及的薄膜晶体管阵列装置的制造工序(b)对应的图4的V-V剖面的构造的图。
图9C是表示与实施方式1所涉及的薄膜晶体管阵列装置的制造工序(c)对应的图4的V-V剖面的构造的图。
图9D是表示与实施方式1所涉及的薄膜晶体管阵列装置的制造工序(d)对应的图4的V-V剖面的构造的图。
图9E是表示与实施方式1所涉及的薄膜晶体管阵列装置的制造工序(e)的一部分对应的图4的V-V剖面的构造的图。
图9F是表示与实施方式1所涉及的薄膜晶体管阵列装置的制造工序(e)的另一部分对应的图4的V-V剖面的构造的图。
图10A是表示与形成端子、栅极布线以及中继电极的工序的一部分对应的图4的V-V剖面的构造的图。
图10B是表示与形成端子、栅极布线以及中继电极的工序的另一部分对应的图4的V-V剖面的构造的图。
图10C是表示与形成端子、栅极布线以及中继电极的工序的其他一部分对应的图4的V-V剖面的构造的图。
图11A是表示与实施方式1所涉及的薄膜晶体管阵列装置的制造工序(a)对应的图4的VII-VII剖面的构造的图。
图11B是表示与实施方式1所涉及的薄膜晶体管阵列装置的制造工序(b)对应的图4的VII-VII剖面的构造的图。
图11C是表示与实施方式1所涉及的薄膜晶体管阵列装置的制造工序(c)的一部分对应的图4的VII-VII剖面的构造的图。
图11D是表示与实施方式1所涉及的薄膜晶体管阵列装置的制造工序(d)的另一部分对应的图4的VII-VII剖面的构造的图。
图11E是表示与实施方式1所涉及的薄膜晶体管阵列装置的制造工序(e)的其他一部分对应的图4的VII-VII剖面的构造的图。
图11F是表示与实施方式1所涉及的薄膜晶体管阵列装置的制造工序(d)对应的图4的VII-VII剖面的构造的图。
图11G是表示与实施方式1所涉及的薄膜晶体管阵列装置的制造工序(e)对应的图4的VII-VII剖面的构造的图。
图11H是表示与实施方式1所涉及的薄膜晶体管阵列装置的制造工序(f)对应的图4的VII-VII剖面的构造的图。
图12A是表示与形成端子、栅极布线以及中继电极的工序的一部分对应的图4的VII-VII剖面的构造的图。
图12B是表示与形成端子、栅极布线以及中继电极的工序的另一部分对应的图4的VII-VII剖面的构造的图。
图12C是表示与形成端子、栅极布线以及中继电极的工序的其他一部分对应的图4的VII-VII剖面的构造的图。
图13是表示实施方式1的变形例所涉及的薄膜晶体管阵列装置的与图6对应的剖面的构造的图。
图14A是表示图13示出的薄膜晶体管阵列装置的制造工序的一部分的图。
图14B是表示图13示出的薄膜晶体管阵列装置的制造工序的一部分的图。
图15是表示图7的变形例的图。
图16是表示图7的另一变形例的图。
图17是表示图7的其他一变形例的图。
图18是表示实施方式2所涉及的像素的结构的主视图。
图19是图18的XIX-XIX处的剖视图。
图20是图18的XX-XX处的剖视图。
图21是图18的XXI-XXI处的剖视图。
图22是从图18的XIX-XIX剖面观察到的主要部分的立体图。
图23A是表示与实施方式2所涉及的薄膜晶体管阵列装置的制造工序(a)对应的图18的XIX-XIX剖面的构造的图。
图23B是表示与实施方式2所涉及的薄膜晶体管阵列装置的制造工序(b)对应的图18的XIX-XIX剖面的构造的图。
图23C是表示与实施方式2所涉及的薄膜晶体管阵列装置的制造工序(c)对应的图18的XIX-XIX剖面的构造的图。
图23D是表示与实施方式2所涉及的薄膜晶体管阵列装置的制造工序(d)对应的图18的XIX-XIX剖面的构造的图。
图23E是表示与实施方式2所涉及的薄膜晶体管阵列装置的制造工序(e)的一部分对应的图18的XIX-XIX剖面的构造的图。
图23F是表示与实施方式2所涉及的薄膜晶体管阵列装置的制造工序(e)的另一部分对应的图18的XIX-XIX剖面的构造的图。
图23G是表示与实施方式2所涉及的薄膜晶体管阵列装置的制造工序(f)对应的图18的XIX-XIX剖面的构造的图。
图24A是表示与形成端子、栅极布线以及中继电极的工序的一部分对应的图18的XIX-XIX剖面的构造的图。
图24B是表示与形成端子、栅极布线以及中继电极的工序的另一部分对应的图18的XIX-XIX剖面的构造的图。
图24C是表示与形成端子、栅极布线以及中继电极的工序的其他一部分对应的图18的XIX-XIX剖面的构造的图。
图25A是表示与实施方式2所涉及的薄膜晶体管阵列装置的制造工序(a)对应的图18的XXI-XXI剖面的构造的图。
图25B是表示与实施方式2所涉及的薄膜晶体管阵列装置的制造工序(b)对应的图18的XXI-XXI剖面的构造的图。
图25C是表示与实施方式2所涉及的薄膜晶体管阵列装置的制造工序(c)的一部分对应的图18的XXI-XXI剖面的构造的图。
图25D是表示与实施方式2所涉及的薄膜晶体管阵列装置的制造工序(c)的另一部分对应的图18的XXI-XXI剖面的构造的图。
图25E是表示与实施方式2所涉及的薄膜晶体管阵列装置的制造工序(c)的其他一部分对应的图18的XXI-XXI剖面的结构的图。
图25F是表示与实施方式2所涉及的薄膜晶体管阵列装置的制造工序(d)对应的图18的XXI-XXI剖面的构造的图。
图25G是表示与实施方式2所涉及的薄膜晶体管阵列装置的制造工序(e)对应的图18的XXI-XXI剖面的构造的图。
图25H是表示与实施方式2所涉及的薄膜晶体管阵列装置的制造工序(f)对应的图18的XXI-XXI剖面的构造的图。
图26A是表示与形成端子、栅极布线以及中继电极的工序的一部分对应的图18的XXI-XXI剖面的构造的图。
图26B是表示与形成端子、栅极布线以及中继电极的工序的另一部分对应的图18的XXI-XXI剖面的构造的图。
图26C是表示与形成端子、栅极布线以及中继电极的工序的其他一部分对应的图18的XXI-XXI剖面的构造的图。
图27是表示实施方式2的变形例所涉及的薄膜晶体管阵列装置的与图19对应的剖面的构造的图。
图28A是表示图27示出的薄膜晶体管阵列装置的制造工序的一部分的图。
图28B是表示图27示出的薄膜晶体管阵列装置的制造工序的一部分的图。
图29是表示图21的变形例的图。
图30是表示图21的另一变形例的图。
图31是表示图21的其他一变形例的图。
图32是表示以往的像素的结构的主视图。
图33是图32的XXXIII-XXXIII处的剖视图。
图34是图32的XXXIV-XXXIV处的剖视图。
图35是图32的XXXV-XXXV处的剖视图。
图36是从图32的XXXIII-XXXIII剖面观察到的主要部分的立体图。
标号说明
1：薄膜半导体阵列基板；10：有机EL显示器；11：层间绝缘膜；12：阳极；13：有机EL层；14：透明阴极；15：堤；20：薄膜晶体管阵列装置；21、1021：栅极布线；22、1051：源极布线；23：电源布线；30：像素电路；40：第一晶体管；41、51、1022：栅电极；42、53、1052：源电极；43、52、1053：漏电极；44、54、1040：半导体膜；50：第二晶体管；55：中继电极；56：第二中继电极；57：第三中继电极；60：电容器；70、80、80a、80b：端子部；71、75、81、81a、81b、85：端子；82、76：中继布线；82b：弹性体；72、77、78、83、84、86：孔部；90：辅助布线；91：辅助电极；100：像素；100R、100G、100B：子像素；110、1010：基板；120、1020：第一金属层；130、1030：栅极绝缘膜；140、1050：第二金属层；150、1060：钝化膜；160：导电氧化物膜；170：第三金属层；171、191：第一接触孔；172、192：第二接触孔；173、193：第三接触孔；173a、193a：第三贯通孔；174、194：第四接触孔；175、195：第五接触孔；176、196：第六接触孔；177、197：第七接触孔；178：第八接触孔；179：第九接触孔；180：感光性抗蚀剂膜；181：第一感光性抗蚀剂膜；182：第二感光性抗蚀剂膜；1000：薄膜晶体管。
具体实施方式
本发明的一种方式所涉及的薄膜晶体管阵列装置是与EL层隔着层间绝缘膜而层叠的装置。所述薄膜晶体管阵列装置包括：基板；第一布线，其配置在所述基板的上方；第二布线，其与所述第一布线交叉；第一晶体管，其包括形成于所述基板上的栅电极以及第一电极和第二电极；第二晶体管，其形成于所述基板上；钝化膜，其介于所述层间绝缘膜与所述第一晶体管之间、以及所述层间绝缘膜与所述第二晶体管之间；导电氧化物膜，其层叠在所述钝化膜下；以及中继电极，其形成于所述钝化膜上，对与所述第一电极设置在同层的第一导电性部件和所述EL层所包含的第二导电性部件进行中继，经由设置于所述钝化膜的第一孔部与所述第一导电性部件电连接，所述第一晶体管和所述第二晶体管是底栅型晶体管。所述第一布线配置在与所述第一电极同层的、所述钝化膜的下层，并且是与所述栅电极电连接的布线和与第一电极电连接的布线中的一方。所述第二布线配置在与所述第一电极不同层的、所述钝化膜的上层，并且是与所述栅电极电连接的布线和与所述第一电极电连接的布线中的另一方。在与所述第一电极相同的层且所述基板的周缘部配置有端子部，所述端子部被输入对所述薄膜晶体管阵列装置的所述第一布线或者所述第二布线进行驱动的外部信号。所述导电氧化物膜覆盖所述端子部的上面，并且至少在所述第一孔部的底面部介于所述中继电极与所述第一导电性部件之间，使所述中继电极和所述第一导电性部件电连接。所述中继电极与所述钝化膜上的所述第二布线形成在同一层，由与所述第二布线相同的材料形成。
作为一例，可以为所述第一布线是与所述栅电极电连接的布线，所述第二布线是与所述第一电极电连接的布线。
作为其它例，可以为所述第一布线是与所述第一电极电连接的布线，所述第二布线是与所述栅电极电连接的布线。
在上述薄膜晶体管阵列装置中，将与栅电极电连接的布线和与第一电极电连接的布线中的一方相比于钝化膜配置于下层，将与栅电极电连接的布线和与第一电极电连接的布线中的另一方配置在与形成于基板上的第一电极不同层的钝化膜上。因此，第一布线和第二布线之间的间隔不是栅电极与第一电极之间的间隔，而是与形成于第一电极上的钝化膜的膜厚对应。在此，钝化膜是保护薄膜晶体管阵列装置的表面的膜，因此即使将使膜厚增加也不会对作为薄膜晶体管阵列装置的性能带来影响。其结果，通过调整钝化膜的膜厚而确保第一布线和第二布线之间的距离，能够减少第一布线和第二布线之间的寄生电容。
另外，与第一电极相同的层且基板的周缘部从设置于钝化膜的开口部露出，能够作为与装置外部的栅极驱动电路或者源极驱动电路(或者漏极驱动电路)之间的连接部即端子来加以利用。在该情况下，露出的端子容易与空气或者空气中的水分接触而氧化。当被氧化时，氧化的端子与外部的驱动电路会成为经由电阻高的氧化层而电连接，因此存在端子与外部的驱动电路之间的连接电阻会变高的问题。
因此，在上述结构的薄膜晶体管阵列装置中，在钝化膜下层叠导电氧化物膜，通过导电氧化物膜来覆盖端子所露出的区域(上面)。由此，导电氧化物膜能够防止露出的端子被氧化。其结果，能够使端子与外部的驱动电路之间的连接电阻长期低电阻化。
如上所述，在钝化膜下层叠导电氧化物膜(IndiumTinOxide：ITO)的情况下，在与第一电极同层的第一导电性部件和EL层所包含的第二导电性部件之间存在导电氧化物膜，会产生因导电氧化物膜而第二导电性部件氧化的问题。对此，根据上述结构，在与第一导电性部件重叠的钝化膜上的区域形成中继电极，使中继电极对第一导电性部件和第二导电性部件进行中继。另外，导电氧化物膜介于中继电极与第一导电性部件之间。由此，在第二导电性部件与导电氧化物膜之间存在中继电极，因此能够防止因导电氧化物膜而第二导电性部件氧化。
进一步，中继电极与钝化膜上的第二布线形成于同一层，由与第二布线相同的材料形成。这样，通过将第二布线配置于钝化膜上，能够在与第二布线相同的层使用与第二布线相同的材料来形成中继电极。因此，能够在同一工序中形成第二布线和中继电极。其结果，能够通过简单的结构，减少第一布线和第二布线之间的寄生电容的同时防止因导电氧化物膜而第二导电性部件氧化。
另外，所述第二导电性部件可以是以铝为主要成分的金属。在第二导电性部件与导电氧化物膜之间存在中继电极，因此即使在对第二导电性部件中采用以铝为主要成分的金属的情况下，也能够防止因导电氧化物膜而第二导电性部件氧化。
另外，所述中继电极的与所述导电氧化物膜接触的面可以由至少包含铜、钼、钛以及钨中的任一种的金属形成。
另外，所述中继电极可以为层叠构造。
另外，所述层间绝缘膜可以包括有机膜和无机膜这两层。并且，所述无机膜可以覆盖所述第二布线和所述中继电极。
另外，分别包含在所述第一晶体管和所述第二晶体管的半导体层可以是结晶半导体层。并且，所述第一晶体管和所述第二晶体管各自所包括的栅电极可以由耐热性比与所述栅电极电连接的布线(即栅极布线)所使用的金属的耐热性高的金属形成。
根据上述结构，分别包含在第一晶体管和第二晶体管的半导体层也可以为结晶半导体层。在该情况下，为了将半导体层形成为结晶半导体层，需要对非晶半导体层进行激光照射而使非晶半导体层的温度上升到1100℃～1414℃的范围，使非晶半导体层结晶化。在底栅型薄膜晶体管阵列装置中，首先在基板上形成栅电极，之后形成半导体层，因此在通过如上所述的高热处理使非晶半导体层结晶化的情况下，要求构成栅电极的金属的耐热性较高。另一方面，耐热性高的金属的电阻也高，因此在使用相同材料形成栅电极和栅极布线的情况下，栅极布线也使用高电阻的金属来形成，会产生栅极布线高电阻化的问题。
然而，根据上述结构的薄膜晶体管阵列装置，通过将栅电极和栅极布线形成于不同层，能够从不同材料选择栅电极和栅极布线。由此，能够在提高构成栅电极的金属的耐热性的同时，从低电阻的金属选择构成栅极布线的金属来使栅极布线低电阻化。
另外，耐热性比与所述栅电极电连接的布线所使用的金属的耐热性高的金属可以是包含钼、钨、钛、钽、镍中的任一种的金属。
另外，所述导电氧化物膜可以是包含铟和锡的氧化物膜或者包含铟和锌的氧化物膜中的任一种。
本发明的一种方式所涉及的EL显示面板包括：上部电极；下部电极；包括具有介于所述上部电极与所述下部电极之间的发光功能层的EL发光元件的EL单元；对所述EL发光元件进行控制的薄膜晶体管阵列装置；以及介于所述EL单元与所述薄膜晶体管阵列装置之间的层间绝缘膜，所述薄膜晶体管阵列装置包括：基板；第一布线，其配置在所述基板的上方；第二布线，其与所述第一布线交叉；第一晶体管，其包括形成于所述基板上的栅电极以及第一电极和第二电极；第二晶体管，其形成于所述基板上；钝化膜，其介于所述层间绝缘膜与所述第一晶体管之间、以及所述层间绝缘膜与所述第二晶体管之间；导电氧化物膜，其层叠在所述钝化膜下；以及中继电极，其形成于所述钝化膜上，对与所述第一电极设置在同层的第一导电性部件和所述EL单元所包括的第二导电性部件进行中继，经由设置于所述钝化膜的第一孔部与所述第一导电性部件电连接。所述第一晶体管和所述第二晶体管是底栅型晶体管。所述第一布线配置在与所述第一电极同层的、所述钝化膜的下层，并且是与所述栅电极电连接的布线和与第一电极电连接的布线中的一方。所述第二布线配置在与所述第一电极不同层的、所述钝化膜的上层，并且是与所述栅电极电连接的布线和与所述第一电极电连接的布线中的另一方。在与所述第一电极相同的层且所述基板的周缘部配置有端子部，所述端子部被输入对所述薄膜晶体管阵列装置的所述第一布线或者所述第二布线进行驱动的外部信号。所述导电氧化物膜覆盖所述端子部的上面端部，并且至少在所述第一孔部的底面部介于所述中继电极与所述第一导电性部件之间，使所述中继电极和所述第一导电性部件电连接。所述中继电极与所述钝化膜上的所述第二布线形成在同一层，由与所述第二布线相同的材料形成。
EL显示面板中，由于在对显示面板的EL元件单元的发光进行控制的薄膜晶体管阵列装置所形成的栅极信号的延迟，随着显示面板大型化到20英寸、30英寸、40英寸，用于对显示面板进行驱动的容限(margin)会减小。
因此，当采用上述结构的薄膜晶体管阵列装置时，即使是大画面的EL显示面板，也能够减少第一布线和第二布线之间的寄生电容，因此能够实现减少栅极信号的延迟和栅极信号波形的减弱的EL显示面板，因此通过使其以高帧频进行动作，能够实现运动图像析像度优异的EL显示面板。另外，能够使薄膜晶体管阵列装置与EL元件之间的电连接长期为低电阻，因此能够实现EL元件的发光电流不减少而低功耗且发光亮度高、寿命长的EL面板。并且，能够通过简单的结构，在减少第一布线和第二布线之间的寄生电容的同时，防止因导电氧化物膜而第二导电性部件氧化，因此能够实现制造材料利用率高的EL显示面板。
另外，所述第二导电性部件可以是以铝为主要成分的金属。
另外，所述第二导电性部件与所述中继电极可以在设置于所述层间绝缘膜的孔部的上部周缘的平坦区域连接。
本发明的一种方式所涉及的EL显示装置搭载上述记载的EL显示面板。
通过搭载上述EL显示面板，能够实现能够不会使图像信号劣化而显现高像质的图像的EL显示装置。
本发明的一种方式涉及制造与EL层隔着层间绝缘膜而层叠的薄膜晶体管阵列装置的方法。具体而言，包括：第一工序，准备基板；第二工序，在所述基板上形成第一布线；第三工序，在所述基板上形成包括栅电极和第一电极及第二电极的第一晶体管以及第二晶体管，并且在所述第一晶体管和所述第二晶体管上形成导电氧化物膜；第四工序，在所述导电氧化物膜上形成钝化膜；以及第五工序，在所述钝化膜上形成中继电极，所述中继电极对与所述第一布线交叉的第二布线、与所述第一电极设置在同层的第一导电性部件以及设置于所述EL层的第二导电性部件进行中继，经由设置于所述钝化膜的第一孔部与所述第一导电性部件电连接。所述第一晶体管和所述第二晶体管是底栅型晶体管。所述第一布线配置在与所述第一电极同层的、所述钝化膜的下层，并且是与所述栅电极电连接的布线和与第一电极电连接的布线中的一方。所述第二布线配置在与所述第一电极不同层的、所述钝化膜的上层，并且是与所述栅电极电连接的布线和与所述第一电极电连接的布线中的另一方。在所述第三工序中，形成所述导电氧化物膜以使得覆盖端子部的上面，所述端子部是与所述第一电极设置在同一层、被输入对所述第一布线或者所述第二布线进行驱动的外部信号的端子部。在所述第四工序中，使被所述导电氧化物膜覆盖的所述端子部的上面从设置于所述钝化膜的开口部露出。所述导电氧化物膜至少在所述第一孔部的底面部介于所述中继电极与所述第一导电性部件之间，使所述中继电极和所述第一导电性部件电连接。在所述第五工序中，所述中继电极使用与所述第二布线相同的材料而与所述钝化膜上的所述第二布线形成在同一层。
另外，所述第二导电性部件可以是以铝为主要成分的金属。
另外，所述中继电极的与所述导电氧化物膜接触的面可以由至少包含铜、钼、钛以及钨中的任一种的金属形成。
另外，分别包含在所述第一晶体管和所述第二晶体管的半导体层可以是结晶半导体层。并且，所述第一晶体管和所述第二晶体管各自所包括的栅电极可以由耐热性比与所述栅电极电连接的布线(即栅极布线)所使用的金属的耐热性高的金属形成。
根据上述制造方法，通过将栅电极和栅极布线形成于不同层，能够从不同材料选择栅电极和栅极布线。由此，能够在提高构成栅电极的金属的耐热性的同时，从低电阻的金属选择构成栅极布线的金属来使栅极布线低电阻化。其结果，能够形成迁移率高的半导体层，并且能够形成低电阻的栅极布线。
另外，可以由包含铟和锡的氧化物膜或者包含铟和锌的氧化物膜来形成所述导电氧化物膜。
本发明的一种方式所涉及的EL显示面板的制造方法包括：第一工序，准备基板；第二工序，在所述基板上形成第一布线；第三工序，在所述基板上形成包括栅电极和第一电极及第二电极的第一晶体管以及第二晶体管，并且在所述第一晶体管和所述第二晶体管上形成导电氧化物膜；第四工序，在所述导电氧化物膜上形成钝化膜；第五工序，在所述钝化膜上形成中继电极，所述中继电极经由设置于所述钝化膜的第一孔部电连接于与所述第一布线交叉的第二布线和与所述第一电极设置于同一层的第一导电性部件；第六工序，在所述钝化膜上形成层间绝缘膜；第七工序，在所述层间绝缘膜上形成下部电极；第八工序，在所述下部电极的上方形成发光功能层；以及第九工序，在所述发光功能层的上方形成上部电极。所述中继电极对所述第一导电性部件和相比于所述层间绝缘膜形成于上方的第二导电性部件进行中继。所述第一晶体管和所述第二晶体管是底栅型晶体管。所述第一布线配置在与所述第一电极同层的所述钝化膜的下层，并且是与所述栅电极电连接的布线和与第一电极电连接的布线中的一方。所述第二布线配置在与所述第一电极不同层的所述钝化膜的上层，并且是与所述栅电极电连接的布线和与所述第一电极电连接的布线中的另一方。在所述第三工序中，形成所述导电氧化物膜以使得覆盖端子部的上面，所述端子部是与所述第一电极设置于同一层、被输入对所述第一布线或者所述第二布线进行驱动的外部信号的端子部。在所述第四工序中，使被所述导电氧化物膜覆盖的所述端子部的上面从设置于所述钝化膜的开口部露出。所述导电氧化物膜至少在所述第一孔部的底面部介于所述中继电极与所述第一导电性部件之间，使所述中继电极与所述第一导电性部件电连接。在所述第五工序中，所述中继电极使用与形成于所述钝化膜上的所述第二布线相同的材料而与所述钝化膜上的所述第二布线形成于同一层。
以下，参照附图详细说明本发明的实施方式。
(实施方式1)
参照图1～图3说明本发明的实施方式1所涉及的有机EL(ElectroLuminescence：电致发光)显示器(有机EL显示面板)10以及图像显示装置用的薄膜晶体管阵列装置(以下简记为“薄膜晶体管阵列装置”)20。图1是表示薄膜半导体阵列基板1的图。图2A是作为本发明的实施方式1所涉及的显示装置的一例的有机EL显示器10的立体图。图2B是更具体地表示图2A的层叠构造的局部立体图，是表示线堤的示例的图。图2C是更具体地表示图2A的层叠构造的局部立体图，是表示像素堤的示例的图。图3是表示驱动像素100的像素电路30的电路结构的图。
首先，如图1所示，薄膜半导体阵列基板1由多个(在图1中为两个)有机EL显示器10构成。另外，如图2A所示，有机EL显示器10从下层起为薄膜晶体管阵列装置20、层间绝缘膜(平坦化膜)11(在图2A中省略图示)、阳极(下部电极)12、有机EL层(有机发光层)13以及透明阴极(上部电极)14的层叠构造体。另外，在阳极12与有机EL层13之间层叠有空穴输送层(省略图示)，在有机EL层13与透明阴极14之间层叠有电子输送层(省略图示)。
在薄膜晶体管阵列装置20呈矩阵状配置有多个像素100。各像素100由分别设置的像素电路30来驱动。另外，薄膜晶体管阵列装置20具备：呈行状配置的多条栅极布线21；呈列状配置以使得与栅极布线21交叉的多条源极布线(信号布线)22；以及与源极布线22平行地延伸的多条电源布线23(在图2A中省略图示)。
该栅极布线21按各行而连接作为像素电路30各自所包括的开关元件动作的薄膜晶体管的栅电极41(在图2A中省略图示)。源极布线22按各列而连接作为像素电路30各自所包括的开关元件动作的薄膜晶体管的源电极42(在图2A中省略图示)。电源布线23按各列而连接作为像素电路30各自所包括的开关元件动作的薄膜晶体管的漏电极52(在图2A中省略图示)。
更具体而言，如图2B和图2C所示，有机EL显示器10的各像素100由三色(红色、绿色、蓝色)的子像素100R、100G、100B构成。子像素100R、100G、100B分别在图2B的内侧方向上排列有多个(将其标记为“子像素列”)。
图2B是表示线堤的示例的图，各子像素列通过堤15相互分离。图2B示出的堤15是在相互相邻的子像素列之间沿与源极布线22平行的方向延伸的突条，形成于薄膜晶体管阵列装置20上。换言之，各子像素列分别形成于相互相邻的突条之间(即，堤15的开口部)。
阳极12按各子像素100R、100G、100B而形成于薄膜晶体管阵列装置20上(更具体而言为层间绝缘膜11上)且堤15的开口部内。有机EL层13按各子像素列(即覆盖各列的多个阳极12)而形成在阳极12上且堤15的开口部内。透明阴极14在多个有机EL层13和堤15(多个突条)上连续形成为覆盖全部子像素100R、100G、100B。
另一方面，图2C是表示像素堤的示例的图，各子像素100R、100G、100B通过堤15相互分离。图2C示出的堤15形成为与栅极布线21平行地延伸的突条和与源极布线22平行地延伸的突条相互交叉。并且，在由该突条包围的部分(即堤15的开口部)形成有子像素100R、100G、100B。
阳极12按各子像素100R、100G、100B而形成在薄膜晶体管阵列装置20上(更具体而言为层间绝缘膜11上)且堤15的开口部内。同样地，有机EL层13按各子像素100R、100G、100B而形成在阳极12上且堤15的开口部内。透明阴极14在多个有机EL层13和堤15(多个突条)上连续形成为覆盖全部子像素100R、100G、100B。
而且，虽然在图2B和图2C中省略图示，但在薄膜晶体管阵列装置20按各子像素100R、100G、100B而形成有像素电路30。并且，如图7所示，各子像素100R、100G、100B和与之对应的像素电路30通过中继电极55电连接。
除了有机EL层13的特性(发光色)不同之外，子像素100R、100G、100B具有相同的结构。因此，在以下的说明中，不区别子像素100R、100G、100B而全部标记为“像素100”。另外，本发明可以应用于图2B示出的线堤，同样也可以应用于图2C示出的像素堤。
如图3所示，像素电路30包括：第一晶体管40，其作为开关元件而进行动作；第二晶体管50，其作为驱动元件而进行动作；以及电容器60，其存储在对应的像素中显示的数据。
第一晶体管40由与栅极布线21连接的栅电极41、与源极布线22连接的源电极42、与电容器60和第二晶体管50的栅电极51连接的漏电极43、以及半导体膜44(在图3中省略图示)。当对所连接的栅极布线21和源极布线22施加电压时，该第一晶体管40将施加于该源极布线22的电压值作为显示数据而保存到电容器60。
第二晶体管50由与第一晶体管40的漏电极43连接的栅电极51、与电源布线23和电容器60连接的漏电极52、与阳极12连接的源电极53、以及半导体膜54(在图3中省略图示)。该第二晶体管50将与电容器60所保持的电压值对应的电流从电源布线23通过源电极53提供给阳极12。
即，上述结构的有机EL显示器10采用按位于栅极布线21与源极布线22的交点的各像素100来进行显示控制的有源矩阵方式。
接着，参照图4～图8，说明构成薄膜晶体管阵列装置20的像素100的构造(图5和图6的破断线右侧的构造)。图4是表示像素100的结构的主视图。图5是图4的V-V处的剖视图。图6是图4的VI-VI处的剖视图。图7是图4的VII-VII处的剖视图。图8是从图4的V-V剖面观察到的主要部分的立体图。在图7中还图示了层间绝缘膜11和阳极12。
如图4～图7所示，像素100是基板110、第一金属层(导电层)120、栅极绝缘膜130、半导体膜44、54、第二金属层(导电层)140、导电氧化物膜(IndiumTinOxide：ITO，氧化铟锡)160、钝化膜150以及第三金属层(导电层)170的层叠构造体。
在层叠于基板110上的第一金属层120形成有第一晶体管40的栅电极41以及第二晶体管50的栅电极51。另外，在基板110和第一金属层120上形成有栅极绝缘膜130以覆盖栅电极41、51。
半导体膜44被配置在栅极绝缘膜130上(栅极绝缘膜130与第二金属层140之间)且与栅电极41重叠的区域内。同样地，半导体膜54被配置在栅极绝缘膜130上(栅极绝缘膜130与第二金属层140之间)且与栅电极51重叠的区域内。本说明书中的“重叠”是指从上下方向观察时处于相互重合的位置关系。
在层叠于栅极绝缘膜130和半导体膜44、54上的第二金属层140形成有栅极布线21、第一晶体管40的源电极42和漏电极43以及第二晶体管50的漏电极52和源电极53。也即是，第一晶体管40和第二晶体管50是其栅电极41、51相比于源电极42、53和漏电极43、52形成于下层的底栅型晶体管。
更具体而言，源电极42和漏电极43形成于相互相对的位置且分别与半导体膜44的一部分重叠。同样地，漏电极52和源电极53形成于相互相对的位置且分别与半导体膜54的一部分重叠。
另外，在栅极绝缘膜130的与栅极布线21和栅电极41重叠的位置形成有在厚度方向上贯通的第一接触孔(孔部)171。并且，栅极布线21经由第一接触孔171与形成于第一金属层120的栅电极41电连接。
另外，在栅极绝缘膜130的与漏电极43和栅电极51重叠的位置形成有在厚度方向上贯通的第二接触孔(孔部)172。并且，漏电极43经由第二接触孔172与形成于第一金属层120的栅电极51电连接。
进一步，在栅极绝缘膜130和第二金属膜140上形成有导电氧化物膜160以覆盖源电极42、53和漏电极43、52。也即是，导电氧化物膜160形成为介于钝化膜150与第一晶体管40及第二晶体管50之间。导电氧化物膜160选择性地形成于与栅极布线21、源电极42、53以及漏电极43、52等(即，第二金属层140的各构成要素)重叠的位置。
在导电氧化物膜160上层叠有钝化膜150。进一步，在钝化膜150上层叠有第三金属层170。在层叠于钝化膜150上的第三金属层170形成有源极布线22、电源布线23以及中继电极55。
另外，在钝化膜150的与源极布线22和源电极42重叠的位置形成有在厚度方向上贯通的第三接触孔(孔部)173。并且，源极布线22经由第三接触孔173与形成于第二金属层140的源电极42电连接。源极布线22与源电极42不直接接触，在两者之间夹有导电氧化物膜160。
另外，在钝化膜150的与电源布线23和源电极52重叠的位置形成有在厚度方向上贯通的第四接触孔(孔部)174。并且，电源布线23经由第四接触孔174与形成于第二金属层140的源电极52电连接。电源布线23与源电极52不直接接触，在两者之间夹有导电氧化物膜160。
进一步，在钝化膜150的与第二晶体管50的源电极53和中继电极55重叠的位置形成有在厚度方向上贯通的第五接触孔(孔部)175。并且，中继电极55经由第五接触孔175与形成于第二金属层140的源电极53电连接。源电极53与中继电极55不直接接触，在两者之间夹有导电氧化物膜160。
进一步，在钝化膜150和第三金属层170上形成有层间绝缘膜11以覆盖源极布线22、电源布线23以及中继电极55。在层间绝缘膜11上的与相邻的像素100的边界部分形成有堤15。并且，在堤15的开口部形成有以像素100为单位形成的阳极12以及以颜色(子像素列)为单位或者以子像素为单位形成的有机EL层13。进一步，在有机EL层13和堤15上形成有透明阴极14。
进一步，在与阳极12和中继电极55重叠的位置形成有在厚度方向上贯通层间绝缘膜11的第六接触孔(孔部)176。并且，阳极12经由第六接触孔176与形成于第三金属层170的中继电极55电连接。图7示出的中继电极55由填充到第五接触孔175的中央区域以及在第五接触孔175的上部周缘延伸的平坦区域构成。并且，阳极12在中继电极55的平坦区域电连接。
如图8所示，在上述结构的像素100中，栅极布线21形成于比钝化膜150靠下层的第二金属层140。另一方面，源极布线22和电源布线23形成于与栅极布线21不同层的第三金属层170。并且，栅极布线21与源极布线22、以及栅极布线21与电源布线23隔着钝化膜150和导电氧化物膜160相互交叉。
如上述结构，通过将各布线(栅极布线21、源极布线22以及电源布线23)设置于比形成有栅电极41、51的第一金属层120靠上方的金属层(第二金属层140和第三金属层170)，能够分别使用适当的材料来构成栅电极41、51和各布线。另外，与栅极绝缘膜130相比，钝化膜150的厚度可以自由地进行设定。因此，通过隔着该钝化膜150而将各布线配置于在层叠方向上相邻的第二金属层140和第三金属层170，能够降低寄生电容。
接着，参照图5和图6说明形成于薄膜晶体管阵列装置20的端部(周缘部)的端子部70、80的构造(图5和图6的破断线左侧的构造)。
图5示出的端子部(破断线左侧的部分)70形成于在行方向上毗连的多个像素100的两端的两个部位。在端子部70，通过使用导电氧化物膜160来覆盖栅极布线21的端部的上面来形成了端子71。并且，该端子71通过在厚度方向上贯通钝化膜150的孔部72而向外部露出。
也即是，端子部70设置于按各行对呈矩阵状配置的像素100进行连接的栅极布线21的两端，作为将栅极布线21和外部的驱动电路连接、从外部的驱动电路向栅极布线21输入信号的连接部发挥功能。在此，导电氧化物膜160被配置成覆盖从孔部72露出的栅极布线21的端部，因此能够防止栅极布线21与空气中的水分等接触而氧化。
同样地，图6示出的端子部(破断线左侧的部分)80形成于在列方向上毗连的多个像素100的两端的两个部位。该端子部80由形成于第二金属层140的中继布线82以及在厚度方向上贯通钝化膜150的孔部83、84构成。另外，中继布线82的上面被导电氧化物膜160覆盖，其端部(图6的左侧的端部)作为端子81发挥功能。孔部83形成于与中继布线82的一侧端部重叠的位置，使端子81露出。同样地，孔部84形成于与中继布线82的另一侧端部重叠的位置，将源极布线22的端部和中继布线82的另一侧端部电连接。
也即是，端子部80设置于按各列对呈矩阵状配置的像素100进行连接的源极布线22的两端，作为将源极布线22和外部的驱动电路连接、从外部的驱动电路向源极布线22输入信号的连接部而发挥功能。在此，导电氧化物膜160被配置成覆盖从孔部83露出的中继布线82的端部，因此能够防止中继布线82与空气中的水分等接触而氧化。
接着，参照图9A～图12C说明制造本实施方式1所涉及的薄膜晶体管阵列装置20的方法。图9A～图9F是表示与制造工序(a)～(f)对应的图4的V-V剖面的构造的图。图10A～图10C是详细表示图9E与图9F之间的制造工序的图。图11A～图11H是表示与制造工序(a)～(f)对应的图4的VII-VII剖面的构造的图。图12A～图12C是详细表示图11G与图11H之间的制造工序的图。
首先，如图9A和图11A所示的制造工序(a)，准备基板110。基板110通常使用玻璃、石英等绝缘性材料。为了防止来自基板110的杂质扩散，也可以在基板110的上面形成未图示的氧化硅膜或者氮化硅膜。膜厚为100nm左右。
接着，如图11B所示的制造工序(b)，在基板110上形成具有耐热性的第一金属层120之后，通过光刻法、蚀刻法等进行图案形成，形成栅电极41、51。作为材料可举出具有耐热性的Mo、W、Ta、Ti、Ni中的任一种或者它们的合金。在本实施方式1中使用了Mo。厚度优选为100nm左右。
接着，图9B以及图11C～图11E所示的制造工序(c)，在基板110和第一金属层120上形成栅极绝缘膜130，在栅极绝缘膜130上形成半导体层。栅极绝缘膜130和半导体层通过等离子体CVD法等不破坏真空而连续地形成。作为栅极绝缘膜130而形成氧化硅膜、氮化硅膜或者其复合膜。厚度为200nm左右。另外，半导体层为50nm左右的非晶硅膜。
之后，例如如图11D的箭头所示，通过在半导体层上照射准分子激光等，将半导体层从非晶半导体层改性为多晶半导体层。作为结晶化方法，例如在400℃～500℃的炉内进行脱氢之后，使用准分子激光使之结晶化，之后，在真空中进行几秒钟～几十秒钟的氢等离子体处理。更具体而言，照射准分子激光等，使非晶半导体层的温度上升至预定的温度范围，由此使使之结晶化。在此，预定的温度范围例如是1100℃～1414℃。另外，多晶半导体层内的平均结晶粒径为20nm～60nm。
在此，构成栅电极41、51的第一金属层120在上述工序中被暴露于高温中，因此需要由熔点高于上述温度范围的上限值(1414℃)的金属形成。另一方面，在后续工序中层叠的第二金属层140和第三金属层170可以由熔点低于上述温度范围的下限值(1100℃)的金属形成。
接着，如图11E所示，通过光刻法、蚀刻法等将半导体层加工成岛状的半导体膜44、54。进而，通过相同的光刻法、蚀刻法等在栅极绝缘膜130形成第一贯通孔和第二贯通孔(省略图示)。该第一贯通孔将在后面成为第一接触孔171，第二贯通孔将在后面成为第二接触孔172。
之后，如图9C和图11F所示的制造工序(d)，在栅极绝缘膜130和半导体膜44、54上形成第二金属层140和导电氧化物膜160，通过图案形成而分别加工栅极布线21、源电极42、53、漏电极43、52以及中继布线82。此时，构成第二金属层140的材料也被填充到第一贯通孔和第二贯通孔(省略图示)，形成第一接触孔171和第二接触孔172。通过该工序，栅极布线21与栅电极41经由第一接触孔171电连接。同样地，栅电极51与漏电极43经由第二接触孔172电连接。
作为构成第二金属层140的材料可举出作为低电阻金属的Al、Cu、Ag中的任一种或者它们的合金。在本实施方式1中使用Al，厚度为300nm左右。
另外，在此形成的栅极布线21、源电极42、53、漏电极43、52以及中继布线82的上面被导电氧化物膜160覆盖。因此，第二金属层140的与导电氧化物膜160接触的面由至少包含铜、钼、钛以及钨中的任一种的金属形成。例如，可以使第二金属层140为层叠构造，在作为势垒金属形成50nm的Mo之后形成300nm的Al。在进一步要求低电阻的情况下，有时也使用Cu(在该情况下，不需要势垒金属)来代替Al。另外，通过增加厚度也能够实现更低的电阻。
另外，构成导电氧化物膜160的材料为包含铟和锡的氧化物膜或者包含铟和锌的氧化物膜中的任一种。进一步，构成后述的第三金属层170的材料被要求具有低电阻，因此可以是与第二金属层140相同的金属。
另外，在源电极42与半导体膜44之间、以及漏电极43与半导体膜44之间通常形成有未图示的低电阻半导体层。该低电阻半导体层通常使用掺杂了磷等n型掺杂物的非晶硅层或者掺杂了硼等p型掺杂物的非晶硅层。厚度为20nm左右。在结晶化的半导体膜44与掺杂后的非晶硅层之间还可以存在非晶硅等半导体层。有时为了提高器件特性而需要这些膜。对于半导体膜54也是同样的。
之后，如图9D、图9E以及图11G所示的制造工序(e)，将由氧化膜(例如氧化硅膜)、氮化膜(例如氮化硅膜)或者这些膜的层叠膜形成的钝化膜150形成于栅极绝缘膜130、半导体膜44、54以及被导电氧化物膜160覆盖的第二金属层140上。钝化膜150不限于上述的氧化膜、氮化膜等无机膜，也可以是由丙烯类、酰亚胺类的感光树脂形成的有机膜。
另外，通过光刻法、蚀刻法等在钝化膜150形成在厚度方向上贯通钝化膜150的第三～第五贯通孔173a(第四贯通孔和第五贯通孔省略图示)以及孔部72、83、84。该第三贯通孔173a将在后面成为第三接触孔173，第四贯通孔将在后面成为第四接触孔174，第五贯通孔将在后面成为第五接触孔175。
在此，决定栅极绝缘膜130和钝化膜150的材料、膜厚，以使得由第二金属层140和第三金属层170夹着的钝化膜150所形成的每单位面积的电容小于由介于第一金属层120和第二金属层140之间的栅极绝缘膜130形成的每单位面积的电容。更具体而言，在钝化膜150所形成的每单位面积的电容优选小于1.5×10-4(F/m2)。另一方面，在栅极绝缘膜130所形成的每单位面积的电容优选为1.5×10-4(F/m2)以上。
进一步，如图9F和图11H所示的制造工序(f)，在钝化膜150上形成第三金属层170。并且，第三金属层170通过图案形成而被加工成源极布线22、电源布线23以及中继电极55。后面使用图10A～图10C以及图12A～图12C来描述形成源极布线22、电源布线23以及中继电极55的工序。
此时，构成第三金属层170的材料也被填充到第三～第五贯通孔173a(第四贯通孔和第五贯通孔省略图示)，形成第三～第五接触孔173、174、175。由此，源极布线22与源电极42经由第三接触孔173电连接，电源布线23与漏电极52经由第四接触孔174电连接，源电极53与中继电极55经由第五接触孔175电连接。
接着，参照图10A～图10C以及图12A～图12C详细说明形成源极布线22、电源布线23以及中继电极55的工序。
首先，如图10A和图12A所示，在钝化膜150上形成第三金属层170。在该工序中，第三金属层170形成于像素100的整个面。
接着，如图10B和图12B所示，在第三金属层170上成膜感光性抗蚀剂膜180。感光性抗蚀剂膜180形成于与加工后成为源极布线22、电源布线23以及中继电极55的部分重叠的位置。另一方面，在除此以外的区域、即最终除去第三金属层170的部分，不形成感光性抗蚀剂膜180。
如图10C和图12C所示，通过蚀刻法对源极布线22、电源布线23以及中继电极55进行图案形成。具体而言，在感光性抗蚀剂膜180的位置残留第三金属层170。在此所残留的第三金属层170成为源极布线22、电源布线23以及中继电极55。也即是，源极布线22、电源布线23以及中继电极55由相同的材料形成。另一方面，在不形成感光性抗蚀剂膜180的区域除去第三金属层170。
接着，省略图示，说明制造本实施方式1所涉及的有机EL显示器10的方法。具体而言，说明在上述薄膜晶体管阵列装置20上依次层叠层间绝缘膜11、堤15、阳极12、有机EL层13以及透明阴极14的方法。
首先，在第三金属层170上形成层间绝缘膜11。之后，通过光刻法、蚀刻法，形成贯通层间绝缘膜11的第六贯通孔(省略图示)。该第六贯通孔将在后面成为第六接触孔176。
接着，堤15形成于层间绝缘膜11上的与各像素100的边界对应的位置。进一步，阳极12按各像素100而形成在层间绝缘膜11上且堤15的开口部内。此时，构成阳极12的材料被填充到第六贯通孔，形成第六接触孔176。阳极12与中继电极55经由该第六接触孔176电连接。
阳极12的材料例如为钼、铝、金、银、铜等的导电性金属或者它们的合金、PEDOT:PSS等有机导电性材料、氧化锌或者铅添加氧化铟中的任一种材料。通过真空蒸镀法、电子束蒸镀法、RF溅射法或者印刷法等来制作由这些材料形成的膜，形成电极图案。
有机EL层13按各颜色(子像素列)或者各子像素而形成在阳极12上且堤15的开口部内。该有机EL层13是层叠空穴注入层、空穴输送层、发光层、电子输送层以及电子注入层等各层而构成的。例如，作为空穴注入层可以使用铜酞菁，作为空穴输送层可以使用α-NPD(Bis[N-(1-Naphthyl)-N-Phenyl]benzidine)，作为发光层可以使用Alq3(tris(8-hydroxyquinoline)aluminum)，作为电子输送层可以使用恶唑衍生物，作为电子注入层可以使用Alq3。这些材料仅仅是一例，也可以使用其它材料。
透明阴极14是在有机EL层13上连续形成的具有透射性的电极。透明阴极14的材料例如为ITO、SnO2、In2O3、ZnO或者它们的组合等。
(变形例)
接着，参照图13、图14A以及图14B说明本实施方式1所涉及的薄膜晶体管阵列装置20的变形例。图13是变形例所涉及的薄膜晶体管阵列装置的剖视图，是与图6对应的图。图14A和图14B是表示变形例所涉及的薄膜晶体管阵列装置的制造方法的图，是与图10A和图10B对应的图。
在图13示出的薄膜晶体管阵列装置中，钝化膜150和导电氧化物膜160的位置关系与图6不同。即，在图13中，在钝化膜150上形成有导电氧化物膜160。但是，与图6同样地，端子部80被导电氧化物膜160覆盖。另外，虽然省略图示，但在源电极53与中继电极55之间也存在导电氧化物膜160。即，即使采用图13示出的结构，也能够得到与图6同样的效果。
在制造图13示出的薄膜晶体管阵列装置的情况下，如图14A和图14B所示，具有使用半色调掩模同时加工导电氧化物膜160和第三金属层170的方法(半色调工艺)。
首先，如图14A所示，在钝化膜150上形成导电氧化物膜160和第三金属层170。在该工序中，导电氧化物膜160和第三金属层170形成于像素100的整个面。
接着，如图14B所示，在第三金属层170上成膜感光性抗蚀剂膜180。该感光性抗蚀剂膜180由厚度尺寸相对小的第一感光性抗蚀剂膜181以及厚度尺寸相对大的第二感光性抗蚀剂膜182构成。
第一感光性抗蚀剂膜181形成于与加工后成为端子71、81的部分(端子71省略图示)重叠的位置。另一方面，第二感光性抗蚀剂膜182形成于与加工后成为源极布线22、电源布线23以及中继电极55的部分(电源布线23和中继电极55省略图示)重叠的位置。另一方面，在除此以外的区域、也即是最终除去导电氧化物膜160和第三金属层170的部分，不形成感光性抗蚀剂膜180。
并且，在图14B示出的层叠构造体中，通过蚀刻法对端子71、81、源极布线22、电源布线23以及中继电极55进行图案形成。具体而言，在第一感光性抗蚀剂膜181的位置，除去第三金属层170，仅残留导电氧化物膜160。在此所残留的导电氧化物膜160成为端子71、81。另一方面，在第二感光性抗蚀剂膜182的位置，残留导电氧化物膜160和第三金属层170。在此所残留的导电氧化物膜160和第三金属层170成为源极布线22、电源布线23以及中继电极55。也即是，源极布线22、电源布线23以及中继电极55由相同的材料形成。
这样，当要制造变形例所涉及的薄膜晶体管阵列装置时，需要使用如半色调工艺的复杂的方法。另一方面，当要分别加工导电氧化物膜160和第三金属层170时，制造工作量会进一步增加。这是因为：混合存在着如图13示出的像素100那样层叠有导电氧化物膜160和第三金属层170的区域、和如图13示出的端子部80那样仅由导电氧化物膜160构成的区域。
与此相对，在本实施方式所涉及的薄膜晶体管阵列装置20中，在全部区域中层叠有第二金属层140和导电氧化物膜160。换言之，在残留着第二金属层140的区域总是还残留着导电氧化物膜160。另一方面，在除去了第二金属层140的区域总是也将导电氧化物膜160去除。因此，即使不使用图14A和图14B所说明的半色调工艺等，也能够简单地进行制造。
即，将本实施方式1与变形例进行比较可知，通过层叠导电氧化物膜160而得到的效果是共同的，但是本实施方式1的制造要更简单。
接着，参照图15～图17说明图7的变形例。在图15中示出了阳极12以中继电极55的中央区域电连接的示例。另外，在图16中示出了层间绝缘膜11由有机膜11a与无机膜11b这两层构成的示例。在此，有机膜11a被配置于与阳极12接触的一侧(上层)，无机膜11b被配置于与源极布线22、电源布线23以及中继电极55接触的一侧(下层)。
进一步，图17示出的薄膜晶体管阵列装置除了图7的结构以外还具备第二中继电极56、第三中继电极57、辅助布线90以及辅助电极91。另外，在图17中，为了明确位置关系，图示了有机EL层13、透明阴极14以及堤15。
辅助布线90由第二金属层140形成。另外，该辅助布线90呈列状被配置成与源极布线22平行，在两端部分别连接着辅助布线90。进一步，辅助布线90的上面被导电氧化物膜160覆盖。
第二中继电极56按各像素而形成于第三金属层170。并且，第二中继电极56经由在厚度方向上贯通钝化膜150的第七接触孔177与辅助布线90电连接。
第三中继电极57由与阳极12相同的材料按各像素而形成于与阳极12相同的层。并且，第三中继电极57经由在厚度方向上贯通层间绝缘膜11的第八接触孔178与第二中继电极56电连接。
进一步，透明阴极14经由在厚度方向上贯通堤15的第九接触孔179与第三中继电极57电连接。即，第二中继电极和第三中继电极57对辅助布线90和透明阴极14进行中继。由此，能够长期降低透明阴极14向辅助布线90的连接电阻。
在图17的示例中，中继电极55(第一中继电极)与源电极53不直接连接而与辅助电极91连接。辅助电极91按各像素而形成于第二金属层140。另外，辅助电极91的上面被导电氧化物膜160覆盖。并且，辅助电极91与中继电极55电连接，并且在与图17不同的剖面中与源电极53电连接。但是，辅助电极91的连接目标也可以是漏电极52。
这样，不限于在第二金属层140设置将阳极12和源电极53或者漏电极52直接或者间接地连接的中继电极55，也可以在第二金属层140设置将透明阴极14和辅助布线90直接或者间接地连接的第二中继电极56。即，形成于第二金属层140的中继电极是对形成于第二金属层140的第一导电性部件(图17的示例中为源电极53或者辅助布线90)和形成于比层间绝缘膜11靠上方的层的第二导电性部件(在图17的示例中为阳极12或者透明阴极14)进行连接(中继)的电极即可。
第二中继电极56和第三中继电极57中的任一方或者两方例如也可以为在图17的纸面的外侧和内侧沿行方向延伸的布线。由此，第二中继电极56和第三中继电极57能够与呈列状配置的辅助布线90配合而发挥作为二维延伸的辅助布线的功能。其结果，作为通过超大型显示面板中的电源布线的低电阻化实现降低功耗、减少窗口图案(windowpattern)显示时的串扰的方式是更合适的。
(实施方式2)
接着，说明本发明的实施方式2所涉及的薄膜晶体管阵列装置20。在实施方式1与实施方式2中，主要是栅极布线21、源极布线22以及电源布线23之间的位置关系不同。即，在实施方式1中，栅极布线21配置于第二金属层140，源极布线22和电源布线23配置于第三金属层170。与此相对，在实施方式2中，源极布线22和电源布线23配置于第二金属层140，栅极布线21配置于第三金属层170。因此，在以下的说明中，对与实施方式1共同的构成要素标记相同的标号。
参照图18～图22说明构成薄膜晶体管阵列装置20的像素100的构造(图19和图20的破断线右侧的构造)。图18是表示像素100的结构的主视图。图19是图18的XIX-XIX处的剖视图。图20是图18的XX-XX处的剖视图。图21是图18的XXI-XXI处的剖视图。图22是从图18的XIX-XIX剖面观察到的主要部分的立体图。在图21中，还图示出层间绝缘膜11和阳极12。
如图18～图21所示，像素100是基板110、第一金属层(导电层)120、栅极绝缘膜130、半导体膜44、54、第二金属层(导电层)140、导电氧化物膜(IndiumTinOxide：ITO)160、钝化膜150以及第三金属层(导电层)170的层叠构造体。
在层叠于基板110上的第一金属层120形成有第一晶体管40的栅电极41以及第二晶体管50的栅电极51。另外，在基板110和第一金属层120上形成有栅极绝缘膜130以覆盖栅电极41、51。
半导体膜44被配置在栅极绝缘膜130上(栅极绝缘膜130与第二金属层140之间)且与栅电极41重叠的区域内。同样地，半导体膜54被配置在栅极绝缘膜130上(栅极绝缘膜130与第二金属层140之间)且与栅电极51重叠的区域内。本说明书中的“重叠”是指从上下方向观察时处于相互重合的位置关系。
在层叠于栅极绝缘膜130和半导体膜44、54上的第二金属层140形成有源极布线22、电源布线23、第一晶体管40的源电极42和漏电极43以及第二晶体管50的漏电极52和源电极53。也即是，第一晶体管40和第二晶体管50是其栅电极41、51相比于源电极42、53和漏电极43、52形成于下层的底栅型晶体管。
更具体而言，源电极42和漏电极43形成于相互相对的位置且分别与半导体膜44的一部分重叠。另外，源电极42从形成于同一层的源极布线22延伸设置。同样地，漏电极52和源电极53形成于相互相对的位置且分别与半导体膜54的一部分重叠。另外，漏电极52从形成于同一层的电源布线23延伸设置。
另外，在栅极绝缘膜130的与漏电极43和栅电极51重叠的位置形成有在厚度方向上贯通的第一接触孔(孔部)192。并且，漏电极43经由第二接触孔192与形成于第一金属层120的栅电极51电连接。
进一步，在栅极绝缘膜130和第二金属层140上形成有导电氧化物膜160以覆盖源电极42、53和漏电极43、52。也即是，导电氧化物膜160形成为介于钝化膜150与第一晶体管40及第二晶体管50之间。导电氧化物膜160选择性地形成于与栅极布线21、源电极42、53以及漏电极43、52等(即，第二金属层140的各构成要素)重叠的位置。
在导电氧化物膜160上层叠有钝化膜150。进一步，在钝化膜150上层叠有第三金属层170。在层叠于钝化膜150上的第三金属层170形成有栅极布线21和中继电极55。
另外，在栅极绝缘膜130和钝化膜150的与栅极布线21和栅电极41重叠的位置形成有在厚度方向上贯通的第一接触孔(孔部)191。并且，栅极布线21经由第一接触孔191与形成于第二金属层120的栅电极41电连接。
同样地，在钝化膜150的与第二晶体管50的源电极53和中继电极55重叠的位置形成有在厚度方向上贯通的第三接触孔(孔部)193。并且，中继电极55经由第三接触孔193与形成于第二金属层140的源电极53电连接。源电极53与中继电极55不直接接触，在两者之间存在导电氧化物膜160。
进一步，在钝化膜150和第三金属层170上形成有层间绝缘膜11以覆盖栅极布线21和中继电极55。在层间绝缘膜11上的与相邻的像素100的边界部分形成有堤15。并且，在堤15的开口部形成有以像素100为单位形成的阳极12以及以颜色(子像素列)为单位或者以子像素为单位形成的有机EL层13。进一步，在有机EL层13和堤15上形成有透明阴极14。
进一步，在与阳极12和中继电极55重叠的位置形成有在厚度方向上贯通层间绝缘膜11的第四接触孔(孔部)194。并且，阳极12经由第四接触孔194与形成于第三金属层170的中继电极55电连接。图7示出的中继电极55由填充到第三接触孔193的中央区域以及在第三接触孔193的上部周缘延伸的平坦区域构成。并且，阳极12在中继电极55的平坦区域电连接。
如图22所示，在上述结构的像素100中，源极布线22和电源布线23形成于与源电极42、53以及漏电极43、52相同层的第二金属层140。另一方面，栅极布线21形成于与源极布线22和电源布线23不同层的第三金属层170。并且，栅极布线21与源极布线22、以及栅极布线21与电源布线23隔着钝化膜150和导电氧化物膜160相互交叉。
如上述结构那样，通过将各布线(栅极布线21、源极布线22以及电源布线23)设置于比形成有栅电极41、51的第一金属层120靠上方的金属层(第二金属层140和第三金属层170)，能够分别使用适当的材料来构成栅电极41、51和各布线。另外，与栅极绝缘膜130相比，钝化膜150的膜厚可以自由地进行设定。因此，通过将各布线隔着该钝化膜150而配置于在层叠方向上相邻的第二金属层140和第三金属层170，能够减少寄生电容。
接着，参照图19和图20说明形成于薄膜晶体管阵列装置20的端部(周缘部)的端子部70、80的构造(图19和图20的破断线左侧的构造)。
图19示出的端子部(破断线左侧的部分)70形成于在行方向上毗连的多个像素100的两端的两个部位。端子部70由通过与导电氧化物膜160相同的材料形成的端子75、形成于第二金属层140的中继布线76以及在厚度方向上贯通钝化膜150的孔部77、78构成。孔部77形成于与中继布线76的一侧端部重叠的位置，使端子75向外部露出。同样地，孔部78形成于与中继布线76的另一侧端部重叠的位置，对栅极布线21的端部和中继布线76的另一侧端部进行电连接。
也即是，端子部70设置于按各行对呈矩阵状配置的像素100进行连接的栅极布线21的两端，作为将栅极布线21和外部的驱动电路连接、从外部的驱动电路向栅极布线21输入信号的连接部而发挥功能。在此，端子75被配置成覆盖从孔部77露出的中继布线76的一侧端部，因此能够防止中继布线76与空气中的水分等接触而氧化。
同样地，图20示出的端子部(破断线左侧的部分)80形成于在列方向上毗连的多个像素100的两端的两个部位。通过使用导电氧化物膜160来覆盖源极布线22的端部的上表面，从而在端子部80形成端子85。并且，该端子85通过在厚度方向上贯通钝化膜150的孔部86而向外部露出。
也即是，端子部80设置于按各列对呈矩阵状配置的像素100进行连接的源极布线22的两端，作为将源极布线22和外部的驱动电路连接、从外部的驱动电路向源极布线22输入信号的连接部而发挥功能。在此，端子85被配置成覆盖从孔部86露出的源极布线22的端部，因此能够防止源极布线22与空气中的水分等接触而氧化。
接着，参照图23A～图26C说明制造本实施方式2所涉及的薄膜晶体管阵列装置20的方法。图23A～图23G是表示与制造工序(a)～(f)对应的图18的XIX-XIX剖面的构造的图。图24A～图24C是详细表示图23F与图23G之间的制造工序的图。图25A～图25H是表示与制造工序(a)～(f)对应的图18的XXI-XXI剖面的构造的图。图26A～图26C是详细表示图25G与图25H之间的制造工序的图。
首先，如图23A和图25A所示的制造工序(a)，准备基板110。基扳110通常使用玻璃、石英等绝缘性的材料。为了防止来自基板110的杂质扩散，也可以在基板110的上面形成未图示的氧化硅膜或者氮化硅膜。膜厚为100nm左右。
接着，如图23B和图25B所示的制造工序(b)，在基板110上形成具有耐热性的第一金属层120之后，通过光刻法、蚀刻法等进行图案形成，形成栅电极41、51。作为材料可举出具有耐热性的Mo、W、Ta、Ti、Ni中的任一种或者它们的合金。在本实施方式2中使用了Mo。厚度优选为100nm左右。
接着，如图23C以及图25C～图25E所示的制造工序(c)，在基板110和第一金属层120上形成栅极绝缘膜130，在栅极绝缘膜130上形成半导体层。栅极绝缘膜130和半导体层通过等离子体CVD法等不破坏真空而连续地形成。作为栅极绝缘膜130形成氧化硅膜、氮化硅膜或者其复合膜。厚度为200nm左右。另外，半导体层为50nm左右的非晶硅膜。
之后，例如如图25D的箭头所示，通过在半导体层上照射准分子激光等，将半导体层从非晶半导体层改性为多晶半导体层。作为结晶化方法，例如在400℃～500℃的炉内进行脱氢之后，通过准分子激光使之结晶化，之后，在真空中进行几秒钟～几十秒钟的氢等离子体处理。更具体而言，照射准分子激光等，使非晶半导体层的温度上升至预定的温度范围，由此使之结晶化。在此，预定的温度范围例如是1100℃～1414℃。另外，多晶半导体层内的平均结晶粒径为20nm～60nm。
在此，构成栅电极41、51的第一金属层120在上述工序中被暴露于高温中，因此需要由熔点高于上述温度范围的上限值(1414℃)的金属形成。另一方面，在后续工序中层叠的第二金属层140和第三金属层170可以由熔点低于上述温度范围的下限值(1100℃)的金属形成。
接着，如图25E所示，通过光刻法、蚀刻法等将半导体层加工成岛状的半导体膜44、54。进一步，通过相同的光刻法、蚀刻法等在栅极绝缘膜130形成第二贯通孔(未图示)。该第二贯通孔将在后面成为第二接触孔192。
之后，如图23D和图25F所示的制造工序(d)，在栅极绝缘膜130和半导体膜44、54上形成第二金属层140和导电氧化物膜160，通过图案形成来分别加工源极布线22、电源布线23、源电极42、53、漏电极43、52以及中继布线76。此时，构成第二金属层140的材料也被填充到第二贯通孔(未图示)，形成第二接触孔192。通过该工序，栅电极51与漏电极43经由第二接触孔192电连接。
作为构成第二金属层140的材料可举出作为低电阻金属的Al、Cu、Ag中的任一种或者它们的合金。在本实施方式2中使用Al，厚度为300nm左右。
另外，在此所形成的源极布线22、电源布线23、源电极42、53、漏电极43、52以及中继布线76的上面被导电氧化物膜160覆盖。因此，第二金属层140的与导电氧化物膜160接触的面由至少包含铜、钼、钛以及钨中的任一种的金属形成。例如，可以使第二金属层140为层叠构造，在作为势垒金属而形成50nm的Mo之后，形成300nm的Al。在进一步要求低电阻的情况下，有时也使用Cu(在该情况下，不需要势垒金属)来代替Al。另外，通过增加厚度也能够实现更低的电阻。
另外，构成导电氧化物膜160的材料为包含铟和锡的氧化物膜或者包含铟和锌的氧化物膜中的任一方。进一步，构成后述的第三金属层170的材料被要求低电阻，因此可以是与第二金属层140相同的金属。
另外，在源电极42与半导体膜44之间、以及漏电极43与半导体膜44之间通常形成有未图示的低电阻半导体层。该低电阻半导体层通常使用掺杂了磷等n型掺杂物的非晶硅层或者掺杂了硼等p型掺杂物的非晶硅层。厚度为20nm左右。在结晶化的半导体膜44与掺杂后的非晶硅层之间还可以存在非晶硅等半导体层。有时为了提高器件特性而需要这些膜。对于半导体膜54也是同样的。
之后，如图23E、图23F以及图25G所示的制造工序(e)，将由氧化膜(例如氧化硅膜)、氮化膜(例如氮化硅膜)或者这些膜的层叠膜形成的钝化膜150形成于栅极绝缘膜130、半导体膜44、54以及被导电氧化物膜160覆盖的第二金属层140上。另外，通过光刻法、蚀刻法等，在钝化膜150形成连续贯通栅极绝缘膜130和钝化膜150的第一贯通孔171a、在厚度方向上贯通钝化膜150的第三贯通孔(未图示)以及孔部77、78、86，。该第一贯通孔191a将在后面成为第一接触孔191，第三贯通孔将在后面成为第三接触孔193。钝化膜150不限于上述的氧化膜、氮化膜等无机膜，也可以是由丙烯类、酰亚胺类的感光树脂形成的有机膜。
在此，决定栅极绝缘膜130和钝化膜150的材料、膜厚，以使得在由第二金属层140和第三金属层170夹着的钝化膜150所形成的每单位面积的电容小于由介于第一金属层120和第二金属层140之间的栅极绝缘膜130形成的每单位面积的电容。更具体而言，在钝化膜150所形成的每单位面积的电容优选为小于1.5×10-4(F/m2)。另一方面，在栅极绝缘膜130所形成的每单位面积的电容优选为1.5×10-4(F/m2)以上。
进一步，如图23G和图25H所示的制造工序(f)，在钝化膜150上形成第三金属层170。并且，第三金属层170通过图案形成而被加工成栅极布线21和中继电极55。下面使用图24A～图24C以及图26A～图26C来描述形成栅极布线21和中继电极55的工序。
此时，构成第三金属层170的材料也被填充到第一贯通孔以及第三贯通孔(省略图示)，形成第一接触孔191和第三接触孔193。由此，栅极布线21与栅电极41经由第一接触孔191电连接，源电极53与中继电极55经由第三接触孔193电连接。
接着，参照图24A～图24C以及图26A～图26C详细说明形成栅极布线21和中继电极55的工序。
首先，如图24A和图26A所示，在钝化膜150上形成第三金属层170。在该工序中，第三金属层170形成于像素100的整个面。
接着，如图24B和图26B所示，在第三金属层170上成膜感光性抗蚀剂膜180。感光性抗蚀剂膜180形成于与加工后成为栅极布线21和中继电极55的部分重叠的位置。另一方面，在除此以外的区域、也即是最终除去第三金属层170的部分不形成感光性抗蚀剂膜180。
接着，如图24C和图26C所示，通过蚀刻法对栅极布线21和中继电极55进行图案形成。具体而言，在感光性抗蚀剂膜180的位置残留第三金属层170。在此所残留的第三金属层170成为栅极布线21和中继电极55。也即是，栅极布线21和中继电极55由相同的材料形成。另一方面，在不形成感光性抗蚀剂膜180的区域，除去第三金属层170。
接着，省略图示，说明制造本实施方式2所涉及的有机EL显示器10的方法。具体而言，说明在上述薄膜晶体管阵列装置20上依次层叠层间绝缘膜11、堤15、阳极12、有机EL层13以及透明阴极14的方法。
首先，在第三金属层170上形成层间绝缘膜11。之后，通过光刻法、蚀刻法，形成贯通层间绝缘膜11的第四贯通孔(省略图示)。该第四贯通孔将在后面成为第四接触孔194。
接着，堤15形成于层间绝缘膜11上的与各像素100的边界对应的位置。进一步，阳极12按各像素100而形成在层间绝缘膜11上且堤15的开口部内。此时，构成阳极12的材料被填充到第四贯通孔，形成第四接触孔194。阳极12与中继电极55经由该第四接触孔194电连接。
阳极12的材料例如为钼、铝、金、银、铜等的导电性金属或者它们的合金、PEDOT:PSS等有机导电性材料、氧化锌或者铅添加氧化铟中的任一种材料。通过真空蒸镀法、电子束蒸镀法、RF溅射法或者印刷法等来制作由这些材料形成的膜，形成电极图案。
有机EL层13按各颜色(子像素列)或者各子像素而形成在阳极12上且堤15的开口部内。该有机EL层13是层叠空穴注入层、空穴输送层、发光层、电子输送层以及电子注入层等各层而构成的。例如，作为空穴注入层可以使用铜酞菁，作为空穴输送层可以使用α-NPD(Bis[N-(1-Naphthyl)-N-Phenyl]benzidine)，作为发光层可以使用Alq3(tris(8-hydroxyquinoline)aluminum)，作为电子输送层可以使用恶唑衍生物，作为电子注入层可以使用Alq3。这些材料仅仅是一例，也可以使用其它材料。
透明阴极14是在有机EL层13上连续形成的具有透射性的电极。透明阴极14的材料例如为ITO、SnO2、In2O3、ZnO或者它们的组合等。
(变形例)
接着，参照图27、图28A以及图28B说明本实施方式2所涉及的薄膜晶体管阵列装置20的变形例。图27是变形例所涉及的薄膜晶体管阵列装置的剖视图，是与图19对应的图。图28A和图28B是表示变形例所涉及的薄膜晶体管阵列装置的制造方法的图，是与图24A和图24B对应的图。
在图27示出的薄膜晶体管阵列装置中，钝化膜150和导电氧化物膜160的位置关系与图19不同。即，在图27中，在钝化膜150上形成导电氧化物膜160。但是，与图19同样地，端子部80被导电氧化物膜160覆盖。另外，虽然省略了图示，但在源电极53与中继电极55之间也存在导电氧化物膜160。即，即使是采用图27示出的结构，也能够得到与图19同样的效果。
在制造图27示出的薄膜晶体管阵列装置的情况下，如图28A和图28B所示，具有使用半色调掩模同时加工导电氧化物膜160和第三金属层170的方法(半色调工艺)。
首先，如图28A所示，在钝化膜150上形成导电氧化物膜160和第三金属层170。在该工序中，导电氧化物膜160和第三金属层170形成于像素100的整个面。
接着，如图28B所示，在第三金属层170上成膜感光性抗蚀剂膜180。该感光性抗蚀剂膜180由厚度尺寸相对小的第一感光性抗蚀剂膜181以及厚度尺寸相对大的第二感光性抗蚀剂膜182构成。
第一感光性抗蚀剂膜181形成于与加工后成为端子75、85的部分(端子85省略图示)重叠的位置。另一方面，第二感光性抗蚀剂膜182形成于与加工后成为栅极布线21和中继电极55的部分(中继电极55省略图示)重叠的位置。另一方面，在除此以外的区域、也即是最终除去导电氧化物膜160和第三金属层170的部分不形成感光性抗蚀剂膜180。
并且，在图28B示出的层叠构造体，通过蚀刻法对端子75、85、栅极布线以及中继电极55进行图案形成。具体而言，在第一感光性抗蚀剂膜181的位置，除去第三金属层170，仅残留导电氧化物膜160。在此所残留的导电氧化物膜160成为端子75、85。另一方面，在第二感光性抗蚀剂膜182的位置，残留导电氧化物膜160和第三金属层170。在此所残留的导电氧化物膜160和第三金属层170成为栅极布线21和中继电极55。也即是，栅极布线21和中继电极55由相同的材料形成。
这样，当要制造变形例所涉及的薄膜晶体管阵列装置时，需要使用如半色调工艺的复杂的方法。另一方面，当要分别加工导电氧化物膜160和第三金属层170时，制造工作量会进一步增加。这是因为：混合存在着如图27所示的像素100那样层叠有导电氧化物膜160和第三金属层170的区域、和如图27所示的端子部80那样仅由导电氧化物膜160构成的区域。
与此相对，在本实施方式2所涉及的薄膜晶体管阵列装置20中，在全部区域中层叠有第二金属层140和导电氧化物膜160。换言之，在残留着第二金属层140的区域总是还残留着导电氧化物膜160。另一方面，在除去了第二金属层140的区域总是也除去了导电氧化物膜160。因此，即使不使用图28A和图28B所说明的半色调工艺等，也能够简单地进行制造。
即，将本实施方式2与变形例进行比较可知，通过层叠导电氧化物膜160而得到的效果是共同的，但是本实施方式2的制造更为简单。
接着，参照图29～图31说明图21的变形例。在图29中示出阳极12以中继电极55的中央区域电连接的示例。另外，在图30中示出层间绝缘膜11由有机膜11a与无机膜11b这两层构成的示例。在此，有机膜11a被配置于与阳极12接触的一侧(上层)，无机膜11b被配置于与栅极布线21和中继电极55接触的一侧(下层)。
进一步，图31示出的薄膜晶体管阵列装置除了图21的结构以外还具备第二中继电极56、第三中继电极57、辅助布线90以及辅助电极91。另外，在图31中，为了明确位置关系，图示出有机EL层13、透明阴极14以及堤15。
辅助布线90由第二金属层140形成。另外，该辅助布线90呈列状被配置成与源极布线22平行，在两端部分别连接着辅助布线90。进一步，辅助布线90的上面被导电氧化物膜160覆盖。
第二中继电极56按各像素而形成于第三金属层170。并且，第二中继电极56经由在厚度方向上贯通钝化膜150的第五接触孔195与辅助布线90电连接。
第三中继电极57在与阳极12相同的层由与阳极12相同的材料按各像素而形成。并且，第三中继电极57经由在厚度方向上贯通层间绝缘膜11的第六接触孔196与第二中继电极56电连接。
进一步，透明阴极14经由在厚度方向上贯通堤15的第七接触孔197与第三中继电极57电连接。即，第二中继电极和第三中继电极57对辅助布线90和透明阴极14进行中继。由此，能够长期降低透明阴极14向辅助布线90的连接电阻。
在图31的示例中，中继电极55(第一中继电极)与源电极53不直接连接而与辅助电极91连接。辅助电极91按各像素而形成于第二金属层140。另外，辅助电极91的上面被导电氧化物膜160覆盖。并且，辅助电极91与中继电极55电连接，并且在与图31不同的剖面中与源电极53电连接。但是，辅助电极91的连接目标也可以是漏电极52。
这样，不限于在第二金属层140设置将阳极12和源电极53或者漏电极52直接或者间接地连接的中继电极55，也可以在第二金属层140设置将透明阴极14和辅助布线90直接或者间接地连接的中继电极56。即，形成于第二金属层140的中继电极是对形成于第二金属层140的第一导电性部件(图31的示例中为源电极53或者辅助布线90)和形成在层间绝缘膜11上方的层的第二导电性部件(在图31的示例中为阳极12或者透明阴极14)进行连接(中继)的电极即可。
第二中继电极56和第三中继电极57中的任一方或者两者也可以为例如在图31的纸面的外侧和内侧沿行方向延伸的布线。由此，第二中继电极和第三中继电极57能够与呈列状配置的辅助布线90配合而发挥作为二维延伸的辅助布线的功能。其结果，作为通过超大型显示面板中的电源布线的低电阻化实现降低功耗、实现降低窗口图案显示时的串扰的方式是更合适的。
在本实施方式1、2中，示出构成像素100的TFT为两个的情况，但本发明的应用范围不限于此。在为了补偿像素100内的TFT的不匀而由多个(三个以上)TFT构成的情况下，也可以采用同样的结构。
另外，在本实施方式1、2中，示出了用于驱动有机EL元件的像素结构，但不限于此。也可以应用于所有使用液晶、无机EL等、TFT而构成的薄膜晶体管阵列装置20。
另外，搭载了本实施方式1、2的有机EL显示面板的EL显示装置能够不会使图像信号劣化地显示的高像质的图像。即，本发明也可以应用于EL显示装置。
另外，在本实施方式1中，示出了以下示例：在层叠方向上相互相邻的第一～第三金属层120、140、170中的第一金属层120形成栅电极41、51，在第二金属层140形成栅极布线21(第一布线)，在第三金属层170形成源极布线22和电源布线23(第二布线)。另外，在本实施方式2中，示出了以下示例：在层叠方向上相互相邻的第一～第三金属层120、140、170中的第一金属层120形成栅电极41、51，在第二金属层140形成源极布线22和电源布线23(第一布线)，在第三金属层170形成栅极布线21(第二布线)。但是，本发明的应用范围不限于此。也即是，即使在第一金属层120和第二金属层140之间、以及第二金属层140和第三金属层170之间还形成有金属层，只要栅极布线21、源极布线22以及电源布线23位于栅电极41、51上方的金属层，则也能够得到本发明的效果。
另外，在本实施方式1、2中，示出了底栅型薄膜晶体管的示例，但是本发明的应用范围不限于此。即，本发明也可以应用于顶栅型薄膜晶体管。
另外，在本实施方式1、2中，示出了顶部发射型有机EL显示器10的示例，但本发明的应用范围不限于此。例如，也可以是使上部电极为反射电极、使下部电极为透明电极(＝ITO等透明导电膜)的底部发射型有机EL显示器。
另外，图7、图15～图17、图21、图29～图31等示出的中继电极55也可以形成于阳极12下的全个面。即，可以使中继电极55介于层间绝缘膜11与阳极12之间，使得层间绝缘膜11与阳极12不直接接触。由此，能够防止阳极12由于来自由树脂构成的层间绝缘膜11的氧、水分等而氧化、腐蚀等。通过采用上述结构，例如在阳极12由Al形成的情况下，能够防止由氧化、腐蚀等引起的阳极12的反射率降低以及电阻增加。其结果，能够实现寿命更长的显示面板。
以上，参照附图说明了本发明的实施方式，但本发明不限于图示的实施方式。可以在与本发明相同的范围内或者均等的范围内对图示的实施方式加以各种修改和/或变形。
产业上的可利用性
本发明的图像显示装置用薄膜晶体管阵列装置作为有机EL显示装置、液晶显示装置等中使用的驱动用底板(backplane)是有用的。

Claims (20)

1.一种薄膜晶体管阵列装置，其是与EL层隔着层间绝缘膜而层叠的装置，所述薄膜晶体管阵列装置包括：
基板；
第一布线，其配置在所述基板的上方；
第二布线，其与所述第一布线交叉；
第一晶体管，其包括形成于所述基板上的栅电极以及第一电极和第二电极；
第二晶体管，其形成于所述基板上；
钝化膜，其介于所述层间绝缘膜与所述第一晶体管之间、以及所述层间绝缘膜与所述第二晶体管之间；
导电氧化物膜，其层叠在所述钝化膜下；以及
中继电极，其形成于所述钝化膜上，对与所述第一电极设置在同层的第一导电性部件和所述EL层所包含的第二导电性部件进行中继，经由设置于所述钝化膜的第一孔部与所述第一导电性部件电连接，
所述第一晶体管和所述第二晶体管是底栅型晶体管，
所述第一布线配置在与所述第一电极同层的、所述钝化膜的下层，并且是与所述栅电极电连接的布线和与第一电极电连接的布线中的一方，
所述第二布线配置在与所述第一电极不同层的、所述钝化膜的上层，并且是与所述栅电极电连接的布线和与所述第一电极电连接的布线中的另一方，
在与所述第一电极相同的层且所述基板的周缘部配置有端子部，所述端子部被输入对所述薄膜晶体管阵列装置的所述第一布线或者所述第二布线进行驱动的外部信号，
所述导电氧化物膜覆盖所述端子部的上面，并且至少在所述第一孔部的底面部介于所述中继电极与所述第一导电性部件之间，使所述中继电极和所述第一导电性部件电连接，
所述中继电极与所述钝化膜上的所述第二布线形成在同一层，由与所述第二布线相同的材料形成。
2.根据权利要求1所述的薄膜晶体管阵列装置，
所述第一布线是与所述栅电极电连接的布线，
所述第二布线是与所述第一电极电连接的布线。
3.根据权利要求1所述的薄膜晶体管阵列装置，
所述第一布线是与所述第一电极电连接的布线，
所述第二布线是与所述栅电极电连接的布线。
4.根据权利要求1～3中的任一项所述的薄膜晶体管阵列装置，
所述第二导电性部件是以铝为主要成分的金属。
5.根据权利要求1～3中的任一项所述的薄膜晶体管阵列装置，
所述中继电极的与所述导电氧化物膜接触的面由至少包含铜、钼、钛以及钨中的任一种的金属形成。
6.根据权利要求1～3中的任一项所述的薄膜晶体管阵列装置，
所述中继电极为层叠构造。
7.根据权利要求1～3中的任一项所述的薄膜晶体管阵列装置，
所述层间绝缘膜包括有机膜和无机膜这两层，
所述无机膜覆盖所述第二布线和所述中继电极。
8.根据权利要求1～3中的任一项所述的薄膜晶体管阵列装置，
分别包含于所述第一晶体管和所述第二晶体管的半导体层是结晶半导体层，
所述第一晶体管和所述第二晶体管各自所包括的栅电极由耐热性比所述第一布线和第二布线中的与所述栅电极电连接的布线所使用的金属的耐热性高的金属形成。
9.根据权利要求8所述的薄膜晶体管阵列装置，
耐热性比与所述栅电极电连接的布线所使用的金属的耐热性高的金属是包含钼、钨、钛、钽、镍中的任一种的金属。
10.根据权利要求1～3中的任一项所述的薄膜晶体管阵列装置，
所述导电氧化物膜是包含铟和锡的氧化物膜或者包含铟和锌的氧化物膜中的任一方。
11.一种EL显示面板，包括：上部电极；下部电极；包括具有介于所述上部电极与所述下部电极之间的发光功能层的EL发光元件的EL单元；对所述EL发光元件进行控制的薄膜晶体管阵列装置；以及介于所述EL单元与所述薄膜晶体管阵列装置之间的层间绝缘膜，
所述薄膜晶体管阵列装置包括：
基板；
第一布线，其配置在所述基板的上方；
第二布线，其与所述第一布线交叉；
第一晶体管，其包括形成于所述基板上的栅电极以及第一电极和第二电极；
第二晶体管，其形成于所述基板上；
钝化膜，其介于所述层间绝缘膜与所述第一晶体管之间、以及所述层间绝缘膜与所述第二晶体管之间；
导电氧化物膜，其层叠在所述钝化膜下；以及
中继电极，其形成于所述钝化膜上，对与所述第一电极设置在同层的第一导电性部件和所述EL单元所包括的第二导电性部件进行中继，经由设置于所述钝化膜的第一孔部与所述第一导电性部件电连接，
所述第一晶体管和所述第二晶体管是底栅型晶体管，
所述第一布线配置在与所述第一电极同层的、所述钝化膜的下层，并且是与所述栅电极电连接的布线和与第一电极电连接的布线中的一方，
所述第二布线配置在与所述第一电极不同层的、所述钝化膜的上层，并且是与所述栅电极电连接的布线和与所述第一电极电连接的布线中的另一方，
在与所述第一电极相同的层且所述基板的周缘部配置有端子部，所述端子部被输入对所述薄膜晶体管阵列装置的所述第一布线或者所述第二布线进行驱动的外部信号，
所述导电氧化物膜覆盖所述端子部的上面端部，并且至少在所述第一孔部的底面部介于所述中继电极与所述第一导电性部件之间，使所述中继电极和所述第一导电性部件电连接，
所述中继电极与所述钝化膜上的所述第二布线形成在同一层，由与所述第二布线相同的材料形成。
12.根据权利要求11所述的EL显示面板，
所述第二导电性部件是以铝为主要成分的金属。
13.根据权利要求11或者12所述的EL显示面板，
所述第二导电性部件与所述中继电极在设置于所述层间绝缘膜的孔部的上部周缘的平坦区域连接。
14.一种EL显示装置，搭载了权利要求11～13中的任一项所述的EL显示面板。
15.一种薄膜晶体管阵列装置的制造方法，所述薄膜晶体管阵列装置是与EL层隔着层间绝缘膜而层叠的装置，所述制造方法包括：
第一工序，准备基板；
第二工序，在所述基板上形成第一布线；
第三工序，在所述基板上形成包括栅电极和第一电极及第二电极的第一晶体管以及第二晶体管，并且在所述第一晶体管和所述第二晶体管上形成导电氧化物膜；
第四工序，在所述导电氧化物膜上形成钝化膜；以及
第五工序，在所述钝化膜上形成中继电极，所述中继电极对与所述第一布线交叉的第二布线、与所述第一电极设置在同层的第一导电性部件以及设置于所述EL层的第二导电性部件进行中继，经由设置于所述钝化膜的第一孔部与所述第一导电性部件电连接，
所述第一晶体管和所述第二晶体管是底栅型晶体管，
所述第一布线配置在与所述第一电极同层的、所述钝化膜的下层，并且是与所述栅电极电连接的布线和与第一电极电连接的布线中的一方，
所述第二布线配置在与所述第一电极不同层的、所述钝化膜的上层，并且是与所述栅电极电连接的布线和与所述第一电极电连接的布线中的另一方，
在所述第三工序中，形成所述导电氧化物膜以使得覆盖端子部的上面，所述端子部是与所述第一电极设置在同一层、被输入对所述第一布线或者所述第二布线进行驱动的外部信号的端子部，
在所述第四工序中，使被所述导电氧化物膜覆盖的所述端子部的上面从设置于所述钝化膜的开口部露出，
所述导电氧化物膜至少在所述第一孔部的底面部介于所述中继电极与所述第一导电性部件之间，使所述中继电极和所述第一导电性部件电连接，
在所述第五工序中，所述中继电极使用与所述第二布线相同的材料而与所述钝化膜上的所述第二布线形成在同一层。
16.根据权利要求15所述的薄膜晶体管阵列装置的制造方法，
所述第二导电性部件是以铝为主要成分的金属。
17.根据权利要求15或者16所述的薄膜晶体管阵列装置的制造方法，
所述中继电极的与所述导电氧化物膜接触的面由至少包含铜、钼、钛以及钨中的任一种的金属形成。
18.根据权利要求15或者16所述的薄膜晶体管阵列装置的制造方法，
分别包含于所述第一晶体管和所述第二晶体管的半导体层是结晶半导体层，
由耐热性比所述第一布线和所述第二布线中的与所述栅电极电连接的布线所使用的金属的耐热性高的金属形成所述第一晶体管和所述第二晶体管各自所包括的栅电极。
19.根据权利要求15或者16所述的薄膜晶体管阵列装置的制造方法，
由包含铟和锡的氧化物膜或者包含铟和锌的氧化物膜形成所述导电氧化物膜。
20.一种EL显示面板的制造方法，包括：
第一工序，准备基板；
第二工序，在所述基板上形成第一布线；
第三工序，在所述基板上形成包括栅电极和第一电极及第二电极的第一晶体管以及第二晶体管，并且在所述第一晶体管和所述第二晶体管上形成导电氧化物膜；
第四工序，在所述导电氧化物膜上形成钝化膜；
第五工序，在所述钝化膜上形成中继电极，所述中继电极经由设置于所述钝化膜的第一孔部电连接于与所述第一布线交叉的第二布线和与所述第一电极设置于同一层的第一导电性部件；
第六工序，在所述钝化膜上形成层间绝缘膜；
第七工序，在所述层间绝缘膜上形成下部电极；
第八工序，在所述下部电极的上方形成发光功能层；以及
第九工序，在所述发光功能层的上方形成上部电极，
所述中继电极对所述第一导电性部件和相比于所述层间绝缘膜形成于上方的第二导电性部件进行中继，
所述第一晶体管和所述第二晶体管是底栅型晶体管，
所述第一布线配置在与所述第一电极同层的、所述钝化膜的下层，并且是与所述栅电极电连接的布线和与第一电极电连接的布线中的一方，
所述第二布线配置在与所述第一电极不同层的、所述钝化膜的上层，并且是与所述栅电极电连接的布线和与所述第一电极电连接的布线中的另一方，
在所述第三工序中，形成所述导电氧化物膜以使得覆盖端子部的上面，所述端子部是与所述第一电极设置于同一层、被输入对所述第一布线或者所述第二布线进行驱动的外部信号的端子部，
在所述第四工序中，使被所述导电氧化物膜覆盖的所述端子部的上面从设置于所述钝化膜的开口部露出，
所述导电氧化物膜至少在所述第一孔部的底面部介于所述中继电极与所述第一导电性部件之间，使所述中继电极与所述第一导电性部件电连接，
在所述第五工序中，所述中继电极使用与形成于所述钝化膜上的所述第二布线相同的材料而与所述钝化膜上的所述第二布线形成于同一层。
CN201180004126.0A 2011-09-30 2011-09-30 薄膜晶体管阵列装置、el显示面板、el显示装置、薄膜晶体管阵列装置的制造方法以及el显示面板的制造方法 Active CN103155019B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/005534 WO2013046280A1 (ja) 2011-09-30 2011-09-30 薄膜トランジスタアレイ装置、ｅｌ表示パネル、ｅｌ表示装置、薄膜トランジスタアレイ装置の製造方法、ｅｌ表示パネルの製造方法

Publications (2)

Publication Number Publication Date
CN103155019A CN103155019A (zh) 2013-06-12
CN103155019B true CN103155019B (zh) 2016-01-20

Family

ID=47991729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180004126.0A Active CN103155019B (zh) 2011-09-30 2011-09-30 薄膜晶体管阵列装置、el显示面板、el显示装置、薄膜晶体管阵列装置的制造方法以及el显示面板的制造方法

Country Status (4)

Country Link
US (1) US8664662B2 (zh)
JP (1) JP5724105B2 (zh)
CN (1) CN103155019B (zh)
WO (1) WO2013046280A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI523217B (zh) 2013-09-12 2016-02-21 友達光電股份有限公司 畫素結構
TWI831924B (zh) * 2014-04-25 2024-02-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102545253B1 (ko) 2015-05-28 2023-06-19 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102540372B1 (ko) * 2015-05-28 2023-06-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN107851409A (zh) * 2015-08-03 2018-03-27 夏普株式会社 显示面板
KR102654924B1 (ko) * 2016-06-16 2024-04-05 삼성디스플레이 주식회사 표시장치
KR20180062293A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 표시 장치
US11107845B2 (en) * 2017-03-29 2021-08-31 Sharp Kabushiki Kaisha TFT substrate, TFT substrate production method, and display device
US20200073189A1 (en) * 2018-08-30 2020-03-05 Sharp Kabushiki Kaisha Active matrix substrate, display device, and method for manufacturing active matrix substrate
JP7256622B2 (ja) * 2018-09-26 2023-04-12 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529951A (en) 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
JP3227980B2 (ja) 1994-02-23 2001-11-12 ソニー株式会社 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法
JP2000276078A (ja) 1999-03-23 2000-10-06 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示装置
JP4530450B2 (ja) * 1999-09-29 2010-08-25 三洋電機株式会社 Ｅｌ表示装置
TW594637B (en) * 2002-09-13 2004-06-21 Sanyo Electric Co Electroluminescence display device and method of pattern layout for the electroluminescence display device
JP4278353B2 (ja) * 2002-09-13 2009-06-10 三洋電機株式会社 エレクトロルミネッセンス表示装置及びエレクトロルミネッセンス表示装置のパターンレイアウト方法
JP4700317B2 (ja) * 2004-09-30 2011-06-15 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2009020199A (ja) * 2007-07-10 2009-01-29 Mitsubishi Electric Corp 表示パネル及びその製造方法
JP5109542B2 (ja) * 2007-09-18 2012-12-26 カシオ計算機株式会社 表示装置の製造方法
WO2009063648A1 (ja) 2007-11-14 2009-05-22 Panasonic Corporation 薄膜トランジスタ、その製造方法および薄膜トランジスタを用いた電子機器
JP2009128577A (ja) * 2007-11-22 2009-06-11 Hitachi Ltd 有機発光表示装置
JP5318865B2 (ja) 2008-05-29 2013-10-16 パナソニック株式会社 薄膜トランジスタと、その製造方法と、薄膜トランジスタを用いた電子機器
KR20130044124A (ko) 2010-05-10 2013-05-02 파나소닉 액정 디스플레이 주식회사 결정성 반도체막의 제조 방법, 결정성 반도체막을 갖는 기판, 박막 트랜지스터
JP5576862B2 (ja) 2010-09-21 2014-08-20 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
WO2012039000A1 (ja) * 2010-09-21 2012-03-29 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
JP5891504B2 (ja) * 2011-03-08 2016-03-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタアレイ装置の製造方法

Also Published As

Publication number Publication date
US8664662B2 (en) 2014-03-04
WO2013046280A1 (ja) 2013-04-04
JP5724105B2 (ja) 2015-05-27
US20130082270A1 (en) 2013-04-04
JPWO2013046280A1 (ja) 2015-03-26
CN103155019A (zh) 2013-06-12

Similar Documents

Publication Publication Date Title
CN103155019B (zh) 薄膜晶体管阵列装置、el显示面板、el显示装置、薄膜晶体管阵列装置的制造方法以及el显示面板的制造方法
KR101671038B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
US9425426B2 (en) Organic light emitting diode display having auxiliary electrode
US8680761B2 (en) Organic electroluminescence display device including wiring and stacked structure
KR101685716B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
US20130099218A1 (en) Organic light-emitting display device and method of fabricating the same
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
JP4117985B2 (ja) Ｅｌ表示装置
KR101338021B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
JP4684592B2 (ja) 有機電界発光素子の製造方法
TWI383344B (zh) 顯示單元及其製造方法
JP4488557B2 (ja) Ｅｌ表示装置
KR101544663B1 (ko) 박막 트랜지스터 어레이 장치 및 그것을 이용한 el 표시 장치
WO2019003417A1 (ja) 可撓性表示装置及び可撓性表示装置の製造方法
US20080197354A1 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
JP5778786B2 (ja) 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置
WO2011138818A1 (ja) 薄膜トランジスタ装置、薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び薄膜トランジスタ装置の製造方法
JP4278244B2 (ja) Ｅｌ表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Applicant after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

Applicant before: Panasonic Liquid Crystal Display Co.,Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD. TO: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: CORRECT: ADDRESS; FROM:

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190617

Address after: Tokyo, Japan

Patentee after: JOLED Inc.

Address before: Tokyo, Japan

Co-patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee before: JOLED Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231124

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo, Japan

Patentee before: JOLED Inc.