CN110098160A - 一种晶圆级封装芯片及其制备方法 - Google Patents
一种晶圆级封装芯片及其制备方法 Download PDFInfo
- Publication number
- CN110098160A CN110098160A CN201910139492.5A CN201910139492A CN110098160A CN 110098160 A CN110098160 A CN 110098160A CN 201910139492 A CN201910139492 A CN 201910139492A CN 110098160 A CN110098160 A CN 110098160A
- Authority
- CN
- China
- Prior art keywords
- wafer
- plastic packaging
- layer
- forming
- salient point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 120
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 238000000227 grinding Methods 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 13
- 238000010992 reflux Methods 0.000 claims description 13
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000004408 titanium dioxide Substances 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims 1
- 238000001465 metallisation Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 7
- 238000012856 packing Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 20
- 238000005538 encapsulation Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 239000005022 packaging material Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000010257 thawing Methods 0.000 description 2
- 241001133184 Colletotrichum agaves Species 0.000 description 1
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003856 thermoforming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明公开一种晶圆级封装芯片及其制备方法，通过在晶圆正面及背面做塑封，使晶圆级封装芯片管芯的正面、半侧壁及背面都由树脂包封，降低了芯片工作的潜在可靠性风险。在对晶圆背面做塑封前，在晶圆背面制备一层金属化层，使得这种封装形式更适合于功率器件。此外，采用本发明方法制备的晶圆级封装芯片还具有体积小、重量轻、厚度薄的特点。
Description
技术领域
本发明涉及晶圆级封装技术领域，特别是涉及一种晶圆级封装芯片及其制备方法。
背景技术
晶圆级封装(Wafer Level Package，WLP)是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。WLP与传统封装方式的不同在于，传统的晶片封装是先切割再封测，而封装后约比原晶片尺寸增加20％；而WLP则是先在整片晶圆上进行封装和测试，然后才划线分割，因此，封装后的体积与IC裸芯片尺寸几乎相同，能大幅降低封装后的IC尺寸。然而，传统的晶圆级封装仍具有如下缺点：
1、封装后芯片的整个管芯是裸露的，管芯的正面及侧面没有用塑封料包封，有潜在的可靠性风险；
2、管芯背面多数没有背面金属，这非常不利于功率器件封装；
3、对于分离器件或功率器件而言，用传统的晶圆级封装不太可能将晶圆的厚度减薄到100um以下。
发明内容
本发明的目的是提供一种晶圆级封装芯片及其制备方法，以解决传统晶圆级封装存在的以上缺点。
为实现上述目的，本发明提供了如下方案：
一种晶圆级封装芯片，所述晶圆级封装芯片包括依次设置的背面塑封层、背面金属层、硅片和二氧化硅层；还包括所述二氧化硅层表面设置的钝化层和凸点下金属化层；所述凸点下金属化层上方植有凸点；所述凸点、所述钝化层、所述二氧化硅层及所述硅片的上半部由正面塑封层塑封。
可选的，所述凸点为锡球。
可选的，所述凸点为铜柱、金柱或镍柱。
可选的，所述正面塑封层的厚度为10-100μm。
可选的，所述正面塑封层和所述背面塑封层的材料为树脂。
一种晶圆级封装芯片的制备方法，所述制备方法用于制备所述晶圆级封装芯片；所述制备方法包括：
准备再布线后的晶圆；所述再布线后的晶圆包括硅片、硅片上方的二氧化硅层、二氧化硅层上方的钝化层和凸点下金属化层；
在所述凸点下金属化层上植入凸点，形成植球后的晶圆；
将所述植球后的晶圆推入回流炉中回流，形成回流后的晶圆；
在所述回流后的晶圆的正面进行划片，形成正面划片后的晶圆；
在所述正面划片后的晶圆的正面做塑封，形成正面塑封后的晶圆；
对所述正面塑封后的晶圆的正面进行研磨，形成正面研磨后的晶圆；
对所述正面研磨后的晶圆的背面进行研磨，形成背面研磨后的晶圆；
在所述背面研磨后的晶圆的背面制备金属层，形成背面金属化后的晶圆；
对所述背面金属化后的晶圆的背面进行塑封，形成背面塑封后的晶圆；
对所述背面塑封后的晶圆进行划片，形成多个所述晶圆级封装芯片。
可选的，所述在所述凸点下金属化层上植入凸点，形成植球后的晶圆，具体包括：
在所述凸点下金属化层上植入凸点，所述凸点为锡球、铜柱、金柱或镍柱，形成所述植球后的晶圆。
可选的，所述在所述回流后的晶圆的正面进行划片，形成正面划片后的晶圆，具体包括：
在所述回流后的晶圆的正面进行划片，划片的深度小于所述晶圆级封装芯片的厚度，形成所述正面划片后的晶圆。
可选的，所述在所述正面划片后的晶圆的正面做塑封，形成正面塑封后的晶圆，具体包括：
在所述正面划片后的晶圆的正面做塑封，形成初始正面塑封层；所述凸点、所述钝化层、所述二氧化硅层及所述硅片的上半部由所述初始正面塑封层塑封，形成所述正面塑封后的晶圆。
可选的，所述对所述正面塑封后的晶圆的正面进行研磨，形成正面研磨后的晶圆，具体包括：
对所述正面塑封后的晶圆的正面进行研磨，研磨至露出所述初始正面塑封层包裹的所述凸点，形成正面研磨后的晶圆；研磨后的正面塑封层的厚度为10-100μm。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明提供一种晶圆级封装芯片及其制备方法，通过在再布线后的晶圆的正面及背面做塑封，使管芯的正面、半侧壁及背面都由树脂包封，降低了芯片工作的潜在可靠性风险。在对晶圆背面做塑封前，在晶圆背面制备一层金属化层，使得这种封装形式更适合于功率器件。此外，采用本发明方法制备的晶圆级封装芯片还具有体积小、重量轻、厚度薄的特点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据本发明提供的附图获得其他的附图。
图1为本发明提供的晶圆级封装芯片的结构示意图；
图2为本发明提供的再布线后的晶圆的结构示意图；
图3为本发明实施例提供的植球步骤示意图；
图4为本发明提供的回流步骤示意图；
图5为本发明提供的晶圆正面划片步骤示意图；
图6为本发明提供的晶圆级正面塑封步骤示意图；
图7为本发明提供的晶圆正面研磨步骤示意图；
图8为本发明提供的晶圆背面研磨、背面腐蚀及背面金属化步骤示意图；
图9为本发明提供的晶圆背面塑封步骤示意图；
图10为本发明提供的晶圆划片步骤示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种晶圆级封装芯片及其制备方法，以解决传统晶圆级封装存在的可靠性风险。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明提供的晶圆级封装芯片的结构示意图。参见图1，所述晶圆级封装芯片包括依次设置的背面塑封层108、背面金属层107、硅片101和二氧化硅层102；还包括所述二氧化硅层102表面设置的钝化层103和UBM(under bump metalization，凸点下金属化)层104。所述凸点下金属化层104上方植有凸点105；所述凸点105、所述钝化层103、所述二氧化硅层102及所述硅片101的上半部由正面塑封层106塑封。
在本发明实施例中，晶圆正面的所述凸点105为锡球。在实际应用中，所述凸点105还可以为铜柱、金柱或镍柱。所述凸点为铜柱时，研磨后可以在铜柱的表面蒸镀一层金属镍或锡；所述凸点为镍柱时，研磨后可以在镍柱的表面化学镀一层金层。
所述正面塑封层106的厚度为10-100μm。所述正面塑封层和所述背面塑封层的材料为树脂。管芯的正面和背面都由树脂包封；管芯的侧壁部分也由树脂包封；因此降低了传统晶圆级封装存在的可靠性风险。管芯的背面还具有金属化层，有利于功率器件的封装。
本发明还提供一种晶圆级封装芯片的制备方法，所述制备方法用于制备所述晶圆级封装芯片，所述制备方法包括：
Step 1：准备再布线后的晶圆。
图2为本发明提供的再布线后的晶圆的结构示意图。参见图2，所述再布线后的晶圆包括硅片201、硅片上方的二氧化硅层202、二氧化硅层上方的钝化层203和凸点下金属化层204。
以功率Trench MOSFET为例，所述再布线后的晶圆正面的工艺流程为：
晶圆正面氧化，Trench光刻；
Trench刻蚀；栅氧；多晶硅淀积；多晶硅Etchback；
P-well光刻；P-well离子注入；推进；
Source光刻；Source离子注入；推进；
BPSG淀积；接触孔光刻；
晶圆正面金属化；金属化光刻；
钝化层淀积；钝化层光刻；
晶圆正面金属层表面制作UBM层(再布线)，得到所述再布线后的晶圆。
Step 2：在所述凸点下金属化层UBM上植入凸点，形成植球后的晶圆。
图3为本发明实施例提供的植球步骤示意图。在晶圆正面植入凸点205，本实施例是把锡球(solderball)放在晶圆正面的UBM区域。为了保证焊膏和焊料球都准确定位在对应的UBM上，就要使用掩模板。锡球205通过掩模板的开孔被放置于UBM上，然后将植球后的硅片推入回流炉中回流，锡球经回流融化与UBM形成良好的浸润结合。
在实际应用中，所述凸点205还可以为铜柱、金柱或镍柱，在UBM上植入凸点，形成所述植球后的晶圆。所述凸点为铜柱时，研磨后可以在铜柱的表面蒸镀一层金属镍或锡；所述凸点为镍柱时，研磨后可以在镍柱的表面化学镀一层金层。
Step 3：将所述植球后的晶圆推入回流炉中回流，形成回流后的晶圆。
图4为本发明提供的回流步骤示意图。将植球后的晶圆推入回流炉中回流，锡球经回流融化与UBM形成良好的浸润结合。
Step 4：在所述回流后的晶圆的正面进行划片，形成正面划片后的晶圆。
图5为本发明提供的晶圆正面划片步骤示意图。参见图5，在所述回流后的晶圆的正面进行划片，划片的深度小于最终得到的所述晶圆级封装芯片的厚度，形成所述正面划片后的晶圆。
Step 5：在所述正面划片后的晶圆的正面做塑封，形成正面塑封后的晶圆。
图6为本发明提供的晶圆级正面塑封步骤示意图。参见图6，在所述正面划片后的晶圆的正面做塑封(molding)，形成初始正面塑封层206；所述凸点、所述钝化层、所述二氧化硅层及所述硅片的上半部由所述初始正面塑封层206塑封，形成所述正面塑封后的晶圆。这样晶圆的正面和侧面都会被塑封料填充。
Step 6：对所述正面塑封后的晶圆的正面进行研磨，形成正面研磨后的晶圆。
图7为本发明提供的晶圆正面研磨步骤示意图。参见图7，对所述正面塑封后的晶圆的正面塑封料206进行研磨，研磨至露出所述初始正面塑封层206包裹的所述凸点205，形成正面研磨后的晶圆；研磨后的正面塑封层的厚度为10-100μm。
Step 7：对所述正面研磨后的晶圆的背面进行研磨，形成背面研磨后的晶圆。
图8为本发明提供的晶圆背面研磨、背面腐蚀及背面金属化步骤示意图。对所述正面研磨后的晶圆背面的硅片201进行研磨，将硅片201背面研磨至要求的厚度，比如30-200um；形成背面研磨后的晶圆。之后，在晶圆的背面制备金属。
Step 8：在所述背面研磨后的晶圆的背面制备金属层，形成背面金属化后的晶圆。
参见图8，在所述背面研磨后的晶圆的背面制备一层金属层207，形成背面金属化后的晶圆。背面金属层207覆盖整个背面研磨后的晶圆的背面。
Step 9：对所述背面金属化后的晶圆的背面进行塑封，形成背面塑封后的晶圆。
图9为本发明提供的晶圆背面塑封步骤示意图。参见图9，完成背面减薄及背面金属化之后，在晶圆背面的金属层207背面再制备一层塑封料208。可以用两种方法：用热成型的塑封方法；或背面贴树脂膜；对所述背面金属化后的晶圆的背面进行塑封，形成背面塑封后的晶圆。背面塑封层208完全覆盖所述背面金属层207。
Step 10：对所述背面塑封后的晶圆进行划片，形成多个所述晶圆级封装芯片。
图10为本发明提供的晶圆划片步骤示意图。参见图10，对所述背面塑封后的晶圆进行划片，形成多个所述晶圆级封装芯片。封装好之后的管芯结构如图1所示。可见，封装好之后的管芯结构的正面、侧壁和背面分别由正面塑封层106和背面塑封层108包封，降低了传统晶圆级封装存在的可靠性风险。管芯的背面还具有金属化层，有利于功率器件的封装。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的装置及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种晶圆级封装芯片，其特征在于，所述晶圆级封装芯片包括依次设置的背面塑封层、背面金属层、硅片和二氧化硅层；还包括所述二氧化硅层表面设置的钝化层和凸点下金属化层；所述凸点下金属化层上方植有凸点；所述凸点、所述钝化层、所述二氧化硅层及所述硅片的上半部由正面塑封层塑封。
2.根据权利要求1所述的晶圆级封装芯片，其特征在于，所述凸点为锡球。
3.根据权利要求1所述的晶圆级封装芯片，其特征在于，所述凸点为铜柱、金柱或镍柱。
4.根据权利要求1所述的晶圆级封装芯片，其特征在于，所述正面塑封层的厚度为10-100μm。
5.根据权利要求1所述的晶圆级封装芯片，其特征在于，所述正面塑封层和所述背面塑封层的材料为树脂。
6.一种晶圆级封装芯片的制备方法，其特征在于，所述制备方法用于制备权利要求1所述的晶圆级封装芯片；所述制备方法包括：
准备再布线后的晶圆；所述再布线后的晶圆包括硅片、硅片上方的二氧化硅层、二氧化硅层上方的钝化层和凸点下金属化层；
在所述凸点下金属化层上植入凸点，形成植球后的晶圆；
将所述植球后的晶圆推入回流炉中回流，形成回流后的晶圆；
在所述回流后的晶圆的正面进行划片，形成正面划片后的晶圆；
在所述正面划片后的晶圆的正面做塑封，形成正面塑封后的晶圆；
对所述正面塑封后的晶圆的正面进行研磨，形成正面研磨后的晶圆；
对所述正面研磨后的晶圆的背面进行研磨，形成背面研磨后的晶圆；
在所述背面研磨后的晶圆的背面制备金属层，形成背面金属化后的晶圆；
对所述背面金属化后的晶圆的背面进行塑封，形成背面塑封后的晶圆；
对所述背面塑封后的晶圆进行划片，形成多个所述晶圆级封装芯片。
7.根据权利要求6所述的制备方法，其特征在于，所述在所述凸点下金属化层上植入凸点，形成植球后的晶圆，具体包括：
在所述凸点下金属化层上植入凸点，所述凸点为锡球、铜柱、金柱或镍柱，形成所述植球后的晶圆。
8.根据权利要求6所述的制备方法，其特征在于，所述在所述回流后的晶圆的正面进行划片，形成正面划片后的晶圆，具体包括：
在所述回流后的晶圆的正面进行划片，划片的深度小于所述晶圆级封装芯片的厚度，形成所述正面划片后的晶圆。
9.根据权利要求6所述的制备方法，其特征在于，所述在所述正面划片后的晶圆的正面做塑封，形成正面塑封后的晶圆，具体包括：
在所述正面划片后的晶圆的正面做塑封，形成初始正面塑封层；所述凸点、所述钝化层、所述二氧化硅层及所述硅片的上半部由所述初始正面塑封层塑封，形成所述正面塑封后的晶圆。
10.根据权利要求6所述的制备方法，其特征在于，所述对所述正面塑封后的晶圆的正面进行研磨，形成正面研磨后的晶圆，具体包括：
对所述正面塑封后的晶圆的正面进行研磨，研磨至露出所述初始正面塑封层包裹的所述凸点，形成正面研磨后的晶圆；研磨后的正面塑封层的厚度为10-100μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910139492.5A CN110098160A (zh) | 2019-02-26 | 2019-02-26 | 一种晶圆级封装芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910139492.5A CN110098160A (zh) | 2019-02-26 | 2019-02-26 | 一种晶圆级封装芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110098160A true CN110098160A (zh) | 2019-08-06 |
Family
ID=67443910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910139492.5A Pending CN110098160A (zh) | 2019-02-26 | 2019-02-26 | 一种晶圆级封装芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110098160A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110473792A (zh) * | 2019-09-02 | 2019-11-19 | 电子科技大学 | 一种用于集成电路晶圆级封装的重构方法 |
| CN111211081A (zh) * | 2020-03-09 | 2020-05-29 | 上海朕芯微电子科技有限公司 | 单晶粒减薄背面金属化方法 |
| CN111654262A (zh) * | 2020-06-19 | 2020-09-11 | 北京航天微电科技有限公司 | 一种saw滤波器芯片的晶圆级封装方法及晶圆级封装结构 |
| CN111816624A (zh) * | 2020-07-20 | 2020-10-23 | 宁波力源科技有限公司 | 一种晶圆级芯片封装结构及其封装工艺 |
| CN112490130A (zh) * | 2020-11-25 | 2021-03-12 | 通富微电子股份有限公司 | 芯片封装方法、芯片封装结构及散热封装器件 |
| CN113506750A (zh) * | 2021-05-20 | 2021-10-15 | 上海朕芯微电子科技有限公司 | 一种绝缘栅双极型晶体管的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127206A (ja) * | 1999-08-13 | 2001-05-11 | Citizen Watch Co Ltd | チップスケールパッケージの製造方法及びｉｃチップの製造方法 |
| US20110034007A1 (en) * | 2009-08-04 | 2011-02-10 | Disco Corporation | Dividing method for platelike workpiece |
| CN102903642A (zh) * | 2011-07-29 | 2013-01-30 | 万国半导体(开曼)股份有限公司 | 一种将芯片底部和周边包封的芯片级封装方法 |
| CN108511401A (zh) * | 2018-05-03 | 2018-09-07 | 江阴长电先进封装有限公司 | 一种半导体芯片的封装结构及其封装方法 |
-
2019
- 2019-02-26 CN CN201910139492.5A patent/CN110098160A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127206A (ja) * | 1999-08-13 | 2001-05-11 | Citizen Watch Co Ltd | チップスケールパッケージの製造方法及びｉｃチップの製造方法 |
| US20110034007A1 (en) * | 2009-08-04 | 2011-02-10 | Disco Corporation | Dividing method for platelike workpiece |
| CN102903642A (zh) * | 2011-07-29 | 2013-01-30 | 万国半导体(开曼)股份有限公司 | 一种将芯片底部和周边包封的芯片级封装方法 |
| CN108511401A (zh) * | 2018-05-03 | 2018-09-07 | 江阴长电先进封装有限公司 | 一种半导体芯片的封装结构及其封装方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110473792A (zh) * | 2019-09-02 | 2019-11-19 | 电子科技大学 | 一种用于集成电路晶圆级封装的重构方法 |
| CN110473792B (zh) * | 2019-09-02 | 2021-04-02 | 电子科技大学 | 一种用于集成电路晶圆级封装的重构方法 |
| CN111211081A (zh) * | 2020-03-09 | 2020-05-29 | 上海朕芯微电子科技有限公司 | 单晶粒减薄背面金属化方法 |
| CN111654262A (zh) * | 2020-06-19 | 2020-09-11 | 北京航天微电科技有限公司 | 一种saw滤波器芯片的晶圆级封装方法及晶圆级封装结构 |
| CN111654262B (zh) * | 2020-06-19 | 2023-09-08 | 北京航天微电科技有限公司 | 一种saw滤波器芯片的晶圆级封装方法及晶圆级封装结构 |
| CN111816624A (zh) * | 2020-07-20 | 2020-10-23 | 宁波力源科技有限公司 | 一种晶圆级芯片封装结构及其封装工艺 |
| CN112490130A (zh) * | 2020-11-25 | 2021-03-12 | 通富微电子股份有限公司 | 芯片封装方法、芯片封装结构及散热封装器件 |
| CN113506750A (zh) * | 2021-05-20 | 2021-10-15 | 上海朕芯微电子科技有限公司 | 一种绝缘栅双极型晶体管的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110098160A (zh) | 一种晶圆级封装芯片及其制备方法 | |
| CN104051337B (zh) | 立体堆叠集成电路***芯片封装的制造方法与测试方法 | |
| CN103718289B (zh) | 半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及制造方法 | |
| US9595453B2 (en) | Chip package method and package assembly | |
| CN105448752B (zh) | 埋入硅基板扇出型封装方法 | |
| CN1332431C (zh) | 半导体器件的制造方法 | |
| CN108597998A (zh) | 晶圆级***封装方法及封装结构 | |
| Zoschke et al. | Hermetic wafer level packaging of MEMS components using through silicon via and wafer to wafer bonding technologies | |
| CN105977222B (zh) | 半导体芯片封装结构及封装方法 | |
| US20120098122A1 (en) | Wafer level packaging of micro-electro-mechanical systems (mems) and complementary metal-oxide-semiconductor (cmos) substrates | |
| CN105655320B (zh) | 低成本芯片背部硅通孔互连结构及其制备方法 | |
| TW201214626A (en) | Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect | |
| TW200952133A (en) | Apparatus and method for using spacer paste to package an image sensor | |
| TW200729398A (en) | 3D IC method and device | |
| CN107221517B (zh) | 一种包覆型芯片尺寸封装结构及其封装方法 | |
| CN206558495U (zh) | 芯片嵌入硅基式扇出型封装结构 | |
| CN102637713B (zh) | 一种含有金属微凸点的图像传感器封装方法 | |
| CN106129023A (zh) | 双面贴装的扇出封装结构及封装方法 | |
| CN105600738B (zh) | 一种用于晶圆级封装的密闭结构及其制造方法 | |
| CN108010889A (zh) | 芯片封装结构及封装方法 | |
| CN104795338A (zh) | 背照式影像芯片的晶圆级低成本封装工艺和结构 | |
| CN205984951U (zh) | 双面贴装的扇出封装结构 | |
| CN103745969A (zh) | 光通讯互联txv 3d集成封装及封装方法 | |
| CN105489550B (zh) | 低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法 | |
| CN106129031A (zh) | 芯片封装结构及其封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190806 |