JP2009277882A - Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ - Google Patents

Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ Download PDF

Info

Publication number
JP2009277882A
JP2009277882A JP2008127733A JP2008127733A JP2009277882A JP 2009277882 A JP2009277882 A JP 2009277882A JP 2008127733 A JP2008127733 A JP 2008127733A JP 2008127733 A JP2008127733 A JP 2008127733A JP 2009277882 A JP2009277882 A JP 2009277882A
Authority
JP
Japan
Prior art keywords
layer
group iii
iii nitride
nitride semiconductor
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008127733A
Other languages
English (en)
Inventor
Hisayuki Miki
久幸 三木
Taisuke Yokoyama
泰典 横山
Takehiko Okabe
健彦 岡部
Kenzo Hanawa
健三 塙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2008127733A priority Critical patent/JP2009277882A/ja
Priority to US12/464,522 priority patent/US8012784B2/en
Publication of JP2009277882A publication Critical patent/JP2009277882A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】生産性に優れるとともに、優れた発光特性を備えるＩＩＩ族窒化物半導体発光素子を製造することが可能なＩＩＩ族窒化物半導体発光素子の製造方法及びＩＩＩ族窒化物半導体発光素子、並びにランプを提供する。
【解決手段】基板１１上に、ＩＩＩ族窒化物化合物からなるバッファ層１２を積層し、該バッファ層１２上に、下地層１４ａを備えるｎ型半導体層１４、発光層１５及びｐ型半導体層１６を順次積層する方法であり、バッファ層１２を、少なくとも金属Ｇａ原料とＶ族元素を含んだガスとをプラズマで活性化して反応させることによってＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）なる組成で形成し、バッファ層１２上に下地層１４ａを形成する。
【選択図】図１

Description

本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、電子デバイス等に好適に用いられる、ＩＩＩ族窒化物半導体発光素子の製造方法及びＩＩＩ族窒化物半導体発光素子、並びにランプに関する。
ＩＩＩ族窒化物半導体は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の半導体発光素子として製品化され、各種用途で使用されている。また、電子デバイスに用いた場合でも、ＩＩＩ族窒化物半導体は、従来のＩＩＩ−Ｖ族化合物半導体を用いた場合に比べて優れた特性が得られるポテンシャルを有している。
このようなＩＩＩ族窒化物半導体は、一般的に、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料として、有機金属化学気相成長（ＭＯＣＶＤ）法によって製造されている。ＭＯＣＶＤ法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板の表面で原料を分解させることにより、結晶を成長させる方法である。
従来、ＩＩＩ族窒化物半導体の単結晶ウェーハは市販されておらず、ＩＩＩ族窒化物半導体としては、異なる材料の単結晶ウェーハ上に結晶を成長させて得る方法が一般的である。このような、異種基板と、その上にエピタキシャル成長させるＩＩＩ族窒化物半導体結晶との間には、大きな格子不整合が存在する。例えば、サファイア（Ａｌ２Ｏ３）基板上に窒化ガリウム（ＧａＮ）を成長させた場合、両者の間には１６％の格子不整合が存在し、ＳｉＣ基板上に窒化ガリウムを成長させた場合には、両者の間に６％の格子不整合が存在する。一般に、上述のような大きな格子不整合が存在する場合、基板上に結晶を直接エピタキシャル成長させることが困難となり、また、成長させた場合であっても結晶性の良好な結晶が得られないという問題がある。
そこで、有機金属化学気相成長（ＭＯＣＶＤ）法により、サファイア単結晶基板もしくはＳｉＣ単結晶基板の上に、ＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる際、まず、基板上に窒化アルミニウム（ＡｌＮ）や窒化アルミニウムガリウム（ＡｌＧａＮ）からなる低温バッファ層と呼ばれる層を積層し、その上に高温でＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる方法が提案されており、一般に行われている（例えば、特許文献１、２）。
しかしながら、特許文献１及び２に記載された方法では、基本的に、基板とその上に成長されるＩＩＩ族窒化物半導体結晶との間が格子整合していないため、成長した結晶の内部に、表面に向かって伸びる貫通転位と呼ばれる転位を内包した状態となる。このため、結晶に歪みが生じてしまい、構造を適正化しなければ充分な発光強度を得ることができず、また、生産性が低下してしまう等の問題があった。
一方、近年では、ＩＩＩ族窒化物半導体結晶と格子整合することが可能な結晶構造を有する材料を基板に用いることが提案されている。しかしながら、このような材料は、高温において、ＭＯＣＶＤ法で用いられる原料のアンモニアやＧａ、水素等との反応性を有しているため、サファイアやＳｉＣ等からなる基板のように、ＭＯＣＶＤ法により結晶成長することは困難であった。
また、一般に、反応装置内は減圧されているとともに、非常に速い流速でガスが流通しているため、半導体原料ガスが基板の側面にまで流れ込み、さらに、基板の裏面にまで回りこむ可能性がある。このため、上述のような基板と原料との反応作用は、基板の表側の面のみならず、原料を含む気体に曝される全ての面に生じる虞があった。
そこで、予め、ＭＯＣＶＤ法以外の方法によって基板上にバッファ層を形成し、このバッファ層が形成された基板をＭＯＣＶＤ反応炉へ導入するという方法が提案されている（例えば、特許文献３、４）。特許文献３及び４に記載の方法では、基板上に、反応性スパッタ法によってバッファ層を成膜するとともに、基板材料として、サファイア、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガン、ＩＩＩ族窒化物系化合物半導体単結晶等が用いられ、中でもサファイアのａ面基板が好適とされている。
上記特許文献３、４によれば、反応性スパッタ法を用いた方法でバッファ層を形成することにより、バッファ層が良好に配向するので、その上に形成されるＩＩＩ族窒化物半導体の結晶性が向上するとされている。
特許第３０２６０８７号公報 特開平４−２９７０２３号公報 特許第３４４０８７３号公報 特許第３７００４９２号公報
しかしながら、本発明者等が鋭意検討した結果、特許文献１、２に記載されたような方法を用いて、基板表面に上記材料からなるバッファ層を成膜した場合、その上にＭＯＣＶＤを用いて成膜した窒化ガリウム系化合物半導体の結晶性を向上させるのには限界があった。これは、特許文献１、２の方法では、バッファ層が非晶質や多結晶の相を含むことによるものと考えられる。同様に、特許文献３、４に記載されたような、スパッタ成膜された窒化アルミニウムをバッファ層として用いた成膜方法では、バッファ層と窒化ガリウム層との格子定数の違いにより、結晶性の向上が望めないという問題があった。
本発明は上記課題に鑑みてなされたものであり、基板上に結晶性の良好なＩＩＩ族窒化物半導体を成長させることができ、生産性に優れるとともに、優れた発光特性を備えるＩＩＩ族窒化物半導体発光素子を製造することが可能なＩＩＩ族窒化物半導体発光素子の製造方法、及びＩＩＩ族窒化物半導体発光素子、並びにランプを提供することを目的とする。
本発明者は、上記問題を解決するために鋭意検討した結果、本発明を完成した。
即ち、本発明は以下に関する。
［１］ 基板上に、ＩＩＩ族窒化物化合物からなるバッファ層を積層し、該バッファ層上に、下地層を備えるｎ型半導体層、発光層及びｐ型半導体層を順次積層するＩＩＩ族窒化物半導体発光素子の製造方法であって、前記バッファ層を、少なくとも金属Ｇａ原料とＶ族元素を含んだガスとをプラズマで活性化して反応させることによってＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）なる組成で形成し、前記バッファ層上に、前記下地層を形成することを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
［２］ 前記下地層を、有機金属化学気相成長（ＭＯＣＶＤ）法によって形成することを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［３］ 前記バッファ層を、反応性スパッタ法を用いて形成することを特徴とする上記［１］又は［２］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［４］ 前記バッファ層を、前記Ｖ族元素を含んだガスをリアクタ内に流通させるリアクティブスパッタ法によって成膜することを特徴とする上記［３］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［５］ 前記バッファ層をＲＦスパッタ法によって形成することを特徴とする上記［３］又は［４］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［６］ 前記バッファ層を、ＲＦスパッタ法を用いて、カソードのマグネットを移動させつつ形成することを特徴とする上記［５］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［７］ 前記バッファ層をＤＣスパッタ法によって形成することを特徴とする上記［３］又は［４］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［８］ 前記バッファ層をパルスＤＣスパッタ法によって形成することを特徴とする上記［７］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［９］ 前記バッファ層を、前記基板表面の少なくとも９０％以上を覆うように形成することを特徴とする上記［１］〜［８］の何れか1項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１０］ 前記基板の温度を室温〜１０００℃の範囲として、前記バッファ層を形成することを特徴とする上記［１］〜［９］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１１］ 前記基板の温度を２００〜８００℃の範囲として、前記バッファ層を形成することを特徴とする上記［１０］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１２］ 前記Ｖ族元素を窒素とし、前記バッファ層を成膜する際の、前記ガス中における窒素のガス分率を２０〜１００％の範囲とすることを特徴とする上記［１］〜［１１］の何れか1項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１３］ 前記バッファ層を、成膜装置のチャンバ内において、到達真空度が１．０×１０−３Ｐａ以下の条件で製造することを特徴とする上記［１］〜［１２］の何れか1項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１４］ 前記バッファ層を、成膜装置のチャンバ内において、到達真空度が３．５×１０−５Ｐａ以下の条件で製造することを特徴とする上記［１３］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１５］ 前記バッファ層を、成膜装置のチャンバ内において、到達真空度が６．０×１０−６Ｐａ以下の条件で製造することを特徴とする上記［１３］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１６］ 前記バッファ層を形成する際の、成膜装置のチャンバ内の圧力が０．３Ｐａ以上であることを特徴とする上記［１］〜［１５］の何れか1項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１７］ 前記バッファ層を形成する際の成膜速度が、０．０１ｎｍ／ｓ〜１０ｎｍ／ｓの範囲であることを特徴とする上記［１］〜［１６］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１８］ 基板上に、ＩＩＩ族窒化物化合物からなるバッファ層が積層され、該バッファ層上に、下地層を備えるｎ型半導体層、発光層及びｐ型半導体層が順次積層されてなるＩＩＩ族窒化物半導体発光素子であって、前記バッファ層は、少なくとも金属Ｇａ原料とＶ族元素を含んだガスとがプラズマで活性化されて反応することによって得られるＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）なる組成からなり、前記バッファ層上に前記下地層が形成されてなることを特徴とするＩＩＩ族窒化物半導体発光素子。
［１９］ 前記下地層が有機金属化学気相成長（ＭＯＣＶＤ）法によって得られる膜であることを特徴とする上記［１８］に記載のＩＩＩ族窒化物半導体発光素子。
［２０］ 前記バッファ層が、反応性スパッタ法によって形成されたものであることを特徴とする上記［１８］又は［１９］に記載のＩＩＩ族窒化物半導体発光素子。
［２１］ 前記バッファ層が、ＧａＮからなることを特徴とする上記［１８］〜［２０］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
［２２］ 前記基板がサファイアからなることを特徴とする上記［１８］〜［２１］の何れか1項に記載のＩＩＩ族窒化物半導体発光素子。
［２３］ 前記バッファ層が、前記基板表面の少なくとも９０％以上を覆うように形成されていることを特徴とする上記［１８］〜［２２］の何れか1項に記載のＩＩＩ族窒化物半導体発光素子。
［２４］ 前記基板が、Ｃ面からなる平面と、前記Ｃ面上に形成される複数の凸部とからなる主面を有し、該主面を覆うように前記バッファ層が形成されていることを特徴とする上記［１８］〜［２３］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
［２５］ 前記基板の凸部は、基部幅が０．０５〜５μｍ、高さが０．０５〜５μｍであり、且つ高さが基部幅の１／４以上であって、隣接する前記凸部間の間隔が前記基部幅の０．５〜５倍とされていることを特徴とする上記［２４］に記載のＩＩＩ族窒化物半導体発光素子。
［２６］ 前記基板の凸部は、上部に向かうに従って徐々に外形が小さくなる形状とされていることを特徴とする上記［２４］又は［２５］に記載のＩＩＩ族窒化物半導体発光素子。
［２７］ 前記基板の凸部は、略円錐状、又は、略多角錐状として形成されていることを特徴とする上記［２４］〜［２６］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
［２８］ 上記［１］〜［１７］の何れか１項に記載の製造方法によって得られるＩＩＩ族窒化物半導体発光素子。
［２９］ 上記［１８］〜［２８］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子が用いられてなるランプ。
本発明のＩＩＩ族窒化物半導体発光素子の製造方法によれば、基板上にバッファ層を、少なくとも金属Ｇａ原料とＶ族元素を含んだガスとをプラズマで活性化して反応させることによってＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）なる組成で形成し、このバッファ層上に、ｎ型半導体層を構成する下地層を形成する方法なので、バッファ層を良好に配向した層として形成することができ、また、バッファ層上に結晶性の良好な下地層を形成することができるので、基板とＩＩＩ族窒化物半導体からなる半導体層との間に格子不整合が生じることが無い。また、バッファ層を、基板各面を覆うように形成することにより、基板と原料ガスとが反応するのを防止できる。
従って、生産性に優れるとともに、優れた発光特性を備えるＩＩＩ族窒化物半導体発光素子が得られる。
以下に、本発明の実施形態であるＩＩＩ族窒化物半導体発光素子の製造方法及びＩＩＩ族窒化物半導体発光素子、並びにランプについて、図１〜７を適宜参照しながら説明する。図１は本実施形態のＩＩＩ族窒化物半導体発光素子に備えられる積層半導体の一例を示す模式断面図であり、図２はＩＩＩ族窒化物半導体発光素子の模式平面図、図３はＩＩＩ族窒化物半導体発光素子の模式断面図、図４はＩＩＩ族窒化物半導体発光素子を構成する基板上に凸部が設けられた例を示す模式図、図５はバッファ層が形成された基板の模式断面図、図６は本実施形態のＩＩＩ族窒化物半導体発光素子が用いられてなるランプの模式断面図、図７は本実施形態の製造方法で用いられるスパッタ装置の一例を説明する模式図である。尚、以下の説明において参照する図面は、本実施形態のＩＩＩ族窒化物半導体発光素子及びその製造方法、並びにランプを説明する図面であって、図示される各部の大きさや厚さや寸法等は、実際のＩＩＩ族窒化物半導体発光素子等の寸法関係とは異なっている。
［ＩＩＩ族窒化物半導体発光素子の一例］
本実施形態のＩＩＩ族窒化物半導体発光素子（以下、発光素子と略称することがある）１は、基板１１上に、ＩＩＩ族窒化物化合物からなるバッファ層１２が積層され、該バッファ層１２上に、下地層１４ａを備えるｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層されてなり、バッファ層１２は、少なくとも金属Ｇａ原料とＶ族元素を含んだガスとがプラズマで活性化されて反応することによって得られるＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）なる組成からなり、バッファ層１２上に下地層１４ａが形成され、概略構成されている。
＜発光素子の積層構造＞
図１は、本発明に係るＩＩＩ族窒化物半導体発光素子の一例を説明するための図であり、基板上にＩＩＩ族窒化物半導体が形成された積層半導体の一例を示す概略断面図である。
図１に示す積層半導体１０は、基板１１上にＩＩＩ族窒化物化合物からなるバッファ層１２が積層され、該バッファ層１２上に、下地層１４ａを備えるｎ型半導体層１４、発光層１５、及びｐ型半導体層１６が順次積層されてなる半導体層２０が形成されている。
そして、上述の積層半導体１０には、図２の平面図及び図３の断面図に示す例のように、ｐ型半導体層１６上に透光性正極１７が積層され、その上に正極ボンディングパッド１８が形成されるとともに、ｎ型半導体層１４のｎ型コンタクト層１４ｂに形成された露出領域１４ｄに負極１９が積層され、本実施形態の発光素子１が構成される。以下、本実施形態のＩＩＩ族窒化物半導体発光素子の積層構造について詳述する。
『基板』
本実施形態では、基板１１の材料としてサファイアを用いる。
一般に、ＩＩＩ族窒化物半導体結晶が積層される基板の材料としては、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板材料が選択して用いられる。この中でも、サファイア、ＳｉＣ等の六方晶構造を有する材料を基板に用いることが、結晶性の良好なＩＩＩ族窒化物半導体を積層できる点で好ましく、サファイアを用いることが最も好ましい。
また、基板の大きさとしては、通常は直径２インチ程度のものが用いられるが、本発明のＩＩＩ族窒化物半導体では、直径４〜６インチの基板を使用することも可能である。
なお、アンモニアを使用せずにバッファ層を成膜するとともに、アンモニアを使用する方法で後述のｎ型半導体層を構成する下地層を成膜することにより、上記基板材料の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用いた場合には、本実施形態のバッファ層がコート層として作用するので、基板の化学的な変質を防ぐ点で効果的である。また、一般的に、スパッタ法は基板の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板を用いた場合でも、基板１１にダメージを与えることなく基板上への各層の成膜が可能である。
『バッファ層』
本実施形態の積層半導体１０は、サファイアからなる基板１１上にバッファ層１２が設けられている。バッファ層１２は、金属Ｇａ原料と窒素元素を含んだガスとをプラズマで活性化させる方法によって得られるＡｌＸＧａ１−ＸＮ（１＞Ｘ≧０）なる組成からなり、例えば、反応性スパッタ法によって形成することができる。本実施形態のバッファ層１２のようにプラズマ化した金属原料を用いた方法で成膜される膜は、配向が得られ易いという作用がある。
（結晶構造）
本実施形態では、バッファ層にＧａを含むことにより、格子定数をＧａＮに近いものにすることが可能である。これにより、ＭＯＣＶＤによって成膜される窒化ガリウム系化合物半導体層（後述のｎ型半導体層１４に備えられる下地層１４ａを参照）との格子定数の差が小さくなり、この層の結晶性を向上することが可能となる。
また、Ｇａを含む材質の中でも、ＧａＮを用いてバッファ層を形成することすることで、その上の窒化ガリウム系化合物半導体層と非常に近い格子定数を有するバッファ層とすることが可能である。但し、成膜温度や膜厚の違いにより、完全に同じ格子定数とはならない。
（成分組成）
本実施形態のバッファ層１２は、少なくとも金属Ｇａ原料とＶ族元素を含んだガスとがプラズマで活性化されて反応することにより、ＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）から形成されたものである。また、その他、一般式ＡｌＧａＩｎＮで表されるＩＩＩ族窒化物化合物等も用いることが可能であり、さらに、Ｖ族としてＡｓやＰが含有される組成とすることもできる。このように、バッファ層を、Ｇａを含んだ構成とした場合、Ｇａの組成が５０％以上とされていることがより好ましい。
また、バッファ層１２を構成する材料としては、半導体層２０を構成する各層をなすＩＩＩ族窒化物半導体と同じ結晶構造を有するものを用いることができるが、格子の長さが、後述の下地層を構成するＩＩＩ族窒化物半導体に近いものが好ましく、特に、周期表のＩＩＩａ族元素の窒化物が好適である。
（膜厚）
バッファ層１２の膜厚は、５〜５００ｎｍの範囲とされていることが好ましい。バッファ層１２の膜厚をこの範囲とすることにより、良好な配向性を有し、また、バッファ層１２上にＩＩＩ族窒化物半導体からなる各層を成膜する際に、コート層として有効に機能するバッファ層１２が得られる。
バッファ層１２の膜厚が１０ｎｍ未満だと、上述したコート層としての機能が充分でなくなる虞がある。また、５００ｎｍを超える膜厚でバッファ層１２を形成した場合、コート層としての機能には変化が無いのにも関わらず成膜処理時間が長くなり、生産性が低下する虞がある。また、バッファ層１２の膜厚は、１０〜１００ｎｍの範囲とされていることがより好ましい。
（被覆率）
本実施形態では、バッファ層１２が、基板１１の主面１１ａ全体の少なくとも６０％以上、好ましくは８０％以上を覆っている必要があり、９０％以上を覆うように形成されていることが、基板１１をコートする機能の面からより好ましい。また、バッファ層１２は、主面１１ａの１００％、即ち、基板１１の主面１１ａ全体を隙間無く覆うように形成されていることが最も好ましい。バッファ層１２が基板１１の主面１１ａを覆う領域が小さくなると、基板１１が大きく露出するためにコート層として機能せず、ＩＩＩ族窒化物半導体結晶を成長させる半導体原料と基板との間で反応が生じ、バッファ層１２上に形成される下地層１４ａの平坦性を損なう虞がある。
なお、基板１１上にバッファ層を形成する際、図５（ａ）に示す例のバッファ層３２ａのように、基板１１の主面１１ａのみを覆うように形成しても良いが、図５（ｂ）に示すバッファ層３２ｂのように、基板１１の主面１１ａ及び側面１１ｂを覆うように形成しても良い。また、図５（ｃ）に示すバッファ層３２ｃのように、基板１１の主面１１ａ、側面１１ｂ及び裏面１１ｃを覆うようにして形成することが、コート層としての機能面から最も好ましい。
上述したように、詳細を後述する下地層１４ａの成膜に用いられるＭＯＣＶＤ法では、原料ガスが基板の側面、もしくは裏面にまで回りこむことがあるので、原料ガスと基板との反応を回避するためには、基板側面もしくは裏面をも保護できるように、バッファ層を、図５（ｃ）に示すバッファ層３２ｃのように構成することが最も好ましい。
『半導体層』
図１に示すように、本実施形態の積層半導体１０は、基板１１上に、上述のようなバッファ層１２を介して、ＩＩＩ族窒化物系半導体からなり、下地層１４ａが備えられるｎ型半導体層１４、発光層１５及びｐ型半導体層１６から構成される半導体層２０が積層されてなる。また、図示例の積層半導体１０は、ｎ型半導体層１４に備えられる下地層１４ａがバッファ層１２上に積層されている。
ＩＩＩ族窒化物半導体としては、例えば、一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体が多数知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を含めて一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ及びＡｓ等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
「ｎ型半導体層」
ｎ型半導体層１４は、通常、前記バッファ層１２上に積層され、下地層１４ａ、ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃから構成される。なお、ｎ型コンタクト層は、下地層、及び／又は、ｎ型クラッド層を兼ねることが可能であるが、下地層が、ｎ型コンタクト層を兼ねることも可能である。
｛下地層｝
本実施形態の下地層１４ａはＩＩＩ族窒化物半導体からなり、従来公知の有機金属化学気相成長（ＭＯＣＶＤ）法によってバッファ層１２上に積層して成膜される。
下地層１４ａの材料としては、必ずしも基板１１上に成膜されたバッファ層１２と同じである必要はなく、異なる材料を用いても構わないが、ＡｌｙＧａ１―ｙＮ層（０≦ｙ≦１、好ましくは０≦ｙ≦０．５、さらに好ましくは０≦ｙ≦０．１）から構成されることが好ましい。
下地層１４ａに用いる材料としては、Ｇａを含むＩＩＩ族窒化物化合物、即ちＧａＮ系化合物半導体が用いられ、特に、ＡｌＧａＮ、又はＧａＮを好適に用いることができる。
下地層１４ａの膜厚は、０．１〜８μｍの範囲とすることが、結晶性の良好な下地層が得られる点で好ましく、０．１〜２μｍの範囲とすることが、結晶性が向上し、且つ、成膜に要する工程時間を短縮でき、生産性が向上する点でより好ましい。
下地層１４ａは、必要に応じて、ｎ型不純物が１×１０１７〜１×１０１９個／ｃｍ３の範囲内でドープされた構成としても良いが、アンドープ（＜１×１０１７個／ｃｍ３）の構成とすることもでき、アンドープの方が良好な結晶性を維持できる点で好ましい。
基板１１が導電性である場合には、下地層１４ａにドーパントをドープして導電性とすることにより、発光素子の上下に電極を形成することができる。一方、基板１１に絶縁性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、下地層１４ａはドープしない結晶とした方が、結晶性が良好となるので好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
｛ｎ型コンタクト層｝
本実施形態のｎ型コンタクト層１４ｂはＩＩＩ族窒化物半導体からなり、ＭＯＣＶＤ法、又はスパッタ法によって下地層１４ａ上に積層して成膜される。
ｎ型コンタクト層１４ｂとしては、下地層１４ａと同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９個／ｃｍ３、好ましくは１×１０１８〜１×１０１９個／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。また、ｎ型コンタクト層の成長温度は、下地層と同じ成長温度とすることができる。また、上述したように、ｎ型コンタクト層１４ｂは、下地層を兼ねた構成とすることもできる。
下地層１４ａ及びｎ型コンタクト層１４ｂを構成するＩＩＩ族窒化物半導体は同一組成であることが好ましく、これらの合計の膜厚を０．１〜２０μｍ、好ましくは０．５〜１５μｍ、さらに好ましくは１〜１２μｍの範囲に設定することが好ましい。膜厚がこの範囲であると、半導体の結晶性が良好に維持される。
｛ｎ型クラッド層｝
上述のｎ型コンタクト層１４ｂと詳細を後述する発光層１５との間には、ｎ型クラッド層１４ｃを設けることが好ましい。ｎ型クラッド層１４ｃを設けることにより、ｎ型コンタクト層１４ｂの最表面に生じた平坦性の悪化を改善することができる。ｎ型クラッド層１４ｃは、ＭＯＣＶＤ法等を用いて、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等により成膜することが可能である。また、これらの構造を複数回積層した超格子構造としてもよい。ＧａＩｎＮとする場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎ型クラッド層１４ｃの膜厚は、特に限定されないが、好ましくは５〜５００ｎｍの範囲であり、より好ましくは５〜１００ｎｍの範囲である。
また、ｎ型クラッド層１４ｃのｎ型ドープ濃度は１×１０１７〜１×１０２０個／ｃｍ３の範囲とされていることが好ましく、より好ましくは１×１０１８〜１×１０１９個／ｃｍ３の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
なお、ｎ型クラッド層１４ｃを、超格子構造を含む層とする場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第１層と、該ｎ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有するＩＩＩ族窒化物半導体からなるｎ側第２層とが積層された構造を含むものであっても良い。また、ｎ型クラッド層１４ｃは、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよい。また、好ましくは、前記ｎ側第１層又はｎ側第２層の何れかが、発光層１５に接する構成とすれば良い。
上述のようなｎ側第１層及びｎ側第２層は、例えばＡｌを含むＡｌＧａＮ系（単にＡｌＧａＮと記載することがある）、Ｉｎを含むＧａＩｎＮ系（単にＧａＩｎＮと記載することがある）、ＧａＮの組成とすることができる。また、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、ＧａＩｎＮ／ＡｌＧａＮの交互構造、組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造（本発明における“組成の異なる”との説明は、各元素組成比が異なることを指し、以下同様である）、組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造であってもよい。本発明においては、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮであることが好ましい。
上記ｎ側第１層及びｎ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オンストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｎ側第１層とｎ側第２層の膜厚が１００オングストローム超だと、結晶欠陥が入りやすく好ましくない。
上記ｎ側第１層及びｎ側第２層は、それぞれドープした構造であってもよく、また、ドープ構造／未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｎ型クラッド層として、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造のものを用いた場合には、不純物としてＳｉが好適である。また、上述のようなｎ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。
「発光層」
発光層１５は、ｎ型半導体層１４上に積層されるとともにｐ型半導体層１６がその上に積層される層であり、従来公知のＭＯＣＶＤ法等を用いて成膜することができる。また、発光層１５は、図１に示すように、窒化ガリウム系化合物半導体からなる障壁層１５ａと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層１５ｂとが交互に繰り返して積層されてなり、図示例では、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配される順で積層して形成されている。
障壁層１５ａとしては、例えば、インジウムを含有した窒化ガリウム系化合物半導体からなる井戸層１５ｂよりもバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層１５ｂには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。
また、発光層１５全体の膜厚としては、特に限定されない。例えば、発光層１５の膜厚は、１〜５００ｎｍの範囲であることが好ましく、１００ｎｍ前後の膜厚であればより好ましい。膜厚が上記範囲であると、発光出力の向上に寄与する。
「ｐ型半導体層」
ｐ型半導体層１６は、通常、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成され、ＭＯＣＶＤ法、又は反応性スパッタ法を用いて成膜されてなる。また、ｐ型コンタクト層がｐ型クラッド層を兼ねる構成とすることもできる。
本実施形態のｐ型半導体層１６は、導電性をｐ型に制御するためのｐ型不純物が添加されてなる。ｐ型不純物としては、特に限定されないが、Ｍｇを用いることが好ましく、また、同様にＺｎを用いることも可能である。
また、ｐ型半導体層１６全体の膜厚としては、特に限定されないが、好ましくは０．０５〜１μｍの範囲である。
｛ｐ型クラッド層｝
ｐ型クラッド層１６ａとしては、発光層１５のバンドギャップエネルギーより大きくなる組成であり、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐ型クラッド層１６ａが、このようなＡｌＧａＮからなると、発光層１５へのキャリアの閉じ込めの点で好ましい。
ｐ型クラッド層１６ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。
ｐ型クラッド層１６ａにｐ型不純物を添加することによって得られるｐ型ドーパント濃度は、１×１０１８〜５×１０２１個／ｃｍ３の範囲とされていることが好ましく、より好ましくは１×１０１９〜５×１０２０個／ｃｍ３である。ｐ型ドーパント濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
また、本実施形態のｐ型クラッド層１６ａは、上述したｎ型クラッド層１４ｃと同様、複数回積層した超格子構造とすることができる。ｐ型クラッド層１６ａを、超格子構造を含む層とする場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｐ側第１層と、該ｐ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｐ側第２層とが積層された構造を含むものであっても良い。また、ｐ側第１層とｐ側第２層とが交互に繰返し積層された構造を含んだものであっても良い。
上述のようなｐ側第１層及びｐ側第２層は、それぞれ異なる組成、例えば、ＡｌＧａＮ、ＧａＩｎＮ又はＧａＮの内の何れの組成であっても良い、また、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、又はＧａＩｎＮ／ＡｌＧａＮの交互構造であっても良い。本発明においては、ｐ側第１層及びｐ側第２層は、ＡｌＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＧａＮの交互構造であることが好ましい。
上記ｐ側第１層及びｐ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オングストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｐ側第１層とｐ側第２層の膜厚が１００オングストローム超だと、結晶欠陥等を多く含む層となり、好ましくない。
上記ｐ側第１層及びｐ側第２層は、それぞれドープした構造であっても良く、また、ドープ構造／未ドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｐ型クラッド層として、ＡｌＧａＮ／ＧａＮの交互構造又は組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造のものを用いた場合には、不純物としてＭｇが好適である。また、上述のようなｐ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。
｛ｐ型コンタクト層｝
ｐ型コンタクト層１６ｂとしては、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化ガリウム系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極（後述の透光性電極１７を参照）との良好なオーミック接触の点で好ましい。
ｐ型コンタクト層１６ｂの膜厚は、特に限定されないが、１０〜５００ｎｍが好ましく、より好ましくは５０〜２００ｎｍである。膜厚がこの範囲であると、発光出力の点で好ましい。
また、ｐ型コンタクト層１６ｂにｐ型不純物を添加することによって得られるｐ型ドーパント濃度は、１×１０１８〜１×１０２１個／ｃｍ３の範囲とされていると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０１９〜５×１０２０個／ｃｍ３の範囲である。
本実施形態では、上述したように、少なくとも金属Ｇａ原料とＶ族元素を含んだガスとがプラズマで活性化されて反応することによって得られるＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）なる組成からなるバッファ層１２上に、有機金属化学気相成長（ＭＯＣＶＤ）法によって得られる下地層１４ａが備えられている。このように、良好に配向したバッファ層１２上に、結晶性に優れた下地層１４ａが備えられた構成とすることにより、さらに下地層１４ａ上に形成され、半導体層２０を構成する各層の結晶性も優れたものとなる、従って、発光特性に優れたＩＩＩ族窒化物半導体発光素子を実現することができる。
『透光性正極』
透光性正極１７は、上述した積層半導体１０のｐ型半導体層１６（ｐ型コンタクト層１６ｂ）上に形成される透光性の電極である。
透光性正極１７の材質としては、特に限定されず、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）等の材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極１７は、Ｍｇがドープされたｐ型半導体層１６上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
『正極ボンディングパッド及び負極』
正極ボンディングパッド１８は、上述の透光性正極１７上に形成される電極である。
正極ボンディングパッド１８の材料としては、Ａｕ、Ａｌ、Ｎｉ及びＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド１８の厚さは、１００〜１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚い方が、ボンダビリティーが高くなるため、正極ボンディングパッド１８の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から５００ｎｍ以下とすることが好ましい。
負極１９は、基板１１上に、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層された半導体層において、ｎ型半導体層１４のｎ型コンタクト層１４ｂに接するように形成される。
このため、負極１９を設ける際は、ｐ型半導体層１６、発光層１５及びｎ型半導体層１４の一部を除去することにより、ｎ型コンタクト層１４ｂの露出領域１４ｄを形成し、この上に負極１９を形成する。
負極１９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
以上説明したような、本実施形態のＩＩＩ族窒化物半導体発光素子１によれば、基板１１上に形成されるバッファ層１２が、少なくとも金属Ｇａ原料とＶ族元素を含んだガスとをプラズマで活性化することによって得られるＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）なる組成からなり、バッファ層１２上に下地層１４ａが形成されてなる構成なので、バッファ層１２が良好に配向した膜となり、その上に形成される下地層１４ａが結晶性に優れる膜となる。これにより、半導体層２０を構成するｎ型半導体層１４、発光層１５及びｐ型半導体層１６の各層が結晶性に優れる層となるので、発光特性に優れた発光素子が得られる。
［ＩＩＩ族窒化物半導体発光素子の製造方法の一例］
本実施形態のＩＩＩ族窒化物半導体発光素子の製造方法は、基板１１上にＩＩＩ族窒化物化合物からなるバッファ層１２を積層し、該バッファ層１２上に、下地層１４ａを備えるｎ型半導体層１４、発光層１５及びｐ型半導体層１６を順次積層する方法であり、バッファ層１２を、少なくとも金属Ｇａ原料とＶ族元素を含んだガスとをプラズマで活性化して反応させることによってＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）なる組成で形成し、バッファ層１２上に、下地層１４ａを形成する方法である。
本実施形態の製造方法では、基板１１上にＩＩＩ族窒化物半導体の結晶をエピタキシャル成長させ、図１に示すような積層半導体１０を形成する際、基板１１上にバッファ層１２を成膜し、その上に半導体層２０を形成する。本実施形態では、バッファ層１２を、金属Ｇａ原料と窒素元素を含んだガスとをプラズマで活性化させる反応性スパッタ法によってＧａＮから形成し、その上に、ｎ型半導体層１４を構成する下地層１４ａをＭＯＣＶＤ法によって形成した後、ｎ型コンタクト層１４ｂ、ｎ型クラッド層１４ｃ、発光層１５及びｐ型半導体層１６の各層をＭＯＣＶＤ法で形成する方法としている。
そして、本実施形態の製造方法では、図２の平面図及び図３の断面図に例示するように、 積層半導体１０のｐ型半導体層１６上に透光性正極１７を積層し、その上に正極ボンディングパッド１８を形成するとともに、ｎ型半導体層１４のｎ型コンタクト層１４ｂに形成された露出領域１４ｄに負極１９を積層し、発光素子１を得る方法としている。
以下、本実施形態のＩＩＩ族窒化物半導体発光素子の製造方法について詳述する。
『バッファ層の形成』
本実施形態では、バッファ層１２を、基板１１上に、少なくとも金属Ｇａ原料とＶ族元素を含んだガスとをプラズマで活性化して反応させることによってＡｌＸＧａ１−ＸＮ（１＞Ｘ≧０）なる組成で形成する方法としており、以下に詳述するような条件並びに手順により形成する方法としている。
「基板の前処理」
本実施形態では、基板１１上にバッファ層１２を形成する前に、スパッタ法等の方法を用いて前処理を行うことが望ましい。具体的には、基板１１をＡｒやＮ２のプラズマ中に曝す事によって表面を整えることができる。例えば、ＡｒガスやＮ２ガスなどのプラズマを基板１１表面に作用させる逆スパッタにより、基板１１表面に付着した有機物や酸化物を除去することができる。この場合、基板１１とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板１１に作用する。このような前処理を基板１１に施すことにより、基板１１の主面１１ａ全面にバッファ層１２を成膜することができ、その上に成膜される膜の結晶性を高めることが可能となる。
また、基板１１には、上述のような逆スパッタによる前処理を行なう前に、湿式の前処理を施すことがより好ましい。
また、基板１１への前処理は、上述した逆スパッタのような、イオン成分と、電荷を持たないラジカル成分とが混合された雰囲気で行なわれるプラズマ処理で行なうことが好ましい。
ここで、基板の表面からコンタミ等を除去する際、例えば、イオン成分等を単独で基板表面に供給した場合には、エネルギーが強すぎて基板表面にダメージを与えてしまい、基板上に成長させる結晶の品質を低下させてしまうという問題がある。本実施形態では、基板１１への前処理として、上述のようなイオン成分とラジカル成分とが混合された雰囲気で行なわれるプラズマ処理を用い、基板１１に適度なエネルギーを持つ反応種を作用させることにより、基板１１表面にダメージを与えずにコンタミ等の除去を行なうことが可能となる。このような効果が得られるメカニズムとしては、イオン成分の割合が少ないプラズマを用いることで基板表面に与えるダメージが抑制されることと、基板表面にプラズマを作用させることによって効果的にコンタミを除去できること等が考えられる。
「プラズマ活性化によるバッファ層の成膜」
本実施形態では、上述したように、少なくとも金属Ｇａ原料とＶ族元素を含んだガスとをプラズマで活性化して反応させることによってＡｌＸＧａ１−ＸＮ（１＞Ｘ≧０）なる組成からバッファ層１２を形成する方法としており、本例では、特定の真空度で高電圧をかけて放電する反応性スパッタ法を用いてバッファ層１２を形成する方法としている。このような、金属原料と原料ガスとをプラズマで活性化させて反応させる成膜方法としては、反応性スパッタ法の他、例えば、高いエネルギー密度のレーザを照射してプラズマを発生させるパルスレーザーデポジション（ＰＬＤ）法、電子線を照射させることでプラズマを発生させるパルス電子線堆積（ＰＥＤ）法等が挙げられ、適宜選択して用いることができるが、反応性スパッタ法が最も簡便で量産にも適しているため、好適な方法である。
本実施形態では、基板１１の表面に対して上記方法で前処理を施した後、スパッタ装置４０（図７参照）のチャンバ４１内に、Ｖ族元素を含んだガスである窒素現有ガス及びアルゴンガスを導入し、基板１１を５００℃程度に加温する。そして、基板１１側に高周波バイアスを印加するとともに、ＩＩＩ族金属原料として金属Ｇａが用いられたＧａターゲット側にパワーを印加してチャンバ４１内にプラズマを発生させ、チャンバ４１内の圧力を一定に保ちながら、基板１１上にＧａＮからなるバッファ層１２を成膜する。
（スパッタ装置：成膜装置）
図７に示す例のスパッタ装置４０では、金属材料を含有するターゲット（スパッタターゲット）４７の下方（図７の下方）にマグネット４２が配され、該マグネット４２が図示略の駆動装置によってターゲット４７の下方で揺動する。チャンバ４１には窒素ガス、及びアルゴンガスが供給され、ヒータ４４に取り付けられた基板１１上に、バッファ層が成膜される。この際、上述のようにマグネット４２がターゲット４７の下方で揺動しているため、チャンバ４１内に閉じ込められたプラズマが移動し、基板１１の主面１１ａの他、側面に対しても、むらなくバッファ層を成膜することが可能となる。
バッファ層１２を反応性スパッタ法で成膜する方法としては、ＲＦスパッタ法（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｓｐｕｔｔｅｒｉｎｇ）又はＤＣスパッタ法（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ Ｓｐｕｔｔｅｒｉｎｇ）が挙げられる。ここで、本発明に係る製造方法のように反応性スパッタ法を用い、窒素元素含有ガス（Ｖ族元素を含んだガス）として窒素ガスを用いて成膜を行なう場合、窒素がターゲット（金属材料）表面に吸着することが知られている（Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ． Ｖｏｌ．６８、３５７、１９８６を参照）。一般に、金属材料のターゲットを用いてスパッタする場合、ＤＣスパッタ法を用いることが成膜効率の点で好ましいが、連続的に放電させるＤＣスパッタ法では、窒素がターゲットに付着することによってターゲット表面のチャージアップ（帯電）を招き、成膜速度が安定しない可能性がある。このため、本発明に係る製造方法では、ＲＦスパッタ法、又は、ＤＣスパッタ法の中でもパルス的にバイアスを与えることができるパルスＤＣスパッタを用いることが好ましく、このようなスパッタ方法で処理可能なスパッタ装置を使用することが好ましい。
また、バッファ層１２をスパッタ法によって成膜する場合、窒素を含んだガスをリアクタ内に流通させるリアクティブスパッタ法を用いて成膜することが、反応を制御することで結晶性を良好に保つことができ、その良好な結晶性を安定に再現することができる点でより好ましく、このようなリアクティブスパッタ方法で処理可能なスパッタ装置を採用することが好ましい。
また、スパッタ成膜時のチャージアップを回避する方法として、マグネットの位置をターゲット内で移動させることが好ましい。具体的な運動の方法は、使用するスパッタ装置によって選択することができ、揺動させたり、回転運動させたりすることができる。 図７に例示するスパッタ装置４０では、ターゲット４７の下方にマグネット４２が備えられ、このマグネット４２がターゲット４７の下方で回転運動できる構成とされている。
また、反応性スパッタ法においては、磁場内にプラズマを閉じ込めることによって効率を向上させる技術が一般的に用いられている。この際、ターゲットを偏り無く使用するためには、上述したスパッタ装置４０のような、カソードのマグネット４２の位置をターゲット４７内で移動させつつ成膜するＲＦスパッタ法が採用された装置を用いることが好ましい。このような、カソードのマグネットを揺動、又は回転等の方法で移動させつつ成膜するＲＦスパッタ法は、詳細を後述する、基板１１側面にバッファ層１２を成膜する際の成膜効率に優れる点で好適である。
また、詳細を後述するが、チャンバ４１内には、できるだけ不純物を残さないことが好ましく、特に、チャンバ４１の内壁に付着する不純物を出来る限り低減しておくことが好ましいため、スパッタ装置４０の装置性能によって決定されるチャンバ４１内の到達真空度は、１．０×１０−３Ｐａ以下であることが好ましい。
また、バッファ層１２は、基板１１の主面１１ａの少なくとも９０％以上を覆うように形成することが好ましく、また、基板１１の側面を覆うようにして形成することが好ましく、またさらに、基板１１の側面及び裏面を覆うようにして形成することが最も好ましい。しかしながら、従来のスパッタ装置並びに成膜方法で、基板の側面や裏面にまでバッファ層を成膜した場合、最大で６回から８回程度の成膜処理を行う必要があり、長時間の工程となってしまう。これ以外の成膜方法としては、基板を保持せずにチャンバ内に設置することにより、基板全面に成膜する方法も考えられるが、基板を加熱する必要がある場合には装置が複雑になる虞がある。そこで、例えば、基板を揺動させたり又は回転運動させたりすることが可能なスパッタ装置を用いることにより、基板の位置を、成膜材料のスパッタ方向に対して変更させつつ、成膜することが可能となる。このようなスパッタ装置並びに成膜方法とすることにより、基板の主面及び側面を一度の工程で成膜することが可能となり、次いで基板裏面への成膜工程を行うことにより、計２回の工程で基板全面を覆うことが可能となる。
また、スパッタ装置を、成膜材料源が大きな面積の発生源（ターゲット）から生じる構成とし、且つ、材料の発生位置を移動させることにより、基板を移動させずに基板全面に成膜することが可能な構成としても良い。このような装置の一つとして、図７に示すスパッタ装置４０のような、マグネットを揺動又は回転運動させることにより、カソードのマグネットの位置をターゲット内で移動させつつ成膜するＲＦスパッタ法を用いた装置が挙げられる。また、このようなＲＦスパッタ法で成膜を行なう場合、基板側とカソード側の両方を移動させる装置を採用しても良い。さらに、材料の発生源であるカソード（図７のターゲット皿４３参照）を基板近傍に配することにより、発生するプラズマを、基板に対してビーム状に供給するのではなく、基板を包み込むように供給するような構成とすれば、基板主面及び側面の同時成膜が可能となる。
（Ｖ族元素：窒素元素を含有するガス雰囲気）
反応性スパッタ法を用いてバッファ層１２を成膜する場合の重要なパラメータとしては、成膜温度や圧力、窒素分率等が挙げられる。
例えば、窒素元素を含有するガスとして窒素（Ｎ２）を使用した場合、窒素（Ｎ２）とアルゴンガス（Ａｒ）の流量に対する窒素流量の比は、窒素が２０〜１００％の範囲であることが好ましい（窒素が１００％の場合、アルゴンガスは０％）。窒素が２０％以下だと、窒素の存在量が少なく基板１１上に金属が析出してしまい、バッファ層１２としてＩＩＩ族窒化物化合物に求められる結晶構造とならない。
本実施形態で用いる窒素元素含有ガスとしては、一般に知られている窒素化合物を何ら制限されることなく用いることができるが、アンモニアや窒素（Ｎ２）は取り扱いが簡単であるとともに、比較的安価で入手可能であることから好ましい。
アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であるが、反応性や毒性が高いため、除害設備やガス検知器が必要となり、また、反応装置に使用する部材の材料を化学的に安定性の高いものにする必要がある。
また、窒素（Ｎ２）を原料として用いた場合には、装置としては簡便なものを用いることができるが、高い反応速度は得られない。しかしながら、窒素を電界や熱等により分解してから装置に導入する方法とすれば、アンモニアよりは成膜速度は低いものの、工業生産的に利用可能な程度の成膜速度を得ることができるため、装置コストとの兼ね合いを考えると、窒素（Ｎ２）は最も好適な窒素源である。
本実施形態では、活性な窒素反応種を高濃度で基板１１上に供給することにより、基板１１上におけるマイグレーションを抑制することができ、これにより、自己組織化を抑え、バッファ層１２を適正に単結晶組織とすることが可能となる。バッファ層１２において、単結晶からなる組織を適正にコントロールすることにより、その上に積層され、ＩＩＩ族窒化物半導体からなる半導体層の結晶性を良好に制御することができる。
（基板温度）
バッファ層１２を成膜する際の基板１１の温度は、室温〜１０００℃の範囲とすることが好ましく、２００〜８００℃の範囲とすることがより好ましい。基板１１の温度が上記下限未満だと、バッファ層１２によって基板１１の主面１１ａ全面を覆うことができず、主面１１ａが露出する虞がある。基板の温度が上記上限を超えると、金属原料のマイグレーションが活発となり、バッファ層としては不適である。なお、本発明で説明する室温とは、工程の環境等にも影響される温度であるが、具体的な温度としては、０〜３０℃の範囲である。
（チャンバ内圧力）
反応性スパッタ法を用いてバッファ層１２を成膜する際のチャンバ４１内の圧力は、０．３Ｐａ以上であることが好ましい。このチャンバ４１内の圧力が０．２Ｐａ未満だと、発生する反応種の持つ運動エネルギーが大きくなりすぎ、形成されるバッファ層の膜質が不十分となる。また、チャンバ４１内の圧力の上限は特に限定されないが、０．８Ｐａ以上になると、膜の配向に寄与する二量体荷電粒子がプラズマ中の荷電粒子の相互作用を受けるようになるため、チャンバ４１内の圧力は０．２〜０．８Ｐａの範囲とすることが好ましい。
（スパッタ装置の到達真空度）
本実施形態の製造方法では、バッファ層１２の形成に用いるスパッタ装置４０のチャンバ４１内の到達真空度を１．０×１０−３Ｐａ以下の条件とし、チャンバ４１内をこの範囲の真空度とした後、バッファ層１２を形成することが好ましい。
上述したように、反応性スパッタ法を用いてバッファ層を形成した場合、スパッタ装置４０のチャンバ４１の内壁に付着した不純物が、スパッタ成膜処理の際にチャンバ４１の内壁から叩き出され、基板１１上に成膜されるバッファ層１２の膜中に混入する虞がある。このようなチャンバ４１内の不純物は、主として、チャンバ４１のメンテナンスを行うために大気開放した際、大気中の酸素や水分あるいはその他の成分がチャンバ４１内に侵入し、内壁に付着することによって生じるものと考えられる。
このため、本実施形態では、チャンバ４１内の到達真空度を１．０×１０−３Ｐａ以下の条件とし、チャンバ４１内をこの範囲の真空度として内部の不純物を低減した後、バッファ層１２を形成することが好ましい。これにより、例えば、大気中の酸素や水分等からなる不純物がバッファ層１２に混入するのを抑制することができ、良好な配向性及び結晶性を有するバッファ層１２を形成することが可能となる。
また、バッファ層１２は、スパッタ装置４０のチャンバ４１内の到達真空度を３．５×１０−５Ｐａ以下とした条件で形成することがより好ましく、６．０×１０−６Ｐａ以下とした条件で形成することがより好ましい。
（成膜速度）
バッファ層１２を成膜する際の成膜速度は、０．０１ｎｍ／ｓ〜１０ｎｍ／ｓの範囲とすることが好ましい。成膜速度が０．０１ｎｍ／ｓ未満だと、膜が層とならずに島状に成長してしまい、基板１１の表面を覆うことができなくなる虞がある。成膜速度が１０ｎｍ／ｓを超えると、膜が結晶体とならずに非晶質となってしまう。
（ターゲット）
金属Ｇａ原料と窒素元素を含んだガスとをプラズマによって活性化させる反応性スパッタ法を用いて、バッファ層として混晶を成膜する際には、例えば、Ｇａ等を含む金属材料の混合物（必ずしも、合金を形成していなくても構わない）をターゲットとして用いる方法もあるし、異なる材料からなる２つのターゲットを用意して同時にスパッタする方法としても良い。例えば、一定の組成の膜を成膜する場合には混合材料のターゲットを用い、組成の異なる何種類かの膜を成膜する場合には複数のターゲットをチャンバ内に設置すれば良い。
（熱処理）
本実施形態の製造方法においては、スパッタで成膜したＧａＮからなるバッファ層１２上に、窒化ガリウム系化合物半導体層（後述の下地層１４ａを参照）を積層する前に、熱処理を行う工程を設けることがより好ましい。熱処理を行なうことにより、バッファ層１２中に含まれる結晶性の低い相を昇華させることが可能となる。このような熱処理としては、５００〜１０００℃の間の温度で、１〜１２０分程度の時間で曝す条件とすることができる。また、熱処理の間、温度は一定としても良いし、徐々に変化させても構わない。また、熱処理の際の雰囲気ガスとしては、反応性のガスを含むことが望ましく、例えば、水素やアンモニア等を用いることができる。また、この際、雰囲気ガス中に有機金属材料を流通させると、結晶が成膜されてしまうので好ましくない。
『半導体層の形成』
上記手順で形成されたバッファ層１２上には、ｎ型半導体層１４、発光層１５、ｐ型半導体層１６をこの順で積層することにより、半導体層２０を形成する。本実施形態の製造方法では、上述したように、ｎ型半導体層１４の下地層１４ａをＭＯＣＶＤ法によって形成した後、その上のｎ型コンタクト層１４ｂ、ｎ型クラッド層１４ｃ、発光層１５及びｐ型半導体層１６の各層についてもＭＯＣＶＤ法を用いて形成することができる。
本実施形態において、半導体層２０を形成する際の窒化ガリウム系化合物半導体（ＩＩＩ族窒化物半導体）の成長方法は特に限定されず、上述したＭＯＣＶＤ法（有機金属化学気相成長法）の他、スパッタ法、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）等、窒化物半導体を成長させることが知られている全ての方法を適用できる。これらの方法の内、ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては、例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いる。
上述したような窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、及びＢｅ等のドーパント元素を含有することができる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
「ｎ型半導体層の形成」
本実施形態の半導体層２０を形成する際、まず、ｎ型半導体層１４の下地層１４ａを、従来公知の有機金属化学気相成長（ＭＯＣＶＤ）法により、バッファ層１２上に積層して成膜する。次いで、下地層１４ａ上に、ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃをＭＯＣＶＤ法によって成膜する。
下地層１４ａ、ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃの各層は、同じＭＯＣＶＤ装置を用いて成膜することができ、また、後述の発光層１５と共通の装置とすることもできる。このような場合には、各層の形成にあたり、ＭＯＣＶＤ装置の各種条件を適宜変更して使用する。
なお、本実施形態では、ｎ型半導体層１４の各層をＭＯＣＶＤ法で形成する例を説明しているが、これら各層を反応性スパッタ法で形成することも可能である。このような場合には、例えば、図７に示すような、バッファ層１２の成膜に用いるスパッタ装置４０と共通の装置を使用し、ターゲットに用いる材料や、チャンバ内のガス雰囲気等の成膜条件を適宜変更して各層を成膜すれば良い。
「発光層の形成」
次いで、ｎ型クラッド層１４ｃ上に、発光層１５を、従来公知のＭＯＣＶＤ法によって形成する。
本実施形態で形成する、図１に例示するような発光層１５は、ＧａＮ障壁層に始まりＧａＮ障壁層に終わる積層構造を有しており、ＧａＮからなる７層の障壁層１５ａと、ノンドープのＧａ０．９２Ｉｎ０．０８Ｎからなる６層の井戸層１５ｂとを交互に積層して形成する。
また、本実施形態の製造方法では、ｎ型半導体層１４の成膜に用いるＭＯＣＶＤ装置と同じものを使用し、各種成膜条件を変更することによって発光層１５を成膜することができる。
「ｐ型半導体層の形成」
発光層１５上、つまり、発光層１５の最上層となる障壁層１５ａ上には、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂからなるｐ型半導体層１６を、ＭＯＣＶＤ法を用いて形成する。ｐ型半導体層１６は、ｎ型半導体層１４や発光層１５の成膜に用いるＭＯＣＶＤ装置と同じものを使用し、各種成膜条件を変更することによって成膜することができる。
また、ｐ型半導体層１６をなす各層を反応性スパッタ法で形成することも可能であり、この場合には、例えば、図７に示すようなスパッタ装置４０を使用し、ターゲットに用いる材料や、チャンバ内のガス雰囲気等の成膜条件を適宜変更して各層を成膜すれば良い。
ｐ型半導体層１６の形成にあたっては、まず、ＭｇをドープしたＡｌ０．１Ｇａ０．９Ｎからなるｐ型クラッド層１６ａを発光層１５（最上層の障壁層１５ａ）上に形成し、さらにその上に、ＭｇをドープしたＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂを形成する。この際、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂの積層には、同じＭＯＣＶＤ装置を用いることができる。
なお、上述したように、ｐ型不純物としては、Ｍｇのみならず、例えば亜鉛（Ｚｎ）等も同様に用いることができる。
『透光性正極の形成』
上記方法によって各層が形成されてなる積層半導体１０のｐ型コンタクト層１６ｂ上に、ＩＴＯからなる透光性正極１７を形成する。
透光性正極１７の形成方法としては、特に限定されず、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、上述したように、透光性正極１７の材料は、ＩＴＯには限定されず、ＡＺＯ、ＩＺＯ、ＧＺＯ等の材料を用いて形成することが可能である。
また、透光性正極１７を形成した後、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
『正極ボンディングパッド及び負極の形成』
積層半導体１０上に形成された透光性正極１７上に、さらに、正極ボンディングパッド１８を形成する。
この正極ボンディングパッド１８は、例えば、透光性正極１７の表面側から順に、Ｔｉ、Ａｌ、Ａｕの各材料を、従来公知の方法で積層することによって形成することができる。
また、負極１９を形成する際は、まず、基板１１上に形成されたｐ型半導体層１６、発光層１５及びｎ型半導体層１４の一部をドライエッチング等の方法によって除去することにより、ｎ型コンタクト層１４ｂの露出領域１４ｄを形成する（図２及び図３参照）。そして、この露出領域１４ｄ上に、例えば、露出領域１４ｄ表面側から順に、Ｎｉ、Ａｌ、Ｔｉ、及びＡｕの各材料を従来公知の方法で積層することにより、詳細な図示を省略する４層構造の負極１９を形成することができる。
そして、上述のようにして、積層半導体１０上に、透光性正極１７、正極ボンディングパッド１８及び負極１９を設けたウェーハを、基板１１の裏面を研削及び研磨してミラー状の面とした後、例えば、３５０μｍ角の正方形に切断することにより、発光素子チップ（発光素子１）とすることができる。
以上説明したような、本実施形態のＩＩＩ族窒化物半導体発光素子の製造方法によれば、基板１１上に、バッファ層１２を少なくとも金属Ｇａ原料とＶ族元素を含んだガスとをプラズマで活性化して反応させることによってＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）なる組成で形成し、このバッファ層１２上に、ｎ型半導体層１４を構成する下地層１４ａを形成した後、その上に、さらに半導体層２０をなす各層を積層して形成する方法なので、バッファ層１２を良好に配向した層として形成することができ、また、バッファ層１２上に結晶性の良好な下地層１４ａを形成することができるため、基板１１とＩＩＩ族窒化物半導体からなる半導体層２０との間に格子不整合が生じることが無い。これにより、半導体層２０を構成する各層を結晶性に優れた層として形成することができる。また、バッファ層１２を、基板１１の各面を覆うように形成すれば、基板１１と、半導体層２０を構成する各層の原料ガスとが反応するのを防止できるので、半導体層２０の結晶性をより向上させることができる。従って、生産性に優れるとともに、優れた発光特性を備えるＩＩＩ族窒化物半導体発光素子１が得られる。
［ＩＩＩ族窒化物半導体発光素子の他の例］
上述した発光素子１は、図２及び図３（図１の積層半導体１０も参照）に示すように、サファイアからなる基板１１の主面１１ａが（０００１）Ｃ面の平面のみからなる構成とされているが、本実施形態では、このような形状には限定されない。例えば、図４（ａ）、（ｂ）、（ｃ）に示すように、バッファ層が積層される基板上面に凸部が形成された構成とすることもできる。
図４（ａ）に示す例の発光素子２は、図４（ｂ）の部分断面図（図４（ｃ）も参照）に詳細を示すように、基板６０上に複数の凸部６３が形成されており、基板６０の主面６１において凸部６３の形成されていない部分は、（０００１）Ｃ面からなる平面６２とされている。従って、図示例のように、基板６０の主面６１は、（０００１）Ｃ面からなる平面６２と、複数の凸部６３とから構成されている。そして、本例では、凸部６３を埋めながら主面６１を覆うようにバッファ層５２が形成され、このバッファ層５２上に、半導体層７０を構成しＩＩＩ族窒化物半導体からなる下地層５４ａが積層され、さらに、詳細な図示を省略するが、下地層５４ａ上に、半導体層７０をなす各層が形成された構成とされている。
なお、本例の発光素子２は、基板６０上に上述のような凸部６３が備えられ、平面６２及び凸部６３からなる主面６１を覆うようにバッファ層５２が形成され、さらにこの上に下地層５４ａが形成される点を除き、上述した発光素子１と同様の材料及び方法で製造することが可能である。
本例では、基板の上面に上記凸部が備えられ、上面を覆うようにしてバッファ層が形成された構成とすることで、詳細を後述する作用により、発光素子の内部量子効率及び光取り出し効率が向上するという効果が得られる。
以下に、図４（ａ）、（ｂ）、（ｃ）に示す例の発光素子２及び基板６０について詳細に説明する。
「基板の形状」
凸部６３は、図４（ｂ）、（ｃ）に示すように、Ｃ面に非平行の表面６３ｃからなるものであり、この表面６３ｃにＣ面が現れていないものである。図４（ｂ）、（ｃ）に示す凸部６３は、基部６３ａの平面形状が略円形であり、上部に向かって徐々に外形が小さくなる形状とされており、側面６３ｂが外側に向かって湾曲したお椀状（半球状）の形状とされている。また、凸部６３の平面配置は、図４（ｂ）、（ｃ）に示すように、碁盤目状に等間隔に配置されている。
また、図４（ｂ）、（ｃ）に示す例の凸部６３は、基部幅ｄ１が０．０５〜５μｍ、高さｈが０．０５〜５μｍ、且つ、高さｈが基部幅ｄ１の１／４以上のものであって、隣接する凸部６３間の間隔ｄ２が基部幅ｄ１の０．５〜５倍とされている。ここで、凸部６３の基部幅ｄ１とは、凸部６３の底辺（基部６３ａ）における最大幅の長さのことをいう。また、隣接する凸部６３の間隔ｄ２とは、最も近接した凸部６３の基部６３ａの縁の間の距離をいう。
隣接する凸部６３間の間隔ｄ２は、基部幅ｄ１の０．５〜５倍とされていることが好ましい。凸部６３間の間隔ｄ２が基部幅ｄ１の０．５倍未満であると、半導体層７０を構成する下地層５４ａをエピタキシャル成長させる際に、Ｃ面からなる平面６２上からの結晶成長が促進され難くなり、凸部６３を下地層５４ａで完全に埋め込むことが難しくなるし、下地層５４ａの表面５４ｆの平坦性が十分に得られない場合がある。従って、凸部６３を埋め下地層５４ａ上にＬＥＤ構造をなす半導体層の結晶を形成した場合、この結晶にはピットが多く形成されることになり、形成されるＩＩＩ族窒化物半導体発光素子の出力や電気特性等の悪化につながってしまう。また、凸部６３間の間隔ｄ２が基部幅ｄ１の５倍を超えると、基板６０を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、基板６０と、基板６０上に形成されたＩＩＩ族窒化物半導体層との界面での光の乱反射の機会が減少し、光の取り出し効率を十分に向上させることができなくなる恐れがある。
基部幅ｄ１は０．０５〜５μｍとされていることが好ましい。基部幅ｄ１が０．０５μｍ未満であると、基板６０を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。また、基部幅ｄ１が５μｍを超えると、凸部６３を埋めるように主面６１を覆って下地層５４ａをエピタキシャル成長させることが困難になる。
凸部６３の高さｈは０．０５〜５μｍとされていることが好ましい。凸部６３の高さｈが０．０５μｍ未満であると、基板６０を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。また、凸部６３の高さｈが５μｍを超えると、凸部６３を埋めるように下地層５４ａをエピタキシャル成長することが困難になり、下地層５４ａの表面５４ａの平坦性が十分に得られない場合がある。
また、凸部６３の高さｈは基部幅ｄ１の１／４以上とされていることが好ましい。凸部６３の高さｈが基部幅ｄ１の１／４未満であると、基板６０を用いてＩＩＩ族窒化物半導体発光素子を形成した場合における光を乱反射させる効果や、光の取り出し効率を向上させる効果が十分に得られない恐れがある。
なお、凸部６３の形状は、図４（ｂ）、（ｃ）に示す例に限定されるものではなく、Ｃ面に非平行の表面からなるものであれば、如何なる形状であってもよい。例えば、基部の平面形状が略多角形であり、上部に向かって徐々に外形が小さくなる形状とされ、側面１２が外側に向かって湾曲している形状であってもよい。また、側面が上部に向かって徐々に外形が小さくなる斜面からなる略円錐状や略多角錐状とされていてもよい。また、側面の傾斜角度が２段階的変化する形状であってもよい。
また、凸部６３の平面配置も、図４（ｂ）、（ｃ）に示す例に限定されるものではなく、等間隔であってもよいし、等間隔でなくてもよい。また、凸部６３の平面配置は、四角形状であってもよいし、三角形状であってもよいし、ランダムであってもよい。
「基板への凸部の形成方法」
本例においては、基板６０上に設けられる凸部６３を、基板６０をエッチングする方法によって形成することができるが、これには限定されない。例えば、基板上に、凸部をなす別の材料を堆積させることによって凸部を形成してもよい。基板上に、凸部をなす別の材料を堆積させる方法としては、例えば、スパッタ法、蒸着法及びＣＶＤ法等の各方法を用いることができる。また、凸部をなす材料としては、基板の材料とほぼ同等の屈折率を有する材料を用いることが好ましく、基板がサファイア基板の場合、例えば、Ａｌ２Ｏ３、ＳｉＮ、ＳｉＯ２等を用いることができる。
「バッファ層及び下地層（半導体層）の形成」
本例においては、上記凸部６３が形成された基板６０の主面６１に、凸部６３を埋めながら主面６１を覆うように、上述した発光素子１のバッファ層１２と同様の方法でバッファ層５２を形成する。
次いで、このバッファ層５２上に、ＭＯＣＶＤ法により、単結晶のＩＩＩ族窒化物半導体からなる下地層５４ａをエピタキシャル成長させる。この際、バッファ層５２において、基板６０のＣ面に非平行とされた表面６３ｃからなる凸部６３からは結晶が成長せず、Ｃ面からなる平面６２からのみＣ軸方向に配向した結晶がエピタキシャル成長する。これにより、本例では、下地層５４ａの結晶中に転位などの結晶欠陥が生じにくく、良好な結晶性を有する下地層５４ａが形成できる。
ここで、例えば、凸部の表面にＣ面が存在する場合、凸部の形成された基板上に単結晶のＩＩＩ族窒化物半導体層をエピタキシャル成長させると、凸部の表面に存在するＣ面と、凸部の形成されていない領域のＣ面とから結晶が成長することになる。この場合、凸部の表面から成長した結晶と、凸部の形成されていない領域から成長した結晶とが結合した部分に転位などの結晶欠陥が発生しやすく、結晶性の良好な下地層５４ａが得られにくい。ここで生じた結晶欠陥は、下地層５４ａ上に形成され、ｎ型半導体層、発光層及びｐ型半導体層の各々を構成する各層の結晶性に引き継がれてしまうため、発光素子を構成した場合における内部量子効率の低下やリーク電流の増大の原因となる虞がある。
これに対し、本例では、基板６０上に、Ｃ面に非平行の表面６３ｃからなる凸部６３を形成することにより、Ｃ面からなる平面６２と凸部６３とからなる主面６１を備えているので、主面６１に下地層５４ａのエピタキシャル成長を行った場合、平面６２からのみ結晶が成長する。従って、基板６０の主面６１に形成される下地層５４ａは、凸部６３を埋め込むように主面６１を覆ってエピタキシャル成長するので、結晶中に転位などの結晶欠陥を生じることが無いという効果が得られる。
そして、上述のようにして得られた下地層５４ａの上に、ｎ型半導体層、発光層及びｐ型半導体層の各々を構成する各層を形成し、ＬＥＤ（発光素子）構造を構成した場合、各層の結晶性が良好となるので、内部量子効率に優れ、リークの少ない発光素子が得られる。また、本例では、図４（ａ）、（ｂ）、（ｃ）に示すように、基板６０上に凸部６３が形成されるので、基板６０とバッファ層５２との界面が凹凸とされ、ひいては基板６０と半導体層７０（下地層５４ａ）との間が凹凸とされるので、界面での光の乱反射を生じさせることができ、より高い光取り出し効率を有する発光素子が実現できる。
［ランプ］
以上説明したような、本発明に係るＩＩＩ族窒化物半導体発光素子と蛍光体とを組み合わせることにより、当業者周知の手段によってランプを構成することができる。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
例えば、図６に示す例のように、同一面電極型のＩＩＩ族窒化物半導体発光素子１を砲弾型に実装する場合には、２本のフレームの内の一方（図６ではフレーム３１）に発光素子１を接着し、また、発光素子１の負極１９をワイヤー３４でフレーム３２に接合し、発光素子１の正極ボンディングパッド１８をワイヤー３３でフレーム３１に接合する。そして、透明な樹脂からなるモールド３５で発光素子１の周辺をモールドすることにより、図６に示すような砲弾型のランプ３を作成することができる。
［その他の半導体素子］
本実施形態で得られ、優れた結晶性を備えるＩＩＩ族窒化物半導体の積層構造（図１の積層半導体１０参照）は、上述のような発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の発光素子に備えられる半導体層の他、太陽電池や受光素子等の光電気変換素子、又は、ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等の電子デバイスにも用いることができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係るＩＩＩ族窒化物半導体の積層構造体の素子構造は、これら周知の素子構造を含めて何ら制限されない。
以下に、本発明のＩＩＩ族窒化物半導体発光素子及びその製造方法を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
［実施例１］
図１に、本実験例で作製したＩＩＩ族窒化物化合物半導体発光素子の積層半導体の断面模式図を示す。
本例では、サファイアからなる基板１１のｃ面上に、バッファ層１２として、ＲＦスパッタ法を用いてＧａＮからなる単結晶の層を形成し、その上に、下地層１４ａとして、ＭＯＣＶＤ法を用いてＧａＮ（ＩＩＩ族窒化物半導体）からなる層を形成した。
『バッファ層の形成』
まず、表面を鏡面研磨した直径2インチの（０００１）ｃ面サファイアからなる基板を、チャンバ内へ導入した。この際、スパッタ装置としては、図７に例示するスパッタ装置４０のように、高周波式の電源を有し、また、ターゲット内でマグネットの位置を動かすことができる機構を有する装置を使用した。なお、ターゲットとしては、金属Ｇａ材料からなるものを用いた。
そして、チャンバ内で基板１１を７５０℃まで加熱し、窒素ガスを５０ｓｃｃｍの流量で導入した後、チャンバ内の圧力を０．５Ｐａに保持し、基板１１側に１００Ｗの高周波バイアスを印加し、窒素プラズマに晒すことによって基板１１表面を洗浄した。
次いで、基板１１の温度はそのままに、スパッタ装置内にアルゴン及び窒素ガスを導入した。そして、１０００Ｗの高周波バイアスを金属Ｇａターゲット側に印加し、チャンバ内の圧力を１．０Ｐaに保ち、Ａｒガスを１０ｓｃｃｍ、窒素ガスを３０ｓｃｃｍ流通させた条件下（ガス全体における窒素の比は７５％）で、サファイアからなる基板１１上に、ＧａＮからなる単結晶のバッファ層１２を成膜した。ターゲット内のマグネットは、基板１１の洗浄時、及び成膜時の何れにおいても回転させた。
そして、予め測定した成膜速度(２．０ｎｍ／ｓ)に従い、規定した時間の処理により２０ｎｍのＧａＮ（バッファ層１２）を成膜後、プラズマ動作を停止し、基板１１の温度を低下させた。
そして、基板１１上に形成したバッファ層１２のＸ線ロッキングカーブ（ＸＲＣ）を、Ｘ線測定装置（スペクトリス社製、型番：Ｘ‘ｐａｒｔ Ｐｒｏ ＭＲＤ）を用いて測定した。この測定は、ＣｕＫα線Ｘ線発生源を光源として用いて行なった。この結果、バッファ層１２のＸＲＣ半値幅は、（０００２）面で０．１２ｄｅｇ、（１０−１０）面で１．４〜１．５ｄｅｇと優れた特性を示しており、バッファ層１２が良好に配向していることが確認できた。
『ｎ型半導体層の形成』
次いで、ＧａＮからなるバッファ層１２が成膜された基板１１を、スパッタ装置内から取り出してＭＯＣＶＤ装置内に搬送し、バッファ層１２上に、以下の手順でｎ型半導体層１４を形成した。
「下地層の形成」
バッファ層１２上に、以下の手順でＧａＮからなる下地層１４ａを成膜した。ここで、下地層１４ａの成膜に使用するＭＯＣＶＤ装置としては、従来公知のＭＯＣＶＤ装置を使用した。
まず、基板１１をＭＯＣＶＤ装置内に導入し、窒素ガスで置換されたグローブボックス内において、加熱用のカーボン製サセプタ上に載置した。次いで、反応炉内に窒素ガスを流通させた後、ヒータを作動させて基板温度を１１５０℃に昇温させ、１１５０℃で温度が安定したことを確認した後、アンモニアガス配管のバルブを開き、反応炉内へのアンモニアガスの流通を開始した。
次いで、ＴＭＧの蒸気を含む水素をＭＯＣＶＤ装置内へ供給して、バッファ層１２上に、下地層１４ａを構成するＩＩＩ族窒化物半導体（ＧａＮ）を成膜する工程を開始した。この際のアンモニアの量は、Ｖ／ＩＩＩ比が６０００となるように調節した。このようにして、約１時間にわたってＧａＮを成長させた後、ＴＭＧの配管のバルブを切り替え、原料の反応炉への供給を終了してＧａＮの成長を停止した。そして、ヒータへの通電を停止し、基板温度を室温まで降温させた。
以上の工程により、基板１１上に成膜された単結晶組織のＧａＮからなるバッファ層１２の上に、アンドープで２μｍの膜厚のＧａＮからなる下地層１４ａを成膜した。成膜後に反応炉内から取り出した試料は無色透明であり、ＧａＮ層（下地層１４ａ）の表面は鏡面であった。
上述のようにして形成したアンドープＧａＮからなる下地層１４ａのＸ線ロッキングカーブ（ＸＲＣ）を、Ｘ線測定装置（スペクトリス社製、型番：Ｘ‘ｐａｒｔ Ｐｒｏ ＭＲＤ）を用いて測定した。この測定は、Ｃｕβ線Ｘ線発生源を光源として用い、対称面である（０００２）面と非対称面である（１０−１０）面で行った。一般的に、ＩＩＩ族窒化物半導体の場合、（０００２）面のＸＲＣスペクトル半値幅は結晶の平坦性（モザイシティ）の指標となり、（１０−１０）面のＸＲＣスペクトル半値幅は転位密度（ツイスト）の指標となる。この測定の結果、本発明の製造方法で作製したアンドープＧａＮ層は、（０００２）面の測定では半値幅１６４ａｒｃｓｅｃ、（１０−１０）面では２４７ａｒｃｓｅｃを示した。
『ｎ型コンタクト層の形成』
次いで、下地層１４ａの形成に用いたＭＯＣＶＤ装置と同じ装置を用い、ＧａＮからなるｎ型コンタクト層を、ＭＯＣＶＤ法を用いて形成した。この際、ｎ型コンタクト層にはＳｉをドープし、結晶成長は、Ｓｉのドーパント原料としてＳｉＨ４を流通させた以外は、下地層１４ａと同じ条件によって行った。また、ｎ型コンタクト層１４ｂの成膜に使用するＭＯＣＶＤ装置としては、従来公知の装置を使用した。
以上説明したような工程により、表面に逆スパッタを施したサファイアからなる基板１１上に、単結晶組織を持つＧａＮのバッファ層１２を形成し、その上にアンドープで２μｍの膜厚のＧａＮ層（ｎ型下地層１４ａ）と、５×１０１８ｃｍ−３のキャリア濃度を持つ２μｍのＳｉドープのＧａＮ層（ｎ型コンタクト層１４ｂ）を形成した。
「ｎ型クラッド層の形成」
上記手順で作製したサンプルのｎ型コンタクト層上に、以下に説明するような手順により、同じＭＯＣＶＤ法を用いてｎ型クラッド層１４ｃを積層して形成した。
まず、ＭＯＣＶＤ装置のチャンバ内にアンモニアを流通させながら、キャリアガスを窒素として、ＳｉドープＧａＮからなるｎ型コンタクト層が成長された基板の温度を７６０℃へ低下させた。
また、この際、炉内の温度の変更を待つ間に、ＳｉＨ４の供給量を設定した。流通させるＳｉＨ４の量については事前に計算を行い、Ｓｉドープ層の電子濃度が４×１０１８ｃｍ−３となるように調整した。アンモニアはそのままの流量で炉内へ供給し続けた。
次いで、アンモニアをチャンバ内に流通させながら、ＳｉＨ４ガスと、バブリングによって発生させたＴＭＩ及びＴＥＧの蒸気を炉内へ流通させ、Ｇａ０．９９Ｉｎ０．０１Ｎからなる層を１．７ｎｍ、ＧａＮからなる層を１．７ｎｍで各々成膜した。このような成膜処理を１９サイクル繰り返した後、最後に、Ｇａ０．９９Ｉｎ０．０１Ｎからなる層を１．７ｎｍで再度、成長させた。また、この工程処理を行なっている間は、ＳｉＨ４の流通を継続した。これにより、ＳｉドープのＧａ０．９９Ｉｎ０．０１ＮとＧａＮの超格子構造からなり、厚さが６０ｎｍとされたｎ型クラッド層１４ｃを形成した。
『発光層の形成』
次いで、ＧａＮからなる障壁層１５ａと、Ｇａ０．９２Ｉｎ０．０８Ｎからなる井戸層１５ｂとから構成され、多重量子井戸構造を有する発光層１５を形成した。この、発光層１５の形成にあたっては、ＳｉドープＩｎ０．０１Ｇａ０．９９Ｎからなるｎ型クラッド層１４ｃ上に、まず、障壁層１５ａを形成し、この障壁層１５ａ上に、Ｇａ０．９２Ｉｎ０．０８Ｎからなる井戸層１５ｂを形成した。このような積層手順を６回繰り返した後、６番目に積層した井戸層１５ｂ上に、７番目の障壁層１５ａを形成し、多重量子井戸構造を有する発光層１５の両側に障壁層１５ａを配した構造とした。
まず、基板温度は７６０℃のままでＴＥＧとＳｉＨ４の炉内への供給を開始し、所定の時間ＳｉをドープしたＧａＮからなる初期障壁層を０．８ｎｍ形成し、ＴＥＧとＳｉＨ４の供給を停止した。その後、サセプタの温度を９２０℃に昇温した。そして、ＴＥＧとＳｉＨ４の炉内への供給を再開し、基板温度９２０℃のままで、さらに、１．７ｎｍの中間障壁層の成長を行った後、ＴＥＧとＳｉＨ４の炉内供給を停止した。続いて、サセプタ温度を７６０℃に下げ、ＴＥＧとＳｉＨ４の供給を開始し、さらに、３．５ｎｍの最終障壁層の成長を行った後、再びＴＥＧとＳｉＨ４の供給を停止して、ＧａＮ障壁層の成長を終了した。上述のような３段階の成膜処理により、初期障壁層、中間障壁層及び最終障壁層の３層からなり、総膜厚が５ｎｍのＳｉドープＧａＮ障壁層（障壁層１５ａ）を形成した。ＳｉＨ４の量は、Ｓｉ濃度が１×１０１７ｃｍ−３になるように調整した。
次いで、障壁層１５ａの成長を終了させた後、基板１１の温度や炉内の圧力、キャリアガスの流量や種類はそのままとして、ＴＥＧ及びＴＭＩのバルブを切り替えてＴＥＧ及びＴＭＩを炉内へ供給し、Ｇａ０．９２Ｉｎ０．０８Ｎからなる井戸層１５ｂを成長させた。これにより、２ｎｍの膜厚を有する井戸層１５ｂを形成した。
そして、Ｇａ０．９２Ｉｎ０．０８Ｎからなる井戸層１５ｂの成長終了後、ＴＥＧの供給量の設定を変更した。引き続いて、ＴＥＧおよびＳｉＨ4の供給を再開し、２層目の障壁層１５ａの形成を行なった。
上述のような手順を６回繰り返すことにより、６層のＳｉドープＧａＮからなる障壁層１０５ａと、面内の厚さが不均一な６層のＧａ０．９２Ｉｎ０．０８Ｎからなる井戸層１０５ｂを形成した。
そして、６層目のＧａ０．９２Ｉｎ０．０８Ｎからなる井戸層１５ｂを形成した後、引き続いて７層目の障壁層の形成を行った。７層目の障壁層の形成処理においては、まず、ＳｉＨ４の供給を停止し、アンドープＧａＮからなる初期障壁層を形成した後、ＴＥＧの炉内への供給を続けたままで基板温度を９２０℃に昇温し、この基板温度９２０℃にて規定の時間で中間障壁層の成長を行なった後、ＴＥＧの炉内への供給を停止した。続いて、基板温度を７６０℃に下げ、ＴＥＧの供給を開始し、最終障壁層の成長を行った後、再びＴＥＧの供給を停止し、ＧａＮ障壁層の成長を終了した。これにより、初期障壁層、中間障壁層及び最終障壁層の３層からなり、総膜厚が４ｎｍのアンドープＧａＮからなる障壁層を形成した（図１及び図３における発光層１５の内、最上層の障壁層１５ａを参照）。
以上の手順にて、厚さが不均一な井戸層（図３におけるｎ型半導体層１４側から１〜５層目の井戸層１５ｂ）と、厚さが均一な井戸層（図１及び図３におけるｎ型半導体層１４側から６層目の井戸層１５ｂを参照）を含んだ多重量子井戸構造の発光層１５を形成した。
『ｐ型半導体層の形成』
上述の各工程に引き続き、同じＭＯＣＶＤ装置を用いて、４層のノンドープのＡｌ０．０６Ｇａ０．９４Ｎと、３層のＭｇをドープしたＡｌ０．０１Ｇａ０．９９Ｎよりなる超格子構造を持つｐ型クラッド層１６ａを成膜し、更に、その上に膜厚が２００ｎｍのＭｇドープＧａＮからなるｐ型コンタクト層１６ｂを成膜し、ｐ型半導体層１６とした。
まず、ＮＨ３ガスを供給しながら基板温度を９７５℃へ昇温した後、この温度でキャリアガスを窒素から水素に切り替えた。続いて、基板温度を１０５０℃に変更した。そして、炉内へＴＭＧとＴＭＡを供給することにより、ノンドープのＡｌ０．０６Ｇａ０．９４Ｎからなる層２.５ｎｍを成膜した。引き続き、インターバルを取らずに、ＴＭＡのバルブを閉じてＣｐ２Ｍｇのバルブを開け、ＭｇをドープしたＧａＮの層を２．５ｎｍ成膜した。
以上のような操作を３回繰り返し、最後にアンドープＡｌ０．０６Ｇａ０．９４Ｎの層を形成することにより、超格子構造よりなるｐクラッド層１６ａを形成した。
その後、Ｃｐ２ＭｇとＴＭＧのみを炉内へ供給して、２００ｎｍのｐ型ＧａＮよりなるｐ型コンタクト層１６ｂを形成した。
これにより、最終的に、膜厚が１５ｎｍのｐ型クラッド層１６ａと、膜厚が２０ｎｍのＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂとから構成されるｐ型半導体層１６を成膜した。
上述のようにして作製したＬＥＤ用のエピタキシャルウェーハは、ｃ面を有するサファイアからなる基板１１上に、単結晶構造を有する膜厚４０ｎｍのＧａＮ層（バッファ層１２）を形成した後、基板１１側から順に、６μｍのアンドープＧａＮ層（下地層１４ａ）、５×１０１８ｃｍ−３の電子濃度を持つのＳｉドープＧａＮからなる膜厚２μｍのｎ型コンタクト層１４ａ、４×１０１８ｃｍ−３のＳｉ濃度を有し、２０層の１．７ｎｍのＧａ０．９９Ｉｎ０．０１Ｎと１９層の１．７ｎｍのＧａＮからなる超格子構造を有するｎ型クラッド層１４ｂ、ＧａＮ障壁層に始まってＧａＮ障壁層に終わり、層厚が５ｎｍとされた６層のＳｉドープのＧａＮ障壁層（障壁層１５ａ）と、層厚が２ｎｍとされた６層のノンドープのＧａ０．９２Ｉｎ０．０８Ｎ井戸層（井戸層１５ｂ）と、ノンドープのＧａＮからなる最終障壁層を備える最上位障壁層（図１及び図３における発光層１５の内、最上層の障壁層１５ａを参照）からなる多重量子井戸構造（発光層１５）、膜厚が２．５ｎｍのノンドープＡｌ０．０６Ｇａ０．９４Ｎからなる４つの層と、膜厚が２．５ｎｍのＭｇドープＡｌ０．０１Ｇａ０．９９Ｎからなり超格子構造を有する３つの層から構成されるｐ型クラッド層１６ａ、及び、膜厚が２０ｎｍのＭｇドープＧａＮからなるｐコンタクト層１６ｂから構成されるｐ型半導体層１６を積層した構造を有する。
『ＬＥＤの作製』
次いで、上記エピタキシャルウェーハ（積層半導体１０）を用いてＬＥＤを作製した。
すなわち、上記エピタキシャルウェーハのＭｇドープＡｌＧａＮ層（ｐ型半導体層１６ｂ）の表面に、公知のフォトリソグラフィー技術によってＩＴＯからなる透光性電極１７を形成し、その上に、チタン、アルミニウム及び金を順に積層した構造を有する正極ボンディングパッド１８（ｐ電極ボンディングパッド）を形成し、ｐ側電極とした。さらに、ウェーハに対してドライエッチングを施し、ｎ型コンタクト層１４ｂのｎ側電極（負極）を形成する領域を露出（露出領域１４ｄ）させ、この露出領域１４ｄにＮｉ、Ａｌ、Ｔｉ及びＡｕの４層が順に積層されてなる負極１９（ｎ側電極）を形成した。このような手順により、ウェーハ（図１の積層半導体１０を参照）上に、図２に示すような形状を有する各電極を形成した。
そして、上述の手順でｐ側及びｎ側の各電極が形成されたウェーハについて、サファイアからなる基板１１の裏面を研削及び研磨してミラー状の面とした。そして、このウェーハを３５０μｍ角の正方形のチップに切断し、各電極が上になるようにリードフレーム上に配置し、金線でリードフレームへ結線して発光素子とした（図６のランプ３を参照）。
上述のようにして作製した発光ダイオードのｐ側およびｎ側の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．０Ｖであった。また、ｐ側の透光性電極１７を通して発光状態を観察したところ、発光波長は４５０ｎｍであり、発光出力は２０ｍＷを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
［実験例］
以下に、本発明を実証するための実験例について、図８（ａ）、（ｂ）の各グラフを用いて説明する。図８（ａ）は、ＧａＮからなるバッファ層と下地層の（０００２）面のＸＲＣ半値幅の関係を示すグラフであり、図８（ｂ）は、同様に、（１０−１０）面のＸＲＣ半値幅の関係を示すグラフである。
本実験例においては、バッファ層の成膜条件のうち、成膜時間及び成膜時の基板温度を適宜変更した点を除き、上記実施例と同様の方法で、サファイアからなる基板上にＧａＮからなるバッファ層を形成し、この上にＧａＮからなる下地層を形成したＮｏ.１〜３の各サンプルを作製した。
なお、上記Ｎｏ．１〜３の各サンプルの作製過程において、基板上にバッファ層を形成した後、実施例１と同様の方法を用いてバッファ層の（０００２）面及び（１０−１０）面のＸ線ロッキングカーブ（ＸＲＣ）を測定した。また、バッファ層上に下地層を形成した後、同様の方法で下地層の（０００２）面及び（１０−１０）面のＸ線ロッキングカーブ（ＸＲＣ）を測定した。
図８（ａ）のグラフに示すように、バッファ層の（０００２）面のＸＲＣ半値幅が８０〜９００ａｒｃｓｅｃの範囲において、下地層の（０００２）面のＸＲＣ半値幅は２１０ａｒｃｓｅｃ前後で安定しており、また、バッファ層の（０００２）面のＸＲＣ半値幅が約２０ａｒｃｓｅｃの場合には、下地層の（０００２）面のＸＲＣ半値幅は約１６０ａｒｃｓｅｃと、良好な平坦性を示していることが確認できた。
また、図８（ｂ）のグラフに示すように、バッファ層の（１０−１０）面のＸＲＣ半値幅と下地層の（１０−１０）面のＸＲＣ半値幅とは、ほぼ相関する関係となっており、これらのデータの内、例えば、バッファ層の（１０−１０）面のＸＲＣ半値幅が約０．９５°の場合、下地層の（１０−１０）面のＸＲＣ半値幅は約２４８ａｒｃｓｅｃと、良好な結晶性を示していることが確認できた。
上記結果のように、本発明の製造方法で規定する条件で基板上に形成された、ＧａＮからなるバッファ層は、優れた平坦性及び結晶性を有しており、その上に形成される下地層の結晶性も向上することが確認された。これにより、さらに、下地層の上に形成され、ＩＩＩ族窒化物半導体からなる各層の結晶性も向上し、発光特性に優れる発光素子が得られることが明らかである。
本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、積層半導体の断面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、平面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、断面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、（ａ）は凸部が設けられた基板の上面にバッファ層及び半導体層が形成された発光素子の断面図、（ｂ）は（ａ）の下層部分を詳細に示す断面図、（ｃ）は基板形状を示す斜視図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、（ａ）は基板の主面にのみバッファ層が設けられた状態を示す断面図、（ｂ）は基板の主面及び側面にバッファ層が設けられた状態を示す断面図、（ｃ）は基板の主面、側面及び裏面にバッファ層が設けられた状態を示す断面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子を用いて構成したランプを模式的に説明する概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する図であり、チャンバ内にターゲットが備えられたスパッタ装置の構造を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の実施例について説明する図であり、（ａ）はバッファ層と下地層との間の（０００２）面のＸ線ロッキングカーブ半値幅の関係を示すグラフ、（ｂ）はバッファ層と下地層との間の（１０−１０）面のＸ線ロッキングカーブ半値幅の関係を示すグラフである。
符号の説明
１、２…ＩＩＩ族窒化物半導体発光素子（発光素子）、１０…積層半導体、１１、６０…基板、１１ａ、６１…上面、６２…平面、６３…凸部、１２、５２…バッファ層、１４、５４…ｎ型半導体層、１４ａ、５４ａ…下地層、１５、５５…発光層、１６、５６…ｐ型半導体層、２０、７０…半導体層、３…ランプ、４０…成膜装置、４１…チャンバ、４７…ターゲット（スパッタターゲット）

Claims (29)

  1. 基板上に、ＩＩＩ族窒化物化合物からなるバッファ層を積層し、該バッファ層上に、下地層を備えるｎ型半導体層、発光層及びｐ型半導体層を順次積層するＩＩＩ族窒化物半導体発光素子の製造方法であって、
    前記バッファ層を、少なくとも金属Ｇａ原料とＶ族元素を含んだガスとをプラズマで活性化して反応させることによってＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）なる組成で形成し、前記バッファ層上に、前記下地層を形成することを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
  2. 前記下地層を、有機金属化学気相成長（ＭＯＣＶＤ）法によって形成することを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  3. 前記バッファ層を、反応性スパッタ法を用いて形成することを特徴とする請求項１又は２に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  4. 前記バッファ層を、前記Ｖ族元素を含んだガスをリアクタ内に流通させるリアクティブスパッタ法によって成膜することを特徴とする請求項３に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  5. 前記バッファ層をＲＦスパッタ法によって形成することを特徴とする請求項３又は４に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  6. 前記バッファ層を、ＲＦスパッタ法を用いて、カソードのマグネットを移動させつつ形成することを特徴とする請求項５に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  7. 前記バッファ層をＤＣスパッタ法によって形成することを特徴とする請求項３又は４に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  8. 前記バッファ層をパルスＤＣスパッタ法によって形成することを特徴とする請求項７に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  9. 前記バッファ層を、前記基板表面の少なくとも９０％以上を覆うように形成することを特徴とする請求項１〜８の何れか1項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  10. 前記基板の温度を室温〜１０００℃の範囲として、前記バッファ層を形成することを特徴とする請求項１〜９の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  11. 前記基板の温度を２００〜８００℃の範囲として、前記バッファ層を形成することを特徴とする請求項１０に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  12. 前記Ｖ族元素を窒素とし、前記バッファ層を成膜する際の、前記ガス中における窒素のガス分率を２０〜１００％の範囲とすることを特徴とする請求項１〜１１の何れか1項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  13. 前記バッファ層を、成膜装置のチャンバ内において、到達真空度が１．０×１０−３Ｐａ以下の条件で製造することを特徴とする請求項１〜１２の何れか1項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  14. 前記バッファ層を、成膜装置のチャンバ内において、到達真空度が３．５×１０−５Ｐａ以下の条件で製造することを特徴とする請求項１３に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  15. 前記バッファ層を、成膜装置のチャンバ内において、到達真空度が６．０×１０−６Ｐａ以下の条件で製造することを特徴とする請求項１３に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  16. 前記バッファ層を形成する際の、成膜装置のチャンバ内の圧力が０．３Ｐａ以上であることを特徴とする請求項１〜１５の何れか1項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  17. 前記バッファ層を形成する際の成膜速度が、０．０１ｎｍ／ｓ〜１０ｎｍ／ｓの範囲であることを特徴とする請求項１〜１６の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  18. 基板上に、ＩＩＩ族窒化物化合物からなるバッファ層が積層され、該バッファ層上に、下地層を備えるｎ型半導体層、発光層及びｐ型半導体層が順次積層されてなるＩＩＩ族窒化物半導体発光素子であって、
    前記バッファ層は、少なくとも金属Ｇａ原料とＶ族元素を含んだガスとがプラズマで活性化されて反応することによって得られるＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）なる組成からなり、前記バッファ層上に前記下地層が形成されてなることを特徴とするＩＩＩ族窒化物半導体発光素子。
  19. 前記下地層が有機金属化学気相成長（ＭＯＣＶＤ）法によって得られる膜であることを特徴とする請求項１８に記載のＩＩＩ族窒化物半導体発光素子。
  20. 前記バッファ層が、反応性スパッタ法によって形成されたものであることを特徴とする請求項１８又は１９に記載のＩＩＩ族窒化物半導体発光素子。
  21. 前記バッファ層が、ＧａＮからなることを特徴とする請求項１８〜２０の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
  22. 前記基板がサファイアからなることを特徴とする請求項１８〜２１の何れか1項に記載のＩＩＩ族窒化物半導体発光素子。
  23. 前記バッファ層が、前記基板表面の少なくとも９０％以上を覆うように形成されていることを特徴とする請求項１８〜２２の何れか1項に記載のＩＩＩ族窒化物半導体発光素子。
  24. 前記基板が、Ｃ面からなる平面と、前記Ｃ面上に形成される複数の凸部とからなる主面を有し、該主面を覆うように前記バッファ層が形成されていることを特徴とする請求項１８〜２３の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
  25. 前記基板の凸部は、基部幅が０．０５〜５μｍ、高さが０．０５〜５μｍであり、且つ高さが基部幅の１／４以上であって、隣接する前記凸部間の間隔が前記基部幅の０．５〜５倍とされていることを特徴とする請求項２４に記載のＩＩＩ族窒化物半導体発光素子。
  26. 前記基板の凸部は、上部に向かうに従って徐々に外形が小さくなる形状とされていることを特徴とする請求項２４又は２５に記載のＩＩＩ族窒化物半導体発光素子。
  27. 前記基板の凸部は、略円錐状、又は、略多角錐状として形成されていることを特徴とする請求項２４〜２６の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
  28. 請求項１〜１７の何れか１項に記載の製造方法によって得られるＩＩＩ族窒化物半導体発光素子。
  29. 請求項１８〜２８の何れか１項に記載のＩＩＩ族窒化物半導体発光素子が用いられてなるランプ。
JP2008127733A 2008-05-14 2008-05-14 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ Pending JP2009277882A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008127733A JP2009277882A (ja) 2008-05-14 2008-05-14 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US12/464,522 US8012784B2 (en) 2008-05-14 2009-05-12 Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008127733A JP2009277882A (ja) 2008-05-14 2008-05-14 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Publications (1)

Publication Number Publication Date
JP2009277882A true JP2009277882A (ja) 2009-11-26

Family

ID=41315312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008127733A Pending JP2009277882A (ja) 2008-05-14 2008-05-14 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Country Status (2)

Country Link
US (1) US8012784B2 (ja)
JP (1) JP2009277882A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014115830A1 (ja) * 2013-01-28 2014-07-31 エルシード株式会社 半導体発光素子の製造方法
CN105405934A (zh) * 2015-11-03 2016-03-16 湘能华磊光电股份有限公司 一种提高led外延晶体质量的外延生长方法
JP2017050439A (ja) * 2015-09-03 2017-03-09 豊田合成株式会社 紫外発光素子およびその製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
EP3293775A1 (en) * 2009-09-07 2018-03-14 EL-Seed Corporation Semiconductor light emitting element
JP2011119519A (ja) 2009-12-04 2011-06-16 Showa Denko Kk 半導体発光素子及び半導体発光装置
US8860077B2 (en) * 2010-02-12 2014-10-14 Lg Innotek Co., Ltd. Light emitting device and light emitting device package including the same
EP2403019B1 (en) * 2010-06-29 2017-02-22 LG Innotek Co., Ltd. Light emitting device
KR101782079B1 (ko) 2010-07-28 2017-09-26 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
US8409895B2 (en) * 2010-12-16 2013-04-02 Applied Materials, Inc. Gallium nitride-based LED fabrication with PVD-formed aluminum nitride buffer layer
CN102637793B (zh) * 2011-02-15 2015-08-12 展晶科技(深圳)有限公司 三族氮化合物半导体紫外光发光二极管
JP2013004903A (ja) * 2011-06-21 2013-01-07 Canon Inc 半導体光集積素子及び該半導体光集積素子を備えた光断層撮像装置
JP2013122950A (ja) * 2011-12-09 2013-06-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
KR101926358B1 (ko) * 2012-02-17 2018-12-07 삼성전자주식회사 반도체 발광장치 및 조명장치
TWI581451B (zh) * 2012-05-21 2017-05-01 晶元光電股份有限公司 光電元件及其製造方法
JP5362085B1 (ja) * 2012-09-05 2013-12-11 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
WO2015181656A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Electronic devices comprising n-type and p-type superlattices
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
WO2015181648A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited An optoelectronic device
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
US10158043B2 (en) 2014-05-30 2018-12-18 Mikro Mesa Technolgy Co., Ltd. Light-emitting diode and method for manufacturing the same
US20190237644A1 (en) * 2018-01-30 2019-08-01 Mikro Mesa Technology Co., Ltd. Light emitting device with multi-layer isolation structure
TWI825187B (zh) * 2018-10-09 2023-12-11 日商東京威力科創股份有限公司 氮化物半導體膜之形成方法
CN109686823B (zh) * 2018-11-26 2021-10-08 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0586646B2 (ja) * 1984-02-14 1993-12-13 Nippon Telegraph & Telephone
JP2000286202A (ja) * 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2001094150A (ja) * 1999-09-21 2001-04-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
JP2008106316A (ja) * 2006-10-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026087B2 (ja) * 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US6713789B1 (en) * 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP2001185493A (ja) * 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
AU2002235146A1 (en) * 2000-11-30 2002-06-11 North Carolina State University Non-thermionic sputter material transport device, methods of use, and materials produced thereby

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0586646B2 (ja) * 1984-02-14 1993-12-13 Nippon Telegraph & Telephone
JP2000286202A (ja) * 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2001094150A (ja) * 1999-09-21 2001-04-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
JP2008106316A (ja) * 2006-10-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014115830A1 (ja) * 2013-01-28 2014-07-31 エルシード株式会社 半導体発光素子の製造方法
JPWO2014115830A1 (ja) * 2013-01-28 2017-01-26 エルシード株式会社 半導体発光素子の製造方法
JP2017050439A (ja) * 2015-09-03 2017-03-09 豊田合成株式会社 紫外発光素子およびその製造方法
CN105405934A (zh) * 2015-11-03 2016-03-16 湘能华磊光电股份有限公司 一种提高led外延晶体质量的外延生长方法

Also Published As

Publication number Publication date
US20090283795A1 (en) 2009-11-19
US8012784B2 (en) 2011-09-06

Similar Documents

Publication Publication Date Title
JP2009277882A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP5246219B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
WO2009148075A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、およびランプ
JP2009081406A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
JP5049659B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008177525A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
TW201013987A (en) Group III nitride semiconductor light emitting device, process for producing the same, and lamp
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008047762A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2011082570A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2008047763A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008098224A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2009155672A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008177523A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008034510A (ja) Ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP2010232700A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120620

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121016