CN102788951B - Ate测试结果判断方法及ate测试方法 - Google Patents
Ate测试结果判断方法及ate测试方法 Download PDFInfo
- Publication number
- CN102788951B CN102788951B CN201210325269.8A CN201210325269A CN102788951B CN 102788951 B CN102788951 B CN 102788951B CN 201210325269 A CN201210325269 A CN 201210325269A CN 102788951 B CN102788951 B CN 102788951B
- Authority
- CN
- China
- Prior art keywords
- output
- signal
- waveform
- beat
- expection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种ATE测试结果判断方法及ATE测试方法。根据本发明的基于读取信号输出状态的ATE测试结果判断方法包括：第一步骤：启动测试；第二步骤：执行特定信号预期输出修改；第三步骤：执行测试输出信号的波形与预期波形的比较；第四步骤：记录特定信号的失效节拍；第五步骤：对记录的失效测试数据进行处理；第六步骤：获取特定信号预期码流；第七步骤：将特定信号的码流信息与预期码流进行比较；第八步骤：将其它的输出信号的输出波形与预期波形进行比较。ATE测试结果判断方法还包括第九步骤：根据特定信号输出码流与预期码流的比较结果、以及其它信号输出波形与预期波形的比较结果，得到详细的测试分类信息输出。
Description
技术领域
本发明涉及集成电路测试领域，更具体地说，本发明涉及一种基于读取信号输出状态的ATE测试结果判断方法，此外，本发明还涉及一种ATE测试方法。
背景技术
随着集成电路复杂性的不断增加，对在ATE（automatic test equipment，自动测试设备）上的输出结果判断提出了很高的要求，现提出一种新型的基于读取信号输出状态的ATE测试结果判断方法，实现对集成电路一些复杂和特殊的输出状态进行判断的功能，解决很多电路功能无法在ATE上测试分类的问题。
传统上，ATE测试结果都是由ATE测试设备通道内的比较器对被测器件的输出和预期输出进行比较，得到测试通过（PASS）或测试失败（FAIL）的结果。
但是，随着集成电路的发展，电路的输出也越来越复杂，导致目前的ATE比较测试的方法无法满足其测试要求。以下面两种情况为例，一是集成电路内部集成了多个时钟域和各种协议，功能测试时信号无法在固定时间固定节拍输出固定状态。二是集成的内部模块也越来越多，这些模块如果采用串行测试的方法，测试时间较长，会降低测试效率，而采用并行测试的方法，只能对测试结果直接比较PASS或FAIL，无法根据各模块的测试结果进行分类。
因此，希望能够提供一种能够实现对一些集成电路复杂和特殊的输出状态进行判断，从而实现复杂芯片的测试功能的ATE测试结果判断方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够实现对一些集成电路复杂和特殊的输出状态进行判断，从而实现复杂芯片的测试功能的基于读取信号状态的ATE测试结果判断方法。
根据本发明的第一方面，提供了一种基于读取信号输出状态的ATE测试结果判断方法，其包括：第一步骤：启动测试；第二步骤：执行特定信号预期输出修改；第三步骤：执行测试输出信号的波形与预期波形的比较；第四步骤：记录特定信号的失效节拍；第五步骤：对记录的失效测试数据进行处理；第六步骤：获取特定信号预期码流；第七步骤：将特定信号的码流信息与预期码流进行比较；第八步骤：将其它的输出信号的输出波形与预期波形进行比较。
优选地，所述基于读取信号输出状态的ATE测试结果判断方法还包括第九步骤：根据特定信号输出码流与预期码流的比较结果、以及其它信号输出波形与预期波形的比较结果，得到详细的测试分类信息输出。
优选地，在第二步骤中，对不固定节拍输出的信号的预期输出进行修改，修改为全0或全1。
优选地，在第二步骤中，仅仅修改特定段时间内的预期输出。
优选地，在第四步骤中，将特定信号输出波形与预期波形不一致的节拍进行记录。
优选地，在第五步骤中，对所述第四步骤记录到的失效节拍进行处理，将失效节拍组合成输出码流，并将输出码流与正确的预期码流进行比对。
优选地，在第六步骤中，从预期波形中处理得到的特定信号的预期码流，所述预期码流与固定的节拍无关。
优选地，在第七步骤中，将包含无法固定时间输出的特定信号进行数据处理以得到特定信号的码流信息，将特定信号的码流信息与预期码流信息比较，得到详细的测试结果。
优选地，在第八步骤中，将其它的输出信号通过ATE的比较器直接对输出波形与预期波形比对，以得到测试通过或测试失败的测试结果。
根据本发明的第二方面，提供了一种ATE测试方法，其采用了根据本发明的第一方面所述的基于读取信号输出状态的ATE测试结果判断方法。
根据本发明，当有些集成电路的输出无法采用直接的ATE测试比较时，把输出状态转换处理成具体输出时间无关的码流信息，然后对码流信息进行比较判断，得到详细的准确的测试结果。这样，就可以解决目前很多集成电路输出位置不固定、输出状态组合多难以判断的问题，同时对于提高复杂的集成电路的测试良率、测试效率都有很好的作用。而且，本发明实施例公开的基于读取信号输出状态的ATE测试结果判断方法可以解决现有测试程序开发时间过长影响测试进度的问题。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明实施例的基于读取信号输出状态的ATE测试结果判断方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1示意性地示出了根据本发明实施例的基于读取信号输出状态的ATE测试结果判断方法的流程图。
如图1所示，根据本发明实施例的基于读取信号输出状态的ATE测试结果判断方法包括：
第一步骤S1：启动测试；
第二步骤S2：执行特定信号预期输出修改。具体地，可对一些复杂和不固定节拍输出的信号的预期输出进行修改，例如修改为全0或全1，并且，优选地可以修改一段时间内的预期输出，也可以修改整个时间段内的预期输出。修改特定信号预期输出的目的是为了方便与实际输出波形比较后的码流组合处理。
第三步骤S3：执行测试输出信号的波形与预期波形的比较。具体地，ATE测试设备内的比较器可对输出信号的波形与预期波形进行比较判断。
第四步骤S4：记录特定信号的失效节拍。具体地，可将ATE比较后特定信号输出波形与预期波形不一致的节拍（失效节拍）进行记录。
第五步骤S5：对记录的失效测试数据进行处理。具体地，可对第四步骤S4记录到的失效节拍进行处理，将失效节拍组合成输出码流，并将输出码流与正确的预期码流进行比对；这样，一方面可以避开输出时间不固定的问题，另一方面可以根据码流得到放映详细测试结果的码流数据。
第六步骤S6：获取特定信号预期码流。具体地，可从预期波形中处理得到的特定信号的预期码流，所述预期码流与固定的节拍无关。
第七步骤S7：将特定信号的码流信息与预期码流进行比较。具体地，例如，可将包含复杂输出信息或无法固定时间输出的特定信号进行数据处理以得到特定信号的码流信息，由此可将特定信号的码流信息与预期码流信息比较，得到详细的测试结果。
这样，就可以将ATE设备无法直接正确比较的输出波形处理转换为与具体输出时间无关的码流信息，与预期码流信息进行比较。
第八步骤S8：将其它的输出信号的输出波形与预期波形进行比较。具体地，可将其它的输出信号通过ATE的比较器直接对输出波形与预期波形比对，得到测试通过（PASS）或测试失败（FAIL）的测试结果。
第九步骤9：进行测试分类，并输出测试结果。具体地，可根据特定信号输出码流与预期码流的比较结果、以及其它信号输出波形与预期波形的比较结果，得到详细的测试分类信息输出。
在本发明实施例公开的基于读取信号输出状态的ATE测试结果判断方法中，当有些集成电路的输出无法采用直接的ATE测试比较时，把输出状态转换处理成具体输出时间无关的码流信息，然后对码流信息进行比较判断，得到详细的准确的测试结果。这样，就可以解决目前很多集成电路输出位置不固定、输出状态组合多难以判断的问题，同时对于提高复杂的集成电路的测试良率、测试效率都有很好的作用。而且，本发明实施例公开的基于读取信号输出状态的ATE测试结果判断方法可以解决现有测试程序开发时间过长影响测试进度的问题。
根据本发明的另一优选实施例，本发明还提供了提供了一种ATE测试方法，其采用了上述基于读取信号输出状态的ATE测试结果判断方法。
此外，需要说明的是，说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (2)
1.一种基于读取信号输出状态的ATE测试结果判断方法，其特征在于包括：
第一步骤：启动测试；
第二步骤：执行对不固定节拍输出的信号预期输出修改，其中对不固定节拍输出的信号的预期输出进行修改，修改为全0或全1；
第三步骤：执行测试输出信号的波形与预期波形的比较；
第四步骤：记录对不固定节拍输出的信号的失效节拍，其中将对不固定节拍输出的信号的输出波形与预期波形不一致的节拍进行记录；
第五步骤：对记录的失效测试数据进行处理，其中对所述第四步骤记录到的失效节拍进行处理，将失效节拍组合成输出码流；
第六步骤：获取对不固定节拍输出的信号的预期码流，其中从预期波形中处理得到的对不固定节拍输出的信号的预期码流，所述预期码流与固定的节拍无关；
第七步骤：将对不固定节拍输出的信号的码流信息与预期码流进行比较，其中将包含无法固定时间输出的对不固定节拍输出的信号进行数据处理以得到对不固定节拍输出的信号的码流信息，将对不固定节拍输出的信号的码流信息与预期码流信息比较，得到测试结果；
第八步骤：将其它的输出信号的输出波形与预期波形进行比较，其中，将其它的输出信号通过ATE的比较器直接对输出波形与预期波形比对，以得到测试通过或测试失败的测试结果；
第九步骤：根据对不固定节拍输出的信号输出码流与预期码流的比较结果、以及其它信号输出波形与预期波形的比较结果，得到测试分类信息输出。
2.一种ATE测试方法，其特征在于采用了根据权利要求1所述的基于读取信号输出状态的ATE测试结果判断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210325269.8A CN102788951B (zh) | 2012-09-05 | 2012-09-05 | Ate测试结果判断方法及ate测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210325269.8A CN102788951B (zh) | 2012-09-05 | 2012-09-05 | Ate测试结果判断方法及ate测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102788951A CN102788951A (zh) | 2012-11-21 |
| CN102788951B true CN102788951B (zh) | 2015-02-11 |
Family
ID=47154406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210325269.8A Active CN102788951B (zh) | 2012-09-05 | 2012-09-05 | Ate测试结果判断方法及ate测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102788951B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103760437B (zh) * | 2014-01-07 | 2016-06-22 | 上海众人网络安全技术有限公司 | 一种电子密码器cob线路板的显示数据测试方法 |
| CN106771982B (zh) * | 2017-01-20 | 2019-12-10 | 珠海全志科技股份有限公司 | 芯片自动测试方法及*** |
| CN109524055B (zh) * | 2018-12-24 | 2020-10-09 | 上海华力集成电路制造有限公司 | 基于soc ate定位存储器失效位的方法及测试*** |
| CN110376430B (zh) * | 2019-07-17 | 2020-05-22 | 广州市伟粤通讯设备有限公司 | 一种基于大数据的通信元器件测试评估*** |
| CN113539350B (zh) * | 2021-06-17 | 2023-10-03 | 杭州加速科技有限公司 | 基于ate设备自检的方法和*** |
| CN114325547B (zh) * | 2021-12-24 | 2024-05-03 | 上海御渡半导体科技有限公司 | 一种ate测试通道的检测装置及方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0996661A (ja) * | 1995-07-21 | 1997-04-08 | Mitsubishi Electric Corp | 半導体試験装置 |
| KR20090053960A (ko) * | 2006-04-06 | 2009-05-28 | 가부시키가이샤 어드밴티스트 | 시험 장치 및 시험 방법 |
| CN101202117A (zh) * | 2006-12-13 | 2008-06-18 | 上海华虹Nec电子有限公司 | Nvm芯片测试***及测试方法 |
| CN201434900Y (zh) * | 2009-07-08 | 2010-03-31 | 天津渤海易安泰电子半导体测试有限公司 | 新型集成电路芯片测试机 |
| CN102236066B (zh) * | 2010-04-22 | 2015-07-01 | 上海华虹集成电路有限责任公司 | 实现芯片功能故障快速调试定位的方法及调试电路 |
| CN102540060A (zh) * | 2010-12-27 | 2012-07-04 | 北京中电华大电子设计有限责任公司 | 一种数字集成电路芯片测试*** |
-
2012
- 2012-09-05 CN CN201210325269.8A patent/CN102788951B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102788951A (zh) | 2012-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102788951B (zh) | Ate测试结果判断方法及ate测试方法 | |
| CN103207338B (zh) | 一种基于Python脚本的汽车电子测试平台 | |
| CN104657245B (zh) | 基于amba总线的模块级uvm验证平台的自动生成装置 | |
| CN102402628B (zh) | 一种生成SoC验证平台的方法及*** | |
| CN103308846B (zh) | 一种基于模型识别的集成芯片功能性能检测方法和装置 | |
| CN102096410B (zh) | 一种高速列车运行控制***功能的动态测试方法 | |
| CN104950241B (zh) | 集成电路及在集成电路中建立扫描测试架构的方法 | |
| CN102214133A (zh) | 一种计算机硬件快速诊断测试*** | |
| CN105070321B (zh) | 存储器件的快速测试电路及方法 | |
| CN106407516B (zh) | 一种并行验证的验证方法 | |
| CN104066242A (zh) | 一种反激式led恒流驱动器具有检测功能的控制芯片 | |
| CN102565683B (zh) | 一种测试向量的生成与验证方法 | |
| US7231565B2 (en) | Method for performing built-in and at-speed test in system-on-chip | |
| CN104715095B (zh) | 一种图形化时钟质量检测分析的方法 | |
| CN107728045A (zh) | 基于Ultra‑Flex的FPGA测试方法 | |
| CN206002659U (zh) | 基于背板的电子设备边界扫描测试装置 | |
| CN101377794A (zh) | 一种金融税控soc芯片逻辑验证*** | |
| CN107908912A (zh) | 一种自动检查线路电源与地连接的方法 | |
| CN102645609B (zh) | Jtag链路测试装置及其测试方法 | |
| CN203573309U (zh) | 嵌入式***存储器的测试结构 | |
| CN109752644B (zh) | 一种混线检测方法 | |
| Choudhury et al. | Accelerating CDC Verification Closure on Gate-Level Designs | |
| US8656235B2 (en) | Verifying and detecting boundary scan cells to input/output mapping | |
| CN103605590A (zh) | 新颖的嵌入式***存储器的测试结构及方法 | |
| Karimi et al. | Graph based fault model definition for bus testing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |